JPH0934596A

JPH0934596A - 携帯型情報処理装置

Info

Publication number: JPH0934596A
Application number: JP7199295A
Authority: JP
Inventors: Akihiko Hamamoto; 昭彦濱本; Shigehiro Kadota; 茂宏門田
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-07-13
Filing date: 1995-07-13
Publication date: 1997-02-07

Abstract

(57)【要約】【目的】バッテリ駆動時間の延命化を図ると共に消費
電力を最適なものとする。【構成】０Ｖサスペンド時に内部メインメモリ１９か
らＨＤ２６ａへの転送に要する処理時間をＢＩＯＳＲＯ
Ｍ８のメインＣＰＵ９により内部メインメモリ１９のメ
モリサイズαから予測する。また、ＨＤ２６ａの電力特
性βをサブＣＰＵ１４で実行されるＢＩＯＳＩ／Ｆタス
ク及びバッテリ残量検出タスクで予測し、これら双方の
予測値に基づき、バッテリ残量の低下したか否かを判別
する判別基準値（％）を決定する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は携帯型情報処理装置
に関し、より詳しくは、必要に応じて電源の供給を一時
停止するサスペンド機能と電源を再びオンしたときに即
座に以前の状態に復帰するレジューム機能とを備えたノ
ート型パーソナルコンピュータ（以下、「ノートパソコ
ン」という）等の携帯型情報処理装置に関する。

【０００２】

【従来の技術】従来より、ノートパソコン等のバッテリ
（電池）駆動可能な携帯型情報処理装置において、長時
間に亙って動作が可能となるように、必要に応じて電源
の供給を一時停止するサスペンド処理を内蔵した省電力
形の携帯型情報処理装置が開発され、市販されている。

【０００３】上記サスペンド処理としては、内部メモリ
の情報をハードディスク等の外部記憶装置に保存してメ
モリに対する電力供給を停止する０Ｖサスペンドと、内
部メモリに微小電力を供給して該内部メモリに格納され
たデータを保護する５Ｖサスペンドとが知られている。
また、サスペンド状態への移行は、スイッチなどの押下
や表示パネルの開閉等により使用者が意識的にサスペン
ドする方式とバッテリ残量の残量率低下を検知して自動
的にサスペンドするローローサスペンド方式とが知られ
ている。

【０００４】さらに、近年、この種の携帯型情報処理装
置においても、デスクトップ型パソコンのように、演算
処理部の高速化や内部メモリ或いは外部記憶装置の容量
増大化が行われた機種も既に開発されている。

【０００５】ところで、このような携帯型情報処理装置
において、特に０Ｖサスペンド方式で前記ローローサス
ペンドを行う場合、バッテリ容量の残量率低下の検知基
準となる判断基準値（％）としては、内部メモリに記憶
されているメモリ情報を確実に外部記憶装置に格納する
ことができる程度の値に設定しなければならない。すな
わち、上記携帯型情報処理装置においては、少なくとも
サスペンド処理中に消費電力が低下して内部メモリから
の外部記憶装置への転送に支障が生じることは避けなけ
ればならず、また使用者が短時間使用を繰り返すことも
考慮する必要がある。したがって、携帯型情報処理装置
の消費電力はその使用態様により異なるものの、前記判
断基準値（％）は消費電力の最も大きい場合を想定し且
つ安全率を考慮した消費電力的に余裕を持った所定値
（固定値）に設定され、前記バッテリ容量の残量率
（％）が該判断基準値（％）より小さな値になったとき
にサスペンド状態に移行し、所定のサスペンド処理を行
っている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記０
Ｖサスペンド方式は、内部メモリのデータを外部記憶装
置に格納するのでデータ保存性に優れ、さらに内部メモ
リへの電源供給を停止しているのでバッテリ寿命が延命
化するという利点は有するものの、メモリ容量が大きく
なるにつれてサスペンド処理やレジューム処理に要する
時間が長くなるという問題点があった。

【０００７】図１９は外部記憶装置が駆動を停止してい
るスタンバイ状態から定速回転となって読み書き可能な
アイドル状態に到達するまでの電流特性を示したもので
あり、Ａ、Ｂは共に外部記憶装置の記憶容量が２００メ
ガバイトの場合を示し、Ｃは外部記憶装置の記憶容量が
５００メガバイトの場合を示している。また、ＡとＢと
は前記記憶容量は同一であるが、外部記憶装置のディス
ク回転速度や動作クロックが異なる場合である。

【０００８】この図１９に示すように、消費電力は記憶
容量やディスク回転速度或いは動作クロックの相違によ
りかなり異なり、記憶容量が大きい程大きな消費電力を
要することが判る。

【０００９】また、図２０はサスペンド処理（０Ｖサス
ペンド）の所要時間と内部メモリの有する記憶容量との
関係を示した図である。

【００１０】この図２０から明らかなように、内部メモ
リの記憶容量が大きくなるに連れてサスペンド処理に要
する所要時間が増大してゆき、サスペンド処理時間は内
部メモリのメモリサイズによって大きな影響を受けるこ
とが判る。そして、これら消費電力や所要時間について
はレジューム処理においても同様の傾向を有する。

【００１１】このような状況下、ローローサスペンド方
式で０Ｖサスペンドを行う場合、上述した基準で前記判
断基準値（％）を設定すると、残量に余裕があるにもか
かわらずサスペンド状態に移行することとなる。例え
ば、最も消費電力が大きい場合を想定し且つ安全率を加
味することにより、ローローサスペンドの判断基準値
（％）は、一般に残量率（％）が１８％程度に設定さ
れ、斯かる残量率（％）でもって、すなわち１８％前後
のバッテリ容量を残してサスペンド状態に移行すること
となる。このため、バッテリで駆動する上記携帯型情報
処理装置においては、バッテリ駆動での動作時間が短く
なるばかりか、充電・放電を繰り返すことにより、見か
け上のバッテリ駆動時間が減少する所謂メモリ効果現象
が生じるという問題点があった。

【００１２】図２１は、判断基準値（％）をパラメータ
としてバッテリ電圧（Ｖ）と時間（ｔ）との関係を示し
た放電特性図であり、横軸が時間（ｔ）、縦軸がバッテ
リ電圧（Ｖ）を示している。破線は判断基準値が１８％
の場合、実線は判断基準値が７％の場合の放電特性を示
している。

【００１３】この図２１から判るように、例えば、電力
消費が少ない使用状態を対象とし判断基準値（％）を７
％に設定したときは、実線で示すように、バッテリ電圧
Ｖは自然な状態で徐々に低下して行くのに対し、判断基
準値（％）を１８％に設定したときは、判断基準値
（％）である１８％前後で充放電が繰り返される結果、
充電終了後、短時間の放電でバッテリ電圧Ｖが階段状に
低下するメモリ効果現象が生じる。このため数十サイク
ル程度しか使用していないにも拘わらず、使用者はバッ
テリ寿命と判断してバッテリ交換する可能性があり、使
い勝手が悪くなるという問題点があった。

【００１４】一方、５Ｖサスペンド方式は、内部メモリ
にメモリ情報が残存しているためサスペンド処理を実行
するためのメモリ情報の保存処理を必要とせず、しかも
レジューム処理においても上述の如く内部メモリにメモ
リ情報が既に存在しており、したがってサスペンド処理
やレジューム処理へのアクセスを高速で行うことができ
るという利点を有するものの、前記内部メモリに格納さ
れたメモリ情報を保持するために常時通電する必要があ
り、バックアップしているバッテリの寿命が短くなり、
しかもサスペンド状態を長時間持続した場合に前記バッ
テリの残量が無くなったときは前記メモリ情報が消去さ
れるという問題点があった。

【００１５】このように、従来のサスペンド方式におい
ては、０Ｖサスペンド方式を採用する場合であっても５
Ｖサスペンド方式を採用する場合であっても一長一短で
あり、従来よりより効果的に消費電力を節約すると共に
電池駆動時間の延命化やサスペンド・レジューム処理の
高速化が望まれていた。

【００１６】本発明はこのような事情に鑑みなされたも
のであって、本発明のうち請求項１乃至請求項９記載の
発明は、メモリ効果現象を抑制してバッテリ駆動時間の
延命化を図ると共に消費電力を最適なものとする携帯型
情報処理装置を提供することを目的とし、請求項１０乃
至請求項１５は、サスペンド処理及びレジューム処理を
高速化することによりこれらの所要時間を短縮化し、低
消費電力化を実現した携帯型情報処理装置を提供するこ
とを目的とする。

【００１７】

【課題を解決するための手段】上記目的を達成するため
に本発明のうち請求項１記載の発明は、装置本体に電源
を供給するバッテリと、通電状態で記憶内容を保持する
第１の記憶手段と、非通電状態で記憶内容を保持する第
２の記憶手段と、前記通電状態のときに前記第１の記憶
手段に記憶された記憶内容を前記第２の記憶手段に転送
する転送手段と、前記バッテリの残容量を検出する残容
量検出手段と、前記残容量検出手段の検出結果により前
記バッテリの残容量が第１の所定基準値より低下したこ
とを検出したときは前記転送手段による前記記憶内容の
転送後に非通電状態とする通電停止手段とを備えた携帯
型情報処理装置において、前記転送手段の処理時間を予
測する第１の予測手段と、前記第２の記憶手段のの電力
特性を予測する第２の予測手段とを備え、前記残容量検
出手段は、前記第１及び第２の予測手段の予測結果に基
づいて前記第１の所定基準値を設定する基準値設定手段
を有していることを特徴としている。

【００１８】ここで、上記第１の記憶手段及び第２の記
憶手段は、発明の実施の形態では、夫々内部メインメモ
リ及び外部記憶装置としてのハードディスクが使用され
る。また、請求項２記載の発明は、請求項１記載の発明
に加えて、基本入出力システム（ＢＩＯＳ）が格納され
たプログラム格納手段（ＢＩＯＳＲＯＭ）を有し、前記
基本入出力システムは、前記第１の予測手段を実行する
第１の予測実行手段と、前記バッテリの残容量が前記第
１の所定基準値より大きい第２の所定基準値以上のとき
に前記第２の予測手段の実行を許可する実行許可手段と
を含んでいることを特徴としている。

【００１９】また、請求項３記載の発明は、前記第１の
予測手段が、前記装置本体に内蔵される少なくとも１つ
以上の制御系構成要素の属性に基づいて前記処理時間を
予測することを特徴とし、さらに請求項４記載の発明
は、前記制御系構成要素の属性は、具体的には、少なく
とも装置本体全体の制御を司る第１の制御手段の演算処
理速度と、前記第１の記憶手段の記憶容量と、前記第２
の記憶手段の記憶容量とが含まれていることを特徴とし
ている。

【００２０】さらに、請求項５記載の発明は、前記第２
の予測手段が、前記第２の記憶手段駆動時における前記
第２の記憶手段の電流ピーク値と電流平均値とに基づい
て前記電力特性を予測することを特徴とし、また請求項
６記載の発明は、前記第１の記憶手段が、着脱自在な増
設モジュールを有していることを特徴としている。

【００２１】また、請求項７記載の発明は、上記請求項
１乃至請求項６記載の発明において、前記装置本体全体
を制御する第１の制御手段と、該第１の制御手段への電
源供給を制御する第２の制御手段と、少なくとも前記第
２の記憶手段を含む入出力群を制御して前記第１の制御
手段に割込信号を供給する割込信号供給手段とを有して
いることを特徴とし、さらに、請求項８記載の発明は、
第１の予測手段が、前記第１の制御手段で実行され、請
求項９記載の発明は、第２の予測手段が、前記第２の制
御手段で実行されることを特徴としている。

【００２２】上記請求項１乃至請求項９記載の発明によ
れば、制御系構成要素（演算処理手段の演算処理速度、
第１及び第２の記憶手段の記憶容量等）に基づいて転送
手段の処理時間が予測され、転送手段実行時における電
流ピーク値と電流平均値とに基づいて転送時の電力特性
が予測される。そして、これらの予測値に基づいて所定
基準値が決定され、バッテリ残容量が前記所定基準値を
下廻ったときに０Ｖサスペンド処理が実行される。すな
わち、第１の記憶手段の記憶内容が第２の記憶手段に転
送された後、装置本体への電源供給が停止される。

【００２３】また、本発明のうち請求項１０記載の発明
は、装置本体に電源を供給するバッテリと、通電状態で
記憶内容を保持する第１の記憶手段と、非通電状態で記
憶内容を保持する第２の記憶手段と、前記通電状態のと
きに前記第１の記憶手段に記憶された記憶内容を前記第
２の記憶手段に転送する転送手段と、前記バッテリの残
容量を検出する残容量検出手段と、前記残容量検出手段
の検出結果により前記バッテリの残容量が所定基準値よ
り低下したことを検出したときは前記転送手段による前
記記憶内容の転送後に非通電状態とする通電停止手段と
を備えた携帯型情報処理装置において、前記第１の記憶
手段が、空間内を複数のブロックに分割してなる拡張記
憶領域と、前記各ブロックに対応して割り当てられる複
数のページフレームからなる拡張メモリシステムとを含
み、さらに、前記拡張記憶領域の各ブロックと前記拡張
メモリシステムの各ページフレームの対応付けを管理す
る拡張メモリ管理手段を有していることを特徴としてい
る。

【００２４】上記請求項１０においても、上記第１及び
第２の記憶手段としては、発明の実施の形態では、夫々
内部メインメモリ及び外部記憶装置としてのハードディ
スクが使用される。

【００２５】また、請求項１１記載の発明は、前記拡張
記憶領域の各ブロックのアドレスを環境情報として前記
第２の記憶手段に保存する保存手段を有していることを
特徴としている。

【００２６】また、請求項１２記載の発明は、前記保存
手段により保存された各ブロックの記憶情報を優先して
前記第１の記憶手段に転送し復元する第１の復元手段を
有していることを特徴とし、請求項１３記載の発明は、
前記第１の復元手段により前記第１の記憶手段に復元さ
れた後前記第１の復元手段により復元されなかった残余
の第２の記憶手段の記憶情報を前記第１の記憶手段に転
送し復元する第２の復元手段を有していることを特徴と
している。

【００２７】さらに、請求項１４記載及び請求項１５記
載の発明は、前記第２の復元手段が、前記第２の記憶手
段が通電状態になったとき、或いは前記第２の記憶手段
へのアクセスがあったときに、前記復元されなかった残
余の第２の記憶手段の記憶情報を前記第１の記憶手段に
転送し復元することを特徴としている。

【００２８】上記請求項１０乃至請求項１５記載の発明
によれば、拡張メモリ管理手段により拡張記憶領域の各
ブロックと拡張メモリシステムの各ページフレームの対
応付けがなされ、拡張記憶領域の各ブロックのアドレス
を環境情報として前記第２の記憶手段に保存された後、
サスペンド状態に移行する。一方、レジューム処理を行
う場合は第２の記憶手段に保存されているページフレー
ムに割り当てられているアドレス情報を優先して該第２
の記憶手段から読み出され、第１の記憶手段の記憶領域
に復元される。

【００２９】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づき説明する。

【００３０】図１は本発明に係る携帯型情報処理装置の
一実施の形態としてのとしてのノートパソコンの外観図
であって、該ノートパソコンは、パソコン本体１の下面
にキーボード２が配設されると共に、その側面部には該
パソコン本体１に電力を供給する充電可能な複数の二次
バッテリを備えたバッテリパック３が装着される。

【００３１】該バッテリパック３は、所謂ワンチップマ
イコンが内蔵されたスマートバッテリで構成され、バッ
テリ容量の残量率（％）やパソコン本体１の残存動作時
間を周期的に算出し、その算出結果を小型液晶パネル
（小型ＬＣＤ）４に表示する。

【００３２】５は発光ダイオード（ＬＥＤ）であって、
バッテリパック２の充電中は点灯し、充電が終了すると
消灯する。

【００３３】６はパワースイッチであって、電源オフ状
態やサスペンド状態のときに該パワースイッチ６を押下
することによりパソコン本体１は動作状態となり、さら
に動作状態において、パソコン本体１は、パワースイッ
チ６の所定時間（例えば、２秒）以内の再押下（ショー
ト・オン）でサスペンド状態に移行し、前記所定時間
（例えば、２秒）以上の再押下（ロング・オン）で電源
オフ状態に移行する。

【００３４】７は矢印Ａ方向に開蓋閉蓋自在とされた液
晶表示パネル（本体ＬＣＤ）であって、該本体ＬＣＤ７
を開蓋閉蓋するための回転部にはコンタクトセンサ（不
図示）が配設され、セットアップメニューのパワーマネ
ジメント（ＰＭ）設定により、前記本体ＬＣＤ７を動作
状態で閉蓋したときはパソコン本体１はサスペンド状態
に移行可能とされ、サスペンド状態で前記本体ＬＣＤ７
を開蓋したときは動作状態に移行可能とされている。
尚、該ノートパソコンは、パソコン本体１の背面部にＡ
Ｃアダプタが挿着可能とされている。

【００３５】図２は前記ノートパソコンの制御系を示す
ブロック構成図であって、該ノートパソコンの制御系
は、基本入出力プログラム（Basic Input/Output Syste
m ：ＢＩＯＳ）が格納されたＲＯＭ８（以下、「ＢＩＯ
ＳＲＯＭ」という）と、装置全体のシステム制御を司る
メインＣＰＵ９と、各種入力情報が記憶される内部メイ
ンメモリ１０と、電源のオフ状態でも小型バッテリ１１
によりセットアップ情報やブートストラップ情報（以
下、「ブート情報」という）等をバックアップするＲＴ
Ｃ１２と、主として各種入出力ユニット（Ｉ／Ｏユニッ
ト）のパワー制御を司るチップセット１３と、主として
電源関係の制御を司るサブＣＰＵ１４と、該サブＣＰＵ
１４とメインＣＰＵ９との間で通信を行うための拡張レ
ジスタ１５とを備え、該拡張レジスタ１５と前記サブＣ
ＰＵ１４とはデータ・制御信号線１６により互いに接続
されると共に、ＢＩＯＳＲＯＭ８、メインＣＰＵ９、内
部メインメモリ１０、ＲＴＣ１２、チップセット１３及
び拡張レジスタ１５はＩＳＡ（Industry Standard Arch
itecture）に準拠したシステムバス１７を介して互いに
接続されている。

【００３６】サブＣＰＵ１４は、具体的には、パワース
イッチ６、ＡＣアダプタ１８、バッテリパック２及びＤ
Ｃ／ＤＣコンバータ１９が接続されている。ＤＣ／ＤＣ
コンバータ１９は、サブＣＰＵ１４の制御下、ＡＣアダ
プタ１８やバッテリパック２からの入力電圧を所望の出
力電圧に変換したりメインＣＰＵ９への電力供給をオン
・オフ制御する。

【００３７】また、チップセット１３は、本体ＬＣＤ７
のバックライト２０、キーボード２を制御するキーボー
ドコントローラ（ＫＢＣ）２１、ＰＣＭＣＩＡ２２及び
スーパーＩ／０２３が夫々接続され、さらにスーパーＩ
／０２３にはフロッピーディスクドライブ（ＦＤＤ）２
４、ＲＳ２３２Ｃインターフェース２５及びハードディ
スクドライブ（ＨＤＤ）２６が接続されている。

【００３８】また、内部メモリ１０は、装置本体１の基
板上に固定して設けられた固定メモリ１０ａ（例えば、
記憶容量（以下、「メモリサイズ」という）が８ＭＢ）
と、着脱可能な記憶容量増設用のＳＩＭＭ（Single In-
line Memory Module) 等の拡張メモリ１０ｂ（例えば、
メモリサイズが３２ＭＢ）とから構成されている。これ
により、内部メインメモリ１０は、固定メモリ１０ａの
他、所望の記憶容量を有する任意の拡張メモリ１０ｂを
増設することが可能となり、本実施の形態では後述する
ように斯かる内部メインメモリ１０のメモリサイズを重
要な要素としてバッテリパック２のローローレベルを決
定している。

【００３９】尚、本実施の形態では、上記拡張メモリ１
０ｂの他、メインＣＰＵ９及びＨＤＤ２６も着脱自在と
され、使用者の欲する演算処理速度や記憶容量等に応じ
て交換可能に構成されている。

【００４０】図３は図２の要部詳細図であって、バッテ
リパック２は、その環境情報としてのバッテリステータ
ス（例えば、残容量、残動作時間、充放電電流、電圧、
温度等）をバス２７を介してサブＣＰＵ１４に通知す
る。バッテリ電圧については、特に電圧信号線２８によ
りサブＣＰＵ１４で常時モニタされる。また、ＡＣアダ
プタ１８とバッテリパック２との接続はサブＣＰＵ１４
からのＡＣ制御信号線２９により行われる。すなわちサ
ブＣＰＵ１４からＡＣ制御信号線２９にオン信号が送出
されているときはＡＣアダプタ１８とバッテリパック２
とが接続状態とされ、サブＣＰＵ１４はＡＣアダプタ有
り（ＡＣＯＮ）と判断する。一方、サブＣＰＵ１４から
ＡＣ制御信号線２９にオフ信号が送出されているときは
ＡＣアダプタ１８とバッテリパック２とが非接続状態と
され、サブＣＰＵ１４はＡＣアダプタ無し（ＡＣＯＦ
Ｆ）と判断する。

【００４１】サブＣＰＵ用電源線３０ａは、サブＣＰＵ
１４からの電源信号線３０によりＤＣ／ＤＣコンバータ
１９内部でオン・オフ制御され、メインＣＰＵ用電源線
３１ｂは、サブＣＰＵ１４からのＤＣ／ＤＣ制御信号線
３１によりＤＣ／ＤＣコンバータ１９内部でオン・オフ
制御される。

【００４２】また、サブＣＰＵ１４からはシステム管理
割込み信号（System Management Interrupt Sigmnal:以
下、「ＳＭＩ信号」という）がＳＭＩ信号線３２により
チップセット１３を経てメインＣＰＵ９に送られる。ま
た、サブＣＰＵ１４とチップセット１３とは各種制御信
号を介して接続されている。すなわち、例えば、ＳＵＳ
制御信号線３３によりサスペンド要求（ＳＵＳＲＥＱ）
信号がサブＣＰＵ１４からチップセット１３に送信可能
とされている。さらに、メインＣＰＵ９からはＳＹＳＯ
ＦＦ制御信号線３４によりＳＹＳＯＦＦ信号をチップセ
ット１３経由で送出可能とされている。そして、ＳＹＳ
ＯＦＦ制御信号線３４によりハイレベルのＳＹＳＯＦＦ
信号がメインＣＰＵ９からサブＣＰＵ１４に供給された
ときは、サブＣＰＵ１４はＤＣ／ＤＣ制御信号線３１を
介してＤＣ／ＤＣコンバータ１９にメインＣＰＵ用電源
線３１ｂのオフ指令を発してメインＣＰＵ９をノンアク
ティブ状態とし、ローレベルのＳＹＳＯＦＦ信号がメイ
ンＣＰＵ９からサブＣＰＵ１４に供給されたときは、サ
ブＣＰＵ１４はＤＣ／ＤＣ制御信号線３１を介してＤＣ
／ＤＣコンバータ１９にメインＣＰＵ用電源線３１ｂの
オン指令を発してメインＣＰＵ９をアクティブ状態とす
る。

【００４３】図４はチップセット１３の内部構成を示し
た模式図である。

【００４４】チップセット１３は、各種のシステム管理
割込信号（ＫＢＣＳＭＩ、ＰＭタイマＳＭＩ、ＳＵＳＲ
ＥＱＳＭＩ、サブＣＰＵＳＭＩ、ＨＤチェックＳＭＩ）
のビットデータが格納されるＳＭＩソースレジスタ群１
３Ａと、前記ＳＭＩソースレジスタ群１３Ａに各種割込
許可情報を供給する割込許可信号群１３Ｂとを有してい
る。そして、ＳＭＩソースレジスタ群１３Ａの各ソース
レジスタ（ＫＢＣＳＭＩソースレジスタ１３ａ、ＰＭタ
イマＳＭＩソースレジスタ１３ｂ、ＳＵＳＲＥＱＳＭＩ
ソースレジスタ１３ｃ、サブＣＰＵＳＭＩ１３ソースレ
ジスタｄ、ＨＤチェックＳＭＩソースレジスタ１３ｅ）
にはハイレベル信号又はローレベル信号のいずれかのビ
ットデータが格納され、ビットデータがハイレベル信号
のときにアクティブ状態となり、ローレベル信号のとき
にノンアクティブ状態となる。そして、前記各ソースレ
ジスタ１３ａ〜１３ｅの夫々と、サブＣＰＵ１４からの
サブＣＰＵ信号線３２とは、論理和回路（オア回路）を
介して接続され、各ソースレジスタ１３ａ〜１３ｅのビ
ットデータ又はＳＭＩ信号のビットデータのいずれかが
ハイレベル信号になったときに割込信号をメインＣＰＵ
９に供給する。

【００４５】タイマ信号１３ｆは、ＰＭ設定によりパソ
コン本体１が一定時間非動作状態にあるときに割込許可
情報をＳＵＳＲＥＱＳＭＩソースレジスタ１３ｃに供給
する。また、閉蓋信号１３ｇは、該ノートパソコンが閉
蓋されて非動作状態にあるときにその割込許可情報をＳ
ＵＳＲＥＱＳＭＩソースレジスタ１３ｃに供給する。さ
らに、ショートオン信号１３ｆは、動作状態でパワース
イッチ６の所定時間（例えば、２秒）以内の再押下があ
ったときに割込許可情報をＳＵＳＲＥＱＳＭＩソースレ
ジスタ１３ｃに供給する。

【００４６】また、バッテリステータス変化レジスタ１
３ｉは、バッテリ状態が変化したときにそのビットデー
タをハイレベル信号に設定して割込許可情報をサブＣＰ
ＵＳＭＩソースレジスタ１３ｄに供給し、ＨＤパワーチ
ェック終了レジスタ１３ｊは後述するサブＣＰＵ１４で
処理されるＨＤパワーチェックが終了したときにそのビ
ットデータをハイレベル信号に設定して割込許可情報を
サブＣＰＵＳＭＩソースレジスタ１３ｄに供給する。そ
して、これらいずれか１つ以上の割込許可情報が供給さ
れたサブＣＰＵＳＭＩソースレジスタ１３ｄは、該サブ
ＣＰＵＳＭＩソースレジスタ１３ｄのビットデータをハ
イレベル信号に設定してメインＣＰＵ９に送出される。
このとき、拡張レジスタ１５内でサブＣＰＵ１４がセッ
トしたステータスを取得する。一方、メインＣＰＵ９は
拡張レジスタ１５にコマンドを設定し、サブＣＰＵ１４
がポーリングでコマンド有りを検出し所定のコマンド処
理を実行する。

【００４７】また、ＨＤパワーチェック要求レジスタ１
３ｋは、後述するシステムブート処理においてメインＣ
ＰＵ９により、或る程度のバッテリ残量が確認されたと
きにそのビットデータをハイレベル信号に設定して割込
許可情報をＨＤチェックＳＭＩソースレジスタ１３ｅに
出力し、ＨＤ動作モードレジスタ１３ｌは、ＨＤＤ２６
によりＨＤ２６ａのディスク回転が停止したスタンバイ
状態から読み書き可能なアイドル状態に遷移したときに
そのビットデータをハイレベル信号に設定して割込許可
情報をＨＤチェックＳＭＩソースレジスタ１３ｅに出力
する。そして、ＨＤパワーチェック要求レジスタ１３ｋ
とＨＤ動作モードレジスタ１３ｌとは論理積回路（ＡＮ
Ｄ回路）を介して接続され、双方のビットデータが共に
ハイレベル信号とされて出力されたときにＨＤチェック
ＳＭＩソースレジスタ１３ｅのビットデータがハイレベ
ル信号に設定され、メインＣＰＵ９に送出される。すな
わち、ＨＤパワーチェック要求レジスタ１３ｋのビット
データがハイレベル信号に設定された後一定時間ＨＤ２
６ａへのアクセスがないときは、前記ＰＭ設定により本
パソコンはサスペンド状態に移行し、ＨＤ２６ａはディ
スク回転を停止してスタンバイ状態に遷移する。そし
て、その後ＨＤ２６ａへのアクセスが発生したときはＨ
Ｄ２６ａのディスクは回転を開始し、スタンバイ状態か
らアイドル状態に遷移すると共に、ＨＤチェックＳＭＩ
ソースレジスタ１３ｅのビットデータはハイレベル信号
に設定され、メインＣＰＵ９に送出される。

【００４８】図５はチップセット１３からメインＣＰＵ
９に各種ＳＭＩ信号が入力されたときにメインＣＰＵ９
で実行されるＢＩＯＳＳＭＩ処理手順のフローチャート
である。

【００４９】ステップＳ５０１ではメインＣＰＵの状態
及びシステム状態を内部メインメモリ１０に格納し、次
いでチップセット１３のＳＭＩソースレジスタ群１３Ａ
のビットデータを全てローレベル信号にリセットし、ノ
ンアクティブ状態に設定し（ステップＳ５０２）、次い
で、割込許可信号群１３Ｂからの割込許可情報がＳＭＩ
ソースレジスタ群１３Ａに供給されると該当するソース
レジスタ１３ａ〜１３ｅのビットデータがハイレベル信
号（アクティブ状態）に変換され、ＳＭＩ信号がメイン
ＣＰＵ９に入力され、各処理が実行される。

【００５０】すなわち、サブＣＰＵ１４で実行される後
述のＢＩＯＳＩ／Ｆタスク（図１０、図１１）により、
バッテリステータスに変化があった場合、或いはＨＤパ
ワーチェックコマンドの実行が終了した場合は、サブＣ
ＰＵ１４が拡張レジスタ１５の内容、すなわちバッテリ
ステータスに変化があったか、ＨＤパワーチェックコマ
ンドの実行が終了したかいずれかの内容を取得し（ステ
ップＳ５０３）、ＨＤパワーチェック終了のときはＨＤ
パワーチェック要求レジスタ３５のビットデータをノン
アクティブ状態にリセットし、ステップＳ５１２に進
む。そして、これ以後は後述するブート処理時にＨＤパ
ワーチェッ要求３５のビットデータがハイレベル信号に
変換されるまではアクティブ状態になることはなく、し
たがってＨＤチェックＳＭＩソースレジスタ１３ｄがア
クティブになることはない。すなわち、ＨＤパワーチェ
ックはブート処理後最初の動作時に１回のみ実行される
こととなる。

【００５１】一方、拡張レジスタ１５の内容がバッテリ
ステータス変化の場合はＡＣ制御信号２９がオフ信号で
且つバッテリ容量の残量率を示すバッテリレベルがロー
ローレベルか否かを判断する（ステップＳ５０５）。こ
こで、バッテリレベルは、バッテリの残容量に応じて、
本実施の形態ではハイレベル、アッパーミドルレベル、
ロウアーミドルレベル、ローレベル、ローローレベルの
５段階に設定され、ハイレベル、アッパーミドルレベ
ル、ロウアーミドルレベル、ローレベルの判断基準値Ｙ
について固定基準値とされ、ローローレベルの判断基準
値Ｙについては可変基準値γとされている（後述するバ
ッテリ残量検出タスクで算出される、図１３参照）。そ
して、ステップＳ５０５の答が肯定（Ｙｅｓ）のときは
ステップＳ５０７に進んで後述する０Ｖサスペンド処理
を実行する一方、ステップＳ５０５の答が否定（Ｎｏ）
のときはＰＭの管理するバッテリステータスを更新し
（ステップＳ５０６）、ステップＳ５１２に進む。

【００５２】また、サブＣＰＵ１４でパワースイッチ６
がショートオンしたことを検出されたときや本体ＬＣＤ
７が閉蓋されて一定時間開蓋されなかったとき等におい
ては、ＳＵＳＲＥＱＳＭＩソースレジスタ１３ｃのビッ
トデータがハイレベル信号（アクティブ状態）にセット
され、ステップＳ５０７以降の０Ｖサスペンド処理を実
行する。

【００５３】ステップＳ５０７では、内部メインメモリ
１０の内容をＨＤ２６ａに転送し、小型バッテリ１１に
より０Ｖサスペンド中もその内容が保持されるＲＴＣ１
２内のブート情報領域に格納されている０Ｖサスペンド
フラグＦＳＵＳを「１」にセットする（ステップＳ５０
８）。ここで、０ＶサスペンドフラグＦＳＵＳは、サス
ペンド処理が終了したときに「１」に設定され、レジュ
ーム処理が終了したときに「０」にリセットされる。次
いで、ステップＳ５０９に進み、ＳＹＳＯＦＦ信号をロ
ーレベル信号にして処理を終了する。これによりサブＣ
ＰＵ１４はＤＣ／ＤＣ制御信号線３１によりＤＣ／ＤＣ
コンバータ１９を介してメインＣＰＵ用電源線３１ａを
オンし、本ノートパソコンのシステム制御を可能とす
る。

【００５４】また、ＨＤパワーチェック要求レジスタ３
５のビットデータがハイレベル信号（アクティブ状態）
にセットされ、その後不図示のＨＤＣ（ハードディスク
コントローラ）からの通知により、ＨＤ２６ａの動作モ
ードがスタンバイ状態からアイドル状態に遷移してＨＤ
動作モードレジスタがハイレベル信号にセットされたと
きはＨＤチェックＳＭＩソースレジスタ１３ｅのビット
データがハイレベル信号（アクティブ状態）となり、Ｈ
ＤパワーチェックコマンドをサブＣＰＵ１４に送出して
後述するＢＩＯＳＩ／ＦタスクのＨＤパワーチェックを
起動させ、ステップＳ５１２に進む。

【００５５】また、ＫＢＣＳＭＩソースレジスタ１３ａ
及びＰＭタイマＳＭＩソースレジスタ１３ｂがハイレベ
ル信号（アクティブ状態）になったときはいずれも周知
のパワーマネジメント処理を実行し（ステップＳ５１
１）ステップＳ５１２に進む。

【００５６】ステップＳ５１２ではステップＳ５０１で
格納されたメインＣＰＵ９及びシステムの状態を内部メ
インメモリ１０に再格納して復元しＳＭＩ処理を終了
し、該ＳＭＩ処理の実行以前の中断していた処理を再開
する。

【００５７】次に、メインＣＰＵ９で実行されるシステ
ムブート処理について詳述する。

【００５８】図６はシステムブート処理の処理手順を示
すフローチャートであって、メインＣＰＵ９に電力が供
給されていない状態でサブＣＰＵ１４がパワースイッチ
６の押下を検出し、ＤＣ／ＤＣ制御信号線３１を介して
メインＣＰＵ９に電源が供給されたときに、メインＣＰ
Ｕ９がＢＩＯＳＲＯＭ８から本プログラムを読み出して
該メインＣＰＵ９で実行される。

【００５９】まず、ステップＳ１ではメインＣＰＵ９及
パソコン本体１からの取り外しが不可能な第１の構成要
素群のＰＯＳＴ（Power On Self Test) 処理を実行す
る。すなわち、メインＣＰＵ９の初期化テスト、ＬＥＤ
５の表示テスト、固定メモリ１０ａの読み書きテスト及
びＦＤＤ２４の初期化テスト等を実行する。次いで、ス
テップＳ２に進み、ＳＭＩ信号の割込みを禁止した後、
ステップＳ３では拡張メモリ１０ｂのメモリサイズをチ
ェックし（ステップＳ３）、この後内部メインメモリ１
０の全メモリサイズαを拡張レジスタ１５を介してサブ
ＣＰＵ１４に通知する（ステップＳ４）。尚、サスペン
ド処理の所要時間としては、メインＣＰＵ９の処理速度
や動作クロック或いはＨＤ２６ａへのディスク回転速度
等が関係するが、〔発明が解決しようとする課題〕の項
で述べたように、前記メモリサイズαは非常に大きな影
響を与えるものであり、後述するバッテリ残量検出タス
クでローローレベルの判断基準値となる可変基準値γを
決定する際に使用される。

【００６０】次に、ステップＳ５ではメインＣＰＵ９が
バッテリパック２のバッテリステータスをサブＣＰＵ１
４から拡張レジスタ１５を経て取得し、ステップＳ６で
該バッテリステータスの１つであるバッテリの残容量を
示すバッテリレベルがローローレベルか否かを判断す
る。そして、その答が肯定（Ｙｅｓ）のときは、本シス
テムブート処理の実行中にバッテリ容量が低下し、メイ
ンＣＰＵ９への電力供給が停止される可能性があるた
め、ステップＳ７に進み、パワーダウンコマンドを拡張
レジスタ１５を介してサブＣＰＵ１４に送出し、処理を
終了する。

【００６１】一方、ステップＳ６の答が否定（Ｎｏ）の
とき、すなわち、本システムブート処理の実行が可能な
バッテリステータスにあるときは、ＲＴＣ１２内にバッ
クアップされて記憶されているブート情報やセットアッ
プ情報を取得する（ステップＳ８）。ここで、ブート情
報には前述したように、０ＶサスペンドフラグＦＳＵＳ
が含まれており、０Ｖサスペンド処理が終了した時点で
「１」に設定される。すなわち、０Ｖサスペンドフラグ
ＦＳＵＳが「１」のときは今回のブート処理は０Ｖサス
ペンドからのレジューム処理の場合であり、ＦＳＵＳが
「０」のときは今回のブート処理は通常のブート処理の
場合を示す。また、セットアップ情報としては、ＦＤＤ
２４やＨＤＤ２６の種類と接続情報、ＦＤＤ２４等の記
憶容量などシステムの構成情報或いはチップセット１３
に接続される各種入出力群のパワーマネジメント設定等
が含まれている。

【００６２】続くステップＳ９ではメインＣＰＵ９を除
く着脱可能な第２の構成要素群、すなわち拡張メモリ１
０ｂ、ＨＤＤ２５について、前記セットアップ情報に基
づくＰＯＳＴ処理を実行し、本体ＬＣＤ７のバックライ
ト２０への電源供給をチップセット１３を介して開始す
る（ステップＳ１０）。

【００６３】次いで、ステップＳ１１では上述した０Ｖ
サスペンドフラグＦＳＵＳが「１」か否かを判断する。
そして、その答が肯定（Ｙｅｓ）のときは今回のブート
処理は０Ｖサスペンドからのレジューム処理であり、Ｈ
Ｄ２６ａ上に保存しているサスペンド直前のデータを内
部メインメモリ１０に転送して再格納し（ステップＳ１
２）０Ｖサスペンドからのレジューム処理を終了する。

【００６４】一方、ステップＳ１１の答が否定（Ｎｏ）
のときは、ステップＳ１３に進み、ステップＳ１或いは
ステップＳ９のＰＯＳＴ処理が成功したか否かを判断す
る。そして、その答が否定（Ｎｏ）、すなわちＰＯＳＴ
処理でエラーが発生したときはセットアップメニューを
本体ＬＣＤ７に表示し（ステップＳ１４）、使用者に再
設定を促してステップＳ１に戻り、上述の処理を繰り返
す。

【００６５】また、ステップＳ１３の答が肯定（Ｙｅ
ｓ）、すなわち通常のブート処理の実行が可能なときは
バッテリレベルがローレベルより大きいか否かを判断す
る（ステップＳ１５）。そして、その答が否定（Ｎｏ）
のときはステップＳ１７に進む一方、ステップＳ１５の
答が肯定（Ｙｅｓ）のとき、すなわち或る程度のバッテ
リ残量が確認されたときはＨＤパワーチェック要求３５
のビットデータをハイレベル信号に設定してアクティブ
状態とする。そして、これにより、ＨＤチェックＳＭＩ
ソースレジスタ１３ｅのビットデータがハイレベル信号
に設定されてアクティブ状態とされ、ＳＭＩ信号がメイ
ンＣＰＵ９に入力され（ステップＳ１７）、ＢＩＯＳに
よるシステムブート処理が終了する。尚、詳細は省略す
るが、この後ＯＳ（オペレーションシステム）によるブ
ート処理が実行されることとなる。

【００６６】次に、サブＣＰＵ１４で実行される供給電
源に関する各種制御について詳述する。

【００６７】図７はサブＣＰＵ１４で実行される全体の
制御手順を示したフローチャートである。

【００６８】サブＣＰＵ１４は、例えばバッテリパック
２がパソコン本体１に挿着された場合、所定時間（例え
ば、５０ｍsec ）は無条件にＤＣ／ＤＣコンバータ１９
からサブＣＰＵ用電源線３０ａを介してサブＣＰＵ１４
に電力が供給される。そしてステップＳ２１でサブＣＰ
Ｕ１４を初期化し、次いでバッテリ電圧Ｖが８Ｖ以上か
否かを判断する（ステップＳ２２）。そしてその答が否
定（Ｎｏ）、すなわちバッテリ電圧Ｖが８Ｖ以下のとき
はサブＣＰＵ１４を継続して動作させるとバッテリパッ
ク２が過放電状態となってバッテリ寿命が劣化すると判
断し、電源信号線３０をオフしＤＣ／ＤＣコンバータ１
９からのサブＣＰＵ用電源線３０ａへの電源供給を遮断
して電源から全ての負荷を開放する。

【００６９】一方、ステップＳ２２の答が肯定（Ｙｅ
ｓ）のときは電源信号線３０を介してＤＣ／ＤＣコンバ
ータ１９によりサブＣＰＵ１４に電源を供給する（ステ
ップＳ２４）。そしてサブＣＰＵ１４はμＩＴＲＯＮに
準拠した実時間処理用ＯＳを初期化して始動させ（ステ
ップＳ２５）、次いでメインタスクを実行する（ステッ
プＳ２６）。

【００７０】ところで、サブＣＰＵ１４は、ＡＣアダプ
タ１８の有無とＳＹＳＯＦＦ制御信号線３４のＳＹＳＯ
ＦＦ信号の信号状態に応じて表１に示すように４種類の
動作状態が存在し、これら動作状態に応じて実行される
タスクが異なってくる。

【００７１】

【表１】メインタスクは、全状態に共通するタスクであって、上
記４種類の動作状態の切換と下位に属する各タスクの開
始及び停止を制御する。

【００７２】すなわち、上記 1のときはＡＣアダプタ１
８が無く、したがってバッテリパック２が挿着されてい
ないと擬なされ、且つ０Ｖサスペンド状態にあり、この
ときはスイッチ検出タスクのみを実行して（ステップＳ
２７）パワースイッチ６の押下と押下時間を検出し、ス
テップＳ２６に戻る。

【００７３】上記 2のときはＡＣアダプタ１８が有り、
したがってバッテリパック２が挿着されていると判断さ
れた場合であり、且つ０Ｖサスペンドにあり、このとき
はパッテリパック２のバッテリ残量を検出し、必要に応
じて充電を行ったり小型ＬＣＤ４にＡＣアダプタ１８の
有無やバッテリ残量を表示等を行う必要があることか
ら、スイッチ検出タスク（ステップＳ２８）、バッテリ
残量タスク（ステップＳ２９）、充電タスク（ステップ
Ｓ３０）、小型ＬＥＤ表示タスク（ステップＳ３１）を
適宜実行しステップＳ２６に戻る。ここで、充電タスク
はＡＣアダプタ１８とバッテリパック２の双方がサブＣ
ＰＵ１４に接続されている状態で充電機能を果たすよう
に制御される。

【００７４】上記 3のときはＡＣアダプタ１８が無く、
したがってパッテリーパック２が挿着されていないと擬
なされ、アクティブ状態となってシステム側のメインＣ
ＰＵ９に電源が供給されている場合であり、スイッチ検
出タスクを実行した後（ステップＳ３２）、メインＣＰ
Ｕ９との間でＢＩＯＳに関するデータ通信処理を行うべ
くＢＩＯＳＩ／Ｆタスクを実行し（ステップＳ３３）、
次いで、バッテリ残量検出タスク（ステップＳ３４）及
び小型ＬＥＤ表示タスク（ステップＳ３５）を適宜実行
しステップＳ２６に戻る。

【００７５】上記 4のときはＡＣアダプタ１８が有り、
したがってパッテリーパック２が挿着されていると判断
され、しかもシステム側のメインＣＰＵ９に電源が供給
されている場合である。この場合はスイッチ検出タスク
（ステップＳ３６）、ＢＩＯＳＩ／Ｆタスク（ステップ
Ｓ３７）、バッテリ残量検出タスク（ステップＳ３
８）、充電タスク（ステップＳ３９）及び小型ＬＥＤ表
示タスク（ステップＳ４０）を適宜実行してステップＳ
２６に戻る。

【００７６】次に、メインタスクについて詳述する。

【００７７】図８及び図９はメインタスクの制御手順を
示したフローチャートである。ここで、サブＣＰＵ１４
は自身の内部状態を把握するために上記した４つの動作
状態のうちのいずれかの動作状態を保持している。

【００７８】図８において、ステップＳ５１ではＳＹＳ
ＯＦＦ信号がローレベル信号か否かを判断する。そして
その答が否定（Ｎｏ）のとき、すなわちＳＹＳＯＦＦ信
号がハイレベル信号信号のときはＡＣアダプタ１８が有
るか否かを判断する（ステップＳ５２）。そして、その
答が否定（Ｎｏ）、すなわち、ＳＹＳＯＦＦ信号がハイ
レベル信号でＡＣアダプタが無いとき、つまり、ＡＣＯ
ＦＦ＆ＳＹＳＯＦＦ「ハイ」のときは現在のサブＣＰＵ
１４の内部状態がＡＣＯＦＦ＆ＳＹＳＯＦＦ「ハイ」か
否かを判断する（ステップＳ５３）。そして、その答が
肯定（Ｙｅｓ）、すなわち、入力信号とサブＣＰＵ１４
の内部状態とが一致するときはスイッチ検出タスクでパ
ワースイッチ６の押下と押下時間を検出したか否かを判
断し（ステップＳ５４）、所定時間以上の押下が検出さ
れなかったときはステップＳ８４に進む一方、所定時間
以上の押下が検出されたときはＤＣ／ＤＣコンバータ１
９によりＤＣ／ＤＣ制御信号線３１をオンしてメインＣ
ＰＵ９に電源の供給を開始し（ステップＳ５５）ステッ
プＳ８４に進む。

【００７９】一方、ステップＳ５３の答が否定（Ｎ
ｏ）、すなわち入力信号とサブＣＰＵ１４の内部状態が
異なるとき、つまり内部状態に変化があったときは現在
実行中のメインタスク以外の全てのタスクの実行を中止
し、入力信号に適合するタスク、すなわちＡＣＯＦＦ＆
ＳＹＳＯＦＦ「ハイ」に適合するタスク、具体的にはこ
の場合はスイッチ検出タスクの実行を開始し（ステップ
Ｓ５７）、サブＣＰＵ１４の内部状態をＡＣＯＦＦ＆Ｓ
ＹＳＯＦＦ「ハイ」にして（ステップＳ５８）ＤＣ／Ｄ
Ｃコンバータ１９によりＤＣ／ＤＣ制御信号線３１をオ
フにしメインＣＰＵ９への電源供給を遮断し（ステップ
Ｓ５９）ステップＳ８４に進む。

【００８０】また、ステップＳ５２の答が肯定（Ｙｅ
ｓ）、すなわち、ＡＣＯＮ＆ＳＹＳＯＦＦ「ハイ」のと
きは、現在のサブＣＰＵ１４の内部状態がＡＣＯＮ＆Ｓ
ＹＳＯＦＦ「ハイ」か否かを判断する（ステップＳ６
０）。そして、その答が肯定（Ｙｅｓ）、すなわち、入
力信号とサブＣＰＵ１４の内部状態とが一致するときは
スイッチ検出タスクでパワースイッチ６の押下を検出し
たか否かを判断し（ステップＳ６１）、所定時間以上の
押下が検出されなかったときはステップＳ８４に進む一
方、所定時間以上の押下が検出されたときはＤＣ／ＤＣ
コンバータ１９によりＤＣ／ＤＣ制御信号線３１をオン
してメインＣＰＵ９に電源供給を開始し（ステップＳ６
２）ステップＳ８４に進む。

【００８１】一方、ステップＳ６０の答が否定（Ｎ
ｏ）、すなわち入力信号とサブＣＰＵ１４の内部状態が
異なるとき、つまり状態変化があったときは現在実行中
のメインタスク以外の全てのタスクの実行を中止し、入
力信号に適合するタスク、すなわち図７のステップＳ２
８〜ステップＳ３１の実行を適宜開始し（ステップＳ６
４）、サブＣＰＵ１４の内部状態をＡＣＯＮ＆ＳＹＳＯ
ＦＦ「ハイ」にして（ステップＳ６５）ＤＣ／ＤＣコン
バータ１９によりＤＣ／ＤＣ制御信号線３１をオフに
し、メインＣＰＵ３１への電源供給を遮断し（ステップ
Ｓ６６）ステップＳ８４に進む。

【００８２】また、ステップＳ５１の答が肯定（Ｙｅ
ｓ）、すなわちＳＹＳＯＦＦ信号がローレベル信号のと
きは図９のステップＳ６７に進み、ＡＣアダプタ１８が
有るか否かを判断する。そして、その答が否定（Ｎ
ｏ）、すなわち、ＳＹＳＯＦＦ信号がローレベル信号で
ＡＣアダプタ１８が無いとき、つまり、ＡＣＯＦＦ＆Ｓ
ＹＳＯＦＦ「ロー」のときは現在のサブＣＰＵ１４の内
部状態がＡＣＯＦＦ＆ＳＹＳＯＦＦ「ロー」か否かを判
断する（ステップＳ６８）。そして、その答が肯定（Ｙ
ｅｓ）、すなわち、入力信号とサブＣＰＵ１４の内部状
態とが一致するときはスイッチ検出タスクでパワースイ
ッチ６の押下を検出したか否かを判断し（ステップＳ６
９）、押下が検出されなかったときはステップＳ８４に
進む。一方、押下が検出されたときはその押下が所定時
間以下か否か、すなわちショートオン（例えば、２秒以
下）か否かを判断する（ステップＳ７０）。そして、そ
の答が否定（Ｎｏ）、すなわちロングオン（例えば、２
秒以上）のときはＤＣ／ＤＣコンバータ１９によりＤＣ
／ＤＣ制御信号線３１をオフしてメインＣＰＵ９に電源
供給を開始し（ステップＳ５５）ステップＳ８４に進
む。

【００８３】一方、ステップＳ７０の答が肯定（Ｙｅ
ｓ）のときは使用者は作業を一時中断し、サスペンド処
理をして作業を再開することを意図していると判断し、
チップセット１３のＳＵＳＲＥＱＳＭＩソースレジスタ
１３ｃからＳＵＳＲＥＱ信号をメインＣＰＵ９に出力し
（ステップＳ７２）ステップＳ８４（図８）に進む。

【００８４】また、ステップＳ６８の答が否定（Ｎ
ｏ）、すなわち入力信号とサブＣＰＵ１４の内部状態が
異なるときは、メインタスク以外の全てのタスクの実行
を中止し（ステップＳ７３）、ＡＣＯＦＦ＆ＳＹＳＯＦ
Ｆ「ロー」に適合する図７のステップＳ３２〜ステップ
Ｓ３５のタスク実行を適宜開始し（ステップＳ７４）、
サブＣＰＵ１４の内部状態をＡＣＯＦＦ＆ＳＹＳＯＦＦ
「ロー」にして（ステップＳ７５）ステップＳ８４に進
む。

【００８５】また、ステップＳ６７の答が肯定（Ｙｅ
ｓ）、すなわち、ＡＣＯＮ＆ＳＹＳＯＦＦ「ロー」のと
きは、現在のサブＣＰＵ１４の内部状態がＡＣＯＮ＆Ｓ
ＹＳＯＦＦ「ロー」か否かを判断する（ステップＳ７
６）。そして、その答が肯定（Ｙｅｓ）、すなわち、入
力信号とサブＣＰＵ１４の内部状態とが一致するときは
スイッチ検出タスクでパワースイッチ６の押下を検出し
たか否かを判断し（ステップＳ７７）、押下が検出され
なかったときはステップＳ８４に進む。一方、押下が検
出されたときはその押下がショートオン（例えば、２秒
以下）か否かを判断する（ステップＳ７８）。そして、
その答が否定（Ｎｏ）、すなわちロングオン（例えば、
２秒以上）のときはＤＣ／ＤＣコンバータ１９によりＤ
Ｃ／ＤＣ制御信号線３１をオフしてメインＣＰＵ９に電
源供給を開始し（ステップＳ７９）ステップＳ８４に進
む。

【００８６】一方、ステップＳ７８の答が肯定（Ｙｅ
ｓ）のときはチップセット１３のＳＵＳＲＥＱＳＭＩソ
ースレジスタ１３ｃからＳＵＳＲＥＱ信号をメインＣＰ
Ｕ９に出力し（ステップＳ８０）ステップＳ８４（図
８）に進む。

【００８７】また、ステップＳ７６の答が否定（Ｎｏ）
のときはメインタスク以外の全てのタスクの実行を中止
し（ステップＳ８１）、ＡＣＯＮ＆ＳＹＳＯＦＦ「ハ
イ」に適合するタスク、具体的には図７のステップＳ３
６〜ステップＳ４０の実行を適宜開始し（ステップＳ８
２）、サブＣＰＵ１４の内部状態をＡＣＯＮ＆ＳＹＳＯ
ＦＦ「ロー」にして（ステップＳ７５）ステップＳ８４
に進む。

【００８８】そして、ステップＳ８４（図８）では１０
ｍｓｅｃの待機処理により実時間的ＯＳ処理によるタス
ク制御でリソース占有権を他のタスクに切換えメインタ
スクを終了する。

【００８９】図１０及び図１１はＢＩＯＳＩ／Ｆタスク
の制御手順を示すフローチャートであって、本ＢＩＯＳ
Ｉ／Ｆタスクでは、バッテリパック２の有するバッテリ
レベルとＡＣアダプタ１８の有無についてメインＣＰＵ
９に通知した最新値を予め常に保持している。

【００９０】ステップＳ９１ではＡＣアダプタ１８の有
無及びバッテリレベルに基づき新たにバッテリステータ
スを更新する。そして、ステップＳ９２では何らかのコ
マンドを受信したか否かを判断する。そして、コマンド
を受信したときはそのコマンドがパワーダウンコマンド
のとき（図６のステップＳ７でサブＣＰＵ１４にパワー
ダウンコマンドが送出されたとき）は、ＤＣ／ＤＣコン
バータ１９によりＤＣ／ＤＣ制御信号線３１をオフして
メインＣＰＵ９への電源供給を遮断し（ステップＳ９
３）、ステップＳ１１４に進む。

【００９１】また、サブＣＰＵ１４が受信したコマンド
が図６のメモリサイズ通知コマンドのときはサブＣＰＵ
１４がメインＣＰＵ９に該メモリサイズ通知コマンドを
受信したことを返答した後、メモリサイズαを拡張レジ
スタ１５に保存し（ステップＳ９４）ステップＳ１１４
に進む。

【００９２】また、サブＣＰＵ１４が受信したコマンド
がバッテリステータスコマンドのときは前記ステップＳ
９１で更新したバッテリステータスを拡張レジスタ１５
に設定し、これをメインＣＰＵ９（ＢＩＯＳ）に通知す
る。そして、１０ｍsec 待機処理を実行し（ステップＳ
９７）メインＣＰＵ９がバッテリステータスを取得して
拡張レジスタ１５のバッテリステータスが再びフリーな
ステータスになったか否かを判断する。そして、その答
が肯定（Ｙｅｓ）になるとバッテリ容量の残量率（％）
を拡張レジスタ１５にセットして（ステップＳ９９）ス
テップＳ１１４に進む。

【００９３】また、サブＣＰＵ１４が受信したコマンド
がＨＤパワーチェックコマンドのときはステップＳ９１
で更新されたバッテリレベルがローローレベルより大き
なバッテリレベルか否かを判断する（ステップＳ１０
０）。尚、前記ＨＤパワーチェックコマンドは、上述し
たように、図６のシステムブート処理が終了した後、最
初にＨＤＤ２６にアクセスしたときにおいて、チップセ
ット１３からのＳＭＩ信号信号をトリガとしてメインＣ
ＰＵ９から送出される。そして、ステップＳ１００の答
が否定（Ｎｏ）のときはステップＳ１１４に進む一方、
その答が肯定（Ｙｅｓ）のときはＡＣ制御信号線２９を
オンして本ノートパソコンの電源を強制的にバッテリパ
ック２側に切り換え（ステップＳ１０１）、１０秒間の
バッテリステータスを測定するためのループカウンタ
（１００ｍsec で１００回）を初期化し（ステップＳ１
０２）、１００ｍsec の待機処理をした後（ステップＳ
１０３）、放電電流値Ａｎ（５０ｍsec 周期で更新され
る）及びそのピーク電流値Ａｐを検出する。そして、ス
テップＳ１０５ではループカウンタが「０」になったか
否かを判断し、その答が否定（Ｎｏ）のときは上記ステ
ップＳ１０３〜ステップＳ１０５の処理を繰り返す。そ
して、１０秒間に亙って１００回計測された各放電電流
値Ａｎの電流平均値Ａｍを算出し、次いでパワーレベル
選択テーブルを検索して電力特性βを読み出す。

【００９４】パワーレベル選択テーブルは、図１２に示
すように、電流平均値Ａｍ（０．２Ａ、０．４Ａ、０．
６Ａ、０．８Ａ、１．０Ａ）及びピーク電流値Ａｐ
（０．２Ａ、０．４Ａ、０．６Ａ）に基づいてパワーレ
ベル（Lev1、…、Lev5) が設定されており、電力特性β
は斯かるパワーレベル選択テーブルを検索することによ
り読み出され、或いは補間法により算出される。次いで
ステップＳ１０８ではＡＣ制御信号線２９をオフして電
源をパワースイッチ６側に切り換え、ＨＤパワーチェッ
ク終了を拡張レジスタ１５にセットし（ステップＳ１０
９）、この状態をＳＭＩ信号によりメインＣＰＵ９に通
知しステップＳ１１４に進む。

【００９５】また、ステップＳ９２の答が否定（Ｎ
ｏ）、すなわちコマンドを受信しなかったときはバッテ
リステータスが変化したか否かを判断し（ステップＳ１
１１）、その答が否定（Ｎｏ）のときはステップＳ１１
４に進む一方、その答が肯定（Ｙｅｓ）のときは拡張レ
ジスタ１５に最新のバッテリステータスを設定し、この
状態をＳＭＩ信号によりメインＣＰＵ９に通知しステッ
プＳ１１４に進む。

【００９６】そして、ステップＳ１１４では５０ｍsec
の待機処理により実時間的ＯＳによるタスク制御を行
い、リソース占有権を他のタスクに切り換えＢＩＯＳＩ
／Ｆタスクを終了する。

【００９７】図１３はバッテリ残量検出タスクの制御手
順を示すフローチャートである。

【００９８】ステップＳ１２１でバッテリパック２がパ
ソコン本体１に挿着されているか否かを判断する。そし
て、その答が否定（Ｎｏ）のときはステップＳ１２８に
進む一方、その答が肯定（Ｙｅｓ）のときは可変基準値
選択テーブルを検索してローローレベルの判定基準であ
る可変基準値γを読み出す。

【００９９】可変基準値選択テーブルは、図１４に示す
ように、内部メインメモリ１０のメモリサイズα（Ｍ
Ｂ）（８、１６、３２、４０）及び電力特性β（Lev1、
…、Lev5）に対して残量率（％）が設定されており、可
変基準値γは斯かる可変基準値選択テーブルを検索する
ことにより読み出され、或いは補間法により算出され
る。すなわち、ローローレベル以外のハイレベルやアッ
パーミドルレベル等の判断基準値は固定値とされている
が、バッテリ容量が極めて少ないローローレベルの判断
基準値としては、〔発明が解決しようとする課題〕の項
で述べた理由から、固定値とするとその使用態様によっ
ては電池駆動時間が極端に短くなって使用者にとって不
都合な点が生じる虞がある。そこで、本実施の形態で
は、バッテリレベルがローローレベル以上のときの消費
電流から算出された電力特性βとメモリサイズαとに基
づいてローローレベルの判断基準値を決定し、バッテリ
駆動時間及びバッテリ寿命の延命化を図っている。

【０１００】尚、メモリサイズα及び電力特性βはサブ
ＣＰＵ１４の初期化処理でメモリサイズαが８ＭＢ、電
力特性βはLev2に設定されており、上記したＨＤパワー
チェックコマンドに関するＢＩＯＳＩ／Ｆタスク（図１
０、図１１）が実行される以前においては斯かる初期値
が使用される。

【０１０１】次いで、ステップＳ１２３では前記可変基
準値γに基づいてバッテリレベル決定用テーブルを再構
築する。

【０１０２】次に、ステップＳ１２４ではサブＣＰＵ１
４はバス２７を介して現在のバッテリパック２の残量率
Ｘ及び放電電流値Ａｎを取得し、サブＣＰＵ１４のＲＡ
Ｍ（不図示）に斯かる更新値を格納する。尚、該放電電
流値Ａｎは、上述した図１０のＨＤパワーチェックコマ
ンド受信時に実行されるＢＩＯＳＩ／Ｆタスク処理で参
照される。

【０１０３】次いで、ステップＳ１２５ではバッテリレ
ベルがローローレベルか否かを判断する。そして、その
答が肯定（Ｙｅｓ）のときはステップＳ１２８に進む一
方、その答が否定（Ｎｏ）のときはバッテリレベル決定
テーブルを検索し、判別基準値Ｙを算出する。

【０１０４】バッテリレベル決定テーブルは、図１５に
示すように、バッテリレベルに応じて判定基準値Ｙが設
定されており、判定基準値Ｙは斯かるバッテリレベル決
定テーブルを検索することにより読み出され、決定され
る。続くステップＳ１２６では残量率Ｘと前記判別基準
値Ｙとを比較し、残量率Ｘが前記判別基準値Ｙより大き
いときはそのままステップＳ１２８に進む一方、残量率
Ｘが前記判別基準値Ｙより小さいときはバッテリの残量
が少ないためバッテリレベルを１段階下げてステップＳ
１２８に進む。

【０１０５】そして、ステップＳ１２８では５０ｍsec
の待機処理により実時間的ＯＳによるタスク制御を行
い、リソース占有権を他のタスクに切り換えバッテリ残
量検出タスクを終了する。

【０１０６】尚、上記実施の形態では、内部メモリ１０
の記憶情報をＨＤＤ２６を介してＨＤ２６ａに転送する
場合について述べたが、本発明はこれに限定されるもの
ではなく、非通電状態で記憶内容が保存されるデバイス
ならばよく、例えばＦＤＤ２４を介してＦＤに転送して
もよく、また光磁気ディスクや書き込み可能なコンパク
トディスク等についても同様に適用できる。

【０１０７】また、本発明ではサスペンド処理の所要時
間を内部メモリ１０のメモリサイズにより決定している
が、メインＣＰＵ９の演算処理速度やＨＤ２６ａのディ
スク回転速度等のいずれか１つ、或いはこれらの組み合
わせに基づいて推定することにより、より高精度なサス
ペンド所要時間の予測を行うことが可能となる。

【０１０８】また、上記実施の形態ではメインＣＰＵ９
の負荷を軽減するためにサブＣＰＵ１４が全ての電源関
係の制御を司っているが、処理速度に十分な余裕のある
メインＣＰＵ９を使用することにより、電力特性の判定
処理等サブＣＰＵ１４が行っている制御のうちの１つ或
いは全部をメインＣＰＵ９で行うように構成することも
可能である。

【０１０９】また、上記ノートパソコンにおいては、レ
ジューム処理は単にＨＤ２６ａの内容を順次内部メイン
メモリ１０に転送してメモリ内容を該内部メインメモリ
１０に再格納しているが、図１６（ａ）に示すように、
内部メインメモリ１０の固定メモリ１０ａ内部を通常メ
モリ領域５１と拡張メモリ領域５２とに分割し、該拡張
メモリ領域５２に図１６（ｂ）に示すようなページフレ
ームを割り当ててサスペンド・レジューム処理を行い、
処理の高速化を図ることもできる。

【０１１０】すなわち、図１６（ａ）は内部メインメモ
リ１０のメモリ領域を示したメモリマップであって、該
固定メインメモリ１０ａは、この図１６（ａ）に示すよ
うに、例えば、仮想８０８６モード（インテル社、８０
３８６プロセサなど）のアクセスが可能な通常メモリ領
域５１（例えば、メモリサイズが１ＭＢ）と、ＥＭＭ
（Expanded Memory Manager ：メモリ拡張管理 )により
分割管理されるＥＭＳ（Expanded Memory System：メモ
リ拡張システム）の適用が可能となるように前記仮想８
０８６モードでのアクセスが不可能とされた拡張メモリ
領域５２（例えば、メモリサイズが７ＭＢ）とに領域分
割され、さらに該拡張メモリ領域５２の空間内には第１
〜第４のメモリブロック５３ａ〜５３ｄ（例えば、メモ
リサイズ１６ＫＢ）が設けられている。

【０１１１】また、ＥＭＳ５４は、図１６（ｂ）に示す
ように、各々が、例えば１６ＫＢのメモリサイズを有す
る空間を単位とした第１〜第４のページフレーム５４ａ
〜５４ｄからなる。そして、これら第１〜第４のページ
フレーム５４ａ〜５４ｄは、前記第１〜第４のメモリブ
ロック５３ａ〜５３ｄに割り当てられ、前記第１〜第４
のページフレーム５４ａ〜５４ｄは、前記第１〜第４の
メモリブロック５３ａ〜５３ｄに対する入出力が可能と
なっている。

【０１１２】図１７はサスペンド処理の制御手順を示す
フローチャートであって、本プログラムはＳＵＳＲＥＱ
ＳＭＩ信号がＳＵＳＲＥＱＳＭＩソースレジシタ１３ｃ
からＣＰＵ９に入力されたときに実行される。

【０１１３】ステップＳ１３１ではメインＣＰＵ９がＥ
ＭＭに対し第１〜第４のページフレーム５４ａ〜５４ｄ
に割り当てられている第１〜第４のメモリブロック５３
ａ〜５３ｄの物理アドレスを問い合わせ、次いで、これ
ら第１〜第４のメモリブロック５３ａ〜５３ｄの物理ア
ドレスを環境情報としてＨＤ２６ａに保存し（ステップ
Ｓ１３２）、通常のサスペンド処理を実行して（ステッ
プＳ１３３）制御を終了する。

【０１１４】図１８はレジューム処理の制御手順を示す
フローチャートであって、本プログラムは０Ｖサスペン
ドフラグＦＳＵＳが「１」に設定されているときに実行
される。

【０１１５】ステップＳ１４１では通常メモリの内容を
ＨＤ２６ａから読み出して通常メモリ領域５１に復元し
格納する。次いで、ステップＳ１４２では上記サスペン
ド処理によりＨＤ２６ａに保存されている環境情報に基
づき第１〜第４のページフレーム５４ａ〜５４ｄに割り
当てられている第１〜第４のメモリブロック５３ａ〜５
３ｄの物理アドレスを読み出し、続くステップＳ１４３
でＨＤ２６ａに保存されている前記第１〜第４のページ
フレーム５４ａ〜５４ｄに相当するメモリ内容を第１〜
第４のメモリブロック５３ａ〜５３ｄ上に復元し、次い
でステップＳ１４４で通常のレジューム処理を実行し、
制御を終了する。

【０１１６】これにより、レジューム処理でサスペンド
時に行っていた処理の続行が可能となり、その後処理を
続行してアイドル状態になったとき又は復元されていな
いメモリへのアクセスがなされたときでも残余の拡張メ
モリ領域の復元を行うことにより、使用者がサスペンド
時におこなっていた処理を続行している間に全てのメモ
リの復元を行うことができる。

【０１１７】

【発明の効果】以上詳述したように本発明のうち請求項
１乃至請求項９記載の発明によれば、基本入出力システ
ム実行時に第１の記憶手段の記憶容量等制御系構成要素
の属性に基づいて転送手段による転送に要する処理時間
（０Ｖサスペンド処理時間）の予測がなされ、第２の予
測手段による電力特性と共に使用態様に応じた第１の所
定基準値が設定され、メモリ効果を減少させることがで
きると共に、消費電力の少ない使用態様での電池駆動時
間の使用時間を長くすることができ、消費電力の節約と
低消費電力モードでの電池駆動時間の延命化を図ること
ができる。

【０１１８】また、請求項１０乃至請求項１５記載の発
明によれば、サスペンド状態にある携帯型情報処理装置
がレジューム処理を行うときに第２の記憶手段から第１
の記憶手段に記憶内容を転送して復元するときに時間が
短縮化され、またレジュームに対する処理待ちに要する
時間が短縮される。

【図面の簡単な説明】

【図１】本発明に係る携帯型情報処理装置としてのノー
トパソコンの一実施の形態を示す外観図である。

【図２】上記ノートパソコンの内部構成の一実施の形態
を示すブロック構成図である。

【図３】上記ノートパソコンの要部を示すブロック構成
図である。

【図４】チップセットの詳細を示すブロック構成図であ
る。

【図５】ＢＩＯＳＳＭＩ処理の制御手順を示すフローチ
ャートである。

【図６】システムブート処理の制御手順を示すフローチ
ャートである。

【図７】サブＣＰＵで処理される制御手順のフローチャ
ートである。

【図８】メインタスクの制御手順を示すフローチャート
（１／２）である。

【図９】メインタスクの制御手順を示すフローチャート
（２／２）である。

【図１０】ＢＩＯＳＩ／Ｆタスクの制御手順を示すフロ
ーチャート（１／２）である。

【図１１】ＢＩＯＳＩ／Ｆタスクの制御手順を示すフロ
ーチャート（２／２）である。

【図１２】パワーレベル選択テーブル図である。

【図１３】バッテリ残量検出タスクの制御手順を示すフ
ローチャートである。

【図１４】可変基準値選択テーブル図である。

【図１５】バッテリテーブル判別テーブル図である。

【図１６】内部メインメモリの他の実施の形態を示すメ
モリマップである。

【図１７】サスペンド処理の他の実施の形態を示すフロ
ーチャートである。

【図１８】レジューム処理の他の実施の形態を示すフロ
ーチャートである。

【図１９】ハードディスク（ＨＤ）の停止状態から動作
可能状態に至るまでの消費電流の変化を示す消費電流特
性図である。

【図２０】サスペンド所要時間とメモリサイズとの関係
を示す特性図である。

【図２１】メモリ効果現象を説明するための放電特性図
である。

【符号の説明】

１パソコン本体（装置本体）８ＢＩＯＳＲＯＭ（プログラム格納手段、予測実
行手段、実行許可手段）９メインＣＰＵ（第１の制御手段、転送手段、第
１の予測手段、保存手段、第１及び第２の復元手段）１０内部メインメモリ（第１の記憶手段）１３チップセット（割込信号供給手段）１４サブＣＰＵ（第２の制御手段、残容量検出手
段、通電停止手段、第２の予測手段、基準値設定手段）２６ａＨＤ（第２の記憶手段）５２拡張メモリ領域５３ａ〜５３ｄ第１〜第４のメモリブロック（ブロッ
ク）５４ａ〜５４ｄページフレーム５４拡張メモリシステム

Claims

【特許請求の範囲】

【請求項１】装置本体に電源を供給する電池と、通電
状態で記憶内容を保持する第１の記憶手段と、非通電状
態で記憶内容を保持する第２の記憶手段と、前記通電状
態のときに前記第１の記憶手段に記憶された記憶内容を
前記第２の記憶手段に転送する転送手段と、前記電池の
残容量を検出する残容量検出手段と、前記残容量検出手
段の検出結果により前記電池の残容量が第１の所定基準
値より低下したことを検出したときは前記転送手段によ
る前記記憶内容の転送後に非通電状態とする通電停止手
段とを備えた携帯型情報処理装置において、前記転送手段の処理時間を予測する第１の予測手段と、
前記第２の記憶手段のの電力特性を予測する第２の予測
手段とを備え、前記残容量検出手段は、前記第１及び第２の予測手段の
予測結果に基づいて前記第１の所定基準値を設定する基
準値設定手段を有していることを特徴とする携帯型情報
処理装置。
【請求項２】基本入出力システムが格納されたプログ
ラム格納手段を有し、前記基本入出力システムは、前記
第１の予測手段を実行する第１の予測実行手段と、前記
電池の残容量が前記第１の所定基準値より大きい第２の
所定基準値以上のときに前記第２の予測手段の実行を許
可する実行許可手段とを含んでいることを特徴とする請
求項１記載の携帯型情報処理装置。
【請求項３】前記第１の予測手段は、前記装置本体に
内蔵される少なくとも１つ以上の制御系構成要素の属性
に基づいて前記処理時間を予測することを特徴とする請
求項１又は請求項２記載の携帯型情報処理装置。
【請求項４】前記制御系構成要素の属性には、少なく
とも装置本体全体の制御を司る第１の制御手段の演算処
理速度と、前記第１の記憶手段の記憶容量と、前記第２
の記憶手段の記憶容量とが含まれていることを特徴とす
る請求項３記載の携帯型情報処理装置。
【請求項５】前記第２の予測手段は、前記第２の記憶
手段駆動時における前記第２の記憶手段の電流ピーク値
と電流平均値とに基づいて前記電力特性を予測すること
を特徴とする請求項１乃至請求項４のいずれかに記載の
携帯型情報処理装置。
【請求項６】前記第１の記憶手段は、着脱自在な増設
モジュールを有していることを特徴とする請求項１乃至
請求項５のいずれかに記載の携帯型情報処理装置。
【請求項７】前記装置本体全体を制御する第１の制御
手段と、該第１の制御手段への電源供給を制御する第２
の制御手段と、少なくとも前記第２の記憶手段を含む入
出力群を制御して前記第１の制御手段に割込信号を供給
する割込信号供給手段とを有していることを特徴とする
請求項１乃至請求項６のいずれかに記載の携帯型情報処
理装置。
【請求項８】第１の予測手段は、前記第１の制御手段
で実行されることを特徴とする請求項７記載の携帯型情
報処理装置。
【請求項９】第２の予測手段は、前記第２の制御手段
で実行されることを特徴とする請求項７記載の携帯型情
報処理装置。
【請求項１０】装置本体に電源を供給する電池と、通
電状態で記憶内容を保持する第１の記憶手段と、非通電
状態で記憶内容を保持する第２の記憶手段と、前記通電
状態のときに前記第１の記憶手段に記憶された記憶内容
を前記第２の記憶手段に転送する転送手段と、前記電池
の残容量を検出する残容量検出手段と、前記残容量検出
手段の検出結果により前記電池の残容量が所定基準値よ
り低下したことを検出したときは前記転送手段による前
記記憶内容の転送後に非通電状態とする通電停止手段と
を備えた携帯型情報処理装置において、前記第１の記憶手段が、空間内を複数のブロックに分割
してなる拡張記憶領域と、前記各ブロックに対応して割
り当てられる複数のページフレームからなる拡張メモリ
システムとを含み、さらに、前記拡張記憶領域の各ブロックと前記拡張メモ
リシステムの各ページフレームの対応付けを管理する拡
張メモリ管理手段を有していることを特徴とする携帯型
情報処理装置。
【請求項１１】前記拡張記憶領域の各ブロックのアド
レスを環境情報として前記第２の記憶手段に保存する保
存手段を有していることを特徴とする請求項１０記載の
携帯型情報処理装置。
【請求項１２】前記保存手段により保存された各ブロ
ックの記憶情報を優先して前記第１の記憶手段に転送し
復元する第１の復元手段を有していることを特徴とする
請求項１１記載の携帯型情報処理装置。
【請求項１３】前記第１の復元手段により前記第１の
記憶手段に復元された後前記第１の復元手段により復元
されなかった残余の第２の記憶手段の記憶情報を前記第
１の記憶手段に転送し復元する第２の復元手段を有して
いることを特徴とする請求項１２記載の携帯型情報処理
装置。
【請求項１４】前記第２の復元手段は、前記第２の記
憶手段が通電状態になったときに、前記復元されなかっ
た残余の第２の記憶手段の記憶情報を前記第１の記憶手
段に転送し復元することを特徴とする請求項１３記載の
携帯型情報処理装置。
【請求項１５】前記第２の復元手段は、前記第２の記
憶手段へのアクセスがあったときに、前記復元されなか
った残余の第２の記憶手段の記憶情報を前記第１の記憶
手段に転送し復元することを特徴とする請求項１３記載
の携帯型情報処理装置。