JPH0934729A - ディスパッチャ制御方式 - Google Patents
ディスパッチャ制御方式Info
- Publication number
- JPH0934729A JPH0934729A JP20178095A JP20178095A JPH0934729A JP H0934729 A JPH0934729 A JP H0934729A JP 20178095 A JP20178095 A JP 20178095A JP 20178095 A JP20178095 A JP 20178095A JP H0934729 A JPH0934729 A JP H0934729A
- Authority
- JP
- Japan
- Prior art keywords
- dispatcher
- timer
- starting
- processor
- activation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 プロセッサの増加に伴うディスバッチャの起
動回数を減らすことにより、ディスバッチャのオーバヘ
ッド及びロック待ちによる性能低下を防ぐ。 【構成】 所定のプロセスを実行中に、他のプロセスを
実行可能にするために、当該他のプロセスを前記プロセ
ス待ち行列１１に追加する場合、ディスパッチャを起動
することなく、ディスパッチャ起動用のタイマ１３に所
定の時間を設定し、ディスパッチャ起動用のタイマ１３
の所定時間内に実行中のプロセスが終了しなかった場
合、報告手段１６がプロセッサに対してディスパッチャ
開始事象を報告し、この報告によりディスパッチャ起動
用タイマを停止してディスパッチャを起動するする。デ
ィスパッチャ起動用タイマの設定時間内に、プロセッサ
で実行中のプロセスが終了した場合、ディスパッチャ開
始事象の報告をすることなく、ディスパッチャ起動用タ
イマを停止してディスパッチャを起動する。
動回数を減らすことにより、ディスバッチャのオーバヘ
ッド及びロック待ちによる性能低下を防ぐ。 【構成】 所定のプロセスを実行中に、他のプロセスを
実行可能にするために、当該他のプロセスを前記プロセ
ス待ち行列１１に追加する場合、ディスパッチャを起動
することなく、ディスパッチャ起動用のタイマ１３に所
定の時間を設定し、ディスパッチャ起動用のタイマ１３
の所定時間内に実行中のプロセスが終了しなかった場
合、報告手段１６がプロセッサに対してディスパッチャ
開始事象を報告し、この報告によりディスパッチャ起動
用タイマを停止してディスパッチャを起動するする。デ
ィスパッチャ起動用タイマの設定時間内に、プロセッサ
で実行中のプロセスが終了した場合、ディスパッチャ開
始事象の報告をすることなく、ディスパッチャ起動用タ
イマを停止してディスパッチャを起動する。
Description
【０００１】
【産業上の利用分野】本発明は、実行優先順位によりマ
ルチプロセスをスケジューリングするオペレーティング
システムを有する情報処理装置におけるディスパッチャ
制御方式に関し、特に新たに実行可能なプロセスが発生
した場合のディスパッチャ制御方式に関する。
ルチプロセスをスケジューリングするオペレーティング
システムを有する情報処理装置におけるディスパッチャ
制御方式に関し、特に新たに実行可能なプロセスが発生
した場合のディスパッチャ制御方式に関する。
【０００２】
【従来の技術】従来、この種のディスパッチャ制御にお
いては、図４に示すように、同期命令等により実行可能
なプロセス４０を、ステップ４０１によって実行可能な
プロセスをリンクする待ち行列（以降、プロセス待ち行
列と称す）５０に加えた場合、プロセス待ち行列５０に
加わったプロセス４０が、現在プロセッサＥで実行中の
プロセスＰＥよりも実行優先順位が高い可能性があるの
で、ステップ４０２で必ずディスパッチャが起動される
ように制御していた。
いては、図４に示すように、同期命令等により実行可能
なプロセス４０を、ステップ４０１によって実行可能な
プロセスをリンクする待ち行列（以降、プロセス待ち行
列と称す）５０に加えた場合、プロセス待ち行列５０に
加わったプロセス４０が、現在プロセッサＥで実行中の
プロセスＰＥよりも実行優先順位が高い可能性があるの
で、ステップ４０２で必ずディスパッチャが起動される
ように制御していた。
【０００３】また、複数のプロセッサが存在する場合に
は、ディスパッチャ起動時に待ち行列の排他制御が行わ
れる。プロセス待ち行列５０は、複数のプロセッサによ
って共有される。また、プロセスは、実行優先順位に従
って並べられてプロセス待ち行列５０に加えられる。デ
ィスパッチャは、起動がかかると、このプロセス待ち行
列５０の排他制御を行い、待ち行列の先頭、すなわち実
行優先順位の高いものから順にプロセッサに取り込むこ
とが可能かを判断し、可能であればプロセッサに取り込
んで実行を開始する。
は、ディスパッチャ起動時に待ち行列の排他制御が行わ
れる。プロセス待ち行列５０は、複数のプロセッサによ
って共有される。また、プロセスは、実行優先順位に従
って並べられてプロセス待ち行列５０に加えられる。デ
ィスパッチャは、起動がかかると、このプロセス待ち行
列５０の排他制御を行い、待ち行列の先頭、すなわち実
行優先順位の高いものから順にプロセッサに取り込むこ
とが可能かを判断し、可能であればプロセッサに取り込
んで実行を開始する。
【０００４】
【発明が解決しようとする課題】この従来のディスパッ
チャ制御方式では、システム内に多くのプロセッサが存
在すればするほどディスパッチャの起動回数が多くな
り、ディスパッチャのオーバヘッド及びプロセス待ち行
列の排他制御による性能低下が発生する。
チャ制御方式では、システム内に多くのプロセッサが存
在すればするほどディスパッチャの起動回数が多くな
り、ディスパッチャのオーバヘッド及びプロセス待ち行
列の排他制御による性能低下が発生する。
【０００５】本発明は、上記従来の欠点を解決し、ディ
スパッチャ起動回数を減らすことにより、ディスパッチ
ャのオーバヘッド及びプロセス待ち行列のロック待ちに
よる性能低下を実行優先順位を乱すことなく防ぐことが
できるディスパッチャ制御方式を提供することを目的と
する。
スパッチャ起動回数を減らすことにより、ディスパッチ
ャのオーバヘッド及びプロセス待ち行列のロック待ちに
よる性能低下を実行優先順位を乱すことなく防ぐことが
できるディスパッチャ制御方式を提供することを目的と
する。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、プロセッサが利用可能となるのを待つ実行可能なプ
ロセスをリンクするプロセス待ち行列と、前記プロセス
待ち行列にプロセスを追加する手段と、前記プロセッサ
について一定時間経過する毎にタイマ値を更新するディ
スパッチャ起動用のタイマと、前記ディスパッチャ起動
用タイマに時間を設定する手段と、前記ディスパッチャ
起動用タイマを起動する手段と、前記ディスパッチャ起
動用タイマの設定時間によってディスパッチャ開始事象
を報告する手段と、前記開始事象が報告されると、前記
ディスパッチャ起動用タイマを停止してディスパッチャ
を起動する手段とを有する。
め、本発明は、実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、プロセッサが利用可能となるのを待つ実行可能なプ
ロセスをリンクするプロセス待ち行列と、前記プロセス
待ち行列にプロセスを追加する手段と、前記プロセッサ
について一定時間経過する毎にタイマ値を更新するディ
スパッチャ起動用のタイマと、前記ディスパッチャ起動
用タイマに時間を設定する手段と、前記ディスパッチャ
起動用タイマを起動する手段と、前記ディスパッチャ起
動用タイマの設定時間によってディスパッチャ開始事象
を報告する手段と、前記開始事象が報告されると、前記
ディスパッチャ起動用タイマを停止してディスパッチャ
を起動する手段とを有する。
【０００７】他の好ましい態様では、所定のプロセスを
実行中に、他のプロセスを実行可能にするために、当該
他のプロセスを前記プロセス待ち行列に追加する場合、
ディスパッチャを起動することなく、前記ディスパッチ
ャ起動用のタイマに所定の時間を設定し、前記ディスパ
ッチャ起動用のタイマの所定時間内に、前記実行中のプ
ロセスが終了しなかった場合、前記報告手段が前記プロ
セッサに対してディスパッチャ開始事象を報告する。ま
た、ディスパッチャ起動用タイマの設定時間内に、前記
プロセッサで実行中のプロセスが終了した場合、前記デ
ィスパッチャ開始事象の報告をすることなく、前記ディ
スパッチャ起動用タイマを停止してディスパッチャを起
動する。
実行中に、他のプロセスを実行可能にするために、当該
他のプロセスを前記プロセス待ち行列に追加する場合、
ディスパッチャを起動することなく、前記ディスパッチ
ャ起動用のタイマに所定の時間を設定し、前記ディスパ
ッチャ起動用のタイマの所定時間内に、前記実行中のプ
ロセスが終了しなかった場合、前記報告手段が前記プロ
セッサに対してディスパッチャ開始事象を報告する。ま
た、ディスパッチャ起動用タイマの設定時間内に、前記
プロセッサで実行中のプロセスが終了した場合、前記デ
ィスパッチャ開始事象の報告をすることなく、前記ディ
スパッチャ起動用タイマを停止してディスパッチャを起
動する。
【０００８】上記目的を達成するため、本発明は、実行
優先順位によりマルチプロセスをスケジューリングする
オペレーティングシステムを有する情報処理装置におけ
るディスパッチャ制御方式であって、複数のプロセッサ
によって共有され、プロセッサが利用可能となるのを待
つ実行可能なプロセスをリンクするプロセス待ち行列
と、前記プロセス待ち行列にプロセスを追加する手段
と、前記プロセッサ毎に備えられ、一定時間経過する毎
にタイマ値を更新する複数のディスパッチャ起動用のタ
イマと、前記ディスパッチャ起動用タイマに値を設定す
る手段と、前記ディスパッチャ起動用タイマを起動する
手段と、前記ディスパッチャ起動用タイマの値によって
ディスパッチャ開始事象を報告する手段と、事象が報告
されると、前記複数のプロセッサのディスパッチャ起動
用タイマを停止し、ディスパッチャを起動する手段を有
する。
優先順位によりマルチプロセスをスケジューリングする
オペレーティングシステムを有する情報処理装置におけ
るディスパッチャ制御方式であって、複数のプロセッサ
によって共有され、プロセッサが利用可能となるのを待
つ実行可能なプロセスをリンクするプロセス待ち行列
と、前記プロセス待ち行列にプロセスを追加する手段
と、前記プロセッサ毎に備えられ、一定時間経過する毎
にタイマ値を更新する複数のディスパッチャ起動用のタ
イマと、前記ディスパッチャ起動用タイマに値を設定す
る手段と、前記ディスパッチャ起動用タイマを起動する
手段と、前記ディスパッチャ起動用タイマの値によって
ディスパッチャ開始事象を報告する手段と、事象が報告
されると、前記複数のプロセッサのディスパッチャ起動
用タイマを停止し、ディスパッチャを起動する手段を有
する。
【０００９】他の好ましい態様では、前記ディスパッチ
ャ起動用タイマの設定時間内に、前記プロセッサで実行
中のプロセスが終了した場合、前記ディスパッチャ開始
事象の報告をすることなく、前記ディスパッチャ起動用
タイマを停止してディスパッチャを起動する。
ャ起動用タイマの設定時間内に、前記プロセッサで実行
中のプロセスが終了した場合、前記ディスパッチャ開始
事象の報告をすることなく、前記ディスパッチャ起動用
タイマを停止してディスパッチャを起動する。
【００１０】
【実施例】以下、本発明の実施例について図面を参照し
て詳細に説明する。図１は、本発明の第１実施例による
ディスパッチャ制御方式の内容を説明するフローチャー
トである。図１において、プロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列１１と、プロセス待ち行列にプロセスを追加
する手段１２と、プロセッサ毎に一定時間経過する毎に
タイマ値を更新するディスパッチャ起動用タイマ１３
と、ディスパッチャ起動用タイマ１３に値を設定する手
段１４と、ディスパッチャ起動用タイマ１３を起動する
手段１５と、ディスパッチャ起動用タイマ１３の値によ
ってディスパッチャ開始事象を報告する手段１６と、デ
ィスパッチャ起動用タイマ１３を停止する手段１７と、
事象が報告されるとディスパッチャを起動する手段１８
から構成されている。
て詳細に説明する。図１は、本発明の第１実施例による
ディスパッチャ制御方式の内容を説明するフローチャー
トである。図１において、プロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列１１と、プロセス待ち行列にプロセスを追加
する手段１２と、プロセッサ毎に一定時間経過する毎に
タイマ値を更新するディスパッチャ起動用タイマ１３
と、ディスパッチャ起動用タイマ１３に値を設定する手
段１４と、ディスパッチャ起動用タイマ１３を起動する
手段１５と、ディスパッチャ起動用タイマ１３の値によ
ってディスパッチャ開始事象を報告する手段１６と、デ
ィスパッチャ起動用タイマ１３を停止する手段１７と、
事象が報告されるとディスパッチャを起動する手段１８
から構成されている。
【００１１】次に、図１の制御方法について説明する。
図１はディスパッチャ起動用タイマ１３により事象通知
がされた場合の動作を示している。従来のディスパッチ
ャ制御方式によれば、あるプロセスＰＡがプロセッサＡ
で実行中に、プロセスＰ１を実行可能にするために、プ
ロセス待ち行列１１にプロセスＰ１を追加する場合、現
在実行中のプロセスＰＡよりも実行優先順位が高い可能
性があるためディスパッチャを起動していた。
図１はディスパッチャ起動用タイマ１３により事象通知
がされた場合の動作を示している。従来のディスパッチ
ャ制御方式によれば、あるプロセスＰＡがプロセッサＡ
で実行中に、プロセスＰ１を実行可能にするために、プ
ロセス待ち行列１１にプロセスＰ１を追加する場合、現
在実行中のプロセスＰＡよりも実行優先順位が高い可能
性があるためディスパッチャを起動していた。
【００１２】しかし、プロセスＰ１が実行されなければ
プロセスＰＡが影響を受けるような場合でない限り、こ
こで実行優先順位規則に違反しても、言い替えればディ
スパッチャを起動しなくてもシステムとしては問題なく
動作する。また、プロセスＰ１がプロセスＰＡよりも実
行優先順位が低い場合には、何等間題もなく動作し続け
ることができる。
プロセスＰＡが影響を受けるような場合でない限り、こ
こで実行優先順位規則に違反しても、言い替えればディ
スパッチャを起動しなくてもシステムとしては問題なく
動作する。また、プロセスＰ１がプロセスＰＡよりも実
行優先順位が低い場合には、何等間題もなく動作し続け
ることができる。
【００１３】そこで、本実施例においては、プロセスＰ
１を実行可能状態にする場合には、ディスパッチャの起
動を行わないこととし、プロセスＰ１をプロセス待ち行
列１１に加えた（ステップ１２）後、ディスパッチャ起
動用タイマ１３に所定の時間を設定（ステップ１４）す
ることにより、ディスパッチャ起動用タイマ１３を起動
する（ステップ１５）。
１を実行可能状態にする場合には、ディスパッチャの起
動を行わないこととし、プロセスＰ１をプロセス待ち行
列１１に加えた（ステップ１２）後、ディスパッチャ起
動用タイマ１３に所定の時間を設定（ステップ１４）す
ることにより、ディスパッチャ起動用タイマ１３を起動
する（ステップ１５）。
【００１４】そして、上記設定時間内に、プロセスＰＡ
が終了しなかった場合は、ディスパッチャ起動用タイマ
１３は、自プロセッサにディスパッチャ開始事象を報告
する（ステップ１６）。ディスパッチャ開始事象の報告
を受けたプロセッサは、ディスパッチャ起動用タイマ１
３を停止させ（ステップ１７）、ディスパッチャを起動
する（ステップ１８）。これにより、プロセスＰ１が実
行されなければプロセスＡが影響を受けるような場合を
救うことができる。すなわち、プロセスＰＡがプロセス
Ｐ１の実行を待っているようなケースを救うことができ
る。
が終了しなかった場合は、ディスパッチャ起動用タイマ
１３は、自プロセッサにディスパッチャ開始事象を報告
する（ステップ１６）。ディスパッチャ開始事象の報告
を受けたプロセッサは、ディスパッチャ起動用タイマ１
３を停止させ（ステップ１７）、ディスパッチャを起動
する（ステップ１８）。これにより、プロセスＰ１が実
行されなければプロセスＡが影響を受けるような場合を
救うことができる。すなわち、プロセスＰＡがプロセス
Ｐ１の実行を待っているようなケースを救うことができ
る。
【００１５】図２は、図１と同じ構成において、ディス
パッチャ起動用タイマ１３の設定時間よりも早くプロセ
スが終了した場合のフローチャートである。すなわち、
ディスパッチャ起動用タイマ１３によりディスパッチャ
開始事象の報告がされなかった場合の動作を示してい
る。プロセスＰＢがプロセッサＢで実行中に、実行中の
プロセスＰＢがプロセスＰ２を実行可能状態にするため
に、プロセス待ち行列１１にプロセスＰ２を追加する
（ステップ１２）。
パッチャ起動用タイマ１３の設定時間よりも早くプロセ
スが終了した場合のフローチャートである。すなわち、
ディスパッチャ起動用タイマ１３によりディスパッチャ
開始事象の報告がされなかった場合の動作を示してい
る。プロセスＰＢがプロセッサＢで実行中に、実行中の
プロセスＰＢがプロセスＰ２を実行可能状態にするため
に、プロセス待ち行列１１にプロセスＰ２を追加する
（ステップ１２）。
【００１６】その後、ディスパッチャ起動用タイマ１３
に所定の時間を設定し（ステップ１４）、ディスパッチ
ャ起動用タイマ１３を起動する（ステップ１５）。ここ
では、プロセスＰＢが、上記設定時間内に終了したの
で、ディスパッチャ起動用タイマ１３を停止し（ステッ
プ１７）、ディスパッチャを起動する（ステップ１
８）。この場合は、ステップ１６におけるディスパッチ
ャ起動用タイマ１３によるディスパッチャ開始事象の報
告が実行されずに終了する。
に所定の時間を設定し（ステップ１４）、ディスパッチ
ャ起動用タイマ１３を起動する（ステップ１５）。ここ
では、プロセスＰＢが、上記設定時間内に終了したの
で、ディスパッチャ起動用タイマ１３を停止し（ステッ
プ１７）、ディスパッチャを起動する（ステップ１
８）。この場合は、ステップ１６におけるディスパッチ
ャ起動用タイマ１３によるディスパッチャ開始事象の報
告が実行されずに終了する。
【００１７】図３は、本発明の第２実施例によるディス
パッチャ制御方式の内容を説明するフローチャートであ
る。図３において、複数のプロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列１１Ａと、プロセス待ち行列１１Ａにプロセ
スを追加する手段１２と、プロセッサＣ、Ｄ毎に一定時
間経過する毎にタイマ値を更新するディスパッチャ起動
用タイマ１３Ａ，１３Ｂと、ディスパッチャ起動用タイ
マ１３Ａ，１３Ｂに値を設定する手段１４と、ディスパ
ッチャ起動用タイマ１３Ａ，１３Ｂを起動する手段１５
と、ディスパッチャ起動用タイマ１３Ａ，１３の値によ
ってディスパッチャ開始事象を報告する手段１７と、プ
ロセス待ち行列１１Ａを共有する複数のプロセッサＣ、
Ｄのディスパッチャ起動用タイマ１３Ａ，１３を停止す
る手段１７と、ディスパッチャ開始事象が報告されるこ
とによりディスパッチャを起動する手段１８から構成さ
れている。
パッチャ制御方式の内容を説明するフローチャートであ
る。図３において、複数のプロセッサが利用可能となる
のを待っている実行可能なプロセスをリンクするプロセ
ス待ち行列１１Ａと、プロセス待ち行列１１Ａにプロセ
スを追加する手段１２と、プロセッサＣ、Ｄ毎に一定時
間経過する毎にタイマ値を更新するディスパッチャ起動
用タイマ１３Ａ，１３Ｂと、ディスパッチャ起動用タイ
マ１３Ａ，１３Ｂに値を設定する手段１４と、ディスパ
ッチャ起動用タイマ１３Ａ，１３Ｂを起動する手段１５
と、ディスパッチャ起動用タイマ１３Ａ，１３の値によ
ってディスパッチャ開始事象を報告する手段１７と、プ
ロセス待ち行列１１Ａを共有する複数のプロセッサＣ、
Ｄのディスパッチャ起動用タイマ１３Ａ，１３を停止す
る手段１７と、ディスパッチャ開始事象が報告されるこ
とによりディスパッチャを起動する手段１８から構成さ
れている。
【００１８】次に、図３の制御方法について説明する。
複数のプロセッサを有するシステムにおいては、１つの
プロセス待ち行列を複数のプロセッサで共有する。本実
施例では、プロセッサＣとプロセッサＤが一つのプロセ
ス待ち行列１１Ａを共有している。
複数のプロセッサを有するシステムにおいては、１つの
プロセス待ち行列を複数のプロセッサで共有する。本実
施例では、プロセッサＣとプロセッサＤが一つのプロセ
ス待ち行列１１Ａを共有している。
【００１９】プロセッサＣでプロセスＰ３をプロセス待
ち行列１１Ａに加え（ステップ１２）、ディスパッチャ
起動用タイマ１３Ａにある時間を設定し（ステップ１
４）、ディスパッチャ起動用タイマ１３Ａを起動した場
合（ステップ１５）、プロセッサＣでディスパッチャが
起動される前に、プロセッサＤでディスパッチャが起動
されると（図３では、プロセスＰＤの終了に伴いディス
パッチャが起動された場合を示している）、プロセッサ
Ｄはプロセス待ち行列１１Ａを共有する全てのプロセッ
サＣ，Ｄのディスパッチャ起動用タイマ１３Ａ，１３Ｂ
を停止させる。
ち行列１１Ａに加え（ステップ１２）、ディスパッチャ
起動用タイマ１３Ａにある時間を設定し（ステップ１
４）、ディスパッチャ起動用タイマ１３Ａを起動した場
合（ステップ１５）、プロセッサＣでディスパッチャが
起動される前に、プロセッサＤでディスパッチャが起動
されると（図３では、プロセスＰＤの終了に伴いディス
パッチャが起動された場合を示している）、プロセッサ
Ｄはプロセス待ち行列１１Ａを共有する全てのプロセッ
サＣ，Ｄのディスパッチャ起動用タイマ１３Ａ，１３Ｂ
を停止させる。
【００２０】このことにより、プロセッサＣは、ディス
パッチャ開始事象の報告によるディスパッチャ起動を行
う必要が無くなり、不要なディスパッチャの起動を防ぐ
ことができる。上記において、プロセスＰＤが、プロセ
スＰＣのディスパッチャタイマ設定時間内にディスパッ
チャを起動しなければ、プロセッサＣへのディスパッチ
ャ開始事象の報告によりプロセッサＣでディスパッチャ
が起動されることになり、実行優先順位が乱れることを
防ぐことができる。
パッチャ開始事象の報告によるディスパッチャ起動を行
う必要が無くなり、不要なディスパッチャの起動を防ぐ
ことができる。上記において、プロセスＰＤが、プロセ
スＰＣのディスパッチャタイマ設定時間内にディスパッ
チャを起動しなければ、プロセッサＣへのディスパッチ
ャ開始事象の報告によりプロセッサＣでディスパッチャ
が起動されることになり、実行優先順位が乱れることを
防ぐことができる。
【００２１】以上好ましい実施例をあげて本発明を説明
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、上記実施例では、プロセッサの数を
２つとして説明したが、３つ以上でも同様に効果が得ら
れる。
したが、本発明は必ずしも上記実施例に限定されるもの
ではない。例えば、上記実施例では、プロセッサの数を
２つとして説明したが、３つ以上でも同様に効果が得ら
れる。
【００２２】
【発明の効果】以上説明したように本発明によるディス
パッチャ制御方式は、ディスパッチャ起動用のタイマを
備えることにより、ディスパッチャ起動回数を減らすと
共に、ディスパッチャのオーバヘッド及びプロセス待ち
行列のロック待ちによる性能低下を実行優先順位を乱す
ことなく防ぐことができる。
パッチャ制御方式は、ディスパッチャ起動用のタイマを
備えることにより、ディスパッチャ起動回数を減らすと
共に、ディスパッチャのオーバヘッド及びプロセス待ち
行列のロック待ちによる性能低下を実行優先順位を乱す
ことなく防ぐことができる。
【図１】 本発明の第１実施例によるディスパッチャ制
御方式においてディスパッチャ起動用タイマによる開始
事象報告がされた場合の処理内容を説明するフローチャ
ートである。
御方式においてディスパッチャ起動用タイマによる開始
事象報告がされた場合の処理内容を説明するフローチャ
ートである。
【図２】 図１に示すディスパッチャ制御方式において
ディスパッチャ起動用タイマによる開始事象報告がされ
なかった場合の処理内容を説明するフローチャートであ
る。
ディスパッチャ起動用タイマによる開始事象報告がされ
なかった場合の処理内容を説明するフローチャートであ
る。
【図３】 本発明の２実施例によるディスパッチャ制御
方式を説明するフローチャートである。
方式を説明するフローチャートである。
【図４】 従来例におけるディスパッチャ制御方式の一
例を説明する図である。
例を説明する図である。
１１，１１Ａ プロセス待ち行列 １２ プロセス追加手段 １３，１３Ａ，１３Ｂ ディスパッチャ起動用タイマ １４ ディスパッチャ起動用タイマに値を設定する手
段 １５ ディスパッチャ起動用タイマ起動手段 １６ ディスパッチャ開始事象報告手段 １７ ディスパッチャ起動用タイマ停止手段 １８ ディスパッチャ起動手段
段 １５ ディスパッチャ起動用タイマ起動手段 １６ ディスパッチャ開始事象報告手段 １７ ディスパッチャ起動用タイマ停止手段 １８ ディスパッチャ起動手段
Claims (5)
- 【請求項１】 実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、 プロセッサが利用可能となるのを待つ実行可能なプロセ
スをリンクするプロセス待ち行列と、 前記プロセス待ち行列にプロセスを追加する手段と、 前記プロセッサについて一定時間経過する毎にタイマ値
を更新するディスパッチャ起動用のタイマと、 前記ディスパッチャ起動用タイマに時間を設定する手段
と、 前記ディスパッチャ起動用タイマを起動する手段と、 前記ディスパッチャ起動用タイマの設定時間によってデ
ィスパッチャ開始事象を報告する手段と、 前記開始事象が報告されると、前記ディスパッチャ起動
用タイマを停止してディスパッチャを起動する手段とを
有することを特徴とするディスパッチャ制御方式。 - 【請求項２】 所定のプロセスを実行中に、他のプロセ
スを実行可能にするために、当該他のプロセスを前記プ
ロセス待ち行列に追加する場合、ディスパッチャを起動
することなく、前記ディスパッチャ起動用のタイマに所
定の時間を設定し、 前記ディスパッチャ起動用のタイマの所定時間内に前記
実行中のプロセスが終了しなかった場合、前記報告手段
が前記プロセッサに対してディスパッチャ開始事象を報
告することを特徴とする請求項１に記載のディスパッチ
ャ制御方式。 - 【請求項３】 前記ディスパッチャ起動用タイマの設定
時間内に、前記プロセッサで実行中のプロセスが終了し
た場合、前記ディスパッチャ開始事象の報告をすること
なく、前記ディスパッチャ起動用タイマを停止してディ
スパッチャを起動することを特徴とする請求項１に記載
のディスパッチャ制御方式。 - 【請求項４】 実行優先順位によりマルチプロセスをス
ケジューリングするオペレーティングシステムを有する
情報処理装置におけるディスパッチャ制御方式であっ
て、 複数のプロセッサによって共有され、プロセッサが利用
可能となるのを待つ実行可能なプロセスをリンクするプ
ロセス待ち行列と、 前記プロセス待ち行列にプロセスを追加する手段と、 前記プロセッサ毎に備えられ、一定時間経過する毎にタ
イマ値を更新する複数のディスパッチャ起動用のタイマ
と、 前記ディスパッチャ起動用タイマに値を設定する手段
と、 前記ディスパッチャ起動用タイマを起動する手段と、 前記ディスパッチャ起動用タイマの値によってディスパ
ッチャ開始事象を報告する手段と、 事象が報告されると、前記複数のプロセッサのディスパ
ッチャ起動用タイマを停止し、ディスパッチャを起動す
る手段を有することを特徴とするディスパッチャ制御方
式。 - 【請求項５】 前記ディスパッチャ起動用タイマの設定
時間内に、前記プロセッサで実行中のプロセスが終了し
た場合、前記ディスパッチャ開始事象の報告をすること
なく、前記ディスパッチャ起動用タイマを停止してディ
スパッチャを起動することを特徴とする請求項４に記載
のディスパッチャ制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201780A JP2814956B2 (ja) | 1995-07-15 | 1995-07-15 | ディスパッチャ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201780A JP2814956B2 (ja) | 1995-07-15 | 1995-07-15 | ディスパッチャ制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0934729A true JPH0934729A (ja) | 1997-02-07 |
| JP2814956B2 JP2814956B2 (ja) | 1998-10-27 |
Family
ID=16446828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201780A Expired - Fee Related JP2814956B2 (ja) | 1995-07-15 | 1995-07-15 | ディスパッチャ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2814956B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179132A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | 割り込み制御装置、情報処理システム、及びそのプログラム |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3538833B2 (ja) | 1999-03-17 | 2004-06-14 | 日本電気株式会社 | アイドル待ち時間の動的変動方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163640A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | スケジユ−リング方式 |
| JPS63314648A (ja) * | 1987-05-30 | 1988-12-22 | Nec Corp | デ−タ通信用プロセッサ |
| JPH0594318A (ja) * | 1991-09-30 | 1993-04-16 | Nec Corp | マルチｃｐｕシステムの負荷平準化方式 |
-
1995
- 1995-07-15 JP JP7201780A patent/JP2814956B2/ja not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63163640A (ja) * | 1986-12-26 | 1988-07-07 | Hitachi Ltd | スケジユ−リング方式 |
| JPS63314648A (ja) * | 1987-05-30 | 1988-12-22 | Nec Corp | デ−タ通信用プロセッサ |
| JPH0594318A (ja) * | 1991-09-30 | 1993-04-16 | Nec Corp | マルチｃｐｕシステムの負荷平準化方式 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007179132A (ja) * | 2005-12-27 | 2007-07-12 | Sharp Corp | 割り込み制御装置、情報処理システム、及びそのプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2814956B2 (ja) | 1998-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4170227B2 (ja) | 多重処理環境における処理の実行 | |
| JP4056465B2 (ja) | マルチスレッド・アプリケーションにおけるスレッド実行を管理するための方法及び装置 | |
| JPH04278612A (ja) | プロセッサ用クロック信号の制御方法及び情報処理システム | |
| EP2388699A1 (en) | Information processing device and information processing method | |
| US6795873B1 (en) | Method and apparatus for a scheduling driver to implement a protocol utilizing time estimates for use with a device that does not generate interrupts | |
| US5241676A (en) | Method for controlling process priority in semaphore operation | |
| US8095695B2 (en) | Control apparatus for process input-output device | |
| JP2814956B2 (ja) | ディスパッチャ制御方式 | |
| JP2001236236A (ja) | タスク制御装置およびそのタスクスケジューリング方法 | |
| JP6861275B2 (ja) | 車両制御装置 | |
| JPH09251389A (ja) | データ処理装置 | |
| JP3005562B1 (ja) | タスク管理装置及びタスクスケジューリング方法 | |
| JPH0877039A (ja) | テスト方法 | |
| KR20230167901A (ko) | 멀티 스레드 프로그램의 실행 주기 보정 방법 | |
| JP2000029850A (ja) | オペレーティングシステムのプロセッサ間通信を使用したタスク制御方法 | |
| JP2737796B2 (ja) | マルチタスクの処理方法 | |
| JPH0895807A (ja) | タスク実行制御方法 | |
| JP7833357B2 (ja) | 情報処理装置 | |
| JPH10133887A (ja) | タスク監視方法 | |
| JP2969844B2 (ja) | プログラマブルコントローラ | |
| JPH1124944A (ja) | プロセス同期方法 | |
| JPH0612394A (ja) | プロセススケジュール方式 | |
| JPWO2024024102A5 (ja) | ||
| JPS61259362A (ja) | マルチプロセツサ制御方法 | |
| JPH04241633A (ja) | プロセス管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980714 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070814 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080814 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090814 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100814 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110814 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120814 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |