JPH0936017A - パタン形成方法及びそれを用いた半導体素子の製造方法 - Google Patents

パタン形成方法及びそれを用いた半導体素子の製造方法

Info

Publication number
JPH0936017A
JPH0936017A JP7183826A JP18382695A JPH0936017A JP H0936017 A JPH0936017 A JP H0936017A JP 7183826 A JP7183826 A JP 7183826A JP 18382695 A JP18382695 A JP 18382695A JP H0936017 A JPH0936017 A JP H0936017A
Authority
JP
Japan
Prior art keywords
film
pattern
resist
overcoat
focus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7183826A
Other languages
English (en)
Inventor
Norio Hasegawa
昇雄 長谷川
Tsuneo Terasawa
恒男 寺澤
Hiroshi Shiraishi
洋 白石
Katsuya Hayano
勝也 早野
Akira Imai
彰 今井
Toshihiko Tanaka
稔彦 田中
Naoko Asai
尚子 浅井
Shinji Okazaki
信次 岡崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7183826A priority Critical patent/JPH0936017A/ja
Publication of JPH0936017A publication Critical patent/JPH0936017A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【構成】 レジスト膜12上に屈折率の高いオーバコー
ト膜13を設け、投影露光する。 【効果】 オーバコート膜に斜めから入射した光は膜表
面で垂直方向に屈折するため実効的な焦点深度が向上す
る。基板段差や、焦点位置のばらつきが実効的に小さく
なりパタン形成精度が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は投影露光法を用いたリソ
フラフィ技術に係わり、特に、実効的な焦点深度を向上
させたパタン形成方法及びそれを用いた半導体素子の製
造方法に関する。
【0002】
【従来の技術】投影露光法を用いたパタンの形成方法
は、半導体素子の製造を代表とする、種々の分野に適用
されている。近年のパタンの微細化要求に応え、投影露
光装置はレンズの高NA化や、露光光の短波長化が進め
られている。しかし、レイリーの原理により、レンズの
高NA化や短波長化では焦点深度の低下が問題となり、
更なる微細化を達成することは困難となってきつつあ
る。焦点深度を向上させる方法としては、ホトマスクに
位相差を与えた位相シフトマスクを用いる方法や、基板
そのものを平坦化するCMP法(ケミカル・メカニカル
・ポリッシング法)などが知られている。
【0003】
【発明が解決しようとする課題】しかし、上記従来技術
は、適用できる工程が限られていることや、工程が複雑
であることが問題である。たとえば、半導体素子の電極
配線の形成に位相シフトマスクを用いる場合は、ネガ型
レジストを用いる必要がある。さらに、位相シフタの配
置に矛盾が生じる場合があり、パタンレイアウトに制約
を受け、設計に大幅な時間がかかる。試行錯誤が必要で
ある。また、CMP技術では、平坦化加工できる膜や工
程に制限があり、すべての工程に適用することは困難で
ある。
【0004】本発明の目的は、適用工程に制限が無く、
さらに簡単に焦点深度を向上できるパタンの製造方法及
びそれを用いた微細で高性能な半導体素子の製造方法を
提供することにある。
【0005】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、レジスト膜上にオーバーコート膜を形
成した後、投影露光を行い、オーバーコート膜を除去し
た後に現像処理を行い、レジストパタンを形成した。オ
ーバーコート膜は現像前に水洗で除去できるように水溶
性にするのが望ましい。または、オーバーコート膜の屈
折率はレジスト膜の屈折率よりも大きいことが望まし
い。
【0006】レジスト上にオーバーコート膜を形成する
方法は、例えばジャーナル・オブ・エレクトロケミカル
・ソサエティ(J.Electrochem.Soc.):SOLID-STATE SCIEN
CE AND TECHNOLOGY(July 1988)ページ1844-1846に開示
されている。本文献においては、段差上のレジスト膜表
面が平坦でないことに起因するパタン形状劣化を防止す
るために、表面が平坦な透明膜を形成しており、その膜
厚は基板の表面段差程度が良いこと、また、屈折率はレ
ジスト膜と同程度が良いことが開示されている。
【0007】また、特開昭60−38821号公報で
は、基板で反射した露光光がレジスト膜/空気界面から
レジスト内に反射して戻る光を打ち消す方法として、レ
ジスト膜表面に透明膜を形成している。この透明膜は、
屈折率nがレジスト膜の屈折率よりも小さな√n
R(nR:レジストの屈折率)で、膜厚はλ/4n(λ:
露光光の波長)であることが必要である。上記これら
の、方法では、本発明の目的である焦点深度の向上につ
いては何ら開示されていない。
【0008】
【作用】本発明におけるレジスト上のオーバーコート膜
は、焦点深度を向上させる役目を持つ。
【0009】図2に従来法を示す。21が段差を持つ基
板、22がホトレジストである。露光光24は点25お
よび26で焦点を結んでいる。像形成可能な焦点深度は
27および28の領域である。焦点25はレジスト表面
に位置している。露光光24はレンズのNA(開口数)
に依存した角度で斜方からレジストに入射し、レジスト
界面で屈折する。これにより、レジスト内での焦点深度
は実効的に深くなる。しかし、点26は基板段差の影響
でレジスト界面が焦点位置より下方にずれているため、
空気中で焦点を結んでいる。このため、レジスト内では
像の形成が困難である。
【0010】これに対し、本発明では、レジスト上に屈
折率の大きなオーバーコート膜を形成する。図1に本発
明の原理を示す。11が段差を持つ基板、12がホトレ
ジスト、13がオーバーコート膜である。オーバーコー
ト膜は厚く被着するために表面は平坦化されている。し
かし、本発明においてはオーバコート膜の表面の平坦化
は必須では無い。露光光14はオーバーコート膜に入射
し屈折する。焦点15はレジスト表面に、焦点16はオ
ーバーコート膜内に位置する。両焦点共に焦点深度が大
きくなっているために、レジスト内まで焦点深度領域が
達し、パタン解像が可能であることが判る。このよう
に、レジスト表面に屈折率の大きいオーバコート膜を被
着することにより、実質的に焦点深度の向上が可能であ
る。
【0011】基板段差が無い場合でも有効であり、投影
露光面内での焦点位置の分布を減少する効果がある。
【0012】図4に他の従来法を示す。41が平坦な基
板、45が被加工膜、42がホトレジストである。露光
装置の投影レンズに像面歪などがあるため、一般に焦点
を結ぶ高さ方向の位置が面内で異なる。このため、露光
光44は点46および47で焦点を結んでいる。像形成
可能な焦点深度を48および49とすると、49ではレ
ジスト膜の基板側は焦点深度外になりパタンが解像しな
い。左右の焦点位置の差はA’、焦点深度が両者共満足
する範囲はB’である。
【0013】本発明を適用した場合を図3に示す。31
が平坦な基板、35が被加工膜、32がホトレジストで
ある。露光光34は点36および37で焦点を結んでい
る。像形成可能な焦点深度は38および39とする。左
右の焦点位置の差はAであり、従来法のA’よりも大き
くなっている。しかし、焦点深度が両者共満足する範囲
Bは従来法のB’よりも大きくなっており、両者共解像
できる範囲が増加することが判る。
【0014】膜厚が同じならオーバコート膜の屈折率
は、大きい方が焦点深度向上効果は大きい。レジスト膜
の屈折率よりも大きいことが望ましい。これは、オーバ
コート膜表面での屈折角がより大きくなり、屈折後の光
線がより垂直方向に進行する光となるためである。あま
り屈折率が大きいとレジストとオーバコート膜の界面で
露光光の反射が起こるため好ましくない。オーバコート
膜の屈折率はレジスト膜の屈折率の1から2倍程度が好
ましい。但し、屈折率が1倍に近い場合にはレジスト膜
の1.5倍以上の膜厚で実用的な効果が得られるが、2
倍以上の膜厚のオ−バコ−ト膜を形成することがより望
ましい。
【0015】また、レジスト膜の屈折率より小さくて
も、オ−バコ−ト膜の屈折率が1以上であれば膜厚をレ
ジスト膜の2倍以上にすることにより、実用的な焦点深
度の向上効果が得られる。
【0016】また、オ−バコ−ト膜の屈折率をレジスト
膜の屈折率の2倍以上にする場合は、基板の反射防止処
理をするのが好ましい。すなわち、レジスト膜とオーバ
ーコート膜の屈折率が大きく異なると、レジスト膜とオ
ーバーコート膜の界面で基板からの反射光が反射し、レ
ジスト膜内での露光光の干渉が起こるためである。これ
を防止するには基板に反射防止処理をする必要がある。
なお、この反射防止は反射光を約半分以下にする事を意
味する。
【0017】オーバコート膜付加の効果はレジスト膜厚
が薄いときに特に効果がある。すなわち、レジスト膜が
厚い場合は、レジスト膜そのものが焦点深度向上作用を
持つ。これに対してレジスト膜が薄い場合は、レジスト
膜自体の焦点深度向上効果は小さいため、本発明の効果
は大きくなる。
【0018】今後、投影光学系の高NA化や、露光光に
KrFやArFエキシマレーザを用いて微細パタンを形
成する際は、焦点深度は小さくなり、さらに、レジスト
膜厚は解像パタン寸法に比例して、薄膜化することが必
要となる。これは、パタンの幅に対してパタン厚さが厚
くなり過ぎると、形成したパタンが倒れる現象などが発
生するためである。したがって、今後の微細パタン形成
においては焦点深度の低下が深刻な問題である。本発明
の効果はこれらの薄膜化したレジストに微細パタンを形
成する際に特に有効である。
【0019】本発明により、焦点深度が深まるが、この
焦点深度からデバイス作成に必要な焦点深度を引いた焦
点余裕分、投影露光光学系をさらに高NA化できる。こ
の様な使い方をすると従来法に比べ、より微細なパタン
形成が可能となる。
【0020】さらに、ArFなどのレジストプロセスで
はレジスト膜表面にパタンを形成するいわゆる表面反応
プロセスが、適用される可能性があり、この場合は特に
本発明の適用は焦点深度向上に有効である。本発明の適
用により実効的な焦点深度の向上が達成でき、ULSI
の微細化、並びに生産性を効率良く向上することが可能
である。
【0021】
【実施例】
(実施例1)本発明の第1の実施例を各工程の断面図を
用いて説明する。図5は工程を示す断面図である。Si
基板51上に、被加工材料であるSiO2膜52を被着
した。次に、通常のポジ型レジスト膜53を0.5μm
の厚さで被着し、通常の熱処理を行った。
【0022】次に、水溶性オーバコート膜54を3μm
の厚さで形成した。オーバコート膜の膜厚は、ウェーハ
表面の段差、投影露光での1露光フィールド内の焦点分
布幅、解像する所望のパタンの焦点深度の合計程度にす
る必要があり、ここではウェーハ表面の段差が0.5μ
m、投影露光での1露光フィールド内の焦点分布幅が
0.3μm、解像する所望のパタンの焦点深度が約1μ
mであったので、1.8μm以上が好ましい。前記膜厚
はこれに限らず厚くても問題無いが、本発明の効果を得
るには、前記膜厚の値の半分より大きい事が望ましい。
通常の縮小投影露光装置を用い、マスクを介し所望のパ
タンをレジスト膜53に投影した。これにより、レジス
ト膜上に潜像56が形成された。
【0023】次に、水溶性オーバコート膜54を水洗に
より除去した。水洗時間が短い場合は、膜が薄く残存す
る場合があったが、オーバコート膜の除去をレジスト膜
の現像が進まない程度の薄い濃度のアルカリ溶液で行っ
た結果、特に良好に除去ができた。次に、通常の現像に
より潜像56の部分を除去した。この他に、現像工程前
に通常のポストエクスポージャベーク(熱処理)工程を
行う場合があるが、この工程はオーバコート膜除去の前
に行うか、あとで行うかは、オーバコート膜の熱処理特
性に合わせて決定する必要がある。熱処理により、除去
が困難になる場合は熱処理前に除去する必要がある。
【0024】次に、通常の方法でSiO2膜52をエッ
チングし、所望のパタンを形成した。この結果、通常法
でパタン形成した時に比較し、焦点深度が約1.3倍に
向上した。ここで、レジスト膜53はポジ型を用いたが
これに限らない。ネガ型でも良い。また、オーバコート
膜54はレジスト膜との混入の心配が無い水溶性にした
が、これに限らない。溶媒が有機溶材の場合、レジスト
膜との混入が問題となるため、レジスト膜とオーバコー
ト膜の間に両者の混入を防止するための膜を設けること
が有効である。たとえば、ポリビニルアルコールなどの
水溶性樹脂などがある。なお、オーバコート膜54には
ポリビニルベンジルトリメチルアンモニウムクロライド
を用いた。この膜のi線での屈折率は約1.7であっ
た。その他、ポリビニルベンジルトリメチルアンモニウ
ムアイオダイド、ポリビニルアルコール、ポリビニルピ
ロリドン、ポリビニルピリジンなど、あるいはこれらの
材料に、屈折率調整、あるいは吸収特性調整あるいは塗
布特性調整などの為の添加物を加えたものなど、特に制
限は無い。又、多層構造にすることも特に問題無い。ま
た、オーバコート膜に最初不透明で、光照射によりその
光量に応じて透明化する特性、いわゆるブリーチング特
性を持たせることなども、解像特性の向上に有効であ
る。また、オーバコート膜の膜厚も3μmに限らない。
焦点深度が向上する効果が表れる膜厚が必要である。
【0025】また、縮小投影露光装置はNA0.55の
i線(365nm)ステッパを用いた。装置の構成を図
6に示す。光源101から発する光は、フライアイレン
ズ102、コンデンサレンズ103、105及びミラー
を介してマスク106を照明する。マスク106上には
異物付着によるパタン転写不良を防止するためのペリク
ル107が設けられている。マスク106上に描かれた
マスクパタンは、投影レンズ108を介して試料基板で
あるウエハ109上に投影される。なお、マスク106
はマスク位置制御手段117で制御されたマスクステー
ジ118上に載置され、その中心と投影レンズ108の
光軸とは正確に位置合わせがなされている。
【0026】ウエハ109は、試料台110上に真空吸
着されている。試料台110は、投影レンズ108の光
軸方向すなわちZ方向に移動可能なZステージ111上
に載置され、さらにXYステージ112上に搭載されて
いる。Zステージ111及びXYステージ112は、主
制御系119からの制御命令に応じてそれぞれの駆動手
段113、114によって駆動されるので、所望の露光
位置に移動可能である。その位置はZステージ111に
固定されたミラー116の位置として、レーザ測長機1
15で正確にモニタされている。
【0027】また、ウエハ109の表面位置は、検出光
発生部120、検出光123、受光部121から構成さ
れる焦点位置検出手段で計測される。
【0028】この方式では、本発明を適用すると、オー
バコート膜表面が基準面となるため、実際にパタンを形
成するレジストは下に位置するようになり、焦点がずれ
るため、ステージを上側に所定量だけずらして露光し
た。ずらし量はオーバコート膜の膜厚に依存して決定し
た。具体的には、オーバコート膜の膜厚をT、オーバコ
ート膜の屈折率をn、ステージの上側への移動量をzと
した時、おおよそz=aT/n(ただし、1.3≧a≧
0.7)の関係になるようにステージを上側に移動し
た。実際の種々の基板の場合はこの値に所定のオフセッ
トを加えることにより、良好なパタンの解像ができた。
【0029】(実施例2)次に、第2の実施例としてK
rFエキシマレーザステッパを用いた例を示す。第1の
実施例と構成はほぼ同じであり、通常のKrFエキシマ
レーザ(248nm)使用のプロセスにオーバコート膜
を付加した工程とした。オーバコート膜にはポリ・ビニ
ル・ベンジル・トリメチル・アンモニウム・アイオダイ
ドを用いた。オーバコート膜のKrFエキシマレーザ光
での屈折率は約1.8であった。
【0030】この結果、通常法でパタン形成した時に比
較し、焦点深度が約1.5倍に向上した。
【0031】(実施例3)次に第3の実施例として、本
発明のマスクを用いて半導体メモリ素子を作製した。図
7に素子の製造の主な工程を示す断面図である。図7
(a)に示すように、P型のSi半導体71を基板に用
い。その表面に公知の素子分離技術を用い素子分離領域
72を形成する。次に、例えば厚さ150nmの多結晶
Siと厚さ200nmのSiO2を積層した構造のワー
ド線73を形成し、さらに化学気相成長法を用いて例え
ば150nmのSiO2を被着し、異方的に加工してワ
ード線の側壁にSiO2のサイドスペーサ74を形成す
る。
【0032】次に、通常の方法でn拡散層75を形成す
る。次に図7(b)に示すように、通常の工程を経て多
結晶Si又は高融点金属シリサイド、あるいはこれらの
積層膜などから成るデータ線76を形成する。
【0033】次に図7(c)に示すように、通常の工程
を経て多結晶Siからなる蓄積電極78を形成する。
【0034】その後、Ta2O5、Si3N4、SiO2、
強誘電体、あるいはこれらの複合膜などを被着し、キャ
パシタ用絶縁膜79を形成する。ひきつづき多結晶S
i、高融点金属、高融点金属シリサイド、あるいはA
l、Cu等の低抵抗な導体を被着しプレート電極80を
形成する。
【0035】次に図7(d)に示すように、通常の工程
を経て配線81を形成する。次に通常の配線層形成工程
やパッシベーション工程を経てメモリ素子を作製した。
なお、ここでは、代表的な製造工程のみを説明したが、
これ以外は通常の素子製造工程を用いた。また、各工程
の順番が前後しても本発明は適用できる。
【0036】上記素子製造工程におけるリソグラフィ工
程ではほとんどの工程に本発明を適用したが、たとえ
ば、焦点深度に問題無い工程には本発明は必ずしも適用
する必要は無い。パッシベーション工程での同通孔形成
工程や、パタンが大きなイオン打ち込みマスク形成用の
パタン形成工程には本発明は適用しなかった。
【0037】次に、リソグラフィで形成したパタンにつ
いて説明する。図8は製造したメモリ素子を構成する代
表的なパタンのメモリ部のパタン配置を示す。図8
(a)は作製した第1の素子のパタンの一例を示す。8
2がワード線、83がデータ線、84がアクティブ領
域、85が蓄積電極、86が電極取り出し孔のパタンで
ある。リソグラフィ工程の中から微細パタンの解像が必
要な工程に本発明を用いた。図8(a)に示したパタン
ではすべてのパタンの形成に本発明を用いた。また、図
8(b)は作製した第2の素子のパタンの一例を示す。
87がワード線、88がデータ線、89がアクティブ領
域、90が蓄積電極、91が電極取り出し孔のパタンで
ある。この例においても、ここに示したパタンすべての
形成に本発明を用いた。ここに示したパタン形成以外で
も最小設計ルールを用いている工程では本発明を用い
た。
【0038】本発明を用いて作製した素子の特性は、従
来法を用いて作製した素子の特性と比較すると特性が良
好であった。具体的にはワード線の線幅のばらつきが小
さいことから、データの読みだしスピードが速く特性が
安定している。蓄積電極の面積のばらつきが小さいこと
からデータの保持特性が安定している。等の特性の改善
が実現できた。また、素子の良品取得歩留まりも従来法
では40%以下であったのが、70%以上に向上でき
た。明らかな改善効果が得られた。
【0039】
【発明の効果】本発明により、リソグラフィにおけるパ
タン形成での実効的な焦点深度が向上し、段差構造を持
つ実素子上でのパタン形成精度が向上し、素子の微細化
及び素子製造歩留まりの向上が実現できた。
【図面の簡単な説明】
【図1】本発明に係るパタン形成方法を説明するための
基板の要部断面図。
【図2】従来法に係るパタン形成方法を説明するための
基板の要部断面図。
【図3】本発明の原理を示す概念図。
【図4】従来法の問題を示す概念図。
【図5】本発明の実施例を示す工程図。
【図6】本発明の実施例で使用した投影露光装置の構成
図。
【図7】本発明による半導体素子の製造工程を示す断面
図。
【図8】本発明により作成した半導体素子のパタン配置
の平面図。
【符号の説明】
11、21、31、41、51……基板、12、22、
32、42、53……ホトレジスト、52……SiO2
膜、13、33、54……オーバコート膜、14、2
4、34、44、55……露光光、15、16、25、
26、36、37、47、47……焦点位置、17、1
8、27、28、38、39、48、49、……焦点深
度領域、56……潜像、72……素子分離領域、73、
82、87……ワード線、76、83、88……データ
線、80……プレート電極、78、85、90……蓄積
電極、108……投影レンズ、112……XYステー
ジ、101……光源、106……マスク、109……ウ
ェーハ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早野 勝也 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 今井 彰 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 田中 稔彦 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 浅井 尚子 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 岡崎 信次 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】基板上にレジスト膜とオーバコート膜を順
    次形成した後投影露光して、所望のパタンを転写するパ
    タン形成方法において、 上記オーバコート膜の膜厚は、上記基板の表面段差、上
    記投影露光における1露光フィールド内の焦点分布幅、
    解像する所望のパタンの焦点深度の合計の値の半分より
    大きいことを特徴とするレジストパタン形成方法。
  2. 【請求項2】基板上にレジスト膜とオーバコート膜を順
    次形成した後投影露光して、所望のパタンを転写するパ
    タン形成方法において、 上記オーバコート膜の屈折率は、上記レジスト膜の屈折
    率よりも大きいことを特徴とするパタン形成方法。
  3. 【請求項3】上記オーバコート膜の屈折率は、上記レジ
    スト膜の屈折率に対して1〜2倍の範囲内の値を有する
    ことを特徴とする請求項1記載のパタン形成方法。
  4. 【請求項4】上記オーバコート膜は、水溶性であること
    を特徴とする請求項1又は2記載のパタン形成方法。
  5. 【請求項5】上記投影露光は、上記オ−バコ−ト膜の膜
    厚及び屈折率に応じて、焦点位置を該オ−バコ−ト膜の
    表面位置から光軸方向に所定量ずらした位置に設定して
    行われることを特徴とする請求項1又は2記載のパタン
    形成方法。
  6. 【請求項6】上記焦点位置と上記オ−バコ−ト膜表面と
    の光軸上での距離zは、上記オーバコート膜の膜厚を
    T、屈折率をnとして、おおよそz=aT/n(ただ
    し、1.3≧a≧0.7)の関係にあることを特徴とす
    る請求項5記載のパタン形成方法。
  7. 【請求項7】上記オーバコート膜の主成分は、ポリビニ
    ルアルコール、ポリビニルベンジルトリメチルアンモニ
    ウムクロライド、ポリビニルベンジルトリメチルアンモ
    ニウムアイオダイド、ポリビニルピロリドン、ポリビニ
    ルピリジンの何れかであることを特徴とする請求項1記
    載のパタン形成方法。
  8. 【請求項8】被加工基板上にレジスト膜を塗布する工程
    と、 該レジスト膜よりも屈折率が大きく且つ露光光に対して
    透明なオーバコート膜をレジスト膜上に塗布する工程
    と、 その後、露光する工程と、 該レジスト膜の現像が実質的に進まない濃度のアルカリ
    溶液を用いて該オーバコート膜を除去する工程と、 その後、該レジスト膜を現像する工程とを含むことを特
    徴とするパタン形成方法。
  9. 【請求項9】投影露光法を用いて半導体基体の表面に所
    望の形状を有する膜を形成する工程を有する半導体素子
    の製造方法において、 上記半導体基体の表面に第1の膜を形成するステップ
    と、 該第1の膜上にレジスト膜を形成するステップと、 該レジスト膜上に該レジスト膜よりも屈折率の大きなオ
    −バコ−ト膜を形成するステップと、 投影露光により形成された所望の形状を有するレジスト
    膜をマスクにして該第1の膜を加工するステップとを有
    することを特徴とする半導体素子の製造方法。
  10. 【請求項10】上記第1の膜は絶縁膜であることを特徴
    とする請求項9記載の半導体素子の製造方法。
  11. 【請求項11】上記絶縁膜は、素子分離用の耐酸化性膜
    又は層間絶縁膜であることを特徴とする請求項10記載
    の半導体素子の形成方法。
  12. 【請求項12】上記第1の膜は、導電性膜であることを
    特徴とする請求項9記載の半導体素子の製造方法。
  13. 【請求項13】上記導電性膜は、ワ−ド線、デ−タ線、
    キャパシタの電荷蓄積電極、プレ−ト電極又は配線とし
    て用いられることを特徴とする請求項12記載の半導体
    素子の製造方法。
JP7183826A 1995-07-20 1995-07-20 パタン形成方法及びそれを用いた半導体素子の製造方法 Pending JPH0936017A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7183826A JPH0936017A (ja) 1995-07-20 1995-07-20 パタン形成方法及びそれを用いた半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7183826A JPH0936017A (ja) 1995-07-20 1995-07-20 パタン形成方法及びそれを用いた半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPH0936017A true JPH0936017A (ja) 1997-02-07

Family

ID=16142529

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7183826A Pending JPH0936017A (ja) 1995-07-20 1995-07-20 パタン形成方法及びそれを用いた半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPH0936017A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097030A (ko) * 2001-06-20 2002-12-31 닛뽕덴끼 가부시끼가이샤 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법
JP2007123842A (ja) * 2005-09-29 2007-05-17 Renesas Technology Corp 半導体装置の製造方法
JP2008532067A (ja) * 2005-02-23 2008-08-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 改善された性能を有する液浸トップコート材料
JP2009134287A (ja) * 2007-11-06 2009-06-18 Seiko Epson Corp 回折光学素子とその製造方法、及びレーザー加工方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020097030A (ko) * 2001-06-20 2002-12-31 닛뽕덴끼 가부시끼가이샤 반도체 장치의 제조 방법 및 마스크 패턴의 디자인 방법
JP2008532067A (ja) * 2005-02-23 2008-08-14 インターナショナル・ビジネス・マシーンズ・コーポレーション 改善された性能を有する液浸トップコート材料
JP2007123842A (ja) * 2005-09-29 2007-05-17 Renesas Technology Corp 半導体装置の製造方法
US7544619B2 (en) 2005-09-29 2009-06-09 Renesas Technology Corp. Method of fabricating semiconductor device
US7935636B2 (en) 2005-09-29 2011-05-03 Renesas Electronics Corporation Method of fabricating semiconductor device
JP2009134287A (ja) * 2007-11-06 2009-06-18 Seiko Epson Corp 回折光学素子とその製造方法、及びレーザー加工方法

Similar Documents

Publication Publication Date Title
US4869999A (en) Method of forming pattern and projection aligner for carrying out the same
US5716758A (en) Process for forming fine pattern for semiconductor device utilizing multiple interlaced exposure masks
US5780187A (en) Repair of reflective photomask used in semiconductor process
EP1395877B1 (en) Lithographic method of manufacturing a device
JPH04136854A (ja) 半導体装置の製造方法
JPH07168342A (ja) 位相シフトマスク、その位相シフトマスクの製造方法およびその位相シフトマスクを用いた露光方法
US5486719A (en) Semiconductor device including insulating film arrangement having low reflectance
US6333213B2 (en) Method of forming photomask and method of manufacturing semiconductor device
US20050031967A1 (en) Photomask, method for fabricating a pattern and method for manufacturing a semiconductor device
Suzuki et al. Sub-half-micron lithography for ULSIs
US20080220223A1 (en) Resist cover film forming material, resist pattern forming method, and electronic device and method for manufacturing the same
JP2810061B2 (ja) 半導体装置の製造方法
JPH10333316A (ja) 位相シフトマスク及びその製造方法
JP2647022B2 (ja) パターン形成方法
JPS6342122A (ja) パタ−ン形成方法
US6709986B2 (en) Method for manufacturing semiconductor memory device by using photoresist pattern exposed with ArF laser beam
JP2000021978A (ja) フォトマスクおよびパターン形成方法
JP3135508B2 (ja) パターン形成方法およびデバイス生産方法
JP3418187B2 (ja) 位相シフトマスク、その位相シフトマスクの製造方法およびその位相シフトマスクを用いた露光方法
US6316358B1 (en) Method for fabricating an integrated circuit device
US20060147846A1 (en) Method of forming photoresist pattern and semiconductor device employing the same
JP2555046B2 (ja) パタ−ン形成方法
KR0146243B1 (ko) 노광마스크 및 그 제조방법
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
JPH10312994A (ja) 半導体装置の製造方法