JPH0936151A - Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this method - Google Patents
Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this methodInfo
- Publication number
- JPH0936151A JPH0936151A JP7184323A JP18432395A JPH0936151A JP H0936151 A JPH0936151 A JP H0936151A JP 7184323 A JP7184323 A JP 7184323A JP 18432395 A JP18432395 A JP 18432395A JP H0936151 A JPH0936151 A JP H0936151A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- circuit device
- resin mold
- mold integrated
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
Landscapes
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【課題】 表面実装部品としての小型樹脂モールド集積
回路装置を小型化、高密度化、製造のローコスト化する
小型樹脂モールド集積回路装置の製造方法および装置を
提供する。
【解決手段】 １枚のプリント配線基板４に上下左右方
向に格子状に複数のベアチップ１を取り付け接続し、プ
リント配線基板４および複数のベアチップ１上面全体に
一様にポッティング剤６を充填してポッティング剤６中
に複数のベアチップ１全体を埋没させて１枚のベアチッ
プ１集合体をモールド形成し、ベアチップ１集合体を上
下左右方向にカットしてベアチップ１を各個に切り出
し、各個に切り出されたベアチップ１の外表面を研削す
る小型樹脂モールド集積回路装置の製造方法および装
置。
(57) An object of the present invention is to provide a method and an apparatus for manufacturing a small resin mold integrated circuit device that makes the small resin mold integrated circuit device as a surface mount component smaller, higher in density, and lower in manufacturing cost. A plurality of bare chips (1) are attached and connected to one printed wiring board (4) in a grid pattern in the vertical and horizontal directions, and a potting agent (6) is uniformly filled on the entire upper surfaces of the printed wiring board (4) and the bare chips (1). A plurality of bare chips 1 were entirely embedded in the potting agent 6 to form a single bare chip 1 aggregate, and the bare chip 1 aggregate was cut in the vertical and horizontal directions to cut the bare chips 1 into individual pieces, which were cut into individual pieces. A method and an apparatus for manufacturing a small resin mold integrated circuit device for grinding an outer surface of a bare chip 1.
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、小型樹脂モール
ド集積回路装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a small resin mold integrated circuit device and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来例を図４を参照して説明する。図４
は表面実装部品としての小型集積回路装置を示す図であ
り、（ａ）はその斜視図であり、（ｂ）は（ａ）の線ｂ
−ｂに沿った横断面を示す図である。図４において、２
は合成樹脂製のパッケージであり、下半部のケースと上
半部のカバーより成る。パッケージ２のケースにはベア
チップ１が収容取り付けられている。ベアチップ１の上
面の左右両側のファーストボンディング部１２には、長
さ方向に等間隔に配列された複数の端子が形成され、そ
れぞれにリードワイヤ１１の一方の端部がボンディング
されている。そして、リードワイヤ１１の他方の端部
は、ファーストボンディング部１２に対応して左右対向
して等間隔に配列されたリードピン３に、セカンドボン
ディング部１３においてボンディングされている。リー
ドピン３はケース内からケース外に図示される如くに導
出されている。2. Description of the Related Art A conventional example will be described with reference to FIG. FIG.
FIG. 3 is a diagram showing a small integrated circuit device as a surface mount component, (a) is a perspective view thereof, and (b) is a line b of (a).
It is a figure which shows the cross section along -b. In FIG. 4, 2
Is a package made of synthetic resin and comprises a case in the lower half and a cover in the upper half. The bare chip 1 is housed and attached to the case of the package 2. A plurality of terminals arranged at equal intervals in the length direction are formed on the first bonding portions 12 on the left and right sides of the upper surface of the bare chip 1, and one end of the lead wire 11 is bonded to each of the terminals. Then, the other end of the lead wire 11 is bonded to the lead pins 3 which are arranged facing each other in the left-right direction at equal intervals corresponding to the first bonding portion 12 in the second bonding portion 13. The lead pin 3 is drawn out from the inside of the case to the outside of the case as illustrated.
【０００３】[0003]
【発明が解決しようとする課題】以上の通りの小型集積
回路装置のベアチップ１は、図４においては説明の都合
上他の部材と比較して大きく拡大して図示しているが、
小型集積回路装置の本体であるベアチップ１自体の大き
さは極く小さいものであり、その体積は小型集積回路装
置全体の体積の極く僅かの部分を占めるに過ぎない。即
ち、図４（ｂ）の断面についてみると、リードピン３の
左右両端間が小型集積回路装置の全幅は（α＋β＋α）
であるが、ベアチップ１自体の幅はこの内のβのみに過
ぎない。全幅の内の２αの部分は集積回路本来の働きを
する部分ではないので、これを削減の対象とすることが
できる。小型集積回路装置の上下方向の高さについて
も、同様に、ベアチップ１自体の高さは小型集積回路装
置の全高の極く一部を占めるに過ぎない。Although the bare chip 1 of the small integrated circuit device as described above is shown in a greatly enlarged manner in FIG. 4 as compared with other members for convenience of description.
The size of the bare chip 1 itself, which is the main body of the small integrated circuit device, is extremely small, and its volume occupies a very small part of the volume of the entire small integrated circuit device. That is, referring to the cross section of FIG. 4B, the entire width of the small integrated circuit device between the left and right ends of the lead pin 3 is (α + β + α).
However, the width of the bare chip 1 itself is only β in this range. Since the 2α portion of the entire width does not function as the integrated circuit originally, it can be targeted for reduction. Regarding the vertical height of the small integrated circuit device, similarly, the height of the bare chip 1 itself occupies only a part of the total height of the small integrated circuit device.
【０００４】この発明は、小型集積回路装置において付
加的な働きをする部材或は寸法を削減して集積回路本来
の働きをするベアチップ１の体積の集積回路全体の体積
中に占める割合を大きくした表面実装部品としての小型
集積回路装置およびその製造方法を提供するものであ
る。According to the present invention, a member or a dimension which additionally functions in a small integrated circuit device is reduced, and a ratio of the volume of the bare chip 1 which originally functions as the integrated circuit to the total volume of the integrated circuit is increased. A small integrated circuit device as a surface mount component and a method for manufacturing the same.
【０００５】[0005]
【課題を解決するための手段】１枚のプリント配線基板
４に上下左右方向に格子状に複数のベアチップ１を取り
付け接続し、プリント配線基板４および複数のベアチッ
プ１上面全体に一様にポッティング剤６を充填してポッ
ティング剤６中に複数のベアチップ１全体を埋没させて
１枚のベアチップ１集合体をモールド形成し、ベアチッ
プ１集合体を上下左右方向にカットしてベアチップ１を
各個に切り出し、各個に切り出されたベアチップ１の外
表面を研削する小型樹脂モールド集積回路装置の製造方
法を構成した。A plurality of bare chips 1 are attached and connected to one printed wiring board 4 in a grid pattern in the vertical and horizontal directions, and a potting agent is uniformly applied to the entire printed wiring board 4 and the upper surfaces of the bare chips 1. 6, the entire bare chips 1 are embedded in the potting agent 6 to form a single bare chip 1 aggregate, and the bare chip 1 aggregate is cut vertically and horizontally to cut out the bare chips 1 into individual pieces. A method for manufacturing a small resin mold integrated circuit device in which the outer surface of the bare chip 1 cut into each piece is ground is configured.
【０００６】そして、エポキシ樹脂、フェノール樹脂或
はシリコン樹脂によりポッティングする小型樹脂モール
ド集積回路装置の製造方法を構成した。また、ダイシン
グソー或はレーザによりカットする小型樹脂モールド集
積回路装置の製造方法を構成した。ここで、プリント配
線基板４および複数のベアチップ１上面全体をポッティ
ング剤６中に埋没させて１枚のベアチップ１集合体をモ
ールド形成し、各個に切り出されたベアチップ１の外表
面を研削することにより構成した小型樹脂モールド集積
回路装置を構成した。Then, a method for manufacturing a small resin mold integrated circuit device by potting with an epoxy resin, a phenol resin or a silicon resin is constituted. Further, a method of manufacturing a small resin mold integrated circuit device which is cut by a dicing saw or a laser is configured. Here, by embedding the entire printed wiring board 4 and the entire upper surfaces of the bare chips 1 in the potting agent 6, a single bare chip 1 aggregate is formed, and the outer surface of the bare chip 1 cut into each piece is ground. The constructed small resin mold integrated circuit device was constructed.
【０００７】更に、プリント配線基板４はガラスエポキ
シ樹脂より成り、ポッティング剤６はエポキシ樹脂、フ
ェノール樹脂或はシリコン樹脂より成る小型樹脂モール
ド集積回路装置を構成した。以上の小型樹脂モールド集
積回路装置およびその製造方法において、プリント配線
基板４の外部回路接続端子部材をボールグリッドアレイ
或はリード端子ピンとした集積回路装置およびその製造
方法を構成した。Further, the printed wiring board 4 is made of glass epoxy resin, and the potting agent 6 is made of epoxy resin, phenol resin or silicon resin to form a small resin mold integrated circuit device. In the above small resin mold integrated circuit device and the manufacturing method thereof, the integrated circuit device in which the external circuit connecting terminal member of the printed wiring board 4 is the ball grid array or the lead terminal pin and the manufacturing method thereof are constituted.
【０００８】[0008]
【発明の実施の形態】１枚のプリント配線基板４に上下
左右方向に格子状に複数のベアチップ１を取り付け接続
し、プリント配線基板４および複数のベアチップ１上面
全体に一様にポッティング剤６を充填してポッティング
剤６中に複数のベアチップ１全体を埋没させて１枚のベ
アチップ１集合体をモールド形成し、ベアチップ１集合
体を上下左右方向にカットしてベアチップ１を各個に切
り出し、各個に切り出されたベアチップ１の外表面を研
削することにより、表面実装部品としての小型樹脂モー
ルド集積回路装置の小型化、高密度化、製造のローコス
ト化を達成することができる。BEST MODE FOR CARRYING OUT THE INVENTION A plurality of bare chips 1 are attached and connected to one printed wiring board 4 in a grid pattern in the vertical and horizontal directions, and a potting agent 6 is uniformly applied to the entire printed wiring board 4 and the upper surfaces of the bare chips 1. The whole bare chip 1 is embedded in the potting agent 6 by filling, and one bare chip 1 aggregate is formed by molding, and the bare chip 1 aggregate is cut in the vertical and horizontal directions to cut out the bare chips 1 into individual pieces. By grinding the outer surface of the cut bare chip 1, it is possible to achieve miniaturization, high density, and low manufacturing cost of a small resin mold integrated circuit device as a surface mount component.
【０００９】[0009]
【実施例】この発明の実施例を図１ないし図３を参照し
て説明する。先ず、表面実装部品としての小型集積回路
装置を図１を参照して説明する。１はベアチップであ
り、４はプリント配線基板である。プリント配線基板４
にはベアチップ１が取り付けられる。ベアチップ１上面
には、複数の端子が左右両側の長さ方向に等間隔に配列
形成され、ファーストボンディング部１２を構成する。
これらボンディング部１２のそれぞれにはリードワイヤ
１１の一方の端部がボンディングされている。リードワ
イヤ１１の他方の端部は、それぞれ、プリント配線基板
４に形成されているボンディングパターン４１のセカン
ドボンディング部１３にボンディングされている。ここ
で、５はボールグリッドアレイＢＧＡであり、図３に示
される通り、プリント配線基板４下面に上下左右方向に
格子状に配列される。これらボールグリッドアレイＢＧ
Ａ５は、プリント配線基板４下面に形成されるハンダパ
ターン４２にハンダ付け固定されている。５１はＢＧＡ
５の内の１個のハンダボール５１を示す。先のボンディ
ングパターン４１はプリント配線基板４内に配設される
インナリード４３を介してハンダパターン４２に接続す
る。この様にして、ファーストボンディング部１２の端
子のそれぞれは、結局ＢＧＡ５の内の１個のハンダボー
ル５１の何れかに接続されることになる。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIGS. First, a small integrated circuit device as a surface mount component will be described with reference to FIG. Reference numeral 1 is a bare chip, and 4 is a printed wiring board. Printed wiring board 4
The bare chip 1 is attached to the. A plurality of terminals are arranged on the upper surface of the bare chip 1 at equal intervals in the length direction on the left and right sides to form the first bonding portion 12.
One end of the lead wire 11 is bonded to each of the bonding portions 12. The other ends of the lead wires 11 are bonded to the second bonding portions 13 of the bonding pattern 41 formed on the printed wiring board 4, respectively. Here, 5 is a ball grid array BGA, which is arranged on the lower surface of the printed wiring board 4 in a grid pattern in the vertical and horizontal directions as shown in FIG. These ball grid array BG
A5 is soldered and fixed to a solder pattern 42 formed on the lower surface of the printed wiring board 4. 51 is BGA
One of the five solder balls 51 is shown. The above bonding pattern 41 is connected to the solder pattern 42 via the inner lead 43 arranged in the printed wiring board 4. In this way, each of the terminals of the first bonding section 12 is eventually connected to one of the solder balls 51 in the BGA 5.
【００１０】小型集積回路装置の製造の仕方を図２を参
照して説明する。１はベアチップ、４はプリント配線基
板である。プリント配線基板４を構成する材料として
は、ガラスエポキシ樹脂を使用することができる。プリ
ント配線基板４にはベアチップ１が取り付けられる。そ
して、ベアチップ１から引き出されるリードワイヤ１１
はプリント配線基板４上面に形成されるセカンドボンデ
ィング部１３に上述した通りにボンディングされる。A method of manufacturing a small integrated circuit device will be described with reference to FIG. Reference numeral 1 is a bare chip, and 4 is a printed wiring board. A glass epoxy resin can be used as a material forming the printed wiring board 4. The bare chip 1 is attached to the printed wiring board 4. Then, the lead wire 11 pulled out from the bare chip 1
Is bonded to the second bonding portion 13 formed on the upper surface of the printed wiring board 4 as described above.
【００１１】図２において、１枚のプリント配線基板４
には上下左右方向に格子状に複数のベアチップ１が取り
付け接続されている。この状態において、プリント配線
基板４および複数のベアチップ１上面全体に一様にポッ
ティング剤６を充填し、このポッティング剤６中に複数
のベアチップ１全体を埋没させる。ポッティング剤６と
しては、エポキシ樹脂、フェノール樹脂或はシリコン樹
脂を使用することができる。In FIG. 2, one printed wiring board 4 is provided.
A plurality of bare chips 1 are attached and connected in a grid pattern in the vertical and horizontal directions. In this state, the potting agent 6 is uniformly filled on the entire upper surfaces of the printed wiring board 4 and the bare chips 1, and the bare chips 1 are entirely embedded in the potting agent 6. As the potting agent 6, epoxy resin, phenol resin, or silicone resin can be used.
【００１２】この様にして、１枚のプリント配線基板４
に上下左右方向に格子状に複数のベアチップ１が取り付
け接続されているベアチップ１の集合体が出来上がるの
であるが、ここで、このベアチップ１の集合体を上下左
右方向にカットしてベアチップ１を各個に切り出す。プ
リント配線基板４をカットする工具としては、シリコン
ウエハをカットするに使用されるダイシングソーを使用
することができ、或はレーザによりカットすることがで
きる。In this way, one printed wiring board 4 is provided.
An assembly of bare chips 1 in which a plurality of bare chips 1 are attached and connected in a grid pattern in the up, down, left, and right directions is completed. Here, the bare chip 1 is cut in the up, down, left, and right directions, and each bare chip 1 is Cut out into. As a tool for cutting the printed wiring board 4, a dicing saw used for cutting a silicon wafer can be used, or a laser can be used for cutting.
【００１３】各個に切り出されたベアチップ１の外表面
を研削することにより適宜の形状寸法の表面実装部品と
しての小型集積回路装置の製造が完了する。例えば、図
１に示されるが如き形状の小型集積回路装置に研削する
ことができる。図１ないし図３の実施例は、プリント配
線基板４の外部回路接続端子部材としてボールグリッド
アレイＢＧＡ５を使用しているが、この代わりにリード
端子ピンを使用してこの発明を実施することができる。By grinding the outer surface of the bare chip 1 cut into individual pieces, the manufacture of a small integrated circuit device as a surface-mounted component having an appropriate shape and dimension is completed. For example, it can be ground into a small integrated circuit device of the shape shown in FIG. Although the embodiment of FIGS. 1 to 3 uses the ball grid array BGA5 as the external circuit connecting terminal member of the printed wiring board 4, the present invention can be implemented by using lead terminal pins instead. .
【００１４】以上のとおり、小型集積回路装置の全幅
（α＋β＋α）の内の２αの部分は集積回路本来の働き
をする部分ではないが、リード端子ピンを適宜に設計し
て２αを削減しても、下半部のケースと上半部のカバー
より成る合成樹脂製のパッケージにベアチップ１を収容
取り付ける構成を採用している限りにおいては、２αの
削減にも限度があったのであるが、この発明によれば表
面実装部品としての小型樹脂モールド集積回路装置の小
型化、高密度化、製造のローコスト化を充分に達成する
ことができる。As described above, the portion 2α of the entire width (α + β + α) of the small integrated circuit device does not function as an integrated circuit, but even if the lead terminal pin is appropriately designed to reduce 2α. As long as the bare chip 1 is housed and mounted in a synthetic resin package including a lower half case and an upper half cover, there is a limit to the reduction of 2α. According to this, it is possible to sufficiently achieve miniaturization, high density, and low manufacturing cost of a small resin mold integrated circuit device as a surface mount component.
【００１５】特に、エポキシ樹脂、フェノール樹脂或は
シリコン樹脂によりポッティングすることにより、ベア
チップ１に表面実装部品として充分な耐候性、耐衝撃性
その他の保護特性を付与することができる。そして、ダ
イシングソー或はレーザにより１枚のベアチップ１集合
体をカットし、各個に切り出されたベアチップ１の外表
面を研削するこすることにより、出来上りの小型樹脂モ
ールド集積回路装置の横方向の寸法を極力小さくするこ
とができて、集積回路装置の小型化に貢献している。Particularly, by potting with an epoxy resin, a phenol resin or a silicone resin, the bare chip 1 can be provided with sufficient weather resistance, impact resistance and other protective characteristics as a surface mount component. Then, one bare chip 1 aggregate is cut with a dicing saw or a laser, and the outer surface of the bare chip 1 cut into each piece is ground to obtain the lateral dimension of the completed small resin mold integrated circuit device. Can be made as small as possible, which contributes to miniaturization of the integrated circuit device.
【００１６】プリント配線基板４の外部回路接続端子部
材を特にボールグリッドアレイとすることにより、集積
回路装置の小型化は一層増進される。By making the external circuit connecting terminal member of the printed wiring board 4 especially a ball grid array, the miniaturization of the integrated circuit device is further promoted.
【００１７】[0017]
【発明の効果】以上の通りであって、小型集積回路装置
の全幅（α＋β＋α）の内の２αの部分は集積回路本来
の働きをする部分ではないが、リード端子ピンを適宜に
設計して２αを削減しても、下半部のケースと上半部の
カバーより成る合成樹脂製のパッケージにベアチップ１
を収容取り付ける構成を採用している限りにおいては、
２αの削減にも限度があったのであるが、この発明によ
り表面実装部品としての小型樹脂モールド集積回路装置
の小型化、高密度化、製造のローコスト化を充分に達成
することができる。As described above, the portion 2α of the total width (α + β + α) of the small integrated circuit device does not function as the integrated circuit originally, but the lead terminal pin is appropriately designed to be 2α. Even if the number of parts is reduced, the bare chip 1 can be mounted on a synthetic resin package consisting of the lower half case and the upper half cover.
As long as it adopts a configuration to accommodate and install
Although there is a limit to the reduction of 2α, the present invention can sufficiently achieve miniaturization, high density, and low manufacturing cost of a small resin mold integrated circuit device as a surface mount component.
【図１】小型集積回路装置を説明する図。FIG. 1 illustrates a small integrated circuit device.
【図２】小型集積回路装置の製造の仕方を説明する図。FIG. 2 is a diagram illustrating a method of manufacturing a small integrated circuit device.
【図３】ボールグリッドアレイを示す図。FIG. 3 is a diagram showing a ball grid array.
【図４】従来例を説明する図。FIG. 4 is a diagram illustrating a conventional example.
１ ベアチップ ４ プリント配線基板 ６ ポッティング剤 1 Bare chip 4 Printed wiring board 6 Potting agent
Claims (7)
に格子状に複数のベアチップを取り付け接続し、プリン
ト配線基板および複数のベアチップ上面全体に一様にポ
ッティング剤を充填してポッティング剤中に複数のベア
チップ全体を埋没させて１枚のベアチップ集合体をモー
ルド形成し、ベアチップ集合体を上下左右方向にカット
してベアチップを各個に切り出し、切り出されたベアチ
ップの外表面を研削することを特徴とする小型樹脂モー
ルド集積回路装置の製造方法。1. A plurality of bare chips are attached and connected to one printed wiring board in a grid pattern in the vertical and horizontal directions, and the potting agent is uniformly filled in the entire printed circuit board and the upper surfaces of the plurality of bare chips. The method is characterized in that a plurality of bare chips are buried and one bare chip assembly is molded, the bare chip assembly is cut in the vertical and horizontal directions to cut bare chips into individual pieces, and the outer surface of the cut bare chips is ground. A method for manufacturing a small resin mold integrated circuit device.
積回路装置の製造方法において、エポキシ樹脂、フェノ
ール樹脂或はシリコン樹脂によりポッティングすること
特徴とする小型樹脂モールド集積回路装置の製造方法。2. The method for manufacturing a small resin mold integrated circuit device according to claim 1, wherein potting is performed with an epoxy resin, a phenol resin or a silicon resin.
載される小型樹脂モールド集積回路装置の製造方法にお
いて、ダイシングソー或はレーザによりカットすること
特徴とする小型樹脂モールド集積回路装置の製造方法。3. A small resin mold integrated circuit device according to any one of claims 1 and 2, wherein the small resin mold integrated circuit device is cut with a dicing saw or a laser. Manufacturing method.
載される小型樹脂モールド集積回路装置の製造方法にお
いて、プリント配線基板の外部回路接続端子部材をボー
ルグリッドアレイ或はリード端子ピンとすることを特徴
とする小型樹脂モールド集積回路装置の製造方法。4. The method for manufacturing a small resin mold integrated circuit device according to claim 1, wherein the external circuit connecting terminal member of the printed wiring board is a ball grid array or a lead terminal pin. A method of manufacturing a small resin mold integrated circuit device, comprising:
上面全体をポッティング剤中に埋没させて１枚のベアチ
ップ集合体をモールド形成し、各個に切り出されたベア
チップの外表面を研削することにより構成したことを特
徴とする小型樹脂モールド集積回路装置。5. A printed wiring board and the entire upper surfaces of a plurality of bare chips are buried in a potting agent to form a single bare chip assembly, and the outer surface of each bare chip cut is ground. Small resin mold integrated circuit device characterized by:
積回路装置において、プリント配線基板はガラスエポキ
シ樹脂より成り、ポッティング剤はエポキシ樹脂、フェ
ノール樹脂或はシリコン樹脂より成ることを特徴とする
小型樹脂モールド集積回路装置。6. The small resin mold integrated circuit device according to claim 5, wherein the printed wiring board is made of glass epoxy resin, and the potting agent is made of epoxy resin, phenol resin or silicon resin. Resin mold integrated circuit device.
載される小型樹脂モールド集積回路装置において、プリ
ント配線基板の外部回路接続端子部材をボールグリッド
アレイ或はリード端子ピンであることを特徴とする小型
樹脂モールド集積回路装置。7. The small resin mold integrated circuit device according to claim 5 or 6, wherein the external circuit connecting terminal member of the printed wiring board is a ball grid array or a lead terminal pin. Small resin mold integrated circuit device characterized by:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184323A JPH0936151A (en) | 1995-07-20 | 1995-07-20 | Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7184323A JPH0936151A (en) | 1995-07-20 | 1995-07-20 | Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936151A true JPH0936151A (en) | 1997-02-07 |
Family
ID=16151325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7184323A Withdrawn JPH0936151A (en) | 1995-07-20 | 1995-07-20 | Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0936151A (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044547A1 (en) * | 1997-04-03 | 1998-10-08 | Shinko Electric Industries Co., Ltd. | Method for manufacturing semiconductor device |
| FR2764111A1 (en) * | 1997-06-03 | 1998-12-04 | Sgs Thomson Microelectronics | METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGES INCLUDING AN INTEGRATED CIRCUIT |
| NL1008488C2 (en) * | 1998-03-05 | 1999-09-07 | Fico Bv | Mold part, mold and method for encapsulating electronic components mounted on a support. |
| EP1005075A1 (en) * | 1998-11-27 | 2000-05-31 | Sanyo Electric Co. Ltd | Method of fabricating semiconductor device |
| EP1003213A3 (en) * | 1998-11-18 | 2001-01-17 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| KR100369203B1 (en) * | 1999-02-09 | 2003-01-24 | 산요 덴키 가부시키가이샤 | A method of manufacturing a semiconductor device |
| JP2008205515A (en) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
| JP2008205516A (en) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | Semiconductor device |
| CN101625984B (en) | 2008-07-11 | 2011-06-29 | 株式会社村田制作所 | Method for manufacturing resin casting mold type electronic component |
| CN110957301A (en) * | 2019-12-09 | 2020-04-03 | 合肥镭士客微电路有限公司 | Integrated circuit chip with external circuit and preparation method thereof |
-
1995
- 1995-07-20 JP JP7184323A patent/JPH0936151A/en not_active Withdrawn
Cited By (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1998044547A1 (en) * | 1997-04-03 | 1998-10-08 | Shinko Electric Industries Co., Ltd. | Method for manufacturing semiconductor device |
| US6110755A (en) * | 1997-04-03 | 2000-08-29 | Shinko Electric Industries Co., Ltd. | Method for manufacturing semiconductor device |
| FR2764111A1 (en) * | 1997-06-03 | 1998-12-04 | Sgs Thomson Microelectronics | METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGES INCLUDING AN INTEGRATED CIRCUIT |
| EP0883171A1 (en) * | 1997-06-03 | 1998-12-09 | STMicroelectronics S.A. | Semiconductor package manufacturing method having an integrated circuit |
| US6087202A (en) * | 1997-06-03 | 2000-07-11 | Stmicroelectronics S.A. | Process for manufacturing semiconductor packages comprising an integrated circuit |
| NL1008488C2 (en) * | 1998-03-05 | 1999-09-07 | Fico Bv | Mold part, mold and method for encapsulating electronic components mounted on a support. |
| WO1999045586A1 (en) * | 1998-03-05 | 1999-09-10 | Fico B.V. | Mould part, mould and method for encapsulating electronic components mounted on a carrier |
| EP2161740A3 (en) * | 1998-03-05 | 2011-08-24 | Fico B.V. | Mould part, mould and method for encapsulating electronic components mounted on a carrier |
| US6428731B1 (en) | 1998-03-05 | 2002-08-06 | Fico, B.V. | Mould part, mould and method for encapsulating electronic components mounted on a carrier |
| US6784523B2 (en) | 1998-11-18 | 2004-08-31 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| EP1003213A3 (en) * | 1998-11-18 | 2001-01-17 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| EP2234147A3 (en) * | 1998-11-18 | 2014-05-21 | Sanyo Electric Co., Ltd. | Method of fabricating resin-sealed semiconductor devices |
| US6326232B1 (en) | 1998-11-18 | 2001-12-04 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| EP1005075A1 (en) * | 1998-11-27 | 2000-05-31 | Sanyo Electric Co. Ltd | Method of fabricating semiconductor device |
| US6511864B2 (en) | 1998-11-27 | 2003-01-28 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| US6309911B2 (en) | 1998-11-27 | 2001-10-30 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| US6197616B1 (en) | 1998-11-27 | 2001-03-06 | Sanyo Electric Co., Ltd. | Method of fabricating semiconductor device |
| KR100369203B1 (en) * | 1999-02-09 | 2003-01-24 | 산요 덴키 가부시키가이샤 | A method of manufacturing a semiconductor device |
| JP2008205515A (en) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | Manufacturing method of semiconductor device |
| JP2008205516A (en) * | 2008-05-29 | 2008-09-04 | Sanyo Electric Co Ltd | Semiconductor device |
| CN101625984B (en) | 2008-07-11 | 2011-06-29 | 株式会社村田制作所 | Method for manufacturing resin casting mold type electronic component |
| CN110957301A (en) * | 2019-12-09 | 2020-04-03 | 合肥镭士客微电路有限公司 | Integrated circuit chip with external circuit and preparation method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6630729B2 (en) | Low-profile semiconductor package with strengthening structure | |
| US5894108A (en) | Plastic package with exposed die | |
| US20060170081A1 (en) | Method and apparatus for packaging an electronic chip | |
| JP2565091B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2000133767A (en) | Laminated semiconductor package and method of manufacturing the same | |
| KR20050103234A (en) | Multi-die semiconductor package | |
| US20250183136A1 (en) | Lead stabilization in semiconductor packages | |
| US8536688B2 (en) | Integrated circuit leadframe and fabrication method therefor | |
| JPH0936151A (en) | Small resin mold integrated circuit device manufacturing method and integrated circuit device manufactured by this method | |
| US6803648B1 (en) | Integrated circuit packages with interconnects on top and bottom surfaces | |
| KR100206880B1 (en) | Columnar package with heat sink | |
| JPH11297917A (en) | Semiconductor device and manufacturing method thereof | |
| KR100440789B1 (en) | Semiconductor package and manufacturing method the same | |
| KR19990034731A (en) | Lead-on chip lead frames and packages using them | |
| KR101672529B1 (en) | One layer substrate and method for manufacturing the same, semiconductor package using the one layer substrate | |
| KR100402835B1 (en) | Structure of chip scale package and method for fabricating it | |
| JP3474841B2 (en) | Manufacturing method of surface mount components | |
| KR100462373B1 (en) | Chip scale package and method for fabricating the same | |
| KR100578660B1 (en) | Structure of Semiconductor Package and Manufacturing Method Thereof | |
| KR200211272Y1 (en) | Chip size package | |
| KR100372117B1 (en) | Multi Pin Type Lead Frame | |
| KR0167288B1 (en) | Chip scale package and method of making the same | |
| KR100431315B1 (en) | Chip size package fabricated by simple process and fabricating method thereof to reduce manufacturing cost | |
| JP2005197507A (en) | Electronic equipment | |
| KR19990055508A (en) | Area array package and its manufacturing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |