JPH0936155A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0936155A
JPH0936155A JP18133895A JP18133895A JPH0936155A JP H0936155 A JPH0936155 A JP H0936155A JP 18133895 A JP18133895 A JP 18133895A JP 18133895 A JP18133895 A JP 18133895A JP H0936155 A JPH0936155 A JP H0936155A
Authority
JP
Japan
Prior art keywords
substrate
resin
mold
frame body
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18133895A
Other languages
English (en)
Inventor
Mitsutoshi Azuma
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP18133895A priority Critical patent/JPH0936155A/ja
Publication of JPH0936155A publication Critical patent/JPH0936155A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 樹脂封止装置で用いる金型の構造を簡素化
し、信頼性の高い製品を容易に製造する。 【解決手段】 金型の上型10aと下型10bとで片面
に半導体素子11を搭載した基板12をクランプし、基
板12の半導体素子11を搭載した面を樹脂封止する半
導体装置の製造方法において、前記半導体素子11の搭
載部を含む樹脂封止領域の周縁の基板12上に、該樹脂
封止領域の周縁に沿って枠状に形成した枠体20を固着
するとともに、前記基板12上で金型のゲート部14が
対向する部位に沿って前記枠体20から基板縁部に延出
するゲート当接体20aを取り付けた後、前記上型10
aと下型10bとで前記枠体20とともに前記ゲート当
接体20aをクランプし、前記枠体20と金型とで囲ま
れて形成されたキャビティ16内に前記ゲート部14を
経由して樹脂を充填することを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、より詳細には半導体素子を搭載した基板の片
面を樹脂封止する半導体装置の製造方法に関する。
【0002】
【従来の技術】図7、8は基板12に搭載した半導体素
子11に対し樹脂封止装置により基板12の半導体素子
搭載面を片面樹脂封止して成る製品の製造方法を示す断
面図である。図7は上型10aと下型10bとで基板1
2をクランプし、上型10aに設けたゲート部14から
半導体素子11の搭載部を含む基板12の樹脂封止領域
と対応する上型10aのキャビティ16内に樹脂17を
充填して半導体素子11を樹脂封止する方法、図8は封
止樹脂の外側面を成形する中金型18を介して上型10
aと下型10bとにより基板12をクランプし、中金型
18の上面に設けたゲート部14から中金型18により
形成されるキャビティ16内に樹脂17を充填して半導
体素子11を樹脂封止する方法を示す。
【0003】図7と図8に示す樹脂封止方法を比較する
と、図7に示す方法では樹脂封止する際に基板12のゲ
ート部14が当接する部分にじかに樹脂17が付着する
のに対し、図8に示す方法では中金型18を基板12の
表面に当接させ中金型18を介してゲート部14が配設
されて樹脂封止されることにより基板12に樹脂17を
付着させずに樹脂封止できるという特徴がある。このよ
うに、図8に示す方法によれば樹脂封止時に基板12に
樹脂17が付着しないから、樹脂封止後に基板12から
樹脂ばりを剥離して除去する必要がなく、また基板12
に配線パターンを形成する際にゲート部14の通過位置
を避けて配置するといった必要がないという利点があ
る。
【0004】基板12の表面には半導体素子11と外部
接続端子とを接続する微細な配線パターンが設けられて
いるから、図8に示す樹脂封止方法によれば樹脂封止後
に樹脂ばりを除去する工程が不要となることで、基板1
2に損傷を与えたり、樹脂ばりを除去する際に基板12
表面に形成した配線パターンを被覆しているソルダーレ
ジストなどの保護膜を樹脂ばりと共に剥がすなどの問題
がなくなり好適である。また、ゲート部14の通過位置
に関わりなく基板12上に配線パターンを形成できるこ
とから配線パターンの引き回しの自由度がもたせられる
などの利点がある。
【0005】なお、図9は基板12の半導体素子11の
搭載面を片面樹脂封止する他の方法として枠体20を用
いる方法を示す。この樹脂封止方法では半導体素子11
を囲む枠状に形成した枠体20を基板12に接着し、枠
体20の内部に樹脂17をポッティング法により樹脂を
滴下して半導体素子11を樹脂封止する。枠体20は樹
脂17の流れ止めとして作用し、これによって樹脂を成
形するとともに半導体素子11を樹脂封止することがで
きる。
【0006】
【発明が解決しようとする課題】ところで、図8に示す
中金型18を用いる方法は基板12に樹脂17を付着さ
せることなく樹脂封止できる点で有効であるが、金型と
して上型10aと下型10bの他に中金型18を使わな
ければならず金型構造が複雑になることと、樹脂封止操
作ごと中金型を着脱しなければならないといった操作上
の煩雑さがあった。また、ダム枠を設けた場合でも、金
型を用いたトランスファモールド法により樹脂封止する
と、金型のゲート部が基板12の表面に対向するため樹
脂封止後に樹脂ばりが基板12上に残る問題がある。
【0007】本発明はこれらの問題点を解消すべくなさ
れたものであり、その目的とするところは、樹脂封止装
置で用いる金型の構造を簡素化することにより製品の製
造を容易にするとともに、信頼性の高い製品の製造を容
易にする半導体装置の製造方法を提供するにある。
【0008】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、金型の上型と下
型とで片面に半導体素子を搭載した基板をクランプし、
基板の半導体素子を搭載した面を樹脂封止する半導体装
置の製造方法において、前記半導体素子の搭載部を含む
樹脂封止領域の周縁の基板上に、該樹脂封止領域の周縁
に沿って枠状に形成した枠体を固着するとともに、前記
基板上で金型のゲート部が対向する部位に沿って前記枠
体から基板縁部に延出するゲート当接体を取り付けた
後、前記上型と下型とで前記枠体とともに前記ゲート当
接体をクランプし、前記枠体と金型とで囲まれて形成さ
れたキャビティ内に前記ゲート部を経由して樹脂を充填
することを特徴とする。また、基板に半導体素子を搭載
した後、前記基板に前記枠体および前記ゲート当接体を
固着することを特徴とする。また、基板に前記枠体およ
び前記ゲート当接体を固着した後、前記基板に半導体素
子を搭載することを特徴とする。また、前記ゲート当接
体の上面に金めっきを施したことを特徴とする。また、
前記ゲート当接体の上面にキャビティに通じる溝部を設
け、該溝部に封止樹脂を流入させてキャビティ内に樹脂
を充填することを特徴とする。また、前記ゲート当接体
の溝部を含む上面に金めっきを施したことを特徴とす
る。
【0009】本発明に係る半導体装置の製造方法では基
板の樹脂封止領域の周縁に沿って枠体を固着するととも
に基板にゲート当接体を固着し、枠体とゲート当接体を
固着した基板を金型の上型と下型とでクランプし、枠体
と金型によって形成されたキャビティ内に樹脂を充填し
て樹脂封止する。枠体は樹脂封止時に樹脂の流れ止めと
して作用し所定形状に樹脂成形して半導体素子を樹脂封
止する。封止樹脂はゲート当接体に対向して配置された
金型のゲート部からキャビティ内に充填されるから、基
板上に樹脂ばりを生じさせずに樹脂封止することができ
る。樹脂封止後ゲート当接体等の不要部分を除去して製
品とする。
【0010】
【発明の実施の形態】以下、本発明の好適な実施の形態
を添付図面に基づいて詳細に説明する。本発明に係る半
導体装置の製造方法は基板の半導体素子の搭載部を含む
樹脂封止領域の周縁に樹脂封止領域の周縁に沿って枠体
を固着して樹脂封止することを特徴とする。図1は枠体
20を取り付けた基板12を上型10aおよび下型10
bでクランプして樹脂封止する様子を示す。14は上型
10aに設けたゲート部、16はキャビティである。
【0011】この実施形態での基板12はBGA(Ball
Grid Array)型、PPGA(Plastic Pin Gridb Array)
型等の半導体装置などに用いられる基板で、基板12の
一方の面に半導体素子11の搭載部および半導体素子1
1と外部接続端子とを接続する配線パターンが設けら
れ、他方の面に外部接続端子を接続するためのランドが
設けられている。ランドと配線パターンとは基板12に
設けたスルーホールを介して電気的に接続される。な
お、基板12はプリント回路基板で単層形状でも多層形
状でも用いられる。配線パターンは基板表面に銅箔等の
導体層を設け、導体層をエッチングして所定のパターン
に形成することができる。基板12の表面は配線パター
ンのボンディング部およびランド等の所要部分を除いて
ソルダーレジスト等の保護膜によって被覆される。
【0012】図2は枠体20を取り付けた基板12の平
面図、図3は斜視図である。この実施形態では各々半導
体素子11が搭載され最終的に個片に分離されて製品と
なる基板をサイドレール部で支持した短冊状の基板を用
いている。また、この例では半導体素子11と配線パタ
ーン14とはワイヤボンディングによって電気的に接続
しているが、他の接続方法を使用することも可能であ
る。枠体20は基板12とは別体で枠状に形成した部材
である。枠体20は基板12の各々の半導体素子11ご
と、半導体素子11の搭載部を含む樹脂封止領域の周縁
の基板12上に樹脂封止領域の周縁に沿って固着する。
なお、枠体20を基板12に固着する場合、基板12に
半導体素子11を搭載した後に固着してもよいし、基板
12に枠体20を固着した後に半導体素子11を搭載し
てもよい。
【0013】図1に示すように枠体20は樹脂封止の際
に樹脂を成形するキャビティ16の一部を構成し、枠体
20によって樹脂封止領域の周縁部分が規定される。し
たがって、枠体20は製品に応じてその寸法および配置
位置等を適宜設定しなければならない。図1に示す例で
は上型10aにキャビティ凹部を設けて所要のキャビテ
ィ空間を確保している。なお、上型10aのキャビティ
16に対向する面にキャビティ凹部を設けず平坦面で形
成した場合は枠体20の上面と同一の高さまで樹脂17
が充填されることになるから、枠体20は樹脂17によ
って半導体素子11が埋没される厚さに設定する必要が
ある。
【0014】上型10aと下型10bで基板12をクラ
ンプする場合は、図1に示すように枠体20を介して上
型10aと下型10bでクランプし、これにより枠体2
0と上型10aによってキャビティ16が形成される。
キャビティ16内には上型10aに設けたゲート部14
から樹脂17を充填するが、この例では上型10aのゲ
ート部14が対向する部位に枠体20からゲート当接体
20aを基板12の縁部まで延設し、枠体20とともに
ゲート当接体20aを基板12に固着するようにした。
ゲート当接体20aの厚さは枠体20と同じであっても
よいし、枠体20よりも薄くした場合には、後述するよ
うにキャビティ凹部に通じる溝部をゲート当接体20a
に設けてもよい。ゲート当接体20aの上面でゲート部
14が通過する部位には硬化樹脂が容易に剥離できるよ
うに金めっき24等を施すのがよい。
【0015】図1はゲート当接体20aを通過する位置
(図2のA−A線)での断面図である。26は枠体2
0、ゲート当接体20aを基板12に接着する接着剤で
ある。実施例では上型10aのゲート部14がゲート当
接体20aの上面を通過してキャビティ16に通じるよ
うにし、ゲート部14とキャビティ16とを連絡するゲ
ート口を枠体20の上面のキャビティ16のコーナー部
に配置した。こうして、ゲート部14からキャビティ1
6に圧送される樹脂17はゲート当接体20aの上面を
通過してキャビティ16の内に充填される。図4は樹脂
封止後の基板12の斜視図を示す。封止樹脂は枠体20
および上型10aのキャビティ凹部によって成形されて
いる。
【0016】樹脂封止後は、基板12からゲート当接体
20aおよびサイドレール部等の不要部分を除去し、個
片に分離して製品とする。図2で基板12から個片に分
離する位置を線Bで示す。基板12から製品を個片に分
離する際には枠体20の周縁から若干離して分離しても
よいし、枠体20の周縁に沿って分離してもよい。基板
12から製品を個片に分離した後、外部接続端子を接合
して製品とする。
【0017】図5は枠体20を取り付けた基板12を用
いて樹脂封止する他の実施形態を示す。この実施形態に
おいても上記例と同様に枠体20とゲート当接体20a
を固着した基板12を使用する。上型10aと下型10
bとで枠体20およびゲート当接体20aを介して基板
12をクランプし、ゲート当接体20aからキャビティ
16内に樹脂を充填して樹脂封止する。なお、この例で
は上型10aにキャビティ凹部を設けずにキャビティ内
面を平坦面に形成して樹脂封止する。
【0018】この実施形態ではキャビティ16に樹脂を
充填する樹脂路としてゲート当接体20aの上面にゲー
ト当接体20aの端部からキャビティ16まで通じる溝
部30を設け、溝部30を樹脂路としてキャビティ16
内に樹脂17を充填する。図6に樹脂封止後の基板12
の斜視図を示す。枠体20の上面と封止樹脂とが同一高
さで樹脂成形されている。ゲート当接体20aに設ける
溝部30は断面V字状、U字状等の適宜形状に形成でき
る。
【0019】樹脂封止後は溝部30内に樹脂17が残留
して硬化する。この溝部30で硬化した樹脂を容易に剥
離して除去できるようにするために、少なくとも溝部3
0を含むゲート当接体20aの上面に金めっきを施すの
がよい。樹脂封止後は、上記例と同様にゲート当接体2
0aやサイドレール部等の不要部分を基板12から除去
し個片に分離して製品とする。こうして得られた樹脂封
止製品は、基板12に枠体20が固着され、枠体20の
内側に樹脂17が充填されて半導体素子11が封止され
たものとなる。
【0020】なお、基板12上に固着する枠体20とゲ
ート当接体20aはあらかじめ一体に形成したものを用
いてもよいし、別体に形成した枠体20とゲート当接体
20aを基板12上に取り付けて用いてもよい。枠体2
0とゲート当接体20aを別体に形成する場合は、ゲー
ト当接体20aを基板12に仮止めする等により、樹脂
封止後に基板12からゲート当接体20aを容易に除去
できるという利点がある。
【0021】本発明に係る半導体装置の製造方法では基
板12とともに枠体20をクランプして樹脂封止するか
ら、枠体20は金型によるクランプに耐えられる一定の
強度を有するものであればよく、プリント基板等に用い
るガラス−布−エポキシ、ガラス−布−ポリイミド、ガ
ラス−布−テフロン、BTレジン等の他、金属材を用い
ることもできる。なお、枠体20を基板12と同材料で
作成した場合は、基板12と枠体20との熱膨張係数を
マッチングさせることができ半導体装置を実装した際の
信頼性を向上させることができるという利点がある。
【0022】なお、上記実施例では上型10aにゲート
部14を設けて上型10a側からキャビティ16に樹脂
17を充填したが、金型の構造は実施例のものに限定さ
れるものではなく、たとえば下型10bにゲート部14
を設けて下型10bからキャビティ16に樹脂17を充
填するといった方法を採用することもできる。また、製
品に応じて、枠体20およびゲート当接体20aの形
状、寸法等を適宜設定して樹脂封止することができる。
【0023】
【発明の効果】本発明に係る半導体装置の製造方法によ
れば、上述したように、枠体とゲート当接体を取り付け
た基板を用いることにより、基板にじかに樹脂を付着さ
せずに樹脂封止することができ、樹脂封止後に基板に付
着した樹脂を除去する必要がなく、基板を被覆する保護
膜に損傷を与えることを防止することができる。また、
ゲートの通過位置に関わりなく基板上に配線パターンが
形成できるから配線パターンの引回しの自由度が大きく
なるという利点がある。また、樹脂封止する際に中金型
を使用する必要がなく、金型の構造を簡素化することが
できるとともに、金型を用いた樹脂封止操作が簡単にな
る等の著効を奏する。
【図面の簡単な説明】
【図1】枠体を取り付けた基板を金型でクランプして樹
脂封止する状態を示す断面図である。
【図2】枠体を取り付けた基板の平面図である。
【図3】枠体を取り付けた基板の斜視図である。
【図4】樹脂封止後の基板の斜視図である。
【図5】枠体を取り付けた基板を金型でクランプして樹
脂封止する他の方法を示す断面図である。
【図6】樹脂封止後の基板の斜視図である。
【図7】基板を片面樹脂封止する方法の従来例を示す断
面図である。
【図8】基板を片面樹脂封止する方法の従来例を示す断
面図である。
【図9】基板に枠体を取り付けて樹脂封止した半導体装
置の例を示す断面図である。
【符号の説明】
10a 上型 10b 下型 11 半導体素子 12 基板 14 ゲート部 16 キャビティ 17 樹脂 18 中金型 20 枠体 20a ゲート当接体 24 金めっき 26 接着剤 30 溝部

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 金型の上型と下型とで片面に半導体素子
    を搭載した基板をクランプし、基板の半導体素子を搭載
    した面を樹脂封止する半導体装置の製造方法において、 前記半導体素子の搭載部を含む樹脂封止領域の周縁の基
    板上に、該樹脂封止領域の周縁に沿って枠状に形成した
    枠体を固着するとともに、前記基板上で金型のゲート部
    が対向する部位に沿って前記枠体から基板縁部に延出す
    るゲート当接体を取り付けた後、 前記上型と下型とで前記枠体とともに前記ゲート当接体
    をクランプし、前記枠体と金型とで囲まれて形成された
    キャビティ内に前記ゲート部を経由して樹脂を充填する
    ことを特徴とする半導体装置の製造方法。
  2. 【請求項2】 基板に半導体素子を搭載した後、前記基
    板に前記枠体および前記ゲート当接体を固着することを
    特徴とする請求項1記載の半導体装置の製造方法。
  3. 【請求項3】 基板に前記枠体および前記ゲート当接体
    を固着した後、前記基板に半導体素子を搭載することを
    特徴とする請求項1記載の半導体装置の製造方法。
  4. 【請求項4】 前記ゲート当接体の上面に金めっきを施
    したことを特徴とする請求項1、2または3記載の半導
    体装置の製造方法。
  5. 【請求項5】 前記ゲート当接体の上面にキャビティに
    通じる溝部を設け、該溝部に封止樹脂を流入させてキャ
    ビティ内に樹脂を充填することを特徴とする請求項1、
    2または3記載の半導体装置の製造方法。
  6. 【請求項6】 前記ゲート当接体の溝部を含む上面に金
    めっきを施したことを特徴とする請求項5記載の半導体
    装置の製造方法。
JP18133895A 1995-07-18 1995-07-18 半導体装置の製造方法 Pending JPH0936155A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18133895A JPH0936155A (ja) 1995-07-18 1995-07-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18133895A JPH0936155A (ja) 1995-07-18 1995-07-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0936155A true JPH0936155A (ja) 1997-02-07

Family

ID=16098958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18133895A Pending JPH0936155A (ja) 1995-07-18 1995-07-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0936155A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200121B1 (en) 1998-06-25 2001-03-13 Nec Corporation Process for concurrently molding semiconductor chips without void and wire weep and molding die used therein
KR100393093B1 (ko) * 1999-06-07 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조방법
WO2006129343A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置の製造装置及び半導体装置の製造方法
SG127716A1 (en) * 2003-03-11 2006-12-29 Hitachi Cable Mold die and method for manufacturing semiconductor device using the same
JP2008060160A (ja) * 2006-08-29 2008-03-13 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2014093451A (ja) * 2012-11-05 2014-05-19 Denso Corp モールドパッケージの製造方法
JP2021012992A (ja) * 2019-07-09 2021-02-04 アサヒ・エンジニアリング株式会社 樹脂封止装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6200121B1 (en) 1998-06-25 2001-03-13 Nec Corporation Process for concurrently molding semiconductor chips without void and wire weep and molding die used therein
US6315540B1 (en) * 1998-06-25 2001-11-13 Nec Corporation Molding die for concurrently molding semiconductor chips without voids and wire weep
KR100393093B1 (ko) * 1999-06-07 2003-07-31 앰코 테크놀로지 코리아 주식회사 반도체패키지의 제조방법
SG127716A1 (en) * 2003-03-11 2006-12-29 Hitachi Cable Mold die and method for manufacturing semiconductor device using the same
US7355278B2 (en) 2003-03-11 2008-04-08 Hitachi Cable, Ltd. Mold die for a semiconductor device
WO2006129343A1 (ja) * 2005-05-30 2006-12-07 Spansion Llc 半導体装置の製造装置及び半導体装置の製造方法
JPWO2006129343A1 (ja) * 2005-05-30 2008-12-25 スパンション エルエルシー 半導体装置の製造装置及び半導体装置の製造方法
US7622067B2 (en) 2005-05-30 2009-11-24 Spansion Llc Apparatus and method for manufacturing a semiconductor device
JP5166870B2 (ja) * 2005-05-30 2013-03-21 スパンション エルエルシー 半導体装置の製造装置及び半導体装置の製造方法
JP2008060160A (ja) * 2006-08-29 2008-03-13 Shinko Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法
JP2014093451A (ja) * 2012-11-05 2014-05-19 Denso Corp モールドパッケージの製造方法
JP2021012992A (ja) * 2019-07-09 2021-02-04 アサヒ・エンジニアリング株式会社 樹脂封止装置

Similar Documents

Publication Publication Date Title
US6482675B2 (en) Substrate strip for use in packaging semiconductor chips and method for making the substrate strip
US6861734B2 (en) Resin-molded semiconductor device
US5635671A (en) Mold runner removal from a substrate-based packaged electronic device
US5557150A (en) Overmolded semiconductor package
KR101037997B1 (ko) 반도체 다이 패키지와 반도체 다이 패키지용 기판 그리고 이들의 형성 방법, 및 리드 프레임 구조물의 제조 방법 및 처리 방법
JP3155741B2 (ja) Cspのbga構造を備えた半導体パッケージ
JP3170199B2 (ja) 半導体装置及びその製造方法及び基板フレーム
JPWO1998035382A1 (ja) 樹脂封止型半導体装置およびその製造方法
CA2252833A1 (en) Molded flex circuit ball grid array and method of making
JPWO1998018161A1 (ja) 半導体装置及びその製造方法、回路基板並びにフィルムキャリアテープ
KR19980054919A (ko) 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법
KR19990068199A (ko) 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법
JP3542297B2 (ja) 半導体装置用パッケージおよびその製造方法
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
US5445995A (en) Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink
JPH0936155A (ja) 半導体装置の製造方法
EP0961317A2 (en) A method of encapsulating an electronic component
JP2000243875A (ja) 半導体装置
JPH09162342A (ja) 半導体装置及びその製造方法
KR100258852B1 (ko) 반도체 패키지의 제조 방법
JP2002164497A (ja) 半導体装置およびその製造方法
JP2000124237A (ja) 半導体素子搭載用基板とそれを用いた樹脂封止型半導体装置およびその製造方法
JP3299650B2 (ja) 樹脂封止型半導体装置用基板
JPH11297880A (ja) 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法
JPH11354558A (ja) 半導体モジュールの製造方法