JPH0936221A - Composite semiconductor substrate - Google Patents

Composite semiconductor substrate

Info

Publication number
JPH0936221A
JPH0936221A JP18537895A JP18537895A JPH0936221A JP H0936221 A JPH0936221 A JP H0936221A JP 18537895 A JP18537895 A JP 18537895A JP 18537895 A JP18537895 A JP 18537895A JP H0936221 A JPH0936221 A JP H0936221A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
single crystal
semiconductor substrate
soot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18537895A
Other languages
Japanese (ja)
Inventor
Toshihiko Abu
俊彦 阿武
Michimasa Shimizu
道正 清水
Kazuhiro Fujii
一宏 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ube Corp
Original Assignee
Ube Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ube Industries Ltd filed Critical Ube Industries Ltd
Priority to JP18537895A priority Critical patent/JPH0936221A/en
Publication of JPH0936221A publication Critical patent/JPH0936221A/en
Pending legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a composite semiconductor substrate which does not warp much even when the wafer diameter is large. SOLUTION: In a composite semiconductor substrate constituted by sticking one or a plurality of single-crystal semiconductor areas 11 separated from each other to a supporting substrate which supports the areas 11 with a vitreous material 13, the bottom and side faces of the areas 11 are coated with insulating films 12 and a layer 17 composed of a polycrystalline or amorphous semiconductor is provided immediately below the insulating films 12. The supporting substrate is composed of two substrates 14 and 16 stuck to each other with a vitreous material 15.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は半導体基板に関する
ものであり、特に高機能あるいは高性能な半導体デバイ
スを作り込むのに適した半導体装置用誘電体分離基板を
含む複合半導体基板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor substrate, and more particularly to a composite semiconductor substrate including a dielectric isolation substrate for a semiconductor device suitable for manufacturing a highly functional or high performance semiconductor device.

【0002】[0002]

【従来の技術】半導体単結晶領域を相互に分離する方法
として知られている誘電体分離技術は、標準的な接合分
離基板に比べてデバイス間の分離技術が極めて良好であ
り、適用回路の制限が少ないことから、高耐圧や大電流
のパワーICに適している。典型的な誘電体分離方式と
しては、EPIC(Epitaxial Passivated IntegratedC
ircuit )方式が知られているが、大ウェハ径への対応
や、製造コスト等の問題から他の方法についても種々検
討されている。複数の半導体基板を貼り合わせて基板を
製造するSOI(Silicon On Insulator)技術もその一
つである。中でも基板の貼り合わせについての優れた方
法として、例えば、特開昭61−242033号公報に
開示された方法がある。
2. Description of the Related Art Dielectric isolation technology, which is known as a method for isolating semiconductor single crystal regions from each other, has an extremely good isolation technology between devices as compared with a standard junction isolation substrate, and limits application circuits. It is suitable for power ICs with high withstand voltage and large current because it has a small amount. EPIC (Epitaxial Passivated Integrated C) is a typical dielectric isolation method.
The ircuit) method is known, but various other methods are being studied due to problems with large wafer diameters and manufacturing costs. One of them is SOI (Silicon On Insulator) technology for manufacturing a substrate by bonding a plurality of semiconductor substrates together. Among them, as an excellent method for bonding substrates, for example, there is a method disclosed in JP-A-61-242033.

【0003】前記公報には、四塩化珪素を主成分とする
原料を酸水素炎で燃焼して得られるすす状物質を半導体
基板表面に堆積し、支持基板を重ね合わせた後、ヘリウ
ムガスと酸素ガスの混合雰囲気で加熱処理しすす状物質
を焼結して半導体基板を接合する方法が開示されてい
る。この方法は、結晶欠陥の少ない、大ウェハ径の複合
半導体基板を比較的低コストで製造できる点で優れた方
法である。従来の、この種の貼り合わせ方法によって製
造された複数個の半導体単結晶領域を有する基板は、図
1に示すように、通常はSiO2 等の絶縁膜12で覆わ
れた半導体単結晶島11がガラス物質層13によって支
持基板14に接合されている。また、SiO2 等の絶縁
膜12で覆われた半導体単結晶島11とガラス物質層1
3との間に半導体多結晶層などを介在させることもあ
る。
In the above-mentioned publication, a soot-like substance obtained by burning a raw material containing silicon tetrachloride as a main component with an oxyhydrogen flame is deposited on the surface of a semiconductor substrate, and after superposing a supporting substrate, helium gas and oxygen are added. A method of joining a semiconductor substrate by sintering a soot-like substance which is heat-treated in a mixed gas atmosphere is disclosed. This method is excellent in that a large-diameter composite semiconductor substrate having few crystal defects can be manufactured at a relatively low cost. As shown in FIG. 1, a conventional substrate having a plurality of semiconductor single crystal regions manufactured by a bonding method of this kind is usually a semiconductor single crystal island 11 covered with an insulating film 12 such as SiO 2. Are bonded to the support substrate 14 by the glass material layer 13. Also, the semiconductor single crystal island 11 and the glass material layer 1 covered with the insulating film 12 such as SiO 2
In some cases, a semiconductor polycrystal layer or the like may be interposed between the above and 3.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、最近、
さらに大きなウェハ径を有する半導体基板が求められる
ようになり、従来の上記公報の方法によって接合された
半導体基板の中には、ガラス物質層、絶縁層、支持基板
およびそれらの界面に内部応力が残っており、大型ウェ
ハ化に伴う反り(外周部と中央部との高低の差)が大き
くなり、その結果、半導体基板に各種デバイスを作り込
む生産ラインにおいて搬送が困難になったり、微細なフ
ォトリソグラフィ精度を高めることが難しいという問題
点が生じている。
However, recently,
A semiconductor substrate having a larger wafer diameter has been demanded, and internal stress remains in the glass substance layer, the insulating layer, the supporting substrate, and their interface in the semiconductor substrate bonded by the conventional method described in the above publication. Therefore, the warpage (the difference in height between the outer peripheral portion and the central portion) accompanying a large-sized wafer becomes large, and as a result, it becomes difficult to carry it on a production line where various devices are built on a semiconductor substrate, or fine photolithography is performed. The problem is that it is difficult to increase the accuracy.

【0005】また、特公昭58−45182号公報に
は、絶縁層とガラス層との間に半導体多結晶層を設け、
ガラス層からの不純物が半導体単結晶島に拡散するのを
防ぐ効果を有する誘電体分離基板について記載されてい
るが、半導体多結晶層の存在により反りが大きくなる場
合があり、このような場合にも反りをコントロールする
手段が求められていた。
In Japanese Patent Publication No. 58-45182, a semiconductor polycrystalline layer is provided between an insulating layer and a glass layer,
Although a dielectric isolation substrate having an effect of preventing impurities from the glass layer from diffusing into the semiconductor single crystal island is described, the presence of the semiconductor polycrystalline layer may increase the warp. In such a case, Also, a means for controlling the warp was required.

【0006】この反りを低減するために、種々の方法が
考えられる。例えば、支持基板側の露出面に逆の反りを
与える膜を被着させる方法などは、最も効果的と考えら
れる。しかしながら、多くの場合、前記逆の反りを与え
る膜は、デバイスプロセス工程中に除去され、その結果
結局基板の反りが大きくなってしまい、生産ライン途中
でストップするなど、トラブルの原因となることがあ
る。
Various methods are conceivable for reducing the warp. For example, a method of depositing a film that gives an opposite warp on the exposed surface of the support substrate is considered to be most effective. However, in many cases, the film that gives the opposite warp is removed during the device process step, and as a result, the warp of the substrate becomes large, which may cause troubles such as stopping in the middle of the production line. is there.

【0007】本発明の目的は、上記の従来の複合半導体
基板における問題点を解消し、反りが小さい大ウェハ径
の複合半導体基板を提供することにある。
An object of the present invention is to solve the above-mentioned problems in the conventional composite semiconductor substrate and to provide a composite semiconductor substrate having a large wafer diameter and a small warpage.

【0008】[0008]

【課題を解決するための手段】本発明は、1または相互
に分離された複数個の半導体単結晶領域と、これを支持
する支持基板とが、ガラス物質によって接合された複合
半導体基板において、前記半導体単結晶領域の底面およ
び側面は絶縁膜によって覆われ、前記絶縁膜に接して半
導体多結晶またはアモルファス半導体からなる層が設け
られており、前記支持基板はガラス物質により貼り合わ
された2枚の基板からなることを特徴とする複合半導体
基板に関する。
The present invention provides a composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a supporting substrate supporting the same are bonded by a glass material. A bottom surface and a side surface of the semiconductor single crystal region are covered with an insulating film, a layer made of a semiconductor polycrystal or an amorphous semiconductor is provided in contact with the insulating film, and the supporting substrate is two substrates bonded with a glass material. It relates to a composite semiconductor substrate comprising:

【0009】本発明の特長は、ガラス物質によって貼り
合わされた構造の誘電体分離基板の反りを、ガラスの厚
さや組成にかかわらず、根本的に解消することができる
構造にある。
A feature of the present invention is a structure capable of fundamentally eliminating the warp of a dielectric isolation substrate having a structure in which glass substrates are laminated together, regardless of the thickness or composition of the glass.

【0010】[0010]

【発明の実施の形態】本発明の複合半導体基板の構成に
ついて図2を参照しながら説明する。複数個の半導体単
結晶領域11は相互に分離されており、互いに電気的に
絶縁されている。図中に示されているように、半導体単
結晶領域11の周囲は絶縁膜12によって覆われてい
る。また、半導体多結晶またはアモルファス半導体から
なる層17が絶縁膜12に接して複数の半導体単結晶領
域11を相互に連結するように設けられており、この層
17を設けることにより、ガラス層からの不純物が半導
体単結晶島に拡散するのを防ぐ効果や、デバイスプロセ
ス中の半導体単結晶領域11のずれを小さくする効果を
もたらしている。半導体単結晶領域11およびこれらを
連結した上記の各層は、ガラス物質層13を介して支持
基板に接合されている。本発明における支持基板は、基
板14と基板16とをガラス物質層15により接合した
構成となっている。本発明によると、従来の技術におい
て課題となっていた反りをガラス物質層15と基板16
とにより根本的に解消するように自在に設計することが
できる。さらに基板16はガラス物質層15の表面を被
覆し、デバイスプロセス途中に除去されることを防止す
る効果も併せ持っている。
BEST MODE FOR CARRYING OUT THE INVENTION The structure of a composite semiconductor substrate of the present invention will be described with reference to FIG. The plurality of semiconductor single crystal regions 11 are separated from each other and are electrically insulated from each other. As shown in the figure, the periphery of the semiconductor single crystal region 11 is covered with an insulating film 12. Further, a layer 17 made of a semiconductor polycrystal or an amorphous semiconductor is provided so as to be in contact with the insulating film 12 so as to connect the plurality of semiconductor single crystal regions 11 with each other. It has the effect of preventing impurities from diffusing into the semiconductor single crystal islands and the effect of reducing the deviation of the semiconductor single crystal region 11 during the device process. The semiconductor single crystal region 11 and the above-mentioned respective layers connecting these are bonded to the supporting substrate through the glass material layer 13. The support substrate in the present invention has a structure in which the substrate 14 and the substrate 16 are joined by the glass material layer 15. According to the present invention, the warp, which has been a problem in the conventional technique, is eliminated by the glass material layer 15 and the substrate 16.
It can be freely designed so as to be fundamentally solved by and. Further, the substrate 16 covers the surface of the glass substance layer 15 and also has an effect of preventing the glass substance layer 15 from being removed during the device process.

【0011】半導体単結晶領域11の材質としてはシリ
コンが代表的であるが、GaAs、GaAlAs、In
P、SiC等の各種化合物半導体やGe等の単元素半導
体であっても良い。
Silicon is a typical material for the semiconductor single crystal region 11, but GaAs, GaAlAs, In
Various compound semiconductors such as P and SiC and single element semiconductors such as Ge may be used.

【0012】絶縁膜12としては特に制限されないが、
SiO2 膜が好適に使用される。絶縁膜の厚さとして
は、通常0.5〜2.0μmである。
The insulating film 12 is not particularly limited,
A SiO 2 film is preferably used. The thickness of the insulating film is usually 0.5 to 2.0 μm.

【0013】前記絶縁膜12に接して設けられる半導体
多結晶層17としては、シリコン、Ge等の単元素半導
体の多結晶層、あるいはGaAs、GaAlAs、In
P、SiC等の各種化合物半導体の多結晶層が挙げら
れ、また、アモルファス半導体層17としては、アモル
ファスシリコン、シリコンゲルマニウム等からなるアモ
ルファス半導体層が挙げられる。当該半導体多結晶層ま
たはアモルファス半導体層の厚さは通常0.1〜100
μm、好ましくは1〜50μmである。
The semiconductor polycrystalline layer 17 provided in contact with the insulating film 12 is a polycrystalline layer of a single element semiconductor such as silicon or Ge, or GaAs, GaAlAs, In.
Examples of the amorphous semiconductor layer 17 include a polycrystalline layer of various compound semiconductors such as P and SiC, and examples of the amorphous semiconductor layer 17 include an amorphous semiconductor layer made of amorphous silicon, silicon germanium, or the like. The thickness of the semiconductor polycrystalline layer or amorphous semiconductor layer is usually 0.1 to 100.
μm, preferably 1 to 50 μm.

【0014】ガラス物質層13および15はシリコン、
ホウ素および酸素を主成分とするものが好ましい。ガラ
ス物質層の厚さは薄すぎると完全に接合されない場合が
あり、また、厚すぎると接合強度が低下するので0.5
〜500μm、好ましくは0.5〜100μmである。
なお、ガラス物質層の焼結温度を低くするためにリン化
合物やゲルマニウム化合物を添加することもできる。
The glass material layers 13 and 15 are silicon,
Those containing boron and oxygen as main components are preferable. If the glass material layer is too thin, it may not be completely bonded, and if it is too thick, the bonding strength will be reduced, so 0.5.
˜500 μm, preferably 0.5 to 100 μm.
Note that a phosphorus compound or a germanium compound can be added to lower the sintering temperature of the glass material layer.

【0015】支持基板を構成する基板14および基板1
6としては、半導体単結晶領域11と同じ材質が好まし
いが、必ずしも同じ材質である必要はなく、ガラス物質
との接合性がよく、接合プロセス中に変質や変形が発生
せず、接合後の接合面に歪みが生じにくい材料を選択す
ることもできる。
The substrate 14 and the substrate 1 which constitute the supporting substrate.
The material of 6 is preferably the same as that of the semiconductor single crystal region 11, but the material is not necessarily the same as the material of the semiconductor single crystal area 11. It has good bondability with a glass substance and does not undergo alteration or deformation during the bonding process. It is also possible to select a material in which strain does not easily occur on the surface.

【0016】本発明においては、特に支持基板14,1
6として、従来技術において熱膨張係数の差によって基
板に大きな反りを与える材料やデバイスプロセス中に変
質しやすい材料も利用できることも大きな特長である。
利用できる材料としては例えば、支持基板14としては
石英ガラス、サファイア、アルミナ、炭化珪素焼結体、
マグネシア、窒化珪素、耐熱性ガラスなどが挙げられ、
また、支持基板16としてはサファイア、アルミナ、炭
化珪素焼結体、窒化珪素などが挙げられる。
In the present invention, particularly the supporting substrates 14 and 1
As a sixth feature, it is also a great feature that a material that gives a large warp to a substrate due to a difference in thermal expansion coefficient or a material that easily deteriorates during a device process can be used in the conventional technology.
Examples of materials that can be used include quartz glass, sapphire, alumina, and a silicon carbide sintered body for the support substrate 14.
Magnesia, silicon nitride, heat resistant glass, etc.,
Examples of the support substrate 16 include sapphire, alumina, sintered silicon carbide, silicon nitride and the like.

【0017】以上の説明における半導体単結晶領域11
の大きさ又は層の厚さは、半導体単結晶領域相互間で互
いに異なっていてもよい。また、一部の半導体単結晶領
域11が支持基板14と直接接合されていたり、支持基
板14の一部分がデバイス表面に現れた構造であっても
よい。
The semiconductor single crystal region 11 in the above description
May be different from each other between the semiconductor single crystal regions. Further, a part of the semiconductor single crystal region 11 may be directly bonded to the supporting substrate 14, or a part of the supporting substrate 14 may appear on the device surface.

【0018】なお、図2において半導体単結晶領域11
は相互に分離されているが、該半導体単結晶領域11が
1個であって、絶縁層12および半導体多結晶またはア
モルファス半導体からなる層17と、ガラス物質層13
とを介して支持基板14と接合されてもいても良い。
In FIG. 2, the semiconductor single crystal region 11
Are separated from each other, but the semiconductor single crystal region 11 is one, and the insulating layer 12 and the layer 17 made of a semiconductor polycrystalline or amorphous semiconductor and the glass material layer 13 are provided.
It may be bonded to the support substrate 14 via the.

【0019】次に本発明の複合半導体基板の製造方法の
一例を図3に従って説明する。まず、半導体単結晶領域
11となる半導体基板10の表面に分離溝を形成する。
図3ではV字溝となっているが、トレンチ等の形状でも
よく、目的とするデバイスや製造コストを考慮して選ぶ
ことができる。V字溝は、KOHを用いた湿式の異方性
エッチングやSF6 ガスを用いたドライエッチング等の
通常普通に用いられている方法により製造することがで
きる。溝の深さは、半導体単結晶領域11の厚さよりも
少し深い程度にするのが良く、通常0.1〜300μm
程度である。ここで半導体基板10は最終的に半導体単
結晶領域11となるので、材料としては半導体単結晶領
域と同一の半導体である。
Next, an example of the method for manufacturing the composite semiconductor substrate of the present invention will be described with reference to FIG. First, an isolation groove is formed on the surface of the semiconductor substrate 10 to be the semiconductor single crystal region 11.
Although it is a V-shaped groove in FIG. 3, it may be a trench or the like, and can be selected in consideration of a target device and manufacturing cost. The V-shaped groove can be manufactured by a commonly used method such as wet anisotropic etching using KOH or dry etching using SF 6 gas. The depth of the groove is preferably a little deeper than the thickness of the semiconductor single crystal region 11, and is usually 0.1 to 300 μm.
It is a degree. Since the semiconductor substrate 10 finally becomes the semiconductor single crystal region 11, the material is the same semiconductor as the semiconductor single crystal region.

【0020】次に半導体基板10の表面に絶縁膜12を
形成する。絶縁膜としてはSiO2膜が好適に使用され
る。SiO2 膜はCVD法等によって形成されるが、半
導体基板10がシリコンである場合は表面を熱酸化して
得られるSiO2 が好適に使用される。
Next, the insulating film 12 is formed on the surface of the semiconductor substrate 10. A SiO 2 film is preferably used as the insulating film. The SiO 2 film is formed by a CVD method or the like, but when the semiconductor substrate 10 is silicon, SiO 2 obtained by thermally oxidizing the surface is preferably used.

【0021】次いで絶縁膜12の上に半導体多結晶また
はアモルファス半導体層17を形成する。半導体多結晶
またはアモルファス半導体層17を形成する方法は特に
限定されないが、例えば多結晶シリコンの場合はCVD
(chemical vapour deposition)法等により製造するこ
とができ、またアモルファス半導体の場合は、プラズマ
CVD法等により製造することができる。
Next, a semiconductor polycrystal or amorphous semiconductor layer 17 is formed on the insulating film 12. The method for forming the semiconductor polycrystalline or amorphous semiconductor layer 17 is not particularly limited, but for example, in the case of polycrystalline silicon, CVD is used.
It can be manufactured by a (chemical vapor deposition) method or the like, and in the case of an amorphous semiconductor, it can be manufactured by a plasma CVD method or the like.

【0022】次にすす状物質層3を形成した後、支持基
板14を重ね合わせ、さらにすす状物質層4を支持基板
14の上に形成した後、支持基板16をさらに重ね合わ
せた後、加熱処理することによりすす状物質層3,4は
焼結してガラス物質層13,15となり、半導体基板1
0と支持基板14および16とが貼り合わされる。ガラ
ス物質層13および15はシリコン、ホウ素および酸素
を主成分とし、これに所望によりリン化合物やゲルマニ
ウム化合物を含有させることができる。ガラス物質層1
3および15の組成や製造方法はそれぞれ異なっていて
もよいが、同一であることが製造設備および工程上好ま
しい。該ガラス物質層はスート堆積法、CVD、スピン
コート法等によって製造することができる。中でもスー
ト堆積法は溝のすみずみまでガラス物質で充填されるの
で特に好ましい。
Next, after the soot-like substance layer 3 is formed, the supporting substrate 14 is superposed, the soot-like substance layer 4 is further formed on the supporting substrate 14, the supporting substrate 16 is further superposed, and then the substrate is heated. By the treatment, the soot-like substance layers 3 and 4 are sintered into the glass substance layers 13 and 15, and the semiconductor substrate 1
0 and the supporting substrates 14 and 16 are bonded together. The glass material layers 13 and 15 contain silicon, boron and oxygen as main components, and can optionally contain a phosphorus compound or a germanium compound. Glass material layer 1
The compositions and manufacturing methods of 3 and 15 may be different from each other, but the same composition is preferable in terms of manufacturing equipment and steps. The glass material layer can be manufactured by a soot deposition method, a CVD method, a spin coating method, or the like. Among them, the soot deposition method is particularly preferable because it is filled with the glass material to the every corner of the groove.

【0023】スート堆積法は、例えばSiCl4 の如き
ケイ素化合物およびBCl3 の如きホウ素化合物を主成
分とする原料を酸水素炎中で燃焼させることで得られる
SiO2 およびB2 3 を主成分とするすす状物質3
を、半導体基板10の表面に堆積させ、支持基板14と
重ね合わせた後、さらに前記すす状物質4を堆積させ、
支持基板16と重ね合わせた後、加熱処理し焼結するこ
とによって半導体基板10と支持基板14および16と
を貼り合わせる方法である。すす状物質の焼結は、同時
に行う必要はなく、半導体基板10上にすす状物質3を
堆積させ、あらかじめ支持基板14または16上に堆積
させたすす状物質4を焼結することで貼り合わせた支持
基板を前記すす状物質3上に載置した後、すす状物質3
を焼結することで貼り合わせることもできる。また、あ
らかじめ半導体基板10上にすす状物質3を堆積させ、
支持基板14を重ね合わせた後、焼結することで貼り合
わせた後、さらに支持基板14の露出面にすす状物質4
を堆積し、支持基板16を載置してすす状物質4を焼結
することで貼り合わせることもできる。
The soot deposition method is based on SiO 2 and B 2 O 3 obtained by burning a raw material containing a silicon compound such as SiCl 4 and a boron compound such as BCl 3 as main components in an oxyhydrogen flame. Soot-like substance 3
Is deposited on the surface of the semiconductor substrate 10 and superposed on the support substrate 14, and then the soot-like substance 4 is further deposited,
This is a method in which the semiconductor substrate 10 and the supporting substrates 14 and 16 are bonded to each other by stacking the supporting substrate 16 on top of each other, and then performing heat treatment and sintering. The sintering of the soot-like substance does not have to be performed at the same time, and the soot-like substance 3 is deposited on the semiconductor substrate 10 and the soot-like substance 4 previously deposited on the supporting substrate 14 or 16 is sintered to bond them together. After mounting the supporting substrate on the soot-like substance 3, the soot-like substance 3
It can also be stuck by sintering. In addition, the soot-like substance 3 is deposited on the semiconductor substrate 10 in advance,
After the supporting substrates 14 are superposed on each other, the supporting substrates 14 are laminated by sintering, and then the soot-like substance 4 is formed on the exposed surface of the supporting substrate 14.
Alternatively, the support substrate 16 may be placed on the support substrate 16 and the soot-like substance 4 may be sintered to bond them together.

【0024】スート堆積法による複合半導体基板を製造
する際に使用されるケイ素化合物としては、酸水素炎中
で燃焼させることによりSiO2 を生成する化合物であ
ればよく、一般式SiR1 2 3 4 で表される化合
物(置換基R1 、R2 、R3およびR4 は互いに同一で
も異なっていてもよく、ハロゲン、水素、アルキル基、
アルキルオキシ基から選ばれる置換基である。);ジシ
ロキサン、ポリシロキサン等のケイ素原子を2個以上含
有するシロキサン類;ジシラン、ポリシラン等のケイ素
原子を2個以上含有するシラン類等を挙げることができ
る。この中でも、得られるSiO2 の質および粒度等の
観点から好ましいのは、一般式SiR12 3 4
表される化合物であって、置換基R1 、R2 、R3 およ
びR4 (R1 〜R4 は互いに同一でも異なっていてもよ
い。)が、塩素、水素、炭素数1〜3のアルキル基、炭
素数1〜3のアルキルオキシ基から選ばれる置換基の場
合である。この中でも特に好ましいのは、上記の置換基
1 、R2 、R3 およびR 4 (R1 〜R4 は互いに同一
でも異なっていてもよい。)が、塩素または水素の場合
である。これらケイ素化合物の具体例として、SiCl
4 、SiH4 、Si 2 6 、SiHCl3 、Si(OE
t)4 およびSi(OMe)4 等を挙げることができ
る。
Manufacture of composite semiconductor substrate by soot deposition method
The silicon compound used in the oxyhydrogen flame
By burning with SiOTwoIs a compound that produces
And the general formula SiR1RTwoRThreeRFourCompound represented by
(Substituent R1, RTwo, RThreeAnd RFourAre identical to each other
May be different, halogen, hydrogen, an alkyl group,
It is a substituent selected from an alkyloxy group. );
Containing two or more silicon atoms such as siloxane and polysiloxane.
Having siloxanes; silicon such as disilane and polysilane
Examples include silanes containing two or more atoms.
You. Among them, the obtained SiOTwoQuality and particle size etc.
From a viewpoint, a compound represented by the general formula SiR1RTwoRThreeRFourso
A compound represented by the substituent R1, RTwo, RThreeAnd
And RFour(R1~ RFourMay be the same or different from each other
Yes. ) Is chlorine, hydrogen, an alkyl group having 1 to 3 carbon atoms,
A substituent selected from an alkyloxy group having a prime number of 1 to 3
It is. Among these, particularly preferred are the above substituents
R1, RTwo, RThreeAnd R Four(R1~ RFourAre identical to each other
But they may be different. ) Is chlorine or hydrogen
It is. Specific examples of these silicon compounds include SiCl
Four, SiHFour, Si TwoH6, SiHClThree, Si (OE
t)FourAnd Si (OMe)FourEtc.
You.

【0025】ホウ素化合物としては、三塩化ホウ素、ボ
ラン類(BH3 、B2 6 )、BHCl2 、B(OE
t)3 およびB(OMe)3 等を挙げることができ、こ
の中でも供給が容易であることから三塩化ホウ素が好ま
しい。
As the boron compound, boron trichloride, boranes (BH 3 , B 2 H 6 ), BHCl 2 , B (OE
t) 3 and B (OMe) 3. Among them, boron trichloride is preferable because of easy supply.

【0026】なお、すす状物質の焼結温度を低くするた
めに所望により添加されるリン化合物およびゲルマニウ
ム化合物としては、酸水素炎中で燃焼させることにより
リンおよびゲルマニウムの酸化物を生成するような化合
物であれば良く、リン化合物としては、五塩化リン、オ
キシ塩化リン(POCl3 )、ホスフィン(PH3 )等
を挙げることができ、また、ゲルマニウム化合物として
は、四塩化ゲルマニウム、ゲルマン(GeH4 )等を挙
げることができる。これらの中でも、供給が容易である
ことから好ましいのは五塩化リン、オキシ塩化リン(P
OCl3 )および四塩化ゲルマニウムである。
The phosphorus compound and the germanium compound, which are optionally added to lower the sintering temperature of the soot-like substance, are those which generate oxides of phosphorus and germanium by burning in an oxyhydrogen flame. Any compound may be used, and examples of phosphorus compounds include phosphorus pentachloride, phosphorus oxychloride (POCl 3 ), phosphine (PH 3 ), and germanium compounds include germanium tetrachloride and germane (GeH 4). ) Etc. can be mentioned. Of these, phosphorus pentachloride and phosphorus oxychloride (P
OCl 3 ) and germanium tetrachloride.

【0027】上記原料の酸水素炎中への供給は、上記原
料が気体であればバルブ等で流量を調整しながら、直接
酸水素炎中に、または水素若しくは酸素に混合して酸水
素炎中に供給して行う。上記原料が液体であれば、噴霧
装置によって供給するか、あるいは水素ガス、酸素ガス
またはアルゴンガス若しくは窒素ガス等の不活性ガスを
キャリアとして、原料の蒸気を同伴させることにより、
あるいは原料を加熱することにより原料そのものの蒸気
圧により圧送するなどの方法により供給することができ
る。
If the raw material is a gas, the raw material is supplied directly into the oxyhydrogen flame or while being mixed with hydrogen or oxygen while the oxyhydrogen flame is mixed by adjusting the flow rate with a valve or the like. To supply. If the raw material is a liquid, it is supplied by a spray device, or by using a hydrogen gas, an oxygen gas or an inert gas such as an argon gas or a nitrogen gas as a carrier and accompanying the vapor of the raw material,
Alternatively, it can be supplied by a method such as heating the raw material and pumping it by the vapor pressure of the raw material itself.

【0028】酸水素炎中に供給された上記原料は火炎加
水分解され、SiO2 およびB2 3 を主成分とするす
す状物質を生成する。このすす状物質はガラスの超微粒
子であって、粒径は0.05〜0.2μm程度である。
なお、酸水素炎とは、酸素と水素を同時に供給すること
によって得られる燃焼炎である。
The above-mentioned raw material supplied in the oxyhydrogen flame was subjected to flame addition.
Hydrolyzed, SiOTwoAnd BTwoO ThreeThe main component
Produces soot. This soot-like substance is ultra-fine particles of glass
It is a child and has a particle size of about 0.05 to 0.2 μm.
Oxy-hydrogen flame refers to the simultaneous supply of oxygen and hydrogen.
It is a combustion flame obtained by:

【0029】生成するすす状物質は、貼り合わせを行う
半導体基板10の表面、および支持基板14の表面に直
ちに堆積させられる。堆積は、酸水素炎を半導体基板1
0、および支持基板14に直接吹き付けることによって
行うことが好ましい。
The generated soot-like substance is immediately deposited on the surface of the semiconductor substrate 10 to be bonded and the surface of the supporting substrate 14. Deposition of oxyhydrogen semiconductor substrate 1
It is preferable to carry out the process by directly spraying on 0 and the supporting substrate 14.

【0030】次いで、前記すす状物質を加熱処理するこ
とによって焼結させる。焼結は、半導体基板10に設け
られた溝の谷間の部分に空孔が出来るだけ生じないない
ようにするために、実質的に酸素ガス中において行うの
が良い。即ち、酸素ガスが90%以上且つヘリウムガス
が2%以下が好ましく、その他のガスとしては半導体基
板等に対し反応性がないものが使用される。特に酸素ガ
スが95%以上、さらに好ましくは99%以上である。
焼結時の熱処理温度は800〜1400℃である。すす
状物質は焼結されるとガラス化し、半導体基板10と支
持基板14および16とが貼り合わされる。
Next, the soot-like substance is heat-treated to be sintered. The sintering is preferably performed substantially in oxygen gas in order to prevent the formation of voids in the valleys of the grooves provided in the semiconductor substrate 10 as much as possible. That is, it is preferable that the oxygen gas is 90% or more and the helium gas is 2% or less, and the other gas that is not reactive with the semiconductor substrate or the like is used. In particular, the oxygen gas content is 95% or more, and more preferably 99% or more.
The heat treatment temperature during sintering is 800 to 1400 ° C. The soot-like substance is vitrified when sintered, and the semiconductor substrate 10 and the supporting substrates 14 and 16 are bonded to each other.

【0031】この後、支持基板16および半導体基板1
0を、貼り合わせ面の反対側から図3におけるAおよび
Bのラインまで研削しさらに研磨することにより、複合
半導体基板が製造される。貼り合わせに用いる半導体基
板がV字状の溝、トレンチ溝等の溝付き基板であれば、
研削・研磨工程を経て、島状に分離された半導体単結晶
領域11が得られる。
After that, the support substrate 16 and the semiconductor substrate 1
A composite semiconductor substrate is manufactured by grinding and polishing 0 from the side opposite to the bonding surface to the lines A and B in FIG. If the semiconductor substrate used for bonding is a grooved substrate such as a V-shaped groove or trench groove,
Through the grinding / polishing step, island-shaped separated semiconductor single crystal regions 11 are obtained.

【0032】[0032]

【実施例】本発明について、さらに具体的に以下に示す
が、本発明はこれに限定されるものではない。 実施例1 図2に示す複合半導体基板を以下のようにして作製し
た。V字状に加工した凹部を有する基板を次のようにし
て製作した。まず、図3に示すように、面方位(10
0)面を有する6インチ径、厚さ625μmのシリコン
基板10の表面に、フォトリソグラフィおよび異方性エ
ッチングにより50μmの深さにV溝を形成した。V溝
の形成は、フォトエッチングによりSiO2 のマスクを
作製し、Siが露出した領域をKOHの20%水溶液9
0重量部、イソプロピルアルコール5重量部およびn−
ブチルアルコール5重量部からなる、いわゆる異方性エ
ッチング液を用いて温度80℃でエッチングすることに
より作製した。
EXAMPLES The present invention will be described more specifically below, but the present invention is not limited thereto. Example 1 The composite semiconductor substrate shown in FIG. 2 was manufactured as follows. A substrate having a V-shaped recess was manufactured as follows. First, as shown in FIG.
V-grooves were formed at a depth of 50 μm by photolithography and anisotropic etching on the surface of a silicon substrate 10 having a diameter of 6 inches and a thickness of 625 μm having a (0) plane. The V groove is formed by forming a mask of SiO 2 by photoetching, and exposing the region of Si to a 20% aqueous solution of KOH 9
0 parts by weight, isopropyl alcohol 5 parts by weight and n-
It was prepared by etching at a temperature of 80 ° C. using a so-called anisotropic etching solution containing 5 parts by weight of butyl alcohol.

【0033】引き続き熱酸化によってV溝の表面に絶縁
膜12としてSiO2 を1.5μmの厚さに形成した。
次いでV溝が形成してある面にCVDにより多結晶シリ
コンを20μmの厚さに形成した。
Subsequently, SiO 2 was formed on the surface of the V groove as the insulating film 12 to a thickness of 1.5 μm by thermal oxidation.
Next, polycrystalline silicon was formed to a thickness of 20 μm on the surface where the V-groove was formed by CVD.

【0034】次いで、ガラス物質のシリコンとホウ素の
原子比(Si/B)aが2.5となるようにガス状のS
iCl4 (供給量250ml/min)およびガス状の
BCl3 (供給量100ml/min)を水素(供給量
850ml/min)と酸素(供給量5000ml/m
in)からなる燃焼炎中に供給し、分解して得られるす
す状物質3をV溝が形成された半導体基板10の表面に
堆積させた。すす状物質3の堆積量はこれを焼結させた
時に20μmとなるように調節した。別に用意した面方
位(100)面を有する6インチ径、厚さ460μmの
シリコン基板14をすす状物質3の堆積の上に重ね合わ
せ、続いて該シリコン基板14の上に再度前記と同様な
方法によりすす状物質4を堆積した。すす状物質4の堆
積量はこれを焼結させた時に22μmとなるように調節
した。さらに、別に用意した面方位(100)面を有す
る6インチ径、厚さ625μmのシリコン基板16をす
す状物質4の堆積の上に重ね合わせたものを、加熱炉内
において酸素雰囲気中で1280℃に昇温し48時間加
熱したところ、すす状物質3および4はそれぞれ厚さ2
0μmおよび22μmまで体積収縮すると同時にガラス
化し、3枚のシリコン基板同士が均一に貼り合わされ
た。
Then, the gaseous S is adjusted so that the atomic ratio (Si / B) a of silicon and boron of the glass substance becomes 2.5.
iCl 4 (supply rate of 250 ml / min) and gaseous BCl 3 (supply rate of 100 ml / min) were replaced with hydrogen (supply rate of 850 ml / min) and oxygen (supply rate of 5000 ml / m).
in), and soot-like substance 3 obtained by decomposition is deposited on the surface of the semiconductor substrate 10 in which the V groove is formed. The amount of soot-like substance 3 deposited was adjusted to 20 μm when it was sintered. A 6-inch diameter, 460 μm-thick silicon substrate 14 having a plane orientation (100) plane, which was separately prepared, was superposed on the deposition of the soot-like substance 3, and subsequently, the above-mentioned method was repeated on the silicon substrate 14. The soot-like substance 4 was deposited by The amount of soot-like substance 4 deposited was adjusted to 22 μm when it was sintered. Further, a 6-inch diameter, 625 μm-thick silicon substrate 16 having a plane orientation (100) plane, which was separately prepared, was superposed on the deposition of the soot-like substance 4, and 1280 ° C. in an oxygen atmosphere in a heating furnace. After heating for 48 hours, the soot-like substances 3 and 4 each had a thickness of 2
The three glass substrates were evenly bonded to each other by vitrification at the same time when the volume contracted to 0 μm and 22 μm.

【0035】このようにして接合された基板を、超音波
画像探査装置(オリンパス社製 UH Pulse20
0)で溝充填状態を調べたところ、空孔が全く存在しな
いことが確認された。さらに、この基板のへき開面を走
査型電子顕微鏡で観察したところ、V字状の溝の隅々ま
でガラスが充填されていた。ガラス物質の組成比を求め
るために同一条件で作製した試料を用い、ガラス物質を
フッ化水素系の水溶液で溶解し、ICPにより定量分析
を行ったところ、Si/Bの原子比aは2.5であっ
た。
The substrate thus bonded is subjected to an ultrasonic image exploration apparatus (UH Pulse20 manufactured by Olympus Corporation).
When the groove filling state was examined in 0), it was confirmed that no holes were present. Furthermore, when the cleaved surface of this substrate was observed with a scanning electron microscope, it was found that glass was filled in every corner of the V-shaped groove. Using a sample prepared under the same conditions to determine the composition ratio of the glass substance, the glass substance was dissolved in an aqueous solution of hydrogen fluoride and quantitatively analyzed by ICP. The atomic ratio a of Si / B was 2. It was 5.

【0036】次に、支持基板16を仕上がりの厚さを考
慮し、50μmの厚さとなるように、研削、研磨を行っ
た。続いて、シリコン基板10の貼り合わせの反対面か
ら研磨加工を施し、所定の厚みに加工後、さらにメカノ
ケミカル研磨法を用いて研磨加工し、多結晶シリコン層
が表面に現れるまで不要部分を除去し、互いに絶縁分離
された島状の半導体領域11を形成した。このときの反
りは、半導体単結晶領域を上にして平面上に載置したと
きに、周囲より中央部が45μmだけ上に対して凸状で
ある程度であった。このため、搬送時のトラブルもな
く、フォトリソグラフィ工程における歩留りもよかっ
た。
Next, the support substrate 16 was ground and polished so as to have a thickness of 50 μm in consideration of the finished thickness. Then, polishing is performed from the surface opposite to the bonding of the silicon substrate 10 to a predetermined thickness, and further polishing is performed using a mechanochemical polishing method to remove unnecessary portions until the polycrystalline silicon layer appears on the surface. Then, the island-shaped semiconductor regions 11 which are insulated from each other are formed. The warp at this time was such that when the semiconductor single crystal region was placed on a flat surface and was placed on a plane, the central portion was convex upward by 45 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0037】この基板を5mm角のチップに切り出した
試料1について、走査型電子顕微鏡を用いてチップ断面
の焼結状態を観察したところ、試料1の半導体基板と支
持基板とは均一に接合されており、貼り合わせ状態は良
好であった。また、溝の充填状態を観察したところ、微
小な空孔の生成がなく、えぐれ等の損傷もみられなかっ
た。
The sample 1 obtained by cutting this substrate into 5 mm square chips was observed for the sintered state of the chip cross section using a scanning electron microscope. As a result, the semiconductor substrate of the sample 1 and the supporting substrate were uniformly bonded. And the bonded state was good. Further, when the filling state of the groove was observed, no minute holes were generated, and no damage such as scuffing was observed.

【0038】実施例2 支持基板14を厚さ460μmの石英ガラスとした以外
は、実施例1と同様の方法で、基板を作製した。このと
きの反りは、半導体単結晶領域を上にして平面上に載置
したときに、周囲より中央部が47μmだけ上に対して
凸状である程度であった。このため、搬送時のトラブル
もなく、フォトリソグラフィ工程における歩留りもよか
った。
Example 2 A substrate was prepared in the same manner as in Example 1 except that the supporting substrate 14 was made of quartz glass having a thickness of 460 μm. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface and was placed on a plane, the central portion was convex upward by 47 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0039】実施例3 支持基板14を厚さ460μmのサファイアとした以外
は、実施例1と同様の方法で、基板を作製した。このと
きの反りは、半導体単結晶領域を上にして平面上に載置
したときに、周囲より中央部が39μmだけ上に対して
凸状である程度であった。このため、搬送時のトラブル
もなく、フォトリソグラフィ工程における歩留りもよか
った。
Example 3 A substrate was prepared in the same manner as in Example 1 except that the supporting substrate 14 was sapphire having a thickness of 460 μm. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface, the warp was such that the central portion was convex upward by 39 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0040】実施例4 支持基板14を厚さ460μmのアルミナ焼結体とした
以外は、実施例1と同様の方法で、基板を作製した。こ
のときの反りは、半導体単結晶領域を上にして平面上に
載置したときに、周囲より中央部が47μmだけ上に対
して凸状である程度であった。このため、搬送時のトラ
ブルもなく、フォトリソグラフィ工程における歩留りも
よかった。
Example 4 A substrate was prepared in the same manner as in Example 1 except that the supporting substrate 14 was an alumina sintered body having a thickness of 460 μm. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface and was placed on a plane, the central portion was convex upward by 47 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0041】実施例5 支持基板14を厚さ460μmの炭化珪素焼結体とした
以外は、実施例1と同様の方法で、基板を作製した。こ
のときの反りは、半導体単結晶領域を上にして平面上に
載置したときに、周囲より中央部が41μmだけ上に対
して凸状である程度であった。このため、搬送時のトラ
ブルもなく、フォトリソグラフィ工程における歩留りも
よかった。
Example 5 A substrate was produced in the same manner as in Example 1 except that the supporting substrate 14 was a 460 μm thick silicon carbide sintered body. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface, the warp was such that the central portion was convex upward by 41 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0042】実施例6 半導体多結晶層17をアモルファス半導体層17とした
以外は、実施例1と同様の方法で、基板を作製した。こ
のときの反りは、半導体単結晶領域を上にして平面上に
載置したときに、周囲より中央部が44μmだけ上に対
して凸状である程度であった。このため、搬送時のトラ
ブルもなく、フォトリソグラフィ工程における歩留りも
よかった。
Example 6 A substrate was produced in the same manner as in Example 1 except that the semiconductor polycrystal layer 17 was an amorphous semiconductor layer 17. The warp at this time was such that, when the semiconductor single crystal region was placed on a flat surface and was placed on a plane, the central portion was convex upward by 44 μm from the periphery. Therefore, there was no trouble at the time of transportation, and the yield in the photolithography process was good.

【0043】[0043]

【発明の効果】以上詳細に説明したように、本発明の複
合半導体基板は大型ウェハ径を有する場合にも反りが小
さく、厳格な規格が要求されるデバイス製造ラインに投
入可能であり、また、フォトリソグラフィの精度を上
げ、歩留りを向上させることができ、実用上有用であ
る。
As described in detail above, the composite semiconductor substrate of the present invention has a small warp even when it has a large wafer diameter, and can be put into a device manufacturing line where strict standards are required. The accuracy of photolithography can be increased and the yield can be improved, which is practically useful.

【図面の簡単な説明】[Brief description of drawings]

【図1】従来の誘電体分離技術によって製造された複合
半導体基板を示す縦断面図である。
FIG. 1 is a longitudinal sectional view showing a composite semiconductor substrate manufactured by a conventional dielectric isolation technique.

【図2】本発明の複合半導体基板の1つの実施態様を示
す縦断面図である。
FIG. 2 is a longitudinal sectional view showing one embodiment of the composite semiconductor substrate of the present invention.

【図3】本発明の複合半導体基板の製造工程を示す図で
ある。
FIG. 3 is a diagram showing a manufacturing process of the composite semiconductor substrate of the present invention.

【符号の説明】[Explanation of symbols]

3 すす状物質層 4 すす状物質層 10 半導体基板 11 半導体単結晶領域 12 絶縁膜 13 ガラス物質層 14 支持基板 15 ガラス物質層 16 支持基板 17 半導体多結晶またはアモルファス半導体層 3 Soot Material Layer 4 Soot Material Layer 10 Semiconductor Substrate 11 Semiconductor Single Crystal Region 12 Insulating Film 13 Glass Material Layer 14 Support Substrate 15 Glass Material Layer 16 Support Substrate 17 Semiconductor Polycrystalline or Amorphous Semiconductor Layer

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 1または相互に分離された複数個の半導
体単結晶領域と、これを支持する支持基板とが、ガラス
物質によって接合された複合半導体基板において、前記
半導体単結晶領域の底面および側面は絶縁膜によって覆
われ、前記絶縁膜に接して半導体多結晶またはアモルフ
ァス半導体からなる層が設けられており、前記支持基板
はガラス物質により貼り合わされた2枚の基板からなる
ことを特徴とする複合半導体基板。
1. A composite semiconductor substrate in which one or a plurality of semiconductor single crystal regions separated from each other and a supporting substrate supporting the semiconductor single crystal regions are bonded by a glass material, and a bottom surface and a side surface of the semiconductor single crystal region. Is covered with an insulating film, a layer made of a semiconductor polycrystalline or amorphous semiconductor is provided in contact with the insulating film, and the supporting substrate is composed of two substrates bonded by a glass material. Semiconductor substrate.
JP18537895A 1995-07-21 1995-07-21 Composite semiconductor substrate Pending JPH0936221A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18537895A JPH0936221A (en) 1995-07-21 1995-07-21 Composite semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18537895A JPH0936221A (en) 1995-07-21 1995-07-21 Composite semiconductor substrate

Publications (1)

Publication Number Publication Date
JPH0936221A true JPH0936221A (en) 1997-02-07

Family

ID=16169762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18537895A Pending JPH0936221A (en) 1995-07-21 1995-07-21 Composite semiconductor substrate

Country Status (1)

Country Link
JP (1) JPH0936221A (en)

Similar Documents

Publication Publication Date Title
US4978379A (en) Method of joining semiconductor substrates
JP4641817B2 (en) Manufacturing method of laminated substrate for semiconductor device and semiconductor device
JP2820024B2 (en) Method of manufacturing substrate for manufacturing silicon semiconductor element
JPH0936221A (en) Composite semiconductor substrate
JPH0964170A (en) Composite semiconductor substrate
JPH0936220A (en) Composite semiconductor substrate
JPH0964168A (en) Composite semiconductor substrate
JPH0964169A (en) Composite semiconductor substrate
JPH09148427A (en) Composite semiconductor substrate
JPH09115789A (en) Composite semiconductor substrate
JPH0974055A (en) Composite semiconductor substrate
JPH09115791A (en) Composite semiconductor substrate
JPH08264640A (en) Composite semiconductor substrate
JPH09186231A (en) Composite semiconductor substrate
JP2823115B2 (en) Method for manufacturing composite semiconductor substrate
JPH09115790A (en) Composite semiconductor substrate
JPH08236615A (en) Dielectric isolation substrate and manufacturing method thereof
JP2735150B2 (en) Method for manufacturing composite semiconductor substrate
JPH09246131A (en) Composite semiconductor substrate and manufacturing method thereof
JPH09129724A (en) Composite semiconductor substrate
JPH08264636A (en) Composite semiconductor substrate
JPH08264638A (en) Method for manufacturing composite semiconductor substrate
JPH08264637A (en) Composite semiconductor substrate
JPH09181169A (en) Composite semiconductor substrate
JPH08264641A (en) Dielectric isolation substrate and manufacturing method thereof