JPH0936297A - 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム - Google Patents
半導体装置及び半導体装置ユニット及び半導体装置用リードフレームInfo
- Publication number
- JPH0936297A JPH0936297A JP7189568A JP18956895A JPH0936297A JP H0936297 A JPH0936297 A JP H0936297A JP 7189568 A JP7189568 A JP 7189568A JP 18956895 A JP18956895 A JP 18956895A JP H0936297 A JPH0936297 A JP H0936297A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- semiconductor device
- lead portion
- routing
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/411—Chip-supporting parts, e.g. die pads
- H10W70/415—Leadframe inner leads serving as die pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
- H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 本発明は半導体装置内における配線の自由度
を向上させるために引き回しリード部を設けた構成の半
導体装置及び半導体装置ユニット及び半導体装置用リー
ドフレームに関し、引き回しリード部の変形発生を防止
することを課題とする。 【解決手段】 複数の電極パッド16-1〜16-10 を有する
半導体チップ11と、インナーリード部12b-1 〜12b-10と
アウターリード部12a-1 〜12a-10とを具備する複数のリ
ード12-1〜12-10 と、前記半導体チップ11及びリード12
-1〜12-10 の一部を封止する封止樹脂13とを具備してな
る半導体装置において、所定のリード12-2に引き回しリ
ード部18を形成する。この引き回しリード部18は、イン
ナーリード部12b-2 を半導体チップ11の側縁11a に沿っ
て延出するよう形成することにより、封止樹脂13内で配
線の引き回しを行うよう構成する。更に、引き回しリー
ド部18を支持するサポートリード部19を形成する。
を向上させるために引き回しリード部を設けた構成の半
導体装置及び半導体装置ユニット及び半導体装置用リー
ドフレームに関し、引き回しリード部の変形発生を防止
することを課題とする。 【解決手段】 複数の電極パッド16-1〜16-10 を有する
半導体チップ11と、インナーリード部12b-1 〜12b-10と
アウターリード部12a-1 〜12a-10とを具備する複数のリ
ード12-1〜12-10 と、前記半導体チップ11及びリード12
-1〜12-10 の一部を封止する封止樹脂13とを具備してな
る半導体装置において、所定のリード12-2に引き回しリ
ード部18を形成する。この引き回しリード部18は、イン
ナーリード部12b-2 を半導体チップ11の側縁11a に沿っ
て延出するよう形成することにより、封止樹脂13内で配
線の引き回しを行うよう構成する。更に、引き回しリー
ド部18を支持するサポートリード部19を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置ユニット及び半導体装置用リードフレームに係
り、特に半導体装置内における配線の自由度を向上させ
るために引き回しリード部を設けた構成の半導体装置及
び半導体装置ユニット及び半導体装置用リードフレーム
に関する。
体装置ユニット及び半導体装置用リードフレームに係
り、特に半導体装置内における配線の自由度を向上させ
るために引き回しリード部を設けた構成の半導体装置及
び半導体装置ユニット及び半導体装置用リードフレーム
に関する。
【０００２】近年の電子機器の小型化，高速化に伴い、
これらの電子機器に搭載される半導体装置についても小
型化，高速化が望まれている。また、この要望に伴い半
導体装置の高密度化が図られており、これにより半導体
チップのパッド数も増大する傾向にある。従って、小型
化されたパッケージ内に多数のリードを配設する必要が
生じ、半導体装置内における配線の引き回しが困難とな
る。
これらの電子機器に搭載される半導体装置についても小
型化，高速化が望まれている。また、この要望に伴い半
導体装置の高密度化が図られており、これにより半導体
チップのパッド数も増大する傾向にある。従って、小型
化されたパッケージ内に多数のリードを配設する必要が
生じ、半導体装置内における配線の引き回しが困難とな
る。
【０００３】そこで、半導体装置内における配線の引き
回しの自由度を向上させるために、リードに引き回しリ
ード部を形成し、この引き回しリード部を装置内におい
て引き回すことにより配線の自由度を向上させる方法が
実用化されつつある。一方、上記の電子機器の小型化に
対応する手段として、半導体装置を実装基板に実装する
時の実装効率の向上も望まれている。そこで、複数の半
導体装置を実装基板に上下方向に積層して配設した構造
の半導体装置ユニットも実用化されつつある。
回しの自由度を向上させるために、リードに引き回しリ
ード部を形成し、この引き回しリード部を装置内におい
て引き回すことにより配線の自由度を向上させる方法が
実用化されつつある。一方、上記の電子機器の小型化に
対応する手段として、半導体装置を実装基板に実装する
時の実装効率の向上も望まれている。そこで、複数の半
導体装置を実装基板に上下方向に積層して配設した構造
の半導体装置ユニットも実用化されつつある。
【０００４】
【従来の技術】図１３は従来の一例である半導体装置１
を示しており、ワイヤボンディング位置近傍を拡大して
示す横断面図である。同図において、２は半導体チップ
でありステージ３に搭載されている。この半導体チップ
２の上面には複数の電極パッド４ａ〜４ｅが形成されて
おり、この電極パッド４ａ〜４ｅは、ワイヤ５によりリ
ード６ａ〜６ｅと電気的に接続されている。
を示しており、ワイヤボンディング位置近傍を拡大して
示す横断面図である。同図において、２は半導体チップ
でありステージ３に搭載されている。この半導体チップ
２の上面には複数の電極パッド４ａ〜４ｅが形成されて
おり、この電極パッド４ａ〜４ｅは、ワイヤ５によりリ
ード６ａ〜６ｅと電気的に接続されている。
【０００５】また、リード６は外部接続端子として機能
するアウターリード部とワイヤ５が接続されるインナー
リード部とを具備しているが、図１３にはインナーリー
ド部のみを示している。更に、上記した半導体チップ
２，ワイヤ５，及びリード６ａ〜６ｅの一部は、封止樹
脂７（梨地で示す）の内部に埋設されており、外部に対
して保護される構成とされている。
するアウターリード部とワイヤ５が接続されるインナー
リード部とを具備しているが、図１３にはインナーリー
ド部のみを示している。更に、上記した半導体チップ
２，ワイヤ５，及びリード６ａ〜６ｅの一部は、封止樹
脂７（梨地で示す）の内部に埋設されており、外部に対
して保護される構成とされている。
【０００６】更に、同図に示す例ではリード６ｂに引き
回しリード部８が形成されている。引き回しリード部８
は、リード６ｂを半導体チップ２の長手方向側縁に沿っ
て図中下方に延出させた構成とさており、その先端部８
ａは電極パッド４ｅと対向するよう構成されている。そ
して、この引き回しリード部８の先端部８ａは電極パッ
ド４ｅとワイヤ接続されている。
回しリード部８が形成されている。引き回しリード部８
は、リード６ｂを半導体チップ２の長手方向側縁に沿っ
て図中下方に延出させた構成とさており、その先端部８
ａは電極パッド４ｅと対向するよう構成されている。そ
して、この引き回しリード部８の先端部８ａは電極パッ
ド４ｅとワイヤ接続されている。
【０００７】上記のように、引き回しリード部８を設け
ることにより、リード６ｂをこれと対向する電極パッド
４ｂと異なる（離間した）電極パッド４ｅと接続するこ
とが可能となり、半導体装置１内の配線の自由度を向上
させることができる。一方、半導体装置１を複数個積層
して半導体装置ユニットを構成する場合、選択的に作動
させる半導体装置１を指定するために半導体チップ２に
はチップセレクト電極が形成されており（図１３に示す
例では、電極パッド４ｅがチップセレクト電極であ
る）、このチップセレクト電極４ｅを所定のチップセレ
クトリード（図１３に示す例では、リード６ｂがチップ
セレクトリードである）に接続する必要がある。
ることにより、リード６ｂをこれと対向する電極パッド
４ｂと異なる（離間した）電極パッド４ｅと接続するこ
とが可能となり、半導体装置１内の配線の自由度を向上
させることができる。一方、半導体装置１を複数個積層
して半導体装置ユニットを構成する場合、選択的に作動
させる半導体装置１を指定するために半導体チップ２に
はチップセレクト電極が形成されており（図１３に示す
例では、電極パッド４ｅがチップセレクト電極であ
る）、このチップセレクト電極４ｅを所定のチップセレ
クトリード（図１３に示す例では、リード６ｂがチップ
セレクトリードである）に接続する必要がある。
【０００８】しかるに、実装基板のレイアウトの関係等
により、チップセレクト電極４ｅとチップセレクトリー
ド６ｂとを対向配置することができない場合が生じる。
図１３に示す例においても、チップセレクト電極４ｅと
チップセレクトリード６ｂは離間した状態にある。この
ような場合、上記のようにチップセレクトリード６ｂに
引き回しリード部８を設けることにより、チップセレク
ト電極４ｅとチップセレクトリード６ｂとを接続するこ
とが可能となり、半導体装置ユニットを構成する個々の
半導体装置１を選択的に作動させることが可能となる。
により、チップセレクト電極４ｅとチップセレクトリー
ド６ｂとを対向配置することができない場合が生じる。
図１３に示す例においても、チップセレクト電極４ｅと
チップセレクトリード６ｂは離間した状態にある。この
ような場合、上記のようにチップセレクトリード６ｂに
引き回しリード部８を設けることにより、チップセレク
ト電極４ｅとチップセレクトリード６ｂとを接続するこ
とが可能となり、半導体装置ユニットを構成する個々の
半導体装置１を選択的に作動させることが可能となる。
【０００９】
【発明が解決しようとする課題】上記したように、引き
回しリード部８を設けることにより半導体装置１内の配
線の自由度を向上させることができ、また半導体装置１
を積層して半導体装置ユニットを構成した場合には個々
の半導体装置１を選択的に作動させることが可能とな
る。しかるに、引き回しリード部８を長く引き回した場
合には、従来の半導体装置においてはこの引き回しリー
ド部８をサポートする部材が設けられていなかったため
その機械的強度は弱く、よって封止樹脂７を形成する樹
脂モールド工程において、流入する樹脂により引き回し
リード部８が折り曲がってしまう。
回しリード部８を設けることにより半導体装置１内の配
線の自由度を向上させることができ、また半導体装置１
を積層して半導体装置ユニットを構成した場合には個々
の半導体装置１を選択的に作動させることが可能とな
る。しかるに、引き回しリード部８を長く引き回した場
合には、従来の半導体装置においてはこの引き回しリー
ド部８をサポートする部材が設けられていなかったため
その機械的強度は弱く、よって封止樹脂７を形成する樹
脂モールド工程において、流入する樹脂により引き回し
リード部８が折り曲がってしまう。
【００１０】このように、引き回しリード部８が折り曲
がると、引き回しリード部８が他のリード６ｃ〜６ｅに
接触して短絡してしまったり、配設されるワイヤ５を折
り曲がった引き回しリード部８で切断してしまう事故が
発生し、半導体装置１の信頼性が低下してしまうという
問題点があった。
がると、引き回しリード部８が他のリード６ｃ〜６ｅに
接触して短絡してしまったり、配設されるワイヤ５を折
り曲がった引き回しリード部８で切断してしまう事故が
発生し、半導体装置１の信頼性が低下してしまうという
問題点があった。
【００１１】本発明は上記の点に鑑みてなされたもので
あり、引き回しリード部の変形発生を防止しうる半導体
装置及び半導体装置ユニット及び半導体装置用リードフ
レームを提供することを目的とする。
あり、引き回しリード部の変形発生を防止しうる半導体
装置及び半導体装置ユニット及び半導体装置用リードフ
レームを提供することを目的とする。
【００１２】
【課題を解決するための手段】上記の課題は、下記の手
段を講じることにより解決することができる。請求項１
記載の発明では、複数の電極パッドを有する半導体チッ
プと、前記電極パッドとワイヤを用いて電気的に接続さ
れるインナーリード部と、外部接続端子として機能する
アウターリード部とを具備する複数のリードと、前記半
導体チップ及びリードの一部を封止する封止樹脂とを具
備してなる半導体装置において、所定リードに、前記イ
ンナーリード部を前記半導体チップの側縁に沿って延出
するよう形成することにより、前記封止樹脂内で配線の
引き回しを行う引き回しリード部を形成すると共に、前
記引き回しリード部を支持するサポートリード部を形成
したことを特徴とするものである。
段を講じることにより解決することができる。請求項１
記載の発明では、複数の電極パッドを有する半導体チッ
プと、前記電極パッドとワイヤを用いて電気的に接続さ
れるインナーリード部と、外部接続端子として機能する
アウターリード部とを具備する複数のリードと、前記半
導体チップ及びリードの一部を封止する封止樹脂とを具
備してなる半導体装置において、所定リードに、前記イ
ンナーリード部を前記半導体チップの側縁に沿って延出
するよう形成することにより、前記封止樹脂内で配線の
引き回しを行う引き回しリード部を形成すると共に、前
記引き回しリード部を支持するサポートリード部を形成
したことを特徴とするものである。
【００１３】また、請求項２記載の発明では、前記請求
項１記載の半導体装置において、前記引き回しリード部
を、前記封止樹脂内の前記半導体チップの外周位置に配
設したことを特徴とするものである。
項１記載の半導体装置において、前記引き回しリード部
を、前記封止樹脂内の前記半導体チップの外周位置に配
設したことを特徴とするものである。
【００１４】また、請求項３記載の発明では、前記請求
項１記載の半導体装置において、前記引き回しリード部
を、前記封止樹脂内の前記半導体チップの上部位置に配
設したことを特徴とするものである。
項１記載の半導体装置において、前記引き回しリード部
を、前記封止樹脂内の前記半導体チップの上部位置に配
設したことを特徴とするものである。
【００１５】また、請求項４記載の発明では、前記請求
項１乃至３のいずれかに記載の半導体装置において、前
記引き回しリード部をバスバーとして用いたことを特徴
とするものである。また、請求項５記載の発明に係る半
導体装置ユニットでは、前記請求項１乃至４記載のいず
れかに記載の半導体装置を複数個上下方向に積層した構
造を有し、積層状態において、上部に位置する前記半導
体装置のアウターリード部と、下部に位置する前記半導
体装置のアウターリード部とを電気的に接続した構成と
したことを特徴とするものである。
項１乃至３のいずれかに記載の半導体装置において、前
記引き回しリード部をバスバーとして用いたことを特徴
とするものである。また、請求項５記載の発明に係る半
導体装置ユニットでは、前記請求項１乃至４記載のいず
れかに記載の半導体装置を複数個上下方向に積層した構
造を有し、積層状態において、上部に位置する前記半導
体装置のアウターリード部と、下部に位置する前記半導
体装置のアウターリード部とを電気的に接続した構成と
したことを特徴とするものである。
【００１６】また、請求項６記載の発明では、半導体チ
ップに形成された電極パッドと電気的に接続されるイン
ナーリード部と、外部接続端子となるアウターリード部
とを具備する複数のリードと、隣接する前記リード間に
配設され、前記リード間のピッチを所定のリードピッチ
となるよう位置決めするタイバーとを具備する半導体装
置用リードフレームにおいて、所定の前記リードに配線
の引き回しを行う引き回しリード部を形成すると共に、
前記引き回しリード部と前記タイバーとの間に前記引き
回しリード部を支持するサポートリード部を形成したこ
とを特徴とするものである。
ップに形成された電極パッドと電気的に接続されるイン
ナーリード部と、外部接続端子となるアウターリード部
とを具備する複数のリードと、隣接する前記リード間に
配設され、前記リード間のピッチを所定のリードピッチ
となるよう位置決めするタイバーとを具備する半導体装
置用リードフレームにおいて、所定の前記リードに配線
の引き回しを行う引き回しリード部を形成すると共に、
前記引き回しリード部と前記タイバーとの間に前記引き
回しリード部を支持するサポートリード部を形成したこ
とを特徴とするものである。
【００１７】更に、請求項７記載の発明では、半導体チ
ップに形成された電極パッドと電気的に接続されるイン
ナーリード部と、外部接続端子となるアウターリード部
とを具備する複数のリードと、隣接する前記リード間に
配設され、前記リード間のピッチを所定のリードピッチ
となるよう位置決めするタイバーと前記リード及びタイ
バーを保持するクレドールとを具備する半導体装置用リ
ードフレームにおいて、所定の前記リードに配線の引き
回しを行う引き回しリード部を形成すると共に、前記引
き回しリード部と前記クレドールとの間に前記引き回し
リード部を支持するサポートリード部を形成したことを
特徴とするものである。
ップに形成された電極パッドと電気的に接続されるイン
ナーリード部と、外部接続端子となるアウターリード部
とを具備する複数のリードと、隣接する前記リード間に
配設され、前記リード間のピッチを所定のリードピッチ
となるよう位置決めするタイバーと前記リード及びタイ
バーを保持するクレドールとを具備する半導体装置用リ
ードフレームにおいて、所定の前記リードに配線の引き
回しを行う引き回しリード部を形成すると共に、前記引
き回しリード部と前記クレドールとの間に前記引き回し
リード部を支持するサポートリード部を形成したことを
特徴とするものである。
【００１８】上記した手段を講じることにより、下記す
るような作用が生じる。請求項１記載の発明によれば、
封止樹脂内で配線の引き回しを行う引き回しリード部を
形成することにより、半導体装置内における配線の自由
度を向上させることができる。また、引き回しリード部
を支持するサポートリード部を形成したことにより、引
き回しリード部の機械的強度を向上させることができ、
樹脂モールド工程等において引き回しリード部が変形す
ることを防止できる。
るような作用が生じる。請求項１記載の発明によれば、
封止樹脂内で配線の引き回しを行う引き回しリード部を
形成することにより、半導体装置内における配線の自由
度を向上させることができる。また、引き回しリード部
を支持するサポートリード部を形成したことにより、引
き回しリード部の機械的強度を向上させることができ、
樹脂モールド工程等において引き回しリード部が変形す
ることを防止できる。
【００１９】また、請求項２記載の発明によれば、引き
回しリード部を封止樹脂内の半導体チップの外周位置に
配設したことにより、半導体装置の小型化を図ることが
できる。即ち、半導体チップの外周位置は半導体チップ
とリードとを接続するワイヤが配設される位置であり、
よって引き回しリード部を上記外周位置に配設すること
により、ワイヤの下部に引き回しリード部を位置させる
ことができる。よって、ワイヤ配設位置を利用して引き
回しリード部を配設することにより、半導体装置の小型
化を図ることができる。
回しリード部を封止樹脂内の半導体チップの外周位置に
配設したことにより、半導体装置の小型化を図ることが
できる。即ち、半導体チップの外周位置は半導体チップ
とリードとを接続するワイヤが配設される位置であり、
よって引き回しリード部を上記外周位置に配設すること
により、ワイヤの下部に引き回しリード部を位置させる
ことができる。よって、ワイヤ配設位置を利用して引き
回しリード部を配設することにより、半導体装置の小型
化を図ることができる。
【００２０】また、請求項３記載の発明によれば、引き
回しリード部を半導体チップの上部位置に配設したこと
により、半導体装置をいわゆるリード・オン・チップ
（ＬＯＣ）構造とすることができる。よって、引き回し
リード部と半導体チップとは重なった構造となり、引き
回しリード部の配設スペースを半導体チップ外周に設け
る必要はなくなり、これにより半導体装置の小型化を図
ることができる。
回しリード部を半導体チップの上部位置に配設したこと
により、半導体装置をいわゆるリード・オン・チップ
（ＬＯＣ）構造とすることができる。よって、引き回し
リード部と半導体チップとは重なった構造となり、引き
回しリード部の配設スペースを半導体チップ外周に設け
る必要はなくなり、これにより半導体装置の小型化を図
ることができる。
【００２１】また、請求項４記載の発明によれば、引き
回しリード部をバスバーとして用いたことにより電源線
及びグランド線等の共通配線を自由度を持って配設で
き、よって半導体装置の電極パッド及びリードの設計を
容易に行うことができる。また、請求項５記載の発明に
よれば、請求項１乃至４記載のいずれかに記載の半導体
装置を複数個上下方向に積層し、上下に夫々位置する半
導体装置のアウターリード部同士を電気的に接続したこ
とにより、半導体装置の実装効率を向上させることがで
きる。また、請求項１乃至４記載のいずれかに記載の半
導体装置は、引き回しリード部を具備しており配線の自
由度が高いため、各半導体装置を個々作動させるための
チップセレクトリードの配設位置に任意に設定すること
ができる。
回しリード部をバスバーとして用いたことにより電源線
及びグランド線等の共通配線を自由度を持って配設で
き、よって半導体装置の電極パッド及びリードの設計を
容易に行うことができる。また、請求項５記載の発明に
よれば、請求項１乃至４記載のいずれかに記載の半導体
装置を複数個上下方向に積層し、上下に夫々位置する半
導体装置のアウターリード部同士を電気的に接続したこ
とにより、半導体装置の実装効率を向上させることがで
きる。また、請求項１乃至４記載のいずれかに記載の半
導体装置は、引き回しリード部を具備しており配線の自
由度が高いため、各半導体装置を個々作動させるための
チップセレクトリードの配設位置に任意に設定すること
ができる。
【００２２】また、請求項６及び７記載の発明によれ
ば、引き回しリード部を支持するサポートリード部を形
成したことにより、引き回しリード部の機械的強度を向
上させることができ、樹脂モールド工程等において引き
回しリード部が変形することを防止できる。また、サポ
ートリード部の一端を引き回しリード部に接続すると共
に、他端をリードフレームに一般に形成されるタイバー
またはクレドールに接続した構成とするとにより、リー
ドフレームにサポートリード部を容易に形成することが
できる。
ば、引き回しリード部を支持するサポートリード部を形
成したことにより、引き回しリード部の機械的強度を向
上させることができ、樹脂モールド工程等において引き
回しリード部が変形することを防止できる。また、サポ
ートリード部の一端を引き回しリード部に接続すると共
に、他端をリードフレームに一般に形成されるタイバー
またはクレドールに接続した構成とするとにより、リー
ドフレームにサポートリード部を容易に形成することが
できる。
【００２３】
【発明の実施の形態】次に本発明の実施の形態について
図面と共に説明する。図１乃至図３は本発明の第１実施
例である半導体装置１０及びリードフレーム３０を説明
するための図であり、図４乃至図６は本発明の第２実施
例である半導体装置４０及びリードフレーム５０を示し
ており、更に図７は半導体装置１０の上部に半導体装置
４０を積層した半導体装置ユニット６０を示している。
図面と共に説明する。図１乃至図３は本発明の第１実施
例である半導体装置１０及びリードフレーム３０を説明
するための図であり、図４乃至図６は本発明の第２実施
例である半導体装置４０及びリードフレーム５０を示し
ており、更に図７は半導体装置１０の上部に半導体装置
４０を積層した半導体装置ユニット６０を示している。
【００２４】先ず、図１乃至図３を用いて本発明の第１
実施例である半導体装置１０及びリードフレーム３０に
ついて説明する。図１は半導体装置１０の横断面図であ
り、図２は半導体装置の縦断面図（図１におけるＡ−Ａ
線に沿う断面図）であり、また図３は半導体装置１０に
用いるリードフレーム３０を示している。
実施例である半導体装置１０及びリードフレーム３０に
ついて説明する。図１は半導体装置１０の横断面図であ
り、図２は半導体装置の縦断面図（図１におけるＡ−Ａ
線に沿う断面図）であり、また図３は半導体装置１０に
用いるリードフレーム３０を示している。
【００２５】半導体装置１０は、図１及び図２に示され
るように、大略すると半導体チップ１１，リード１２-1
〜１２-10 ，封止樹脂１３（梨地で示す）等により構成
されている。半導体チップ１１は、ステージ１４にダイ
ボンド材１５により接合されており、また半導体チップ
１１の上面には複数の電極パッド１６-1〜１６-10 が設
けられている。
るように、大略すると半導体チップ１１，リード１２-1
〜１２-10 ，封止樹脂１３（梨地で示す）等により構成
されている。半導体チップ１１は、ステージ１４にダイ
ボンド材１５により接合されており、また半導体チップ
１１の上面には複数の電極パッド１６-1〜１６-10 が設
けられている。
【００２６】この半導体チップ１１は、例えばメモリ用
の半導体チップであり、上記の複数の電極パッド１６-1
〜１６-10 の内、チップセレクト電極（本実施例では、
電極パッド１６-5がチップセレクト電極となる) にチッ
プセレクト信号が供給されることにより作動する構成と
なっている。また、他の電極パッド１６-1〜１６-4，１
６-6〜１６-10 は信号用，電源用，或いは接地用の電極
パッドとされている。
の半導体チップであり、上記の複数の電極パッド１６-1
〜１６-10 の内、チップセレクト電極（本実施例では、
電極パッド１６-5がチップセレクト電極となる) にチッ
プセレクト信号が供給されることにより作動する構成と
なっている。また、他の電極パッド１６-1〜１６-4，１
６-6〜１６-10 は信号用，電源用，或いは接地用の電極
パッドとされている。
【００２７】リード１２-1〜１２-10 は例えば４２アロ
イ等の鉄合金或いは銅合金により形成されており、夫々
外部接続端子として機能するアウターリード部１２ａ-1
〜１２ａ-10 と、電極パッド１６-1〜１６-10 とワイヤ
１７により電気的に接続されるインナーリード部１２ｂ
-1〜１２ｂ-10 とを有した構成とされている。この複数
のリード１２-1〜１２-10 の内、リード１２-2は上記の
チップセレクト信号が供給されるチップセレクトリード
とされている。また、他のリード１２-1，１２-3〜１２
-10 は信号用，電源用，或いは接地用のリードとされて
いる。
イ等の鉄合金或いは銅合金により形成されており、夫々
外部接続端子として機能するアウターリード部１２ａ-1
〜１２ａ-10 と、電極パッド１６-1〜１６-10 とワイヤ
１７により電気的に接続されるインナーリード部１２ｂ
-1〜１２ｂ-10 とを有した構成とされている。この複数
のリード１２-1〜１２-10 の内、リード１２-2は上記の
チップセレクト信号が供給されるチップセレクトリード
とされている。また、他のリード１２-1，１２-3〜１２
-10 は信号用，電源用，或いは接地用のリードとされて
いる。
【００２８】封止樹脂１３は例えばエポキシ系の樹脂で
あり、前記した半導体チップ１１，ワイヤ１７，及びリ
ード１２-1〜１２-10 の一部を内部に封止した構成とさ
れている。このように半導体チップ１１等を封止樹脂１
３内に封止することにより、半導体チップ１１等は外部
に対して保護された構成となる。
あり、前記した半導体チップ１１，ワイヤ１７，及びリ
ード１２-1〜１２-10 の一部を内部に封止した構成とさ
れている。このように半導体チップ１１等を封止樹脂１
３内に封止することにより、半導体チップ１１等は外部
に対して保護された構成となる。
【００２９】ここで、上記したチップセレクトリード１
２-2に注目し、以下詳述する。図１に示されるように、
チップセレクトリード１２-2は、インナーリード部１２
ｂ-2を半導体チップ１１の側縁１１ａに沿って略平行と
なるよう延出形成することにより、引き回しリード部１
８を形成した構成とされている。また、引き回しリード
部１８の先端部１８ａはワイヤ１７によりチップセレク
ト電極１６-5と電気的に接続されている。また、引き回
しリード部１８の先端部１８ａは幅広の形状とされてお
り、ワイヤ１７の接続を容易に行いうる形状とされてい
る。
２-2に注目し、以下詳述する。図１に示されるように、
チップセレクトリード１２-2は、インナーリード部１２
ｂ-2を半導体チップ１１の側縁１１ａに沿って略平行と
なるよう延出形成することにより、引き回しリード部１
８を形成した構成とされている。また、引き回しリード
部１８の先端部１８ａはワイヤ１７によりチップセレク
ト電極１６-5と電気的に接続されている。また、引き回
しリード部１８の先端部１８ａは幅広の形状とされてお
り、ワイヤ１７の接続を容易に行いうる形状とされてい
る。
【００３０】上記のように、半導体チップ１１の側縁１
１ａに略平行に沿った構成で引き回しリード部１８を形
成することにより、封止樹脂１３内で配線の引き回しを
任意に行うことができる。即ち、引き回しリード部１８
が存在しない場合には、リード１２-2は必然的にこれと
対向する電極パッド１６-2のみにしか接続することはで
きない。しかるに、引き回しリード部１８を形成するこ
とにより、チップセレクトリード１２-2をこれと離間し
た位置（対向しない位置）にあるチップセレクト電極１
６-5と接続させることが可能となる。また、引き回しリ
ード部１８の延出長さは任意に設定することができる。
１ａに略平行に沿った構成で引き回しリード部１８を形
成することにより、封止樹脂１３内で配線の引き回しを
任意に行うことができる。即ち、引き回しリード部１８
が存在しない場合には、リード１２-2は必然的にこれと
対向する電極パッド１６-2のみにしか接続することはで
きない。しかるに、引き回しリード部１８を形成するこ
とにより、チップセレクトリード１２-2をこれと離間し
た位置（対向しない位置）にあるチップセレクト電極１
６-5と接続させることが可能となる。また、引き回しリ
ード部１８の延出長さは任意に設定することができる。
【００３１】このため、引き回しリード部１８を設ける
ことにより封止樹脂１３内における配線の引き回しの自
由度を向上させることができ、チップセレクトリード１
２-2とチップセレクト電極１６-5とが離間した位置にあ
っても、引き回しリード部１８を設けることにより両者
１２-2，１６-5を接続することが可能となる。
ことにより封止樹脂１３内における配線の引き回しの自
由度を向上させることができ、チップセレクトリード１
２-2とチップセレクト電極１６-5とが離間した位置にあ
っても、引き回しリード部１８を設けることにより両者
１２-2，１６-5を接続することが可能となる。
【００３２】また本実施例においては、引き回しリード
部１８は半導体チップ１１が外周位置、詳しくは半導体
チップ１１と他のリード１２-1，１２-3〜１２-5のチッ
プ側先端部との間位置に延在する構成とされている。こ
の半導体チップ１１の外周位置は、半導体チップ１１と
リード１２-1，１２-3〜１２-5とを接続するワイヤ１７
が配設される位置である。よって、引き回しリード部１
８を上記外周位置に配設することにより、ワイヤ１７の
下部に引き回しリード部１８を位置させることができ
る。このように、ワイヤ配設位置を利用して引き回しリ
ード部１８を配設することにより、半導体装置１０の小
型化を図ることができる。
部１８は半導体チップ１１が外周位置、詳しくは半導体
チップ１１と他のリード１２-1，１２-3〜１２-5のチッ
プ側先端部との間位置に延在する構成とされている。こ
の半導体チップ１１の外周位置は、半導体チップ１１と
リード１２-1，１２-3〜１２-5とを接続するワイヤ１７
が配設される位置である。よって、引き回しリード部１
８を上記外周位置に配設することにより、ワイヤ１７の
下部に引き回しリード部１８を位置させることができ
る。このように、ワイヤ配設位置を利用して引き回しリ
ード部１８を配設することにより、半導体装置１０の小
型化を図ることができる。
【００３３】ところで、チップセレクトリード１２-2と
チップセレクト電極１６-5とが大きく離間している場
合、引き回しリード部１８の延出長さは長くなる。ま
た、上記した半導体チップ１１の外周位置（即ち、半導
体チップ１１の外周縁とリード１２-1，１２-3〜１２-5
との間位置）は、ワイヤ１７を配設する点、及び半導体
装置１０の小型化を図る点からあまり広い寸法を取るこ
とができない。従って、引き回しリード部１８の幅寸法
も大きくすることはできない。
チップセレクト電極１６-5とが大きく離間している場
合、引き回しリード部１８の延出長さは長くなる。ま
た、上記した半導体チップ１１の外周位置（即ち、半導
体チップ１１の外周縁とリード１２-1，１２-3〜１２-5
との間位置）は、ワイヤ１７を配設する点、及び半導体
装置１０の小型化を図る点からあまり広い寸法を取るこ
とができない。従って、引き回しリード部１８の幅寸法
も大きくすることはできない。
【００３４】このため、引き回しリード部１８が長くな
ると機械的強度が低下し、封止樹脂１３を形成する樹脂
モールド工程等において引き回しリード部１８が変形す
るおそれがある。引き回しリード部１８が変形した場合
には、引き回しリード部１８とリード１２-1，１２-3〜
１２-5とが接触し短絡してしまうおそれがあることは前
述した通りである。
ると機械的強度が低下し、封止樹脂１３を形成する樹脂
モールド工程等において引き回しリード部１８が変形す
るおそれがある。引き回しリード部１８が変形した場合
には、引き回しリード部１８とリード１２-1，１２-3〜
１２-5とが接触し短絡してしまうおそれがあることは前
述した通りである。
【００３５】そこで本実施例では、サポートリード部１
９を設け、このサポートリード部１９により引き回しリ
ード部１８を支持する構成とした。図３は、樹脂封止工
程における半導体装置１０を示す図である。同図に示す
ように、樹脂封止工程においては、半導体チップ１１は
リードフレーム３０に搭載された状態とされている。
９を設け、このサポートリード部１９により引き回しリ
ード部１８を支持する構成とした。図３は、樹脂封止工
程における半導体装置１０を示す図である。同図に示す
ように、樹脂封止工程においては、半導体チップ１１は
リードフレーム３０に搭載された状態とされている。
【００３６】リードフレーム３０は外枠となるクレドー
ル３１を有しており、上記したリード１２-1〜１２-10
はこのクレドール３１に一体化され保持された構成とな
っている。また、各リード１２-1〜１２-10 の間にはリ
ードピッチを一定に保つと共に封止樹脂１３の不要な流
出を防止するタイバー３２が形成されている。
ル３１を有しており、上記したリード１２-1〜１２-10
はこのクレドール３１に一体化され保持された構成とな
っている。また、各リード１２-1〜１２-10 の間にはリ
ードピッチを一定に保つと共に封止樹脂１３の不要な流
出を防止するタイバー３２が形成されている。
【００３７】また、サポートリード部１９は、このタイ
バー３２と引き回しリード部１８との間に形成されてい
る。具体的には、サポートリード部２９の一端は引き回
しリード部２８に一体的に接続されており、また他端は
リードフレームに形成されたタイバー３２に一体的に接
続された構成となっている。
バー３２と引き回しリード部１８との間に形成されてい
る。具体的には、サポートリード部２９の一端は引き回
しリード部２８に一体的に接続されており、また他端は
リードフレームに形成されたタイバー３２に一体的に接
続された構成となっている。
【００３８】このサポートリード部１９の配設位置は、
引き回しリード部１８の機械的強度の弱い先端部１８ａ
の近傍位置に選定されている。また、サポートリード部
１９は、他のリード１２-4，１２-5と接触しないよう、
各リード１２-4，１２-5の略中央位置に延在するよう構
成されている。
引き回しリード部１８の機械的強度の弱い先端部１８ａ
の近傍位置に選定されている。また、サポートリード部
１９は、他のリード１２-4，１２-5と接触しないよう、
各リード１２-4，１２-5の略中央位置に延在するよう構
成されている。
【００３９】このサポートリード部１９を設けることに
より、引き回しリード部１８を長く延出した構成として
も、引き回しリード部１８の機械的強度を向上させるこ
とができ、樹脂モールド工程等において引き回しリード
部１８が変形することを防止できる。また、サポートリ
ード部１９の一端が接続されるタイバー３２は、一般に
リードフレーム３０に形成されるものであり、このタイ
バー３２を利用して引き回しリード部１８を支持する構
成とすることにより、別個にサポートリード部１９を配
設するための構成をリードフレーム３０に形成する必要
はなくなる。従って、リードフレーム３０にサポートリ
ード部１９を容易に形成することができる。
より、引き回しリード部１８を長く延出した構成として
も、引き回しリード部１８の機械的強度を向上させるこ
とができ、樹脂モールド工程等において引き回しリード
部１８が変形することを防止できる。また、サポートリ
ード部１９の一端が接続されるタイバー３２は、一般に
リードフレーム３０に形成されるものであり、このタイ
バー３２を利用して引き回しリード部１８を支持する構
成とすることにより、別個にサポートリード部１９を配
設するための構成をリードフレーム３０に形成する必要
はなくなる。従って、リードフレーム３０にサポートリ
ード部１９を容易に形成することができる。
【００４０】また、周知のように樹脂モールド工程を実
施した後は、クレドール３１及びタイバー３２の除去工
程及びリード１２-1〜１２-10 を成形するリード成形工
程が実施される。この除去工程の際、サポートリード部
１９の封止樹脂１３から外に延出する部分は、クレドー
ル３１及びタイバー３２の除去処理と同時に除去され
る。よって、サポートリード部１９が封止樹脂１３内に
残存しても、これが問題となるようなことはない。また
リード成形工程においては、、本実施例では各リード１
２-1〜１２-10 のアウターリード部１２ａ-1〜１２ａ-1
0 はガルウイング状に成形される。
施した後は、クレドール３１及びタイバー３２の除去工
程及びリード１２-1〜１２-10 を成形するリード成形工
程が実施される。この除去工程の際、サポートリード部
１９の封止樹脂１３から外に延出する部分は、クレドー
ル３１及びタイバー３２の除去処理と同時に除去され
る。よって、サポートリード部１９が封止樹脂１３内に
残存しても、これが問題となるようなことはない。また
リード成形工程においては、、本実施例では各リード１
２-1〜１２-10 のアウターリード部１２ａ-1〜１２ａ-1
0 はガルウイング状に成形される。
【００４１】一方、上記した実施例においては、サポー
トリード部１９をリード１２-4とリード１２-5との略中
央位置に配設したが、リード数が多い場合にはリードピ
ッチが狭く、隣接するリード間にサポートリード部１９
を配設するのが困難な場合がある。また、リードピッチ
が狭い場合には、必然的にサポートリード部１９の幅寸
法も狭くなり、サポートリード部１９自体の強度が低下
して引き回しリード部１８を確実に支持することが困難
となることも想定される。
トリード部１９をリード１２-4とリード１２-5との略中
央位置に配設したが、リード数が多い場合にはリードピ
ッチが狭く、隣接するリード間にサポートリード部１９
を配設するのが困難な場合がある。また、リードピッチ
が狭い場合には、必然的にサポートリード部１９の幅寸
法も狭くなり、サポートリード部１９自体の強度が低下
して引き回しリード部１８を確実に支持することが困難
となることも想定される。
【００４２】よって、このような場合には、図３に破線
て示すようにサポートリード部１９ａを引き回しリード
部１８とクレドール３１との間に配設する構成としもよ
い。この構成によれば、サポートリード部１９ａ０配設
位置及び幅寸法に自由度を持たせることができ、引き回
しリード部１８を確実に保持しうる構成とすることがで
きる。
て示すようにサポートリード部１９ａを引き回しリード
部１８とクレドール３１との間に配設する構成としもよ
い。この構成によれば、サポートリード部１９ａ０配設
位置及び幅寸法に自由度を持たせることができ、引き回
しリード部１８を確実に保持しうる構成とすることがで
きる。
【００４３】尚、上記した実施例ではサポートリード部
１９を１本のみ配設した構成を示したが、サポートリー
ド部の配設数は１本に限定されるものではなく、複数個
形成した構成としてもよい。また、上記した実施例に係
る半導体装置１０では、リード１２-5は何れの電極パッ
ド１６-1〜１６-10 にも接続されない、いわゆる空きリ
ードとされている。
１９を１本のみ配設した構成を示したが、サポートリー
ド部の配設数は１本に限定されるものではなく、複数個
形成した構成としてもよい。また、上記した実施例に係
る半導体装置１０では、リード１２-5は何れの電極パッ
ド１６-1〜１６-10 にも接続されない、いわゆる空きリ
ードとされている。
【００４４】続いて、図４乃至図６を用いて本発明の第
２実施例である半導体装置４０及びリードフレーム５０
について説明する。図４は半導体装置４０の横断面図で
あり、図５は半導体装置の縦断面図（図１におけるＢ−
Ｂ線に沿う断面図）であり、また図６は半導体装置４０
に用いるリードフレーム５０を示している。尚、図４乃
至図６において、図１乃至図３に示した構成と同一構成
については同一符号を附してその説明は省略する。
２実施例である半導体装置４０及びリードフレーム５０
について説明する。図４は半導体装置４０の横断面図で
あり、図５は半導体装置の縦断面図（図１におけるＢ−
Ｂ線に沿う断面図）であり、また図６は半導体装置４０
に用いるリードフレーム５０を示している。尚、図４乃
至図６において、図１乃至図３に示した構成と同一構成
については同一符号を附してその説明は省略する。
【００４５】本実施例に係る半導体装置４０は、チップ
セレクト電極１６-5とリード４１-5とをワイヤ１７によ
り接続し、電気的に接続した構成としている。従って、
本実施例の構成では、リード４１-5がチップセレクトリ
ードとなり、引き回しリード部１８が形成されたリード
４１-2が何れの電極パッド１６-1〜１６-10 にも接続さ
れない空きリードとなる。また、本実施例の場合におい
ても引き回しリード部１８はサポートリード部１９に支
持されており、引き回しリード部１８が変形し他のリー
ド４０-1，４０-3〜４０-5と接触することを防止してい
る。
セレクト電極１６-5とリード４１-5とをワイヤ１７によ
り接続し、電気的に接続した構成としている。従って、
本実施例の構成では、リード４１-5がチップセレクトリ
ードとなり、引き回しリード部１８が形成されたリード
４１-2が何れの電極パッド１６-1〜１６-10 にも接続さ
れない空きリードとなる。また、本実施例の場合におい
ても引き回しリード部１８はサポートリード部１９に支
持されており、引き回しリード部１８が変形し他のリー
ド４０-1，４０-3〜４０-5と接触することを防止してい
る。
【００４６】また、本実施例に係る半導体装置４０にお
いても、引き回しリード部１８の先端部１８ａはリード
４１-5と半導体チップ１１との間に位置しているが、チ
ップセレクト電極１６-5とリード４１-5とは引き回しリ
ード部１８の上部を跨いでワイヤ１７により接続された
構成となるため（図５参照）、引き回しリード部１８が
残存していてもチップセレクト電極１６-5とリード４１
-5との接続に不都合が生じるようなことはない。
いても、引き回しリード部１８の先端部１８ａはリード
４１-5と半導体チップ１１との間に位置しているが、チ
ップセレクト電極１６-5とリード４１-5とは引き回しリ
ード部１８の上部を跨いでワイヤ１７により接続された
構成となるため（図５参照）、引き回しリード部１８が
残存していてもチップセレクト電極１６-5とリード４１
-5との接続に不都合が生じるようなことはない。
【００４７】また、ワイヤボンディング装置においてワ
イヤ１７の長さはある程度は可変できるものであるた
め、第１実施例に係る半導体装置１０のワイヤ配設処理
と、第２実施例に係る半導体装置２０のワイヤ配設処理
は、同一のワイヤボンディング装置により実施すること
ができる。
イヤ１７の長さはある程度は可変できるものであるた
め、第１実施例に係る半導体装置１０のワイヤ配設処理
と、第２実施例に係る半導体装置２０のワイヤ配設処理
は、同一のワイヤボンディング装置により実施すること
ができる。
【００４８】また、図６に示されるように、本実施例に
係る半導体装置４０に用いるリードフレーム５０は、前
記した第１実施例に係る半導体装置１０に用いるリード
フレーム３０と同一構成とされている。従って、第１実
施例に係る半導体装置１０と第２実施例に係る半導体装
置４０との相違は、ワイヤ１７をチップセレクト電極１
６-5と引き回しリード部１８との間に接続するか、或い
はワイヤ１７をチップセレクト電極１６-5とリード４１
-5との間に接続するかの差である。
係る半導体装置４０に用いるリードフレーム５０は、前
記した第１実施例に係る半導体装置１０に用いるリード
フレーム３０と同一構成とされている。従って、第１実
施例に係る半導体装置１０と第２実施例に係る半導体装
置４０との相違は、ワイヤ１７をチップセレクト電極１
６-5と引き回しリード部１８との間に接続するか、或い
はワイヤ１７をチップセレクト電極１６-5とリード４１
-5との間に接続するかの差である。
【００４９】このため、第１実施例に係る半導体装置１
０と第２実施例に係る半導体装置４０は、ワイヤボンデ
ィング工程におけるワイヤ１７の配設処理を変更するの
みで、他の製造工程を同一化することができる。よっ
て、各半導体装置１０，４０を製造効率よく製造するこ
とができる。尚、前記した第１実施例ではリード１２-1
〜１２-10 をガルウイング状に成形したが、本実施例に
おいてはリード４１-1〜４１-10 を斜め下方に延出する
形状に成形している。
０と第２実施例に係る半導体装置４０は、ワイヤボンデ
ィング工程におけるワイヤ１７の配設処理を変更するの
みで、他の製造工程を同一化することができる。よっ
て、各半導体装置１０，４０を製造効率よく製造するこ
とができる。尚、前記した第１実施例ではリード１２-1
〜１２-10 をガルウイング状に成形したが、本実施例に
おいてはリード４１-1〜４１-10 を斜め下方に延出する
形状に成形している。
【００５０】続いて、図７（Ａ），（Ｂ）を用いて半導
体装置ユニット６０について説明する。図７（Ａ）は半
導体装置ユニット６０の側面図であり、また図７（Ｂ）
は半導体装置ユニット６０の正面図である。半導体装置
ユニット６０は、上記した第１実施例に係る半導体装置
１０の上部に第２実施例に係る半導体装置４０を積層し
た構造とされている。また、半導体装置１０と半導体装
置４０は、両者間に配設された接着剤６１により固定さ
れた構成となっている。また、半導体装置１０に配設さ
れたリード１２-1〜１２-10と半導体装置４０に形成さ
れたリード４１-1〜４１-10 は互いに対応する位置に形
成されている。
体装置ユニット６０について説明する。図７（Ａ）は半
導体装置ユニット６０の側面図であり、また図７（Ｂ）
は半導体装置ユニット６０の正面図である。半導体装置
ユニット６０は、上記した第１実施例に係る半導体装置
１０の上部に第２実施例に係る半導体装置４０を積層し
た構造とされている。また、半導体装置１０と半導体装
置４０は、両者間に配設された接着剤６１により固定さ
れた構成となっている。また、半導体装置１０に配設さ
れたリード１２-1〜１２-10と半導体装置４０に形成さ
れたリード４１-1〜４１-10 は互いに対応する位置に形
成されている。
【００５１】また、上部に位置する半導体装置４０に設
けられたリード４１-1〜４１-10 は、斜め下方に延出す
る形状とされることにより、その下端が下部に位置する
半導体装置１０のリード１２-1〜１２-10 の肩部に接続
されるよう構成されている。更に、リード４１-1〜４１
-10 とリード１２-1〜１２-10 との接続位置は半田等に
より接合されており、これにより互いに対応する各リー
ド１２-1〜１２-10 とリード４１-1〜４１-10 とは電気
的に接続された構成となる。尚、下部に位置する半導体
装置１０のリード１２-1〜１２-10 は、図示しない実装
基板に接続される。このため、リード１２-1〜１２-10
はガルウイング状に成形されている。
けられたリード４１-1〜４１-10 は、斜め下方に延出す
る形状とされることにより、その下端が下部に位置する
半導体装置１０のリード１２-1〜１２-10 の肩部に接続
されるよう構成されている。更に、リード４１-1〜４１
-10 とリード１２-1〜１２-10 との接続位置は半田等に
より接合されており、これにより互いに対応する各リー
ド１２-1〜１２-10 とリード４１-1〜４１-10 とは電気
的に接続された構成となる。尚、下部に位置する半導体
装置１０のリード１２-1〜１２-10 は、図示しない実装
基板に接続される。このため、リード１２-1〜１２-10
はガルウイング状に成形されている。
【００５２】ここで、上記構成を有する半導体装置ユニ
ット６０において、各半導体装置１０，４０に設けられ
ているチップセレクトリードリード１２-2, ４１-5及び
空きリード１２-5, ４１-2に注目する。すると、下部に
位置する半導体装置１０のチップセレクトリードリード
１２-2は上部に位置する半導体装置４０の空きりード４
１-2と電気的に接続されており、また下部に位置する半
導体装置１０の空きリード１２-5は上部に位置する半導
体装置４０のチップセレクトリードリード４１-5と電気
的に接続されている。
ット６０において、各半導体装置１０，４０に設けられ
ているチップセレクトリードリード１２-2, ４１-5及び
空きリード１２-5, ４１-2に注目する。すると、下部に
位置する半導体装置１０のチップセレクトリードリード
１２-2は上部に位置する半導体装置４０の空きりード４
１-2と電気的に接続されており、また下部に位置する半
導体装置１０の空きリード１２-5は上部に位置する半導
体装置４０のチップセレクトリードリード４１-5と電気
的に接続されている。
【００５３】従って、実装基板側から半導体装置１０の
チップセレクトリードリード１２-2にチップセレクト信
号が供給されると、このチップセレクト信号は半導体装
置１０のみに供給され、上部に位置する半導体装置４０
の半導体チップ１１にはチップセレクト信号は供給され
ない。同様に、実装基板側から半導体装置１０の空きリ
ード１２-5にチップセレクト信号が供給されると、この
チップセレクト信号は半導体装置４０のみに供給され、
下部に位置する半導体装置１０の半導体チップ１１には
供給されない。
チップセレクトリードリード１２-2にチップセレクト信
号が供給されると、このチップセレクト信号は半導体装
置１０のみに供給され、上部に位置する半導体装置４０
の半導体チップ１１にはチップセレクト信号は供給され
ない。同様に、実装基板側から半導体装置１０の空きリ
ード１２-5にチップセレクト信号が供給されると、この
チップセレクト信号は半導体装置４０のみに供給され、
下部に位置する半導体装置１０の半導体チップ１１には
供給されない。
【００５４】よって、本実施例に掛かる半導体装置ユニ
ット６０は、チップセレクト信号を選択的に半導体装置
１０或いは半導体装置４０に供給することが可能とな
り、従って各半導体装置１０，４０を選択的に作動させ
ることができる。このように、チップセレクト信号が供
給されるチップセレクトリードリード１２-2, ４１-5及
び空きリード１２-5, ４１-2が上下に列設するよう構成
できるのも、各半導体装置１０，４０に引き回りリード
１８を設け配線の自由度を向上させたことに起因するも
のである。
ット６０は、チップセレクト信号を選択的に半導体装置
１０或いは半導体装置４０に供給することが可能とな
り、従って各半導体装置１０，４０を選択的に作動させ
ることができる。このように、チップセレクト信号が供
給されるチップセレクトリードリード１２-2, ４１-5及
び空きリード１２-5, ４１-2が上下に列設するよう構成
できるのも、各半導体装置１０，４０に引き回りリード
１８を設け配線の自由度を向上させたことに起因するも
のである。
【００５５】上記のように、２個の半導体装置１０，４
０を上下方向に積層して半導体装置ユニット６０を構成
することにより、実装基板を平面的に見た場合、１個の
半導体装置の配設スペースに２個の半導体装置１０，４
０を配設することができる。このため、半導体装置ユニ
ット６０の実装効率は高く、よって半導体ユニット６０
が実装される実装基板の小型化を図ることができ、延い
ては半導体装置ユニット６０が配設される電子機器の小
型化を図ることができる。
０を上下方向に積層して半導体装置ユニット６０を構成
することにより、実装基板を平面的に見た場合、１個の
半導体装置の配設スペースに２個の半導体装置１０，４
０を配設することができる。このため、半導体装置ユニ
ット６０の実装効率は高く、よって半導体ユニット６０
が実装される実装基板の小型化を図ることができ、延い
ては半導体装置ユニット６０が配設される電子機器の小
型化を図ることができる。
【００５６】尚、半導体装置ユニットにおいて、積層す
る半導体装置の数は２個に限定されるものではなく、必
要に応じて３個以上積層した構成としてもよい。例えば
図１２では、４個の半導体装置１０Ａ〜１０Ｄを積層し
た構成の半導体装置ユニット６０Ａを示している。
る半導体装置の数は２個に限定されるものではなく、必
要に応じて３個以上積層した構成としてもよい。例えば
図１２では、４個の半導体装置１０Ａ〜１０Ｄを積層し
た構成の半導体装置ユニット６０Ａを示している。
【００５７】図８及び図９は、図１乃至図６に示した半
導体装置１０，４０の変形例である半導体装置７０を示
している。図８は樹脂モールド工程における半導体装置
７０（半導体チップ１１がリードフレーム７１に搭載さ
れた状態）を示しており、図９は図８におけるＣ−Ｃ線
に沿う断面を示している。尚、図８及び図９において、
図１乃至図３に示した第１実施例に係る構成と同一構成
については同一符号を附してその説明を省略する。
導体装置１０，４０の変形例である半導体装置７０を示
している。図８は樹脂モールド工程における半導体装置
７０（半導体チップ１１がリードフレーム７１に搭載さ
れた状態）を示しており、図９は図８におけるＣ−Ｃ線
に沿う断面を示している。尚、図８及び図９において、
図１乃至図３に示した第１実施例に係る構成と同一構成
については同一符号を附してその説明を省略する。
【００５８】前記した第１及び第２実施例に係る半導体
装置１０，４０は、引き回しリード部１８を半導体チッ
プ１１の外周位置、即ち半導体チップ１１と他のリード
１２-1，１２-3〜１２-5、４１-1，４１-3〜４１-5のチ
ップ側先端部との間位置に延在する構成とされている。
しかるに、この位置は狭く引き回しリード部１８の形成
が困難であり、また引き回しリード部１８の幅が細くな
りインピーダンスが高くなる問題点がある。
装置１０，４０は、引き回しリード部１８を半導体チッ
プ１１の外周位置、即ち半導体チップ１１と他のリード
１２-1，１２-3〜１２-5、４１-1，４１-3〜４１-5のチ
ップ側先端部との間位置に延在する構成とされている。
しかるに、この位置は狭く引き回しリード部１８の形成
が困難であり、また引き回しリード部１８の幅が細くな
りインピーダンスが高くなる問題点がある。
【００５９】そこで本変形例では、引き回しリード部７
２を半導体チップ１１の上部の封止樹脂１３内で引き回
す構成としたことを特徴とするものである。このよう
に、引き回しリード部７２を半導体チップ１１の上部位
置に配設し引き回すことにより、半導体装置７０はいわ
ゆるリード・オン・チップ（ＬＯＣ）構造となる。
２を半導体チップ１１の上部の封止樹脂１３内で引き回
す構成としたことを特徴とするものである。このよう
に、引き回しリード部７２を半導体チップ１１の上部位
置に配設し引き回すことにより、半導体装置７０はいわ
ゆるリード・オン・チップ（ＬＯＣ）構造となる。
【００６０】よって、引き回しリード部７２と半導体チ
ップ１１とは重なった構造となり、引き回しリード部７
２の配設スペースを半導体チップ外周に設ける必要はな
くなる。これにより、半導体装置７０の小型化を図るこ
とができると共に、引き回しリード部７２の幅寸法を広
くすることが可能となりインピーダンスの低減を図るこ
とができる。
ップ１１とは重なった構造となり、引き回しリード部７
２の配設スペースを半導体チップ外周に設ける必要はな
くなる。これにより、半導体装置７０の小型化を図るこ
とができると共に、引き回しリード部７２の幅寸法を広
くすることが可能となりインピーダンスの低減を図るこ
とができる。
【００６１】尚、図８及び図９に示す実施例では、他の
リード１２-1，１２-3〜１２-5は半導体チップ１１の外
周に位置する構成としたが、この他のリード１２-1，１
２-3〜１２-5も半導体チップ１１の上部に位置する構成
としてもよい。この構成とすることにより、更に半導体
装置７０の小型化を図ることができる。
リード１２-1，１２-3〜１２-5は半導体チップ１１の外
周に位置する構成としたが、この他のリード１２-1，１
２-3〜１２-5も半導体チップ１１の上部に位置する構成
としてもよい。この構成とすることにより、更に半導体
装置７０の小型化を図ることができる。
【００６２】続いて、図１０及び図１１を用いて本発明
の第３実施例である半導体装置８０について説明する。
尚、図１０及び図１１において、前記した図１乃至図９
の構成と対応する構成については同一符号を附してその
説明を省略する。本実施例に係る半導体装置８０は、半
導体チップ８１として中央部に電極パッド８３-1〜８３
-12 が２列に列設された構成のものを使用している。ま
た、リード８３-1〜８３-12 は、そのインナーリード部
８３ｂ-1〜８３ｂ-12 が半導体チップ８１の上部まで延
出しており、よって半導体装置８０はＬＯＣ構造とされ
ている。上記の電極パッド８３-1〜８３-12 は、対向す
る各リード８３-1〜８３-12 のインナーリード部８３ｂ
-1〜８３ｂ-12 にワイヤ１７により電気的に接続されて
いる。
の第３実施例である半導体装置８０について説明する。
尚、図１０及び図１１において、前記した図１乃至図９
の構成と対応する構成については同一符号を附してその
説明を省略する。本実施例に係る半導体装置８０は、半
導体チップ８１として中央部に電極パッド８３-1〜８３
-12 が２列に列設された構成のものを使用している。ま
た、リード８３-1〜８３-12 は、そのインナーリード部
８３ｂ-1〜８３ｂ-12 が半導体チップ８１の上部まで延
出しており、よって半導体装置８０はＬＯＣ構造とされ
ている。上記の電極パッド８３-1〜８３-12 は、対向す
る各リード８３-1〜８３-12 のインナーリード部８３ｂ
-1〜８３ｂ-12 にワイヤ１７により電気的に接続されて
いる。
【００６３】また、複数配設されたリード８３-1〜８３
-12 の内、リード８３-1とリード８３-6とは図中上下方
向に延在するバスバー８４により接続されており、同様
にリード８３-7とリード８３-12 とはバスバー８５によ
り接続されている。このリード８３-1，８３-6とバスバ
ー８４、またリード８３-7，８３-12 とバスバー８５
は、夫々各図に示されるように一体化された構成とされ
ている。
-12 の内、リード８３-1とリード８３-6とは図中上下方
向に延在するバスバー８４により接続されており、同様
にリード８３-7とリード８３-12 とはバスバー８５によ
り接続されている。このリード８３-1，８３-6とバスバ
ー８４、またリード８３-7，８３-12 とバスバー８５
は、夫々各図に示されるように一体化された構成とされ
ている。
【００６４】また、半導体チップ８１に複数形成されて
いる電極パッド８３-1〜８３-12 の内、電極パッド８３
-1，８３-6は例えば電源電極であり、また電極パッド８
３-7，８３-12 はグランド電極である。そして、電極パ
ッド８３-1，８３-6は共にバスバー８４にワイヤ接続さ
れており、同様に電極パッド８３-7，８３-12 はバスバ
ー８５にワイヤ接続されている。
いる電極パッド８３-1〜８３-12 の内、電極パッド８３
-1，８３-6は例えば電源電極であり、また電極パッド８
３-7，８３-12 はグランド電極である。そして、電極パ
ッド８３-1，８３-6は共にバスバー８４にワイヤ接続さ
れており、同様に電極パッド８３-7，８３-12 はバスバ
ー８５にワイヤ接続されている。
【００６５】このように、バスバー８４，８５を電極パ
ッド８３-1〜８３-12 の列設方向に略平行に配置し、同
種の電極パッドをバスバー８４，８５に接続する構成と
することにより、リード８３-1〜８３-12 のレイアウト
に自由度を持たせることができる。また、同種の電極パ
ッド数が多い場合には、リード数を少なくすることが可
能となり、半導体装置８０の小型化を図ることもでき
る。
ッド８３-1〜８３-12 の列設方向に略平行に配置し、同
種の電極パッドをバスバー８４，８５に接続する構成と
することにより、リード８３-1〜８３-12 のレイアウト
に自由度を持たせることができる。また、同種の電極パ
ッド数が多い場合には、リード数を少なくすることが可
能となり、半導体装置８０の小型化を図ることもでき
る。
【００６６】しかるに、上記したバスバー８４，８５の
特性上、バスバー８４，８５は必然的に長く配設する必
要が生じる。よって、前記した第１及び第２実施例に配
設された引き回しリード部１８と同様に、バスバー８
４，８５が変形し他のリード８３-2〜８３-5，８３-8〜
８３-11 と接触するおそれがある。
特性上、バスバー８４，８５は必然的に長く配設する必
要が生じる。よって、前記した第１及び第２実施例に配
設された引き回しリード部１８と同様に、バスバー８
４，８５が変形し他のリード８３-2〜８３-5，８３-8〜
８３-11 と接触するおそれがある。
【００６７】そこで、本実施例に係る半導体装置８０で
は、バスバー８４とタイバー３２を連結するサポートリ
ード部８６、及びバスバー８５とタイバー３２を連結す
るサポートリード部８７を設けた構成とされている。こ
の構成とすることにより、長く延出されたバスバー８
４，８５であっても、各バスバー８４，８５はサポート
リード部８６，８７に支持されるため機械的強度は向上
し変形の発生を防止することができる。また本実施例に
おいても、各サポートリード部８６，８７はリードフレ
ーム８８に一般に形成されているタイバー３２を利用し
て配設されるため、リードフレーム８８にサポートリー
ド部８６，８７を容易に形成することができる。
は、バスバー８４とタイバー３２を連結するサポートリ
ード部８６、及びバスバー８５とタイバー３２を連結す
るサポートリード部８７を設けた構成とされている。こ
の構成とすることにより、長く延出されたバスバー８
４，８５であっても、各バスバー８４，８５はサポート
リード部８６，８７に支持されるため機械的強度は向上
し変形の発生を防止することができる。また本実施例に
おいても、各サポートリード部８６，８７はリードフレ
ーム８８に一般に形成されているタイバー３２を利用し
て配設されるため、リードフレーム８８にサポートリー
ド部８６，８７を容易に形成することができる。
【００６８】尚、上記した第１及び第２実施例において
は、チップセレクト電極１６-5をチップセレクトリード
１２ａ-2，４１ａ-5と接続するために引き回しリード１
８を使用した例を示したが、他の信号電極を所定のリー
ドに引き出すために引き回しリードを用いる構成として
もよいことは勿論である。
は、チップセレクト電極１６-5をチップセレクトリード
１２ａ-2，４１ａ-5と接続するために引き回しリード１
８を使用した例を示したが、他の信号電極を所定のリー
ドに引き出すために引き回しリードを用いる構成として
もよいことは勿論である。
【００６９】
【発明の効果】上述の如く本発明によれば、下記の効果
を実現することができる。請求項１記載の発明によれ
ば、封止樹脂内で配線の引き回しを行う引き回しリード
部を形成することにより、半導体装置内における配線の
自由度を向上させることができる。また、引き回しリー
ド部を支持するサポートリード部を形成したことによ
り、引き回しリード部の機械的強度を向上させることが
でき、樹脂モールド工程等において引き回しリード部が
変形することを防止できる。
を実現することができる。請求項１記載の発明によれ
ば、封止樹脂内で配線の引き回しを行う引き回しリード
部を形成することにより、半導体装置内における配線の
自由度を向上させることができる。また、引き回しリー
ド部を支持するサポートリード部を形成したことによ
り、引き回しリード部の機械的強度を向上させることが
でき、樹脂モールド工程等において引き回しリード部が
変形することを防止できる。
【００７０】また、請求項２記載の発明によれば、引き
回しリード部を封止樹脂内の半導体チップの外周位置に
配設したことにより、半導体装置の小型化を図ることが
できる。また、請求項３記載の発明によれば、引き回し
リード部と半導体チップとを重なった構造とすることが
でき、引き回しリード部の配設スペースを半導体チップ
外周に設ける必要はなくなり、これにより半導体装置の
小型化を図ることができる。
回しリード部を封止樹脂内の半導体チップの外周位置に
配設したことにより、半導体装置の小型化を図ることが
できる。また、請求項３記載の発明によれば、引き回し
リード部と半導体チップとを重なった構造とすることが
でき、引き回しリード部の配設スペースを半導体チップ
外周に設ける必要はなくなり、これにより半導体装置の
小型化を図ることができる。
【００７１】また、請求項４記載の発明によれば、半導
体装置の電極パッド及びリードの設計を容易に行うこと
ができる。また、請求項５記載の発明によれば、半導体
装置の実装効率を向上させることができると共に、各半
導体装置を個々作動させるためのチップセレクトリード
の配設位置に任意に設定することができる。
体装置の電極パッド及びリードの設計を容易に行うこと
ができる。また、請求項５記載の発明によれば、半導体
装置の実装効率を向上させることができると共に、各半
導体装置を個々作動させるためのチップセレクトリード
の配設位置に任意に設定することができる。
【００７２】また、請求項６及び７記載の発明によれ
ば、引き回しリード部の機械的強度を向上させることが
でき樹脂モールド工程等において引き回しリード部が変
形することを防止できると共に、リードフレームにサポ
ートリード部を容易に形成することができる。
ば、引き回しリード部の機械的強度を向上させることが
でき樹脂モールド工程等において引き回しリード部が変
形することを防止できると共に、リードフレームにサポ
ートリード部を容易に形成することができる。
【図１】本発明の第１実施例である半導体装置の横断面
図である。
図である。
【図２】本発明の第１実施例である半導体装置の縦断面
図（図１におけるＡ−Ａ線に沿う断面図）である。
図（図１におけるＡ−Ａ線に沿う断面図）である。
【図３】本発明の第１実施例である半導体装置に用いる
リードフレームを説明するための図である。
リードフレームを説明するための図である。
【図４】本発明の第２実施例である半導体装置の横断面
図である。
図である。
【図５】本発明の第２実施例である半導体装置の縦断面
図（図４におけるＢ−Ｂ線に沿う断面図）である。
図（図４におけるＢ−Ｂ線に沿う断面図）である。
【図６】本発明の第２実施例である半導体装置に用いる
リードフレームを説明するための図である。
リードフレームを説明するための図である。
【図７】第１実施例に係る半導体装置と、第２実施例に
係る半導体装置を積層した構造の半導体装置ユニットを
示す図である。
係る半導体装置を積層した構造の半導体装置ユニットを
示す図である。
【図８】第１及び第２実施例に係る半導体装置の変形例
である半導体装置を示す横断面図である。
である半導体装置を示す横断面図である。
【図９】第１及び第２実施例に係る半導体装置の変形例
である半導体装置を示す縦断面図（図８におけるＣ−Ｃ
線に沿う断面図）である。
である半導体装置を示す縦断面図（図８におけるＣ−Ｃ
線に沿う断面図）である。
【図１０】本発明の第３実施例である半導体装置の横断
面図である。
面図である。
【図１１】本発明の第３実施例である半導体装置に用い
るリードフレームを説明するための図である。
るリードフレームを説明するための図である。
【図１２】図７に示す半導体装置ユニットの変形例を示
す図である。
す図である。
【図１３】従来の半導体装置の一例を説明するための図
である。
である。
１０，４０，７０，８０ 半導体装置 １１，８１ 半導体チップ １２-1〜１２-10,４１-1〜４１-10,８３-1〜８３-12 リ
ード １２ａ-2，４１ａ-5 チップセレクトリード １２ａ-5，４１ａ-2 空きリード １２ａ-1〜１２ａ-10,４１ａ-1〜４１ａ-10,８３ａ-1〜
８３ａ-12 アウターリード部 １２ｂ-1〜１２ｂ-10,４１ｂ-1〜４１ｂ-10,８３ｂ-1〜
８３ｂ-12 インナーリード部 １３ 封止樹脂 １６-1〜１６-10,８３-1〜８３-12 電極パッド １６-5 チップセレクト電極 １７ ワイヤ １８，７２ 引き回しリード部 １９，１９ａ，８６，８７ サポートリード部 ３０，５０，７１，８８ リードフレーム ３１ クレドール ３２ タイバー ６０，６０Ａ 半導体装置ユニット ８４，８５ バスバー
ード １２ａ-2，４１ａ-5 チップセレクトリード １２ａ-5，４１ａ-2 空きリード １２ａ-1〜１２ａ-10,４１ａ-1〜４１ａ-10,８３ａ-1〜
８３ａ-12 アウターリード部 １２ｂ-1〜１２ｂ-10,４１ｂ-1〜４１ｂ-10,８３ｂ-1〜
８３ｂ-12 インナーリード部 １３ 封止樹脂 １６-1〜１６-10,８３-1〜８３-12 電極パッド １６-5 チップセレクト電極 １７ ワイヤ １８，７２ 引き回しリード部 １９，１９ａ，８６，８７ サポートリード部 ３０，５０，７１，８８ リードフレーム ３１ クレドール ３２ タイバー ６０，６０Ａ 半導体装置ユニット ８４，８５ バスバー
Claims (7)
- 【請求項１】 複数の電極パッドを有する半導体チップ
と、 前記電極パッドとワイヤを用いて電気的に接続されるイ
ンナーリード部と、外部接続端子として機能するアウタ
ーリード部とを具備する複数のリードと、 前記半導体チップ及びリードの一部を封止する封止樹脂
とを具備してなる半導体装置において、 所定リードに、前記インナーリード部を前記半導体チッ
プの側縁に沿って延出するよう形成することにより、前
記封止樹脂内で配線の引き回しを行う引き回しリード部
を形成すると共に、 前記引き回しリード部を支持するサポートリード部を形
成したことを特徴とする半導体装置。 - 【請求項２】 請求項１記載の半導体装置において、 前記引き回しリード部を、前記封止樹脂内の前記半導体
チップの外周位置に配設したことを特徴とする半導体装
置。 - 【請求項３】 請求項１記載の半導体装置において、 前記引き回しリード部を、前記封止樹脂内の前記半導体
チップの上部位置に配設したことを特徴とする半導体装
置。 - 【請求項４】 請求項１乃至３のいずれかに記載の半導
体装置において、 前記引き回しリード部をバスバーとして用いたことを特
徴とする半導体装置。 - 【請求項５】 請求項１乃至４記載のいずれかに記載の
半導体装置を複数個上下方向に積層した構造を有し、 積層状態において、上部に位置する前記半導体装置のア
ウターリード部と、下部に位置する前記半導体装置のア
ウターリード部とを電気的に接続した構成としたことを
特徴とする半導体装置ユニット。 - 【請求項６】 半導体チップに形成された電極パッドと
電気的に接続されるインナーリード部と、外部接続端子
となるアウターリード部とを具備する複数のリードと、 隣接する前記リード間に配設され、前記リード間のピッ
チを所定のリードピッチとなるよう位置決めするタイバ
ーとを具備する半導体装置用リードフレームにおいて、 所定の前記リードに配線の引き回しを行う引き回しリー
ド部を形成すると共に、前記引き回しリード部と前記タ
イバーとの間に前記引き回しリード部を支持するサポー
トリード部を形成したことを特徴とする半導体装置用リ
ードフレーム。 - 【請求項７】 半導体チップに形成された電極パッドと
電気的に接続されるインナーリード部と、外部接続端子
となるアウターリード部とを具備する複数のリードと、 隣接する前記リード間に配設され、前記リード間のピッ
チを所定のリードピッチとなるよう位置決めするタイバ
ーと前記リード及びタイバーを保持するクレドールとを
具備する半導体装置用リードフレームにおいて、 所定の前記リードに配線の引き回しを行う引き回しリー
ド部を形成すると共に、前記引き回しリード部と前記ク
レドールとの間に前記引き回しリード部を支持するサポ
ートリード部を形成したことを特徴とする半導体装置用
リードフレーム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7189568A JPH0936297A (ja) | 1995-07-25 | 1995-07-25 | 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム |
| US08/588,911 US5648681A (en) | 1995-07-25 | 1996-01-19 | Semiconductor device having a supporting lead to support a bypass lead portion |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7189568A JPH0936297A (ja) | 1995-07-25 | 1995-07-25 | 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0936297A true JPH0936297A (ja) | 1997-02-07 |
Family
ID=16243518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7189568A Withdrawn JPH0936297A (ja) | 1995-07-25 | 1995-07-25 | 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5648681A (ja) |
| JP (1) | JPH0936297A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863715B2 (en) | 2006-12-07 | 2011-01-04 | Samsung Electronics Co., Ltd. | Stack package and stack packaging method |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5763945A (en) * | 1996-09-13 | 1998-06-09 | Micron Technology, Inc. | Integrated circuit package electrical enhancement with improved lead frame design |
| US5907184A (en) | 1998-03-25 | 1999-05-25 | Micron Technology, Inc. | Integrated circuit package electrical enhancement |
| US6118173A (en) * | 1996-11-14 | 2000-09-12 | Nippon Steel Semiconductor Corporation | Lead frame and a semiconductor device |
| US6159764A (en) * | 1997-07-02 | 2000-12-12 | Micron Technology, Inc. | Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages |
| US5955777A (en) * | 1997-07-02 | 1999-09-21 | Micron Technology, Inc. | Lead frame assemblies with voltage reference plane and IC packages including same |
| US6121673A (en) * | 1998-01-13 | 2000-09-19 | Micron Technology, Inc. | Leadframe finger support |
| JP3063847B2 (ja) * | 1998-05-01 | 2000-07-12 | 日本電気株式会社 | リードフレーム及びそれを用いた半導体装置 |
| KR20020035509A (ko) * | 2002-03-18 | 2002-05-11 | 주식회사 휴먼스텍 | 반도체칩의 적층 패키지 및 그 제조 방법 |
| JP2004039657A (ja) * | 2002-06-28 | 2004-02-05 | Renesas Technology Corp | 半導体装置 |
| US7361977B2 (en) * | 2005-08-15 | 2008-04-22 | Texas Instruments Incorporated | Semiconductor assembly and packaging for high current and low inductance |
| US20070215989A1 (en) * | 2006-03-16 | 2007-09-20 | Promos Technologies Inc. | Semiconductor chip assembly |
| US20110012240A1 (en) * | 2009-07-15 | 2011-01-20 | Chenglin Liu | Multi-Connect Lead |
| US8723337B2 (en) * | 2011-07-14 | 2014-05-13 | Texas Instruments Incorporated | Structure for high-speed signal integrity in semiconductor package with single-metal-layer substrate |
| US20170245361A1 (en) * | 2016-01-06 | 2017-08-24 | Nokomis, Inc. | Electronic device and methods to customize electronic device electromagnetic emissions |
| US20240047316A1 (en) * | 2022-08-03 | 2024-02-08 | Texas Instruments Incorporated | Jump-fusing and tailored pcb system for loop inductance reduction |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5276352A (en) * | 1990-11-15 | 1994-01-04 | Kabushiki Kaisha Toshiba | Resin sealed semiconductor device having power source by-pass connecting line |
| US5327008A (en) * | 1993-03-22 | 1994-07-05 | Motorola Inc. | Semiconductor device having universal low-stress die support and method for making the same |
| US5422313A (en) * | 1994-05-03 | 1995-06-06 | Texas Instruments Incorporated | Integrated circuit device and manufacturing method using photoresist lead covering |
-
1995
- 1995-07-25 JP JP7189568A patent/JPH0936297A/ja not_active Withdrawn
-
1996
- 1996-01-19 US US08/588,911 patent/US5648681A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7863715B2 (en) | 2006-12-07 | 2011-01-04 | Samsung Electronics Co., Ltd. | Stack package and stack packaging method |
Also Published As
| Publication number | Publication date |
|---|---|
| US5648681A (en) | 1997-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7432128B2 (en) | Method of making semiconductor device | |
| US6555902B2 (en) | Multiple stacked-chip packaging structure | |
| US6621156B2 (en) | Semiconductor device having stacked multi chip module structure | |
| EP0680086B1 (en) | Semiconductor device and method of producing said semiconductor device | |
| US6541846B2 (en) | Dual LOC semiconductor assembly employing floating lead finger structure | |
| JPH0936297A (ja) | 半導体装置及び半導体装置ユニット及び半導体装置用リードフレーム | |
| JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
| US20090020859A1 (en) | Quad flat package with exposed common electrode bars | |
| CN100547777C (zh) | 具有不对称引线框连接的电路小片封装 | |
| US20050263861A1 (en) | Integrated circuit leadframe and fabrication method therefor | |
| JP3851845B2 (ja) | 半導体装置 | |
| US7875968B2 (en) | Leadframe, semiconductor package and support lead for bonding with groundwires | |
| JP5404083B2 (ja) | 半導体装置 | |
| KR20080103897A (ko) | 반도체 장치, 리드프레임, 및 반도체 장치의 실장 구조 | |
| JP2001156251A (ja) | 半導体装置 | |
| US7332803B2 (en) | Circuit device | |
| US6927480B2 (en) | Multi-chip package with electrical interconnection | |
| US20080157302A1 (en) | Stacked-package quad flat null lead package | |
| CN1203455A (zh) | 半导体装置 | |
| KR100788341B1 (ko) | 칩 적층형 반도체 패키지 | |
| JP3994084B2 (ja) | 半導体装置 | |
| JP2002237567A (ja) | 半導体装置 | |
| JP7531488B2 (ja) | 半導体装置 | |
| US20070267756A1 (en) | Integrated circuit package and multi-layer lead frame utilized | |
| JP2990120B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |