JPH0936482A - 半導体レーザー素子及びその製造方法 - Google Patents

半導体レーザー素子及びその製造方法

Info

Publication number
JPH0936482A
JPH0936482A JP18756195A JP18756195A JPH0936482A JP H0936482 A JPH0936482 A JP H0936482A JP 18756195 A JP18756195 A JP 18756195A JP 18756195 A JP18756195 A JP 18756195A JP H0936482 A JPH0936482 A JP H0936482A
Authority
JP
Japan
Prior art keywords
layer
current limiting
semiconductor laser
laser device
conductivity type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP18756195A
Other languages
English (en)
Other versions
JP3785429B2 (ja
Inventor
Tomoji Uchida
智士 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP18756195A priority Critical patent/JP3785429B2/ja
Publication of JPH0936482A publication Critical patent/JPH0936482A/ja
Application granted granted Critical
Publication of JP3785429B2 publication Critical patent/JP3785429B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 本発明は、高出力動作の可能な低ノイズ半導
体レーザー素子を得ること、及び、その結果、高周波重
畳回路の不要な、記録書き込み兼読み取り用ピックアッ
プを得ることにある。 【解決手段】 本発明の半導体レーザー素子は、半導体
基板上1に形成された下部クラッド層2と、下部クラッ
ド層2上に形成された活性層3と、活性層3上に形成さ
れた上部第一クラッド層4及び上部第二クラッド層6か
らなる上部クラッド層と、上部クラッド層の内に電流路
となるストライプ溝を有する電流制限層を備えた半導体
レーザー素子において、電流制限層が発光端面付近の第
一電流制限層5と発光端面付近以外の第二電流制限層1
0とから成り、第二電流制限層10が第一電流制限層5
より活性層3側に設けられると共に、第二電流制限層1
0に形成されたストライプ溝の一部が第一電流制限層5
に形成されたストライプ溝より狭いことを特徴とするも
のである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、高出力半導体レー
ザー素子に関し、特にミニディスク、光磁気ディスク、
CD−Rなどの記録可能光ディスクのピックアップ用光
源等に使われる低ノイズの高出力半導体レーザー素子に
関する。
【0002】
【従来の技術】最近、ミニディスクや光磁気ディスク、
CD−Rにおける書き込み用光源として光出力30mW
以上(CD−Rでは40mW以上)の光出力をもつ高出
力半導体レーザーが実用化されている。この場合、デー
タ書き込みには30mW以上(CD−Rでは40mW以
上)の高光出力が、データ読み込みには2mW程度の低
光出力が用いられる。
【0003】このような高出力半導体レーザー素子を得
るためには、特性上(1)高出力動作までの単一横モー
ド発振、(2)低非点隔差、(3)低ノイズ、であるこ
とが求められている。上述の特性のうち、(1)の高出
力動作までの単一横モード発振、及び(2)の低非点隔
差を得るために、活性層と平行な方向(以下、横方向と
呼ぶ)に光を閉じ込めて導波させる屈折率導波型構造が
高出力半導体レーザーに採用されている。屈折率導波型
構造として、複素屈折率導波型構造と実屈折率導波型構
造とが知られている。(伊藤良一/他著「半導体レーザ
ー」,培風館(1989))。
【0004】図6に、従来広く採用されている複素屈折
率導波構造の半導体レーザー素子の構造の一例を示す。
複素屈折率導波構造の半導体レーザー素子は、n型(以
下、n−という)GaAs基板21上に、n−AlX
1-XAs下部クラッド層22、AlYGa1-YAs活性
層23、p型(以下、p−という)AlXGa1-XAs上
部第一クラッド層24、n−GaAs電流制限層25、
p−AlXGa1-XAs上部第二クラッド層26、p−G
aAsコンタクト層27が順次形成されており、n−G
aAs基板21の下面及びp−GaAsコンタクト層2
7の上面には、それぞれ電極28、29が形成されてい
る。この構造の場合、n−GaAs電流制限層25は注
入電流を幅Wのストライプ状活性領域に制限すると同時
に、活性層23にて発生した光を吸収する働きをなす。
この光吸収の働きによりストライプ状活性領域とその外
側領域では見かけ上の屈折率差(複素屈折率差)が生じ
て、活性層23にて発生した光が横方向に閉じ込められ
る。この結果、幅Wのストライプ状活性領域を安定して
導波させることができ、(1)高出力動作までの単一横
モード発振、(2)低非点隔差、を可能にしている。
【0005】ところで、複素屈折率導波型構造では、単
一縦モード発振しやすく可干渉性が高いので、ディスク
板から反射して戻ってきたレーザー光(戻り光)が、再
び半導体レーザー素子内に入射し、レーザー発振が不安
定になってノイズが発生してデータ読み取りエラーを引
き起こしやすい。そこで、複素屈折率導波型構造では、
縦モードを多重化することで可干渉性を下げて、もう一
つの特性である(3)の低ノイズ化する方法として、
数百MHzの高周波電流をレーザー駆動電流に重畳する
方法と、横方向屈折率差を小さくして、ストライプ状
活性領域の外側の活性層を可飽和吸収領域として働かせ
て素子だけで発振と停止を繰り返す(自励発振)させる
方法とが提案されている(伊藤良一/他著「半導体レー
ザー」,培風館(1989))。
【0006】しかし、の方法では、通常の半導体レー
ザー駆動回路に加えて高周波重畳回路が必要な為に、大
型パッケージ化、高消費電力、高コスト化、といった問
題がある。更に、高周波電磁ノイズを発生するので、コ
ンピュータなどの電子機器取り扱い上重大な問題を引き
起こすという問題があった。また、の方法では、横方
向屈折率差を小さくするためにp−AlXGa1-XAs第
一クラッド層の膜厚を厚くする必要があるが、そうする
と電流を効率よくWの幅で活性層に注入することができ
なくなるため、発振閾値の増加など、特性の悪化を招
く。さらに、ストライプ状活性領域の外側にしみだした
光はn−GaAs電流制限層25の吸収を強く受けるた
め、逆に自励発振が起こりにくくなり、、複素屈折率導
波型構造では、高出力動作可能な自励発振のレーザー素
子を得ることが困難で、また得ることができても極めて
歩留りが悪く、事実上量産できないという問題があっ
た。
【0007】
【発明が解決しようとする課題】そこで近年、自励発振
が可能な屈折率導波型構造のレーザー素子として、電流
制限層の材料をGaAsとする吸収損失型の複素屈折率
導波構造ではなく、その材料をAlGaAsとする実屈
折率導波型構造が提案されている(平成4年秋季応用物
理学会17a−V−1など)。
【0008】実屈折率導波構造の半導体レーザー素子
は、構造的には図6と同一であるが、n−GaAs基板
21上に、n−AlXGa1-XAs下部クラッド層22、
AlYGa1-YAs活性層23、p型(以下、p−とい
う)AlXGa1-XAs上部第一クラッド層24、n−A
ZGa1-ZAs電流制限層25(但しZ>X)、p−A
XGa1-XAs上部第二クラッド層26、p−GaAs
コンタクト層27が順次形成されており、n−GaAs
基板21の下面及びp−GaAsコンタクト層27の上
面には、それぞれ電極28、29が形成されている。こ
の構造の場合、n−AlZGa1-ZAs電流制限層25の
Al混晶比Zを上部第一クラッド層24及び上部第二ク
ラッド層26のAl混晶比Xよりも高くとることによ
り、ストライプ溝よりも屈折率を低くできるので、光は
実屈折率差によりストライプ内部に閉じ込められて導波
する。このような構造では、電流制限層25による吸収
損失がないので、効率よくレーザー発振させることがで
き、高出力動作に適しているという大きな利点があるば
かりでなく、Al組成混晶比Zを上部第一クラッド層2
4及び上部第二クラッド層26のAl混晶比Xに近ずけ
れば横方向屈折率差が小さくなるので、容易に光をスト
ライプ外部にしみださせることができ、自励発振が起こ
りやすくなる。自励発振を起こすことができれば、縦モ
ードを多重化することでき、可干渉性を下げて戻り光ノ
イズの低い半導体レーザー素子を得ることができるとさ
れている(特開平5-160503)。
【0009】しかしながら、このような実屈折率導波構
造では、横方向の屈折率差を小さくすると、非点隔差が
特に低出力動作時において増大する。また、横方向の発
光パターンが、光出力によって変化するという問題も生
ずる。さらに、効率よく発振するがためにスロープ効率
(光出力と注入電流値との比)が非常に大きくなり、動
作電流が小さくなるという長所がある反面、駆動電源の
ノイズの影響が光出力の大きなゆらぎとなり、新たなノ
イズの原因になったり場合によっては大きな光出力によ
る破壊に至ることにもなる。
【0010】本発明の目的は、高出力動作の可能な低ノ
イズ半導体レーザー素子を得ること、及び、その結果、
高周波重畳回路の不要な、記録書き込み兼読み取り用ピ
ックアップを得ることにある。
【0011】
【課題を解決するための手段】本発明は、上記の目的を
達成するために次のような構成をとる。すなわち、本発
明の半導体レーザー素子は、半導体基板上に形成された
下部クラッド層と、該下部クラッド層上に形成された活
性層と、該活性層上に形成された上部クラッド層と、該
上部クラッド層の内に電流路となるストライプ溝を有す
る電流制限層を備えた半導体レーザー素子において、前
記電流制限層を構成する材料が発光端面付近とそれ以外
の領域で異なり、かつ発光端面付近以外の材料部が、発
光端面付近の材料部よりも、前記活性層に近いところに
設けられていると共に、発光端面付近以外の材料部のス
トライプ溝の一部が発光端面付近の材料部のストライプ
溝より狭いことをことを特徴とするものである。
【0012】また本発明の半導体レーザー素子は、前記
電流制限層の発光端面付近は、前記活性層よりも禁制帯
幅が小さいか又は同等な半導体層からなり、前記電流制
限層の発光端面付近以外の部分は、前記活性層よりも禁
制帯幅が大きく、かつ、屈折率が前記上部クラッド層と
同等もしくは小さい半導体層からなると共に、ストライ
プ溝の一部の幅が2μm以下でえあることを特徴とする
ものである。
【0013】また本発明の光ピックアップシステムは、
記録書き込み用、及び記録読み取り用光源として前記半
導体レーザー素子を備えたものである。また本発明の半
導体レーザー素子の製造方法は、半導体基板上に下部ク
ラッド層、活性層、上部第一クラッド層、第二電流制限
予備層、キャップ層、を順次積層する工程と、前記キャ
ップ層及び第二電流制限予備層の発光端面側をエッチン
グして前記上部第一クラッド層を露出させる工程と、前
記上部第一クラッド層の露出面上に上部第三クラッド層
及び第一電流制限予備層を選択成長する工程と、前記キ
ャップ層、第一電流制限予備層、第二電流制限予備層及
び上部第三クラッド層をエッチングし、第二電流制限層
のストライプ溝の一部が第一電流制限層のストライプ溝
より狭いストライプ溝を形成する工程と、上部第二クラ
ッド層及びコンタクト層を順次積層する工程とを備えた
ことを特徴とするものである。
【0014】また本発明の半導体レーザー素子の製造方
法は、上部第一クラッド層上に、第一電流制限予備層及
び第二電流制限予備層をエッチングする際に使用する溶
液に対し、エッチングされにくいエッチングストップ層
を設けることを特徴とするものである。また本発明の半
導体レーザー素子の製造方法は、第一導電型のGaAs
基板上に第一導電型のAlXGa1-XAsからなるクラッ
ド層、AlYGa1-YAsからなる活性層、第二導電型の
AlXGa1-XAsからなる上部第一クラッド層、第一導
電型のAlZGa1-ZAsからなる第二電流制限予備層、
第二導電型のGaAsキャップ層、を順次積層する工程
(Z≧X>Y)と、前記キャップ層及び第二電流制限層
の発光端面側をエッチングして前記上部第一クラッド層
を露出させる工程と、前記上部第一クラッド層の露出面
上に第二導電型のAlXGa1-XAsからなる上部第三ク
ラッド層及び第一導電型のGaAsからなる第一電流制
限予備層を選択成長する工程と、前記キャップ層、第一
電流制限予備層、第二電流制限予備層及び上部第三クラ
ッド層ををエッチングし、第二電流制限層のストライプ
溝の一部が第一電流制限層のストライプ溝より狭いスト
ライプ溝を形成する工程と、第二導電型のAlXGa1-X
Asからなる上部第二クラッド層及び第二導電型のGa
Asからなるコンタクト層を順次積層する工程とを備え
たことを特徴とするものである。
【0015】また本発明の半導体レーザー素子の製造方
法は、第二導電型のAlXGa1-XAsからなる上部第一
クラッド層上に、第一導電型のAlZGa1-ZAsからな
る第一電流制限予備層及び第一導電型のGaAsからな
る第二電流制限予備層をエッチングする際に使用する溶
液に対し、エッチングされにくいAlGaInPからな
るエッチングストップ層を設けることを特徴とするもの
である。
【0016】本発明の半導体レーザー素子によれば、活
性層内のストライプ状活性領域にて発生した光に対し
て、発光端面付近では電流制限層の吸収損失による複素
屈折率導波構造となり、発光端面付近以外の領域では、
電流制限層による吸収損失のない、横方向に屈折率差を
もたない構造もしくは弱い横方向屈折率差をもつ実屈折
率導波構造となる。この構造で電流制限層の材料を異な
らせると共に、第二電流制限層を第一電流制限層よりも
活性層の近くに設けることで、容易に自励発振が起き易
く、吸収損失の少ない高出力動作に有利な多重化縦モー
ド発振が可能な構造と、横方向屈折率差を十分大きくと
ることができる。特に、第二電流制限層を第一電流制限
層よりも活性層の近くに設けてあるので、活性層に注入
する電流の横広がりを防ぐことができ、容易に自励発振
を起こさせることができる。
【0017】さらに、自励発振の効果を高めるために発
光端面付近以外の領域のストライプ幅の一部を狭くして
いる。上記の構造を有する結果、安定な横モード発振と
小さい非点隔差を実現できる構造とを、一つの半導体レ
ーザー素子に形成することで、(1)高出力動作までの
単一横モード発振、(2)低非点隔差、(3)低ノイ
ズ、を実現している。
【0018】そして、電流制限層の材料を発光端面付近
では、活性層よりも禁制帯幅が小さいか又は同等な半導
体層とし、発光端面付近以外の部分は、活性層よりも禁
制帯幅が大きく、かつ、屈折率が前記上部クラッド層と
同等もしくは小さい半導体層とすると共に、ストライプ
溝の一部の幅が2μm以下とすることで、レーザー光に
対する屈折率が相違する複素屈折率導波構造と実屈折率
導波構造を容易に得ることができる。
【0019】また、光ピックアップシステムが、以上の
ような構造を有する半導体レーザー素子を記録書込みお
よび記録読取り用光源として備えることで、高周波重畳
回路を省略することができる。また、キャップ層及び第
二電流制限予備層の発光端面側をエッチングして上部第
一クラッド層を露出させて、上部第一クラッド層の露出
面上に上部第三クラッド層及び第一電流制限予備層を選
択成長させ後、キャップ層、第一電流制限予備層、第二
電流制限予備層及び、上部第三クラッドをエッチングし
て電流路となるストライプ溝を形成しているので、材料
の異なる電流制限層を容易に形成することができると共
に、第二電流制限層を第一電流制限層を活性層の近くに
設けることができ、さらに第二電流制限層のストライプ
溝の一部が狭いストライプ溝を形成できる。従って一つ
の半導体レーザー素子に複素屈折率導波構造と実屈折率
導波構造を容易に形成することができる。
【0020】また、上部第一クラッド層上に、第一電流
制限予備層及び第二電流制限予備層をエッチングする際
に使用する溶液に対し、エッチングされにくいエッチン
グストップ層を設けることで、エッチング深さをうまく
制御することができ、電流路となるストライプ溝を精度
良く形成することができる。
【0021】
【発明の実施の形態】以下に、本発明の構造の一例であ
る図1を紹介しながら、本発明を説明する。図1(a)
はチップ全体の模式図及び端面部分での構造断面図を表
し、図1(b)は平面図である。図1(a)に示すよう
に本発明の半導体レーザー素子は、n−GaAsからな
る基板1上に、n−AlXGa1-XAsからなる下部クラ
ッド層2、AlYGa1-YAsからなる活性層3、p−A
XGa1-XAsからなる上部第一クラッド層4及び上部
第二クラッド層6、p−GaAsからなるコンタクト層
7が形成されている。そして、上部第一クラッド層4と
上部第二クラッド層6とからなる上部クラッド層内に
は、電流路となるストライプ溝を有する電流制限層が設
けられており、電流制限層はn−GaAsからなる第一
電流制限層5と、n−AlZGa1-ZAs(Z≧X)から
なる第二電流制限層10とから構成されている。
【0022】n−GaAs半導体基板1の下面及びp−
GaAsコンタクト層7の上面に、それぞれ電極8、9
が形成されている。また、Lは共振器長であり、Mはこ
の共振器長L中の一部に設けられた第二電流制限層10
の長さで、n−GaAs第一電流制限層5が、n−Al
ZGa1-ZAs第二電流制限層10に置き変わった構造と
なっている。
【0023】この構成で発光端面付近の第一電流制限層
5を活性層3よりも禁制帯幅が小さいか又は同等なn−
GaAsからなる半導体層とし、電流制限層の発光端面
付近以外の部分を、活性層3よりも禁制帯幅が大きく、
かつ、屈折率が上部クラッド層と同等もしくは小さいn
−AlZGa1-ZAs(Z≧X)からなる半導体層とする
ことで、レーザー光に対する屈折率が相違する複素屈折
率導波構造と実屈折率導波構造を形成している。特に、
Z=Xならば横方向に屈折率差をもたない利得導波構造
となり、またZをXより少し大きくすれば弱い横方向屈
折率差をもった実屈折率導波構造となる。このような実
屈折率導波構造では、前記の様に容易に自励発振を起こ
させることができる。すなわち、第二電流制限層10部
では縦マルチモード発振が得られるうえ、吸収損失がほ
とんどないのでレーザー光の出力損失がなく高出力動作
に有利である。
【0024】これに対し、n−GaAsの第一電流制限
層5の部分では、横方向に吸収損失による複素屈折率差
が発生する。従って、この部分においては、横方向屈折
率差を十分大きくとることができ、安定な横モード発振
と小さい非点隔差を実現することができる。そして、n
−AlZGa1-ZAs第二電流制限層10がn−GaAs
第一電流制限層5よりも活性層3に近い構造となってい
る(t1>t2)。ここで、n−AlZGa1-ZAs第二
電流制限層10がn−GaAs第一電流制限層5よりも
活性層に近い構造となっているのは、活性層3に注入す
る電流の横広がりを防ぐためで、このような実屈折率導
波構造では、前記の様に容易に自励発振を起こさせるこ
とができる。
【0025】図1(b)は、図1(a)を真上から見た
ときの、電流制限層の幅(ストライプ幅)を点線で表し
たものである。Nは第二電流制限層10の長さM中の一
部に設けられたストライプ幅Sが2μm以下の部分であ
り、N≦Mの条件を満たしている。このような、ストラ
イプ幅が2μm以下の部分では、前述のように、さらに
自励発振が起こり易く、その結果、縦マルチモ−ド発振
が得られる。ここで、N>Mとなると、n−GaAs電
流制限層5の部分にまで、ストライプ幅Sが2μm以下
の部分がくることになるが、そうなると、n−GaAs
電流制限層5による吸収損失が大きくなってしまい、高
出力動作に不利となってしまうので、N≦Mの条件を満
たす必要がある。
【0026】以上の効果により、本発明の構造は、電流
制限層による吸収損失のない実屈折率導波構造と、吸収
損失のある複素屈折率導波構造との長所を合わせもつこ
とができ、従来技術の欠点を補うことができる。なお、
この構造では、設計パラメータを臨機応変に変えること
によって、縦マルチモード発振、低非点隔差、高出力動
作の異なる3つの特性のどれに重点を置くか簡単に変更
することができる。例えば、第二電流制限層10部の長
さMの中でNの比を大きくし、第二電流制限層10を第
一電流制限層5よりも活性層に近くに設けれすれば、縦
マルチモ−ド発振しやすくなり、さらに、第二電流制限
層10部の長さMを共振器長Lに対して大きくし、n−
AlZGa1-ZAs電流制限層10のAl組成Zを大きく
すれば高出力動作により適したものとなる。
【0027】次に、図2を参照しながら、本発明の製造
方法について説明する。まず、MBE装置またはMOC
VD装置内にn−GaAsからなる半導体基板1を入
れ、図2(a)に示すように、半導体基板基板1上に、
n−AlXGa1-XAsからなる下部クラッド層2、Al
YGa1-YAsからなる活性層3、p−Al XGa1-XAs
からなる上部第一クラッド層4、p−AlGaInPか
らなるエッチングストップ層11、n−AlZGa1-Z
sからなる第二電流制限予備層16(Z≧X)、n−G
aAsからなるキャップ層12を順次積層する。
【0028】次に、図2(b)に示すように、上述の半
導体基板1をMBE装置またはMOCVD装置内から取
り出し、Si34またはSiO2からなる誘電体膜13
を積層させた後、所定幅Mになるようにエッチングによ
りパターニングする。次に、図2(c)に示すように、
Si3413をマスクとして、n−GaAsからなるキ
ャップ層12、n−AlZGa1-ZAsからなる第二電流
制限予備層16をエッチングする。このとき、硫酸系の
エッチング液を用いれば、p−AlGaInPからなる
エッチングストップ層11はほとんどエッチングされ
ず、エッチング深さを精度良く制御することができる。
【0029】次に、MOCVD装置内に再び入れ、図3
(d)に示すように、露出したp−AlGaInPエッ
チングストップ層11の上に、P−AlXGa1-XAsか
らなる上部第三クラッド層14及びn−GaAsからな
る第一電流制限予備層15を選択成長させる。次に、再
びMOCVD装置から取り出し、図3(e)に示すよう
に、HF液を用いることでSi3413のみ除去する。
【0030】次に、図4(f)に示すように、n−Ga
Asキャップ層12、n−AlZGa1-ZAs第二電流制
限予備層16、n−GaAs第一電流制限予備層15及
びP−AlXGa1-XAs上部第三クラッド層14をを除
去して、第二電流制限層10の一部分には幅S(2μm
以下)のストライプ溝を、第一電流制限層5の部分では
幅Wのストライプ溝を形成する。この場合も硫酸系のエ
ッチング液を使用するので、p−AlGaInPエッチ
ングストップ層11がほとんどエッチングされないの
で、エッチング深さを精度良く制御できる。
【0031】最後に、MOCVD装置内に再び入れ、図
4(g)に示すように、p−AlXGa1-XAs上部第二
クラッド層6、p−GaAsコンタクト層7を順次積層
する。以上のようにして素子が形成された半導体基板の
裏面をラッピングし、所定の厚さまで加工したのち、n
−GaAs半導体基板1の下面およびp−GaAsコン
タクト層7の上面にそれぞれ電極8,9を形成した後、
ダイシングすることにより、半導体レーザー素子が完成
する。
【0032】尚この場合、共振器内部のn−AlZGa
1-ZAs第二電流制限層10の部分にあるn−GaAs
キャップ層12は、AlYGa1-YAs活性層3から離れ
たところに存在するので、その吸収損失はほとんど無視
できる。このように作製した半導体レーザー素子では、
共振器内部の長さMの部分においてはn−GaAs第一
電流制限層5をもたず、n−AlZGa1-ZAs第二電流
制限層によってのみ光の導波機構をもち、その中の特に
Nの部分では、ストライプ幅が2μm以下となってお
り、長さM以外の部分ではn−GaAs第一電流制限層
5が存在し、その結果GaAsによる吸収損失により光
が導波されるという本発明の目的とする構造が得られて
いる。
【0033】ここで、本発明による半導体レーザー素子
の特性について説明する。まず、上述の製造法による各
層の膜厚は、n−AlXGa1-XAs下部クラッド層2が
20000Å、AlYGa1-YAs活性層3が500Å、
p−AlXGa1-XAs上部第一クラッド層4が2000
Å、p−AlGaInPエッチングストップ層11が2
00Å、n−AlZGa1-ZAs第二電流制限層10が1
0000Å、P−Al XGa1-XAs上部第三クラッド層
14が1000Å、n−GaAs第一電流制限層5が7
000Å、n−GaAsキャップ層12が2000Å、
p−AlXGa1 -XAs上部第二クラッド層6が1800
0Å、p−GaAsコンタクト層7が16000Åとし
た。
【0034】また、Al混晶比をX=0.5、Y=0.
12、Z=0.65、ストライプ溝Wの幅を4.0μ
m、ストライプ溝Sの幅を1.8μm、レーザー共振器
Lの長さを350μmと一定にし、第二電流制限層の幅
Mを20、40、80、160μmと変化させてみた。
このとき、M:N=1:1とした。 この場合の光出力
2mWにおけるビジビリティ(γ)、非点隔差、キンク
(電気的光学特性の折れ曲がる光出力)を図5に示す。
lを大きくするに従って、γが小さくなる、すなわち、
縦マルチモ−ド発振し始めるのがわかる。非点隔差はそ
れにつれて大きくなるが、M=160μmにおいても1
0μm以下にある。キンクはほとんど変化していない。
これは、Mを大きくすると利得導波的要素が増えてキン
クが下がろうとするのに対し、吸収損失が減って微分効
率が大きくなるため、キンクが下がるのが相殺されるた
めと考えられる。
【0035】このように、キンクレベルを高く、かつ非
点隔差を低く保ちながら、縦マルチモ−ド発振する半導
体レーザー素子が得られた。以上のように、従来、書き
込み用光源に必要な30mW以上の光出力を発生させる
半導体レ−ザ−では、2mW程度の低光出力においても
可干渉性が高く、光ディスクから記録を読み取るのに高
周波重畳回路が必要であったが、本発明によって、高周
波重畳回路不要なピックアップを作製するための半導体
レ−ザ−が安定量産できるようになった。
【0036】
【発明の効果】本発明によれば、(1)高出力動作まで
横モ−ドの安定でかつ非点隔差も小さく抑えた低ノイズ
半導体レ−ザ−を安定して提供することができる。 (2)設計パラメ−タを簡単に変更でき、あらゆる用途
に対する半導体レ−ザ−を提供できる。 (3)本発明の半導体レ−ザ−を用いて、高周波重畳回
路の不要な、記録書き込み兼読み取り用ピックアップを
作製することができる。
【図面の簡単な説明】
【図1】本発明の半導体レーザー素子の構造を示す説明
図。
【図2】本発明の半導体レーザー素子の製造方法の一部
を示す説明図
【図3】本発明の半導体レーザー素子の製造方法の一部
を示す説明図
【図4】本発明の半導体レーザー素子の製造方法の一部
を示す説明図
【図5】本発明の半導体レーザー素子の特性を示す図。
【図6】従来の半導体レーザー素子の構造を示す説明
図。
【符号の説明】
1 半導体基板 2 下部クラッド層 3 活性層 4 上部第一クラッド層 5 第一電流制限層 6 上部第二クラッド層 7 コンタクト層 8,9 電極 10 第二電流制限層 11 エッチングストップ層 12 キャップ層 13 誘電体膜 14 上部第三クラッド層

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上に形成された下部クラッド
    層と、該下部クラッド層上に形成された活性層と、該活
    性層上に形成された上部クラッド層と、該上部クラッド
    層の内に電流路となるストライプ溝を有する電流制限層
    を備えた半導体レーザー素子において、前記電流制限層
    を構成する材料が発光端面付近とそれ以外の領域で異な
    り、かつ発光端面付近以外の材料部が、発光端面付近の
    材料部よりも、前記活性層に近いところに設けられてい
    ると共に、発光端面付近以外の材料部のストライプ溝の
    一部が発光端面付近の材料部のストライプ溝より狭いこ
    とをことを特徴とする半導体レーザー素子。
  2. 【請求項2】 請求項1記載の半導体レーザー素子にお
    いて、前記電流制限層の発光端面付近は、前記活性層よ
    りも禁制帯幅が小さいか又は同等な半導体層からなり、
    前記電流制限層の発光端面付近以外の部分は、前記活性
    層よりも禁制帯幅が大きく、かつ、屈折率が前記上部ク
    ラッド層と同等もしくは小さい半導体層からなると共
    に、ストライプ溝の一部の幅が2μm以下でえあること
    を特徴とする半導体レーザー素子。
  3. 【請求項3】 記録書き込み用、及び記録読み取り用光
    源として請求項1または請求項2記載の半導体レーザー
    素子を備えた光ピックアップシステム。
  4. 【請求項4】 半導体基板上に下部クラッド層、活性
    層、上部第一クラッド層、第二電流制限予備層、キャッ
    プ層、を順次積層する工程と、 前記キャップ層及び第二電流制限予備層の発光端面側を
    エッチングして前記上部第一クラッド層を露出させる工
    程と、 前記上部第一クラッド層の露出面上に上部第三クラッド
    層及び第一電流制限予備層を選択成長する工程と、 前記キャップ層、第一電流制限予備層、第二電流制限予
    備層及び上部第三クラッド層をエッチングし、第二電流
    制限層のストライプ溝の一部が第一電流制限層のストラ
    イプ溝より狭いストライプ溝を形成する工程と、 上部第二クラッド層及びコンタクト層を順次積層する工
    程とを備えた半導体レーザー素子の製造方法。
  5. 【請求項5】 請求項4記載の半導体レーザー素子の製
    造方法において、 上部第一クラッド層上に、第一電流制限予備層及び第二
    電流制限予備層をエッチングする際に使用する溶液に対
    し、エッチングされにくいエッチングストップ層を設け
    ることを特徴とする半導体レーザー素子の製造方法。
  6. 【請求項6】 第一導電型のGaAs基板上に第一導電
    型のAlXGa1-XAsからなるクラッド層、AlYGa
    1-YAsからなる活性層、第二導電型のAlXGa1-X
    sからなる上部第一クラッド層、第一導電型のAlZ
    1-ZAsからなる第二電流制限予備層、第二導電型の
    GaAsキャップ層、を順次積層する工程(Z≧X>
    Y)と、 前記キャップ層及び第二電流制限予備層の発光端面側を
    エッチングして前記上部第一クラッド層を露出させる工
    程と、 前記上部第一クラッド層の露出面上に第二導電型のAl
    XGa1-XAsからなる上部第三クラッド層及び第一導電
    型のGaAsからなる第一電流制限予備層を選択成長す
    る工程と、 前記キャップ層、第一電流制限予備層、第二電流制限予
    備層及び上部第三クラッド層ををエッチングし、第二電
    流制限層のストライプ溝の一部が第一電流制限層のスト
    ライプ溝より狭いストライプ溝を形成する工程と、 第二導電型のAlXGa1-XAsからなる上部第二クラッ
    ド層及び第二導電型のGaAsからなるコンタクト層を
    順次積層する工程とを備えた半導体レーザー素子の製造
    方法。
  7. 【請求項7】 請求項6記載の半導体レーザー素子の製
    造方法において、前記第二導電型のAlXGa1-XAsか
    らなる上部第一クラッド層上に、第一導電型のGaAs
    からなる第一電流制限予備層及び第一導電型のAlZ
    1-ZAsからなる第二電流制限予備層をエッチングす
    る際に使用する溶液に対し、エッチングされにくいAl
    GaInPからなるエッチングストップ層を設けること
    を特徴とする半導体レーザー素子の製造方法。
JP18756195A 1995-07-24 1995-07-24 半導体レーザー素子及びその製造方法 Expired - Fee Related JP3785429B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18756195A JP3785429B2 (ja) 1995-07-24 1995-07-24 半導体レーザー素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18756195A JP3785429B2 (ja) 1995-07-24 1995-07-24 半導体レーザー素子及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0936482A true JPH0936482A (ja) 1997-02-07
JP3785429B2 JP3785429B2 (ja) 2006-06-14

Family

ID=16208246

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18756195A Expired - Fee Related JP3785429B2 (ja) 1995-07-24 1995-07-24 半導体レーザー素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP3785429B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030317A1 (en) * 2001-09-21 2003-04-10 Sharp Kabushiki Kaisha GaN-BASED SEMICONDUCTOR LASER DEVICE
WO2013019311A3 (en) * 2011-08-04 2013-05-10 Bridgelux, Inc. Distributed current blocking structures for light emitting diodes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003030317A1 (en) * 2001-09-21 2003-04-10 Sharp Kabushiki Kaisha GaN-BASED SEMICONDUCTOR LASER DEVICE
US7167489B2 (en) 2001-09-21 2007-01-23 Sharp Kabushiki Kaisha GaN-based semiconductor laser device
WO2013019311A3 (en) * 2011-08-04 2013-05-10 Bridgelux, Inc. Distributed current blocking structures for light emitting diodes
US8564010B2 (en) 2011-08-04 2013-10-22 Toshiba Techno Center Inc. Distributed current blocking structures for light emitting diodes
US9070833B2 (en) 2011-08-04 2015-06-30 Kabushiki Kaisha Toshiba Distributed current blocking structures for light emitting diodes

Also Published As

Publication number Publication date
JP3785429B2 (ja) 2006-06-14

Similar Documents

Publication Publication Date Title
US6618420B1 (en) Monolithic multi-wavelength semiconductor laser unit
US5592502A (en) Semiconductor laser element and method for adjusting self-induced oscillation intensity of the same
JPH0888439A (ja) 半導体レーザおよびその製法
US7704759B2 (en) Semiconductor laser device and method for fabricating the same
US7418019B2 (en) Multi-wavelength semiconductor laser
US20020136255A1 (en) Semiconductor laser, optical element provided with the same and optical pickup provided with the optical element
JP4627132B2 (ja) 半導体レーザ装置および光ディスク記録再生装置
JP2975473B2 (ja) 半導体レーザ素子
JP3785429B2 (ja) 半導体レーザー素子及びその製造方法
JP2643276B2 (ja) 半導体レーザの駆動方法
JPH0936492A (ja) 半導体レーザー素子及びその製造方法
JP3768267B2 (ja) 半導体レーザー素子及びその製造方法
JP3768288B2 (ja) 半導体レーザ素子及びその製造方法
JPH0936481A (ja) 半導体レーザー素子及びその製造方法
US6647043B2 (en) Semiconductor laser device capable of preventing degradation of characteristics
JPH10154843A (ja) 半導体レーザ素子及びそれを用いた光ディスク装置
JP2007273681A (ja) 自励発振型半導体レーザ装置
JP3792434B2 (ja) 自励発振型半導体レーザ
JP2004087980A (ja) 端面発光型半導体レーザ、電子機器、端面発光型半導体レーザの制御方法及び端面発光型半導体レーザの製造方法
JPH0268975A (ja) 半導体レーザ
JP2002223038A (ja) 半導体レーザ装置
KR100259003B1 (ko) 누설 도파 구조를 갖는 반도체 레이저 다이오드
JP2954358B2 (ja) 半導体レーザ及び劈開方法
JPS60198883A (ja) 半導体レ−ザ
JPH0569318B2 (ja)

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20040120

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060131

A61 First payment of annual fees (during grant procedure)

Effective date: 20060201

Free format text: JAPANESE INTERMEDIATE CODE: A61

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20120331

LAPS Cancellation because of no payment of annual fees