JPH0936679A - Gain control circuit - Google Patents

Gain control circuit

Info

Publication number
JPH0936679A
JPH0936679A JP20749795A JP20749795A JPH0936679A JP H0936679 A JPH0936679 A JP H0936679A JP 20749795 A JP20749795 A JP 20749795A JP 20749795 A JP20749795 A JP 20749795A JP H0936679 A JPH0936679 A JP H0936679A
Authority
JP
Japan
Prior art keywords
amplifier
signal
output
level
offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20749795A
Other languages
Japanese (ja)
Other versions
JP2877038B2 (en
Inventor
Yasuhiko Wakabayashi
康彦 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7207497A priority Critical patent/JP2877038B2/en
Publication of JPH0936679A publication Critical patent/JPH0936679A/en
Application granted granted Critical
Publication of JP2877038B2 publication Critical patent/JP2877038B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a gain control circuit which can stabilize an AGC operation by eliminating the variance of the DC offset. SOLUTION: The amplifies 11, 12 and 13 are connected in series at N stages, and the comparators 31, 32 and 33 compare the output levels of the N stages with a decision level signal. Then (H) and (L) are outputted to an automatic changeover switch 4 when the output signals of level detectors 21, 22 and 23 are larger and smaller than the decision level signal respectively. The switch 4 outputs the output signal (A) of the amplifier 11, the output signal (B) of the amplifier 12 and the output signal (C) of the amplifier 13 when the output signals of the comparators 31, 32 and 33 are equal to (H) (H) (H) and (L) (H) (H), (L) (L) (H), and (L) (L) (L) respectively. Every amplifier has no feedback loop and therefore the DC offset of the amplifier never varies. Then the DC offset can be eliminated for the AGC control. As a result, a fast and stable operation is secured for an AGC circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、信号レベルのゲイ
ンを制御する利得制御回路に関し、特に、例えばダイレ
クト・コンバージェンス受信機のAGC回路にあってD
Cオフセットの変動を抑えるようにした利得制御回路に
関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a gain control circuit for controlling the gain of a signal level, and more particularly to an AGC circuit of a direct convergence receiver, for example.
The present invention relates to a gain control circuit that suppresses fluctuations in C offset.

【0002】[0002]

【従来の技術】例えば、ダイレクト・コンバージェンス
受信機をバースト信号受信に適用する場合、受信機の入
力レベルすなわち受信信号レベルの大小如何にかかわら
ず、ベースバンド増幅器は、リニアなゲインをもって動
作しなくてはならない。しかも、この受信機を通常の室
内環境で支障なく動作させるに当っては、ベースバンド
ゲインは、60dB以上の制御範囲が必要とされる。
2. Description of the Related Art For example, when a direct convergence receiver is applied to burst signal reception, a baseband amplifier does not operate with a linear gain regardless of the input level of the receiver, that is, the received signal level. Don't Moreover, in order to operate this receiver in a normal indoor environment without any problem, the baseband gain needs to have a control range of 60 dB or more.

【0003】図3は、従来技術における電圧制御ゲイン
アンプ回路を示し、電圧制御ゲインアンプ5とレベル検
出器20とにより構成される。このうち、電圧制御ゲイ
ンアンプ5では、高インピーダンス入力のオペアンプ5
1を使用することにより、直線性にすぐれたゲイン制御
が得られる。この場合、オペアンプ51の外付け部には
出力信号の帰還ループが形成され、この帰還ループには
判定レベル信号との間の振幅レベルを得るレベル検出器
20が介在されている。したがって、電圧制御ゲインア
ンプ5からは判定レベル信号に基づいた出力レベル信号
が出力されることになる。
FIG. 3 shows a conventional voltage control gain amplifier circuit, which is composed of a voltage control gain amplifier 5 and a level detector 20. Among them, in the voltage control gain amplifier 5, the high impedance input operational amplifier 5 is used.
By using 1, the gain control with excellent linearity can be obtained. In this case, a feedback loop for the output signal is formed in the external part of the operational amplifier 51, and the level detector 20 for obtaining the amplitude level between the feedback level and the decision level signal is interposed in the feedback loop. Therefore, the voltage control gain amplifier 5 outputs an output level signal based on the determination level signal.

【0004】そして、この帰還ループがあるが故に図4
に示すような滑らかな入出力特性が得られる。
Since there is this feedback loop, FIG.
Smooth input / output characteristics as shown in are obtained.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、前述の
如く大幅なゲインを得ると共に帰還ループにより円滑な
特性を得るとしても、DCオフセットの変化による問題
がある。すなわち、オペアンプ51の外付け部にて増幅
度を変化するに当っては、ゲインに応じてオフセット電
圧が変化することは通常の増幅器設計では避けられず、
特に無線通信において、隣接信号排除特性を改善するた
め、直交復調器出力をできる限り低く設定した場合には
数マイクロ・ボルトのDCオフセットも問題となる。ま
た、通常の差動増幅器にてギルバード・セルを用いてゲ
イン変化をさせた場合には、数ミリボルトのDCオフセ
ット変化を生じ、このオフセットは信号レベルと同一か
それ以上となる。
However, even if a large gain is obtained and smooth characteristics are obtained by the feedback loop as described above, there is a problem due to a change in DC offset. That is, when changing the amplification degree at the external part of the operational amplifier 51, it is unavoidable that the offset voltage changes according to the gain in the normal amplifier design.
Particularly in wireless communication, a DC offset of several microvolts becomes a problem when the output of the quadrature demodulator is set as low as possible in order to improve the adjacent signal rejection characteristic. Further, when the gain is changed by using a Gilbert cell in a normal differential amplifier, a DC offset change of several millivolts occurs, and this offset becomes equal to or higher than the signal level.

【0006】いずれにしても、増幅器のゲインを変化さ
せると増幅器のDCレベルが変化し、ゲイン減少による
レベル低下時には、信号レベルとDCレベル変化とを切
り分けることができず、AGC動作が不安定となる。
In any case, when the gain of the amplifier is changed, the DC level of the amplifier changes, and when the level is decreased due to the decrease in gain, the signal level and the DC level change cannot be separated and the AGC operation becomes unstable. Become.

【0007】このため、DCオフセットが不変となる増
幅器が必要となる。
Therefore, an amplifier whose DC offset does not change is required.

【0008】公知技術としては、参照信号と高周波増幅
手段の出力信号とからベースバンド信号を検波し、その
出力信号をAC増幅することにより、生じたビートの振
動中心の上下のエネルギー平均値はマクロ的に等しいこ
とからレベルシフトが生じないことを利用して、DCオ
フセットを除去するというもの(特開平4−13354
6号公報)、出力のDCオフセットを制御する回路と振
幅を一定にするAGC制御回路とを独立させ、AGC制
御誤差に関係なくDCオフセットが一定となるようにす
るもの(特開平3−249811号公報)があげられる
が、いずれにしても本発明に係る方式のオフセット不変
手段とは別異である。
As a known technique, a baseband signal is detected from a reference signal and an output signal of a high frequency amplifying means, and the output signal is AC-amplified so that an average energy value above and below a vibration center of a generated beat is a macro. That the DC offset is removed by utilizing the fact that the level shift does not occur because they are equal to each other (JP-A-4-13354).
No. 6), a circuit for controlling the DC offset of the output and an AGC control circuit for keeping the amplitude constant are independent so that the DC offset becomes constant regardless of the AGC control error (JP-A-3-249811). However, in any case, it is different from the offset invariant means of the method according to the present invention.

【0009】本発明は、上述の問題に鑑み、ゲインの変
化によってもDCオフセットが変化なく、ゲインの減少
によるレベル低下とAGC動作の不安定という問題を除
去した利得制御回路を提供することを目的とする。
In view of the above problems, it is an object of the present invention to provide a gain control circuit which eliminates the problems that the DC offset does not change even when the gain changes, the level decreases due to the decrease in gain, and the AGC operation becomes unstable. And

【0010】[0010]

【課題を解決するための手段】上述の目的を達成する本
発明は、次の構成を特徴とする。
The present invention which achieves the above object is characterized by the following constitution.

【0011】(1)入力信号をN段増幅するN個の増幅
器と、N個の前記増幅器の各段の出力信号の振幅レベル
を求めるN個のレベル検出器と、判定レベル信号と前記
レベル検出器の出力信号を比較して比較信号を出力する
N個の比較器と、N個の前記増幅器の各段の出力信号と
N個の前記比較器の出力信号とを受けて前記判定レベル
信号に相応する振幅を出力している前記増幅器の出力信
号を出力する自動切り替えスイッチとを有することを特
徴とする。
(1) N amplifiers for amplifying N stages of an input signal, N level detectors for obtaining an amplitude level of an output signal of each stage of the N amplifiers, a decision level signal and the level detection Number of comparators that compare the output signals of the comparators and output comparison signals, the output signals of each stage of the N amplifiers and the output signals of the N comparators, And an automatic changeover switch for outputting the output signal of the amplifier which outputs a corresponding amplitude.

【0012】(2)前記自動切り替えスイッチは、前記
N段の増幅器のうち初段の増幅器を除いて前記判定レベ
ル信号以下の振幅レベルを出力する最後段の増幅器の出
力信号を出力する自動切り替えスイッチであることを特
徴とする。
(2) The automatic changeover switch is an automatic changeover switch for outputting the output signal of the last-stage amplifier that outputs an amplitude level equal to or lower than the judgment level signal except for the first-stage amplifier among the N-stage amplifiers. It is characterized by being.

【0013】各段増幅器については、帰還ループを形成
せず、単一の増幅器の増幅度は変化することなく、増幅
器を直列に接続していることにより、DCオフセットが
変化しない。このため、DCオフセットのみの取り除き
が可能となる。
Regarding each stage amplifier, a feedback loop is not formed, the amplification degree of a single amplifier does not change, and the DC offset does not change because the amplifiers are connected in series. Therefore, it is possible to remove only the DC offset.

【0014】[0014]

【発明の実施の形態】次に、発明の実施の形態について
説明する。従来では、差動アンプであるオペアンプの外
付け部にて帰還ループを形成しており、円滑な入出力特
性を得るものであるが、少なくとも帰還ループが無い状
態ではDCオフセットは変化しない。
Next, an embodiment of the present invention will be described. Conventionally, a feedback loop is formed by an external part of an operational amplifier which is a differential amplifier to obtain a smooth input / output characteristic. However, the DC offset does not change at least in the state without the feedback loop.

【0015】このため、本実施形態では、少なくとも帰
還しない回路とした。その代り、増幅度変化のために複
数増幅器を縦続接続した。
For this reason, in this embodiment, at least a circuit that does not feed back is used. Instead, multiple amplifiers were cascaded to change the amplification.

【0016】図1は利得制御回路の実施例ブロック図で
ある。図に示すように、増幅器11、12、13が直列
に接続され、この増幅器11、12、13の各出力は、
自動切替スイッチ4に接続されると共に、増幅器11、
12、13の出力信号(A)(B)(C)の振幅レベル
を求めるレベル検出器21、22、23に接続される。
また、レベル検出器21、22、23は、それぞれ比較
器31、32、33に接続され、この比較器31、3
2、33では、検出器21、22、23の各検出レベル
と判定レベル信号との大小を比較し、(H)又は(L)
を出力するものである。すなわち、各比較器31、3
2、33では、判定レベル信号と各レベル検出器21、
22、23からの出力信号を比較し、各レベル検出器2
1、22、23からの出力信号が判定レベル信号より大
きい信号レベルの場合は(H)を、小さい信号レベルの
場合は(L)を出力する。この場合、(H)(L)は、
比較器31では出力信号(α)、比較器32では出力信
号(β)、比較器33では出力信号(γ)となる。
FIG. 1 is a block diagram of an embodiment of the gain control circuit. As shown in the figure, amplifiers 11, 12, and 13 are connected in series, and the outputs of the amplifiers 11, 12, and 13 are
The amplifier 11, which is connected to the automatic changeover switch 4,
It is connected to level detectors 21, 22 and 23 for obtaining the amplitude levels of the output signals (A) (B) (C) of 12 and 13.
The level detectors 21, 22, 23 are connected to the comparators 31, 32, 33, respectively, and the comparators 31, 3 3,
In Nos. 2 and 33, the magnitudes of the detection levels of the detectors 21, 22 and 23 and the decision level signal are compared, and (H) or (L)
Is output. That is, each comparator 31, 3
2 and 33, the determination level signal and each level detector 21,
The level detectors 2 are compared by comparing the output signals from 22 and 23.
When the output signals from 1, 22, and 23 have a signal level higher than the determination level signal, (H) is output, and when the output signal is a low signal level, (L) is output. In this case, (H) (L) is
The comparator 31 outputs the output signal (α), the comparator 32 outputs the output signal (β), and the comparator 33 outputs the output signal (γ).

【0017】自動切り替えスイッチ4は、各増幅器1
1、12、13の出力が接続されると共に比較器31、
32、33の出力が接続され、自動切り替えスイッチ4
では比較器31、32、33の出力信号(α)(β)
(γ)の(H)(L)の組合せにより増幅器11、1
2、13の出力(A)(B)(C)を選択して出力する
ものである。つまり、自動切り替えスイッチ4では、各
比較器31、32、33の出力信号(α)(β)(γ)
が(H)(H)(H)及び(L)(H)(H)ならば増
幅器11の出力信号(A)を、(L)(L)(H)なら
ば増幅器12の出力信号(B)を、(L)(L)(L)
ならば増幅器13の出力信号(C)を選択して出力す
る。
The automatic changeover switch 4 is for each amplifier 1
The outputs of 1, 12, and 13 are connected and a comparator 31,
The outputs of 32 and 33 are connected, and the automatic changeover switch 4
Then, the output signals (α) (β) of the comparators 31, 32, 33
The combination of (H) and (L) of (γ) makes the amplifiers 11 and 1
The outputs (A), (B) and (C) of 2 and 13 are selected and output. That is, in the automatic changeover switch 4, the output signals (α) (β) (γ) of the comparators 31, 32, 33 are
Is (H) (H) (H) and (L) (H) (H), the output signal (A) of the amplifier 11 is output, and if (L) (L) (H) is output signal of the amplifier 12 (B). ), (L) (L) (L)
Then, the output signal (C) of the amplifier 13 is selected and output.

【0018】この結果、AGC利得では、各比較器3
1、32、33の出力が(L)(L)(L)の時、増幅
器13の出力信号(C)が自動切り替えスイッチ4から
出力され、増幅器13の出力信号(C)が判定レベルに
なると、即ち各比較器31、32、33の出力が(L)
(L)(H)になると、自動切り替えスイッチ4の出力
は、増幅器12の出力信号(B)に切り替わり、更に、
増幅器12の出力信号(B)が判定レベルになると、即
ち各比較器31、32、33の出力が(L)(H)
(H)になると、自動切り替えスイッチ4の出力は、増
幅器11の出力信号(A)に切り替わる。この切り替わ
りの状態を図示したのが、図2である。比較器31、3
2、33の出力状態により増幅器の出力(A)(B)
(C)が切り替わっている。
As a result, in the AGC gain, each comparator 3
When the outputs of 1, 32, and 33 are (L), (L), and (L), the output signal (C) of the amplifier 13 is output from the automatic changeover switch 4, and the output signal (C) of the amplifier 13 reaches the determination level. That is, the output of each comparator 31, 32, 33 is (L)
When it becomes (L) or (H), the output of the automatic changeover switch 4 is switched to the output signal (B) of the amplifier 12, and
When the output signal (B) of the amplifier 12 reaches the judgment level, that is, the outputs of the comparators 31, 32, 33 are (L) (H).
When it becomes (H), the output of the automatic changeover switch 4 is switched to the output signal (A) of the amplifier 11. FIG. 2 illustrates this switching state. Comparator 31, 3
Amplifier output (A) (B) depending on the output state of 2, 33
(C) has been switched.

【0019】利得制御回路では、受信信号レベルの高低
如何にかかわらず一定レベル状態で動作を行なうことに
なる。そして、上述の如く各増幅器11、12、13に
は帰還ループが存在せず、増幅率は変化させない代り、
増幅器を直列接続している。この結果、増幅器のDCオ
フセットは変化することがなく、AGC制御にあっては
DCオフセットを除去することが可能となる。こうし
て、AGC回路としては、高速かつ安定した動作が得ら
れる。なお、図1では3段の増幅器を示したが、その段
数は複数段でそれは3段に限られない。
The gain control circuit operates at a constant level regardless of whether the received signal level is high or low. Then, as described above, the feedback loop does not exist in each of the amplifiers 11, 12 and 13, and the amplification factor is not changed,
The amplifiers are connected in series. As a result, the DC offset of the amplifier does not change, and the DC offset can be removed in the AGC control. In this way, the AGC circuit can obtain a high-speed and stable operation. Although FIG. 1 shows a three-stage amplifier, the number of stages is plural and the number is not limited to three.

【0020】[0020]

【発明の効果】以上、説明したように本発明は、利得制
御回路により各増幅器の増幅率を変化させない為、増幅
器のDCオフセットも変化しない。このため、DCオフ
セットを取り除くことにより、安定した動作が期待出来
る。更に、バースト動作では、通常のAGCに比べ、極
めて高速に動作させることが出来るという効果を有す
る。
As described above, according to the present invention, since the gain control circuit does not change the amplification factor of each amplifier, the DC offset of the amplifier also does not change. Therefore, stable operation can be expected by removing the DC offset. Further, the burst operation has an effect that it can be operated at an extremely high speed as compared with a normal AGC.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の利得制御回路の実施例を示すブロック
図。
FIG. 1 is a block diagram showing an embodiment of a gain control circuit of the present invention.

【図2】本発明の実施例でのAGC制御を示す入出力特
性線図。
FIG. 2 is an input / output characteristic diagram showing AGC control in the embodiment of the invention.

【図3】従来例のブロック図。FIG. 3 is a block diagram of a conventional example.

【図4】従来例でのAGC制御の入出力特性線図。FIG. 4 is an input / output characteristic diagram of AGC control in a conventional example.

【符号の説明】[Explanation of symbols]

11、12、13 増幅器 20、21、22、23 レベル検出器 31、32、33 比較器 4 自動切り替えスイッチ 5 電圧制御ゲインアンプ 11, 12, 13 Amplifier 20, 21, 22, 23 Level detector 31, 32, 33 Comparator 4 Automatic changeover switch 5 Voltage control gain amplifier

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 入力信号をN段増幅するN個の増幅器
と、前記N個の増幅器の各段の出力信号の振幅レベルを
求めるN個のレベル検出器と、判定レベル信号と前記レ
ベル検出器の出力信号を比較して比較信号を出力するN
個の比較器と、N個の前記増幅器の各段の出力信号とN
個の前記比較器の出力信号とを受けて前記判定レベル信
号に相応する振幅を出力している前記増幅器の出力信号
を出力する自動切り替えスイッチとを有することを特徴
とする利得制御回路。
1. N amplifiers for amplifying an input signal by N stages, N level detectors for obtaining an amplitude level of an output signal of each stage of the N amplifiers, a decision level signal and the level detector. N that outputs the comparison signal by comparing the output signals of
N comparators, N output signals of each stage of the amplifier and N
A gain control circuit for receiving an output signal of each of the comparators and outputting an output signal of the amplifier which outputs an amplitude corresponding to the determination level signal.
【請求項2】 前記自動切り替えスイッチは、前記N段
の増幅器のうち初段の増幅器を除いて前記判定レベル信
号以下の振幅レベルを出力する最後段の増幅器の出力信
号を出力する自動切り替えスイッチであることを特徴と
する請求項1記載の利得制御回路。
2. The automatic changeover switch is an automatic changeover switch for outputting an output signal of an amplifier at a final stage that outputs an amplitude level equal to or lower than the determination level signal except for an amplifier at a first stage of the N-stage amplifiers. The gain control circuit according to claim 1, wherein:
JP7207497A 1995-07-21 1995-07-21 Gain control circuit Expired - Fee Related JP2877038B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7207497A JP2877038B2 (en) 1995-07-21 1995-07-21 Gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7207497A JP2877038B2 (en) 1995-07-21 1995-07-21 Gain control circuit

Publications (2)

Publication Number Publication Date
JPH0936679A true JPH0936679A (en) 1997-02-07
JP2877038B2 JP2877038B2 (en) 1999-03-31

Family

ID=16540699

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7207497A Expired - Fee Related JP2877038B2 (en) 1995-07-21 1995-07-21 Gain control circuit

Country Status (1)

Country Link
JP (1) JP2877038B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333675B1 (en) 1999-07-22 2001-12-25 Fujitsu Limited Variable gain amplifier with gain control voltage branch circuit
JP2007116514A (en) * 2005-10-21 2007-05-10 Nippon Telegr & Teleph Corp <Ntt> Instantaneous response amplitude limiting amplifier circuit
JP2008029000A (en) * 2006-06-22 2008-02-07 Sony Corp GAIN CONTROL CIRCUIT, IMAGING DEVICE, CONTROL DEVICE, AND GAIN CONTROL METHOD
JP2011193284A (en) * 2010-03-15 2011-09-29 Fujitsu Ltd Receiving circuit, receiving method, and radio communication device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169147U (en) * 1984-10-13 1986-05-12
JPS61244111A (en) * 1985-04-22 1986-10-30 Nec Corp Amplifier circuit device
JPS6383818U (en) * 1986-11-19 1988-06-01

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6169147U (en) * 1984-10-13 1986-05-12
JPS61244111A (en) * 1985-04-22 1986-10-30 Nec Corp Amplifier circuit device
JPS6383818U (en) * 1986-11-19 1988-06-01

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6333675B1 (en) 1999-07-22 2001-12-25 Fujitsu Limited Variable gain amplifier with gain control voltage branch circuit
JP2007116514A (en) * 2005-10-21 2007-05-10 Nippon Telegr & Teleph Corp <Ntt> Instantaneous response amplitude limiting amplifier circuit
JP2008029000A (en) * 2006-06-22 2008-02-07 Sony Corp GAIN CONTROL CIRCUIT, IMAGING DEVICE, CONTROL DEVICE, AND GAIN CONTROL METHOD
JP2011193284A (en) * 2010-03-15 2011-09-29 Fujitsu Ltd Receiving circuit, receiving method, and radio communication device

Also Published As

Publication number Publication date
JP2877038B2 (en) 1999-03-31

Similar Documents

Publication Publication Date Title
US6977976B1 (en) Complex filtering/AGC radio receiver architecture for low-IF or zero-IF
US6285863B1 (en) System and method for providing automatic gain control with high dynamic range
US6564043B2 (en) Method and arrangement for linearizing a radio receiver
US6587004B2 (en) Signal amplifier and optical signal receiver using the same
US20040229561A1 (en) Tuner
US5263180A (en) Space diversity reception system
JPH09312528A (en) Optical receiver circuit
US6201440B1 (en) Power amplifier and control circuit thereof
JP2000101372A (en) Method for improving effective signal in radio receiver unit
JP2877038B2 (en) Gain control circuit
EP0501448A2 (en) Gain control circuitry for QAM demodulator
CN111049487A (en) Automatic gain control circuit and control method
US4156848A (en) High dynamic range detector for indicating the quieting level of an FM receiver
US20030034841A1 (en) Variable gain amplifier
JPH11284460A (en) Automatic gain control amplifier
JPH08130428A (en) Variable gain amplifier
CN110011678B (en) Automatic gain control system and method suitable for superheterodyne receiver of abrupt channel
FI71448B (en) AUTOMATISK FOERSTAERKNINGSREGLERINGSKRETS FOER EN TELEVISION
US5838198A (en) Gain control for parallel-arranged differential pairs
JP3082703B2 (en) Diversity receiver
JPH04222124A (en) Common-mode synthesizing circuit
JP3713206B2 (en) Automatic gain control circuit
JP2007036621A (en) Automatic gain control circuit and receiver
JP2629386B2 (en) Automatic gain control circuit
KR20040008819A (en) Receiver of communication system having offset voltage compensation circuit

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080122

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090122

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100122

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees