JPH0936727A

JPH0936727A - 信号出力方法、その回路及び半導体集積回路

Info

Publication number: JPH0936727A
Application number: JP7187527A
Authority: JP
Inventors: Makoto Koga; 誠古賀
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1995-07-24
Filing date: 1995-07-24
Publication date: 1997-02-07

Abstract

(57)【要約】【目的】スイッチング雑音の影響を排除する信号出力
技術を提供する。【構成】入力電圧の変化に応答して出力電圧が変化す
る信号出力回路において、出力電圧が遷移を開始した時
から所定の切換電圧に達するまでの遷移期間において第
１電源が供給される第１信号出力回路（トランジスタＱ
_1a及びＱ_1c）と、遷移期間の終了後の定常状態において
第２電源が供給される第２信号出力回路（トランジスタ
Ｑ_1b及びＱ_1d）とを備えて構成される。出力電流の遷移
により、電源経路にスイッチング雑音が発生する前に、
信号出力回路が切り替わり、スイッチング雑音の混入し
ない電源により電圧が保持される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、メモリ、インターフェ
ース回路などの半導体集積回路において、信号出力の最
終段を構成する信号出力回路の改良に関する。

【０００２】半導体集積回路において、入力された信号
は、所定の処理が行われ最終段の信号出力回路から出力
される。信号出力は、シリコンチップからボンディング
ワイヤ等でＩＣパッケージの出力用ピンに接続される。
出力信号の論理が反転し、出力信号レベルが遷移する
時、これら半導体集積回路の信号出力用の回路には、遷
移電流が流れる。このとき、ボンディングワイヤや出力
用ピンのインダクタンスにより、出力信号にスイッチン
グ雑音が発生することがあった。

【０００３】ワイヤの接続方法等、製造上の改良により
かかるスイッチング雑音を低減させることもできるが、
回路構成についての改良が種々検討されている。

【０００４】

【従来の技術】図８に、従来の半導体集積回路における
信号出力回路の概要を示す。半導体集積回路の出力段
は、所定の電力を供給可能なインバータ回路を構成する
ことが多い。図８において、トランジスタＱ₁₀及びＱ₁₁
はインバータを構成し、Ｃは配線容量である。入力電圧
ＩＮが変化すると、トランジスタのスイッチング速度に
対応する遅れ時間を経て、出力電圧ＯＵＴが入力電圧の
論理とは反対の論理レベルに変化する。Ｌ₁₀及びＬ
₁₁は、シリコンチップと半導体集積回路のパッケージ間
を接続するワイヤーフレームやリードピン（出力端子）
の存在によって発生するインダクタである。インダクタ
ンスが存在すると、短時間に出力レベルが遷移し急激に
遷移電流が流れるディジタルＩＣでは、インダクタンス
による誘導起電力Ｖ_L＝−Ｌ・ｄｉ／ｄｔ（Ｌはインダ
クタンス）が生ずる。

【０００５】図９は、一つの電源端子Ｊ₀について複数
の出力回路Ｃ₁〜Ｃ_nを接続した構成である。このよう
な回路構成では、リードピンＪ₁〜Ｊ_nの出力電圧が一
度に変化すると大きな出力電流が電源配線に流れるた
め、上記したインダクタンスの影響が大きい。

【０００６】これらインダクタンスによる誘導起電力は
逆起電力であるため、出力電圧の遷移に遅延が生ずる。
このため、インダクタンスＬと配線容量成分Ｃとの遅れ
要素の影響により、遷移期間中の出力電圧は、論理レベ
ルが変化した直後に電圧レベルが振動する、いわゆるリ
ンギングが生ずる（図１０参照。破線がリンギング）。
リンギングは、同一の電源に接続される前段の回路にお
いて、電源供給点の電圧変動を起こし、スイッチング雑
音として誤動作を引き起こす原因となる。

【０００７】スイッチング雑音を防止する信号出力回路
の公知技術として、例えば特開平４−２５３４２０号公
報に記載されている発明がある。当該発明は、インバー
タ回路を並列して設け、一方のインバータ回路は低いオ
ン抵抗、他のインバータ回路は高いオン抵抗を備えるも
のである。当該発明は、論理状態の遷移により比較的第
電流が流れるときと定常状態とで抵抗率を異ならせて、
スイッチング雑音の影響を少なくするというものであっ
た。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
信号出力回路では、トランジスタのオン抵抗の相違によ
り、スイッチング雑音を軽減するものの、遷移電流によ
るスイッチング雑音の影響が電源に残存するため、完全
にスイッチング雑音から集積回路が防御されるものでは
なかった。

【０００９】すなわち、上記従来の発明によれば、リン
ギング等のスイッチング雑音が発生しても、トランジス
タのオン抵抗を大きくしたので、出力電流の流れが抑え
られるという効果は奏するものの、電源から供給される
電流に若干のスイッチング雑音が伝達されることは否定
できないのである。

【００１０】そこで、本願発明は、スイッチング雑音の
影響を排除する信号出力方法及び回路を提供することを
課題とする。

【００１１】

【課題を解決するための手段】請求項１に記載の発明
は、入力電圧の変化に応答して出力電圧が変化する信号
出力回路に電源を供給するにあたり、出力電圧が遷移を
開始した時から所定の切換電圧に達するまでの遷移期間
における電源を第１電源から供給し、遷移期間の終了後
の定常状態における電源を第２電源から供給する。

【００１２】なお、第１電源と第２電源とは、同一の電
圧供給源から出力されるものであってよく、第１電源の
供給経路に存在するインダクタンスによる誘導起電力
が、第２電源の供給経路に影響を与えなければよい。

【００１３】請求項２に記載の発明は、請求項１に記載
の信号出力方法において、所定の切換電圧は、出力電圧
の変化が終了した後の定常状態における定常電圧に対応
する電圧（例えば、定常電圧の１００％又は９０％）と
し、遷移期間は、出力信号が遷移を開始した時から定常
電圧に対応する電圧に最初に達する時までの期間とす
る。

【００１４】請求項３に記載の発明は、入力電圧の変化
に応答して出力電圧が変化する信号出力回路において、
出力電圧が遷移を開始した時から所定の切換電圧に達す
るまでの遷移期間において第１電源が供給される第１信
号出力回路と、遷移期間の終了後の定常状態において第
２電源が供給される第２信号出力回路とを備えて構成さ
れる。

【００１５】請求項４に記載の発明は、請求項３に記載
の信号出力回路において、所定の切換電圧は、出力電圧
の変化が終了した後の定常状態における定常電圧に対応
する電圧とし、遷移期間は、出力信号の変化が開始した
時から定常電圧に対応する電圧に最初に達する時までの
期間とする。

【００１６】請求項５に記載の発明は、請求項３又は請
求項４に記載の信号出力回路において、第１信号出力回
路は、出力電圧の立上がり時に相当する遷移期間を検出
し、第１信号出力回路の出力端を第１電源に接続する第
１スイッチ手段と、出力電圧の立下がり時の遷移期間に
相当する期間を検出し、第１信号出力回路の出力端を所
定の基準電位に接続する第２スイッチ手段と、を備えて
構成され、第２信号出力回路は、出力電圧の立上がり時
に相当する遷移期間が終了したことを検出し、第２信号
出力回路の出力端を第２電源に接続する第３スイッチ手
段と、出力電圧の立下がり時に相当する遷移期間が終了
したことを検出し、第２信号出力の出力端を基準電位に
接続する第４スイッチ手段と、を備えて構成される。

【００１７】請求項６に記載の発明は、請求項３乃至請
求項５に記載の信号出力回路において、第１電源と第２
電源との間に介装され、第１電源の供給電圧と第２電源
の供給電圧との差が所定のレベル以上になったときに導
通する放電回路を備えて構成される。

【００１８】請求項７に記載の発明は、請求項３乃至請
求項６に記載の信号出力回路を信号処理の最終段に備え
た半導体集積回路において、前記信号出力回路に供給さ
れる電源のうち第２電源を当該信号出力回路の前段を構
成する他の回路の電源とする。

【００１９】

【作用】本願発明によれば、出力電圧の変化開始時から
所定の切換電圧に達するまでの遷移期間は信号出力回路
に遷移電流が流れるため、出力配線や電源供給線に存在
するインダクタンスに誘導起電力が生ずる。インダクタ
ンスは配線容量とともに遅れ要素を形成するので、論理
レベル確定後には遅れ要素による電流の変動の影響によ
り、電源の供給点の電圧にリンギングが生ずる（図１０
の破線で示す振動の波形参照）。

【００２０】遷移期間中は第１電源から電源を供給する
ので、第１電源の経路のインダクタンスの影響が存在す
る。しかし、所定の切換電圧、すなわち、信号出力電圧
にリンギングが生ずる前段階で信号出力回路に供給する
電源を第２電源に切り換える。第１電源に発生するリン
ギングは、第２電源とは切り離された後、第１電源の経
路のインピーダンスにより減衰する。一方、第２電源は
遷移期間の終了後では信号出力を維持するためのプルア
ップ用（又はプルダウン用）の電源供給源として働くの
みなので、スイッチング雑音が発生しない。信号出力回
路の前段の電源を第２電源から供給していても、スイッ
チング雑音の影響から排除される（図１０の実線で示す
波形を参照）。

【００２１】なお、第１電源と第２電源とは、同一の電
圧供給源から出力されるものであってよく、第１電源の
供給経路に存在するインダクタンスによる誘導起電力
が、第２電源の供給経路に影響を与えなければよい。

【００２２】特に、請求項２又は請求項４に記載の発明
によれば、上記した切換電圧を出力電圧の変化が終了し
た後の定常状態における定常電圧に対応する電圧（例え
ば、定常電圧の１００％又は９０％）とし、遷移期間を
出力信号が遷移を開始した時から定常電圧に対応する電
圧に最初に達する時までの期間とするので、スイッチン
グ雑音が発生する前に電源が切り換えられる。

【００２３】請求項３に記載の発明によれば、第１信号
出力回路に第１電源が供給されるので、電源の切換後は
当該出力回路が切り離されて、当該出力回路においてス
イッチング雑音の減衰が行われ、第２電源が供給される
第２信号出力回路には影響が現れない。

【００２４】請求項５に記載の発明によれば、第１信号
出力回路は、出力電圧の立上がり時において、第１スイ
ッチ手段により検出された遷移期間に第１電源が供給さ
れ、信号出力の立下がり時において、第２スイッチ手段
により、定常状態に以降後に第２電源に接続される。一
方、第２信号出力回路は、定常状態の論理に応じて、第
３スイッチ手段により第２電源に、あるいは、第４スイ
ッチ手段により基準電位に接続される。

【００２５】したがって、第１信号出力回路にのみ遷移
期間の電流が流れ、第２信号出力回路は第１電源に生ず
るスイッチング雑音から切り離される。請求項６に記載
の発明によれば、放電回路は、第１電源に発生したスイ
ッチング雑音が、電源切り離し後に減衰しないような所
定のレベル以上の大きさであるとき、すなわち、所定の
しきい値以上の振幅値のとき第１電源と第２電源とを接
続する。両電源が接続されれば、経路のインピーダンス
等が減少する。

【００２６】したがって、所定レベルのスイッチング雑
音に由来する電流が減衰する。なお、第２電源に通電す
る期間はごく短時間なので、第２電源により電源を供給
される回路に及ぼす影響は少ない。

【００２７】請求項７に記載の発明によれば、遷移期間
は、第１電源が信号出力回路に接続され、遷移期間の終
了後、スイッチング雑音は第１電源の経路で減衰する。
遷移期間終了後、前段の他の集積回路は、スイッチング
雑音の影響を受けない第２電源で動作を継続する。

【００２８】

【実施例】本発明の装置に係る好適な実施例を図面を参
照して説明する。（Ｉ）第１実施例図１に、第１実施例の信号出力回路の構成図を示す。

【００２９】トランジスタＱ_1a及びＱ_1cは、第１信号出
力回路としてのインバータを構成する。Ｌ₁及びＬ
₃は、第１信号出力回路の経路に存在するインダクタン
スである。

【００３０】インバータＩＮＶ₁、ディレイ（遅延素
子）Ｄ₂、ＮＡＮＤ₂及びトランジスタＱ_1aは第１スイ
ッチ手段として動作する。ディレイＤ₂の遅延時間は、
第１信号出力回路を構成するインバータの立上がり時の
遷移期間に相当する時間である。ＮＡＮＤ₂は二入力の
時間差に相当する期間、Ｌレベルとなる。したがって、
オン信号１ａは立上がり期間に相当する時間、トランジ
スタＱ_1aをオンさせる信号となる。

【００３１】インバータＩＮＶ₂、ディレイＤ₃、ＮＯ
Ｒ₁及びトランジスタＱ_1cは第２スイッチ手段として動
作する。ディレイＤ₃の遅延時間は、第１信号出力回路
を構成するインバータの立下がり時の遷移期間に相当す
る時間である。ＮＯＲ₁は二入力の時間差に相当する期
間、Ｈレベルとなる。したがって、オン信号１ｃは立下
がり期間に相当する時間、トランジスタＱ_1cをオンさせ
る信号となる。

【００３２】トランジスタＱ_1b及びＱ_1dは、第２信号出
力回路としてのインバータを構成する。Ｌ₂及びＬ
₄は、第２信号出力回路の経路に存在するインダクタン
スである。

【００３３】ディレイＤ₁は、第２信号出力回路を構成
するインバータの立上がり時の遷移期間、入力信号を遅
延する。ＮＡＮＤ₁は、二入力がともにＨレベルのとき
のみ出力をＬレベルにする。したがって、オン信号１ｂ
は、遷移期間を終了したＨレベルの定常状態のとき、ト
ランジスタＱ_1bをオンさせる信号である。

【００３４】ディレイＤ₄は、第２信号出力回路を構成
するインバータの立下がり時の遷移期間、入力信号を遅
延する。ＮＯＲ₂は、二入力がともにＬレベルのときの
み出力をＨレベルにする。したがって、オン信号１ｄ
は、遷移期間を終了したＬレベルの定常状態のとき、ト
ランジスタＱ_1dをオンさせる信号である。

【００３５】なお、各トランジスタの特性が同等であっ
て、第１信号出力回路を構成するインバータと、第２信
号出力回路を構成するインバータとが同一の遷移期間を
有しているのならば、ディレイＤ₁とＤ₂及びＤ₃とＤ
₄とは同一の遅延時間を設定すればよい。また、トラン
ジスタＱ_1a−Ｑ_1cの中間点と、トランジスタＱ_1b−Ｑ _1d
の中間点とは図１のように接続してもよいが、インバー
タの特性が揃っていれば接続しなくてもよい。第１電源
Ｖ_CC1と第２電源Ｖ_CC2は、互いに同一な電圧を供給す
る。

【００３６】図２のタイミングチャートは、本第１実施
例の構成による各オン信号の変化を示すものである。Ｌ
レベルの定常状態（期間ｉ）から入力電圧ＩＮが立ち上
がると、第１信号出力回路の立上がり期間に対応する期
間、オン信号１ａがオンになり、遷移電流が第１電源Ｖ
_CC1から配線容量Ｃへ供給される（期間ｉｉ）。

【００３７】出力電圧ＯＵＴがＨレベルの定常状態にな
るとオン信号１ｂが供給され、出力回路の出力端は第２
電源Ｖ_CC2にプルアップされる（期間ｉｉｉ）。このと
き、電流の遷移は終了しているので、第２電源にはスイ
ッチング雑音が混入しない。

【００３８】再び入力電圧ＩＮが立ち下がると、第１信
号出力回路の立上がり期間に対応する期間、オン信号１
ｃがオンになり、遷移電流が配線容量Ｃから接地端へ放
電される（期間ｉｖ）。

【００３９】出力電圧ＯＵＴがＬレベルの定常状態にな
るとオン信号１ｄが供給され、出力端は接地端にプルダ
ウンされる（期間ｖ）。上記のように、本第１実施例に
よれば、第１信号出力回路の遷移電流がインダクタンス
Ｌ₁及びＬ₃に流れることにより、スイッチング雑音が
発生する。しかし、遷移期間の終了後は第２信号出力回
路の第２電源（又は接地端）により電圧が保持され電流
が流れないので、第２電源は、経路に存在するインダク
タンスＬ ₂及びＬ₄の影響を受けない。第１電源に発生
したスイッチング雑音は、第１信号出力回路内で次第に
減衰する。（ＩＩ）第２実施例図２に、本第２実施例の信号出力回路の構成図を示す。

【００４０】本第２実施例の信号出力回路２００は、第
１実施例の信号出力回路１００の構成において、トラン
ジスタＱ_1a及びＱ_1bの出力端をプルアップするブロック
と、トランジスタＱ_1c及びＱ_1dの出力端をプルダウンす
るブロックとの間に、インバータ回路を設けた構成であ
る。

【００４１】インバータ回路は、トランジスタＱ_2e1及
びＱ_2e2とインバータＩＮＶ₃とにより構成される。出
力電圧は、トランジスタＱ_2e1とＱ_2e2との間から取り
出す。

【００４２】各トランジスタＱ_2a〜Ｑ_2dは、第１実施例
のトランジスタＱ_1a〜Ｑ_1dに各々対応する。その他の構
成については、第１実施例の構成と同様である。しがた
って、本実施例のオン信号２ａ〜２ｄは、第１実施例で
説明した各オン信号１ａ〜１ｄに各々対応する。

【００４３】図４に、本第２実施例によるタイミングチ
ャートを示す。本第２実施例の動作は、基本的には第１
実施例と同様の順序で動作する。但し、トランジスタＱ
_2e1及びＱ_2e2によるインバータか挿入さているので、
オン抵抗が第１実施例より増加し、電源切換後に第１電
源Ｖ_CC1に発生しているリンギングの振幅の減衰をトラ
ンジスタのオン抵抗が早める。

【００４４】したがって、本第２実施例によれば、第１
実施例のように遷移期間中と定常状態時とで電源を切り
換えるという技術的思想を共通としながらも、さらにオ
ン抵抗を上昇させ、スイッチング雑音の影響を少なくす
る効果を奏する。（ＩＩＩ）第３実施例図５に、本第３実施例の信号出力回路の構成図を示す。

【００４５】本実施例の信号出力回路３００は、上記各
実施例で使用した第１電源と第２電源との間に、請求項
６に係る放電回路３を備えて構成される。符号１は内部
回路であり、ここでは半導体集積回路のうち、最終段の
信号出力回路以外の回路部分を意味する。Ｃ₁〜Ｃ
_nは、例えば上記実施例で説明した信号出力回路が適用
される。内部回路１は、例えばリードピンＪｂを介して
第２電源Ｖ_CC2の供給を受けるものとする。

【００４６】符号２はＩＣパッケージの外形であり、第
１電源を供給するリードピンＪａ、第２電源を供給する
リードピンＪｂと、各信号出力回路Ｃ₁〜Ｃ_nの出力信
号が接続されるリードピンＪ₁〜Ｊ_nとを備える。

【００４７】図６に、放電回路３に使用するのに適する
トランジスタ回路の例を示す。図６に示す回路は、トラ
ンジスタＱ₁及びＱ₂のアノードとカソードとを互いに
接続することによって、逆極性のダイオードを接続した
ことと等価なリミッタ回路を構成している。

【００４８】上記の構成において、各信号出力回路Ｃ₁
〜Ｃ_nは上記各実施例の信号出力回路としての動作を行
う。つまり、出力電圧の遷移期間にリードピンＪａを介
して第１電源Ｖ_CC1から電源供給を受け、出力電圧の遷
移期間後にはリードピンＪｂを介して第２電源Ｖ_CC2か
ら電源供給を受ける。

【００４９】ところが、本実施例のように、複数の信号
出力回路が同一電源に接続され、出力電圧の遷移が同時
に生ずるような場合には、一時に大電流が電源から流れ
る。流れる電流値が大きいと経路のインダクタンスによ
る逆極性の誘導起電力も大きいものとなり、スイッチン
グ雑音の振幅も増加する。スイッチング雑音の振幅が大
きいと、第１信号出力回路によるスイッチング雑音の減
衰が十分に行われないため、次の遷移期間が開始し信号
出力回路の電源が第２電源から第１電源へ切り換えられ
たときにリンギングの影響が出力回路に及ぼされる。

【００５０】そこで、本実施例では、放電回路３により
所定の振幅以上のスイッチング雑音が電源経路に混入し
たときにスイッチング雑音を低減させる。すなわち、放
電回路３は、第１電源電圧と第２電源電圧との差が所定
のしきい値以上になると導通する作用を有するので、リ
ンギングによる振幅がこのしきい値以上のとき両電源が
短絡されることになる。両電源が短絡されると、インダ
クタンス成分が減少し、スイッチング雑音の減衰を早め
るのである。

【００５１】なお、図６のような回路によれば、両電源
の電圧差がｎ型トランジスタの閾値電圧（ゲート−カソ
ード間電圧）となった場合に両電源が短絡される。上記
のように、本第３実施例によれば、スイッチング雑音が
大きい場合に、より早くスイッチング雑音を減少させる
ことができる。（ＩＶ）第４実施例本第４実施例では、コンピュータ機器等の通常のインタ
ーフェース回路に本発明を適用するものである。

【００５２】図７に、本第４実施例のコンピュータ回路
の構成を示す。図７に示すように、本実施例のコンピュ
ータ回路４００は、ＣＰＵ４とメモリ７とを接続するた
めに、インターフェース回路５及び６が接続されてい
る。インターフェース回路５には第１電源Ｖ_CC1が接続
され、インターフェース回路６には第２電源Ｖ_CC2が接
続されている。インターフェース回路５及び６は、実質
的には同一の回路動作を行う。但し、インターフェース
回路５は出力電圧が遷移する期間中電源が供給され、出
力電流が出力される。インターフェース回路６は出力電
圧が確定している場合に電源が供給され、出力電圧を維
持する。

【００５３】上記構成において、各電源経路は、インダ
クタンスＬ₅及びＬ₆の影響により、遷移電流が流れる
と上記各実施例の信号出力回路と同様にスイッチング雑
音が発生する。遷移期間中にはインターフェース回路５
が動作し、遷移電流により第１電源Ｖ_CC1の経路にスイ
ッチング雑音が発生する。しかし、遷移期間が終了する
時、使用するインターフェース回路がインターフェース
回路５からインターフェース回路６に切り替わる。イン
ターフェース回路６は、遷移電流を流すことなく出力電
圧を維持するので、出力確定後のスイッチング雑音がメ
モリ７に入力され、誤ったアドレスがアクセスされ、又
は誤ったデータが格納等されることがない。第１電源の
経路に発生したスイッチング雑音は、インターフェース
回路５の内部で減衰する。

【００５４】上記のように、本第４実施例によれば、遷
移期間中と出力確定後とでインターフェース回路を切り
換えるので、コンピュータ機器の誤動作を防止できる。（Ｖ）その他の変形例本発明の上記実施例に限らず種々の変形が可能である。

【００５５】信号出力回路やコンピュータ回路に限ら
ず、出力信号の遷移により急激な遷移電流が流れ、イン
ダクタンスの影響により電源の供給端子に生ずる電源電
圧にスイッチング雑音が発生するおそれのあるディジタ
ル回路であれば、本発明を適用できる。

【００５６】すなわち、ほぼ同等の二つの回路を並行し
て動作させ、一方に供給する電源と他方に供給する電源
とを分離する。そして、出力電圧の遷移期間中に一方の
回路を動作させ、遷移期間の終了と同時に他方の回路に
動作を切り換えればよい。

【００５７】また、上記各実施例では、電源は二つの電
源を用いたが、電源の供給源は共通のものでよい。但
し、電源の供給源から各信号出力回路等への電源供給端
までの経路を異ならせ、一方の経路のインピーダンスが
他方の経路のインピーダンスと共通することがないよう
に、電源の供給源から放射状の電源配線等を行う。この
ような配慮をして電源配線を行えば、実質的には二つの
電源を設けたことと等価となる。

【００５８】

【発明の効果】本願発明によれば、第１電源の経路にス
イッチング雑音によるリンギングが発生する前に遷移電
流の流れていない第２電源に切り換えるので、出力電圧
及び第２電源等に接続される他の回路は、電源供給線に
存在するスイッチング雑音により誤動作することがな
い。

【００５９】特に、請求項２又は請求項４に記載の発明
によれば、定常電圧に達する近傍で電源の切換が行われ
るので、スイッチング雑音を効果的に排除できる。ま
た、請求項６に記載の発明によれば、放電回路が所定の
しきい値以上の振幅を有するスイッチング雑音が発生し
たとき、第１電源と第２電源とを接続するので、複数の
信号出力回路に一時に遷移電流が流れた場合に、スイッ
チング雑音自体の減衰を早めることができる。

【００６０】請求項７に記載の発明によれば、他の集積
回路はスイッチング雑音の影響を受けない第２電源で動
作するので、スイッチング雑音が電源に混入することに
よる誤動作を防止できる。

【図面の簡単な説明】

【図１】第１実施例の信号出力回路の構成図である。

【図２】第１実施例の信号出力回路についてのタイミン
グチャートである。

【図３】第２実施例の信号出力回路の構成図である。

【図４】第２実施例の信号出力回路についてのタイミン
グチャートである。

【図５】第３実施例の信号出力回路の構成図である。

【図６】放電回路の構成例である。

【図７】第４実施例のコンピュータ回路の構成図であ
る。

【図８】従来の信号出力回路の第１例である。

【図９】従来の信号出力回路の第２例である。

【図１０】信号出力回路の出力電圧の様子を説明する図
である。

【符号の説明】

１…内部回路２…ＩＣパッケージ３…放電回路Ｑ…トランジスタＩＮＶ…インバータＮＡＮＤ…ＮＡＮＤゲートＮＯＲ…ＮＯＲゲートＣ…配線容量Ｃ₁〜Ｃ_n…信号出力回路

Claims

【特許請求の範囲】

【請求項１】入力電圧の変化に応答して出力電圧が変
化する信号出力回路に電源を供給するにあたり、前記出
力電圧が遷移を開始した時から所定の切換電圧に達する
までの遷移期間における電源を第１電源から供給し、前
記遷移期間の終了後の定常状態における電源を第２電源
から供給することを特徴とする信号出力方法。
【請求項２】請求項１に記載の信号出力方法におい
て、前記所定の切換電圧は、前記出力電圧の変化が終了した
後の定常状態における定常電圧に対応する電圧とし、前
記遷移期間は、前記出力信号が遷移を開始した時から前
記定常電圧に対応する電圧に最初に達する時までの期間
とすることを特徴とする信号出力方法。
【請求項３】入力電圧の変化に応答して出力電圧が変
化する信号出力回路において、前記出力電圧が遷移を開始した時から所定の切換電圧に
達するまでの遷移期間において第１電源が供給される第
１信号出力回路と、前記遷移期間の終了後の定常状態において第２電源が供
給される第２信号出力回路とを備えたことを特徴とする
信号出力回路。
【請求項４】請求項３に記載の信号出力回路におい
て、前記所定の切換電圧は、前記出力電圧の変化が終了した
後の定常状態における定常電圧に対応する電圧とし、前
記遷移期間は、前記出力信号の変化が開始した時から前
記定常電圧に対応する電圧に最初に達する時までの期間
とすることを特徴とする信号出力回路。
【請求項５】請求項３又は請求項４に記載の信号出力
回路において、前記第１信号出力回路は、前記出力電圧の立上がり時に
相当する前記遷移期間を検出し、当該第１信号出力回路
の出力端を前記第１電源に接続する第１スイッチ手段
と、前記出力電圧の立下がり時の前記遷移期間に相当す
る期間を検出し、当該第１信号出力回路の出力端を所定
の基準電位に接続する第２スイッチ手段と、を備えて構
成され、前記第２信号出力回路は、前記出力電圧の立上がり時に
相当する遷移期間が終了したことを検出し、当該第２信
号出力回路の出力端を前記第２電源に接続する第３スイ
ッチ手段と、前記出力電圧の立下がり時に相当する遷移
期間が終了したことを検出し、当該第２信号出力の出力
端を前記基準電位に接続する第４スイッチ手段と、を備
えて構成されることを特徴とする信号出力回路。
【請求項６】請求項３乃至請求項５に記載の信号出力
回路において、前記第１電源と前記第２電源との間に介装され、前記第
１電源の供給電圧と前記第２電源の供給電圧との差が所
定のレベル以上になったときに導通する放電回路を備え
たことを特徴とする信号出力回路。
【請求項７】請求項３乃至請求項６に記載の信号出力
回路を信号処理の最終段に備えた半導体集積回路におい
て、前記信号出力回路に供給される電源のうち第２電源を当
該信号出力回路の前段を構成する他の回路の電源とする
ことを特徴とする半導体集積回路。