JPH0936849A - ビット同期回路及びビット同期方式 - Google Patents
ビット同期回路及びビット同期方式Info
- Publication number
- JPH0936849A JPH0936849A JP18444795A JP18444795A JPH0936849A JP H0936849 A JPH0936849 A JP H0936849A JP 18444795 A JP18444795 A JP 18444795A JP 18444795 A JP18444795 A JP 18444795A JP H0936849 A JPH0936849 A JP H0936849A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- burst signal
- received burst
- change point
- cycle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
- H04L7/0338—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals the correction of the phase error being performed by a feed forward loop
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】
【目的】 光バースト信号の高速伝送において、デュー
ティ変動に対する耐力が高く、受信バースト信号に短い
区間で同期可能なビット同期回路及び同期方式。 【構成】 本発明のビット同期回路は、入力信号をサン
プリングしてｎ系列の信号とするデータサンプル部１
と、サンプリングされたｎ系列信号の中から受信バース
ト入力信号に同期した信号を選択する選択出力部２とを
備え、さらに、データサンプル部１からの信号の立ち上
がり及び立ち下がり変化点を検出する変化点検出部３
と、変化点検出結果を保持する保持部４と、変化点検出
部３及び保持部４からの出力結果のどちらか、あるい
は、両方に基づいて選択出力部２が選択すべき信号を判
定するクロック判定部５と、クロック判定部５の出力結
果をあるタイミングだけ保持する判定結果保持部６とを
備えて構成される。
ティ変動に対する耐力が高く、受信バースト信号に短い
区間で同期可能なビット同期回路及び同期方式。 【構成】 本発明のビット同期回路は、入力信号をサン
プリングしてｎ系列の信号とするデータサンプル部１
と、サンプリングされたｎ系列信号の中から受信バース
ト入力信号に同期した信号を選択する選択出力部２とを
備え、さらに、データサンプル部１からの信号の立ち上
がり及び立ち下がり変化点を検出する変化点検出部３
と、変化点検出結果を保持する保持部４と、変化点検出
部３及び保持部４からの出力結果のどちらか、あるい
は、両方に基づいて選択出力部２が選択すべき信号を判
定するクロック判定部５と、クロック判定部５の出力結
果をあるタイミングだけ保持する判定結果保持部６とを
備えて構成される。
Description
【０００１】
【産業上の利用分野】本発明は、バースト信号の位相に
同期させて信号の再生を行うバースト伝送対応ビット同
期回路及びビット同期方式に係り、特に、ポイント対マ
ルチポイント方式の光伝送システムにおいて、ポイント
側でマルチポイント側からのバースト信号を受信する場
合に適用して好適なビット同期回路及びビット同期方式
に関する。
同期させて信号の再生を行うバースト伝送対応ビット同
期回路及びビット同期方式に係り、特に、ポイント対マ
ルチポイント方式の光伝送システムにおいて、ポイント
側でマルチポイント側からのバースト信号を受信する場
合に適用して好適なビット同期回路及びビット同期方式
に関する。
【０００２】
【従来の技術】バースト伝送信号に対するビット同期方
式に関する従来技術として、１台の通信装置と複数の通
信装置とを光分配装置（スターカプラ）を介して接続し
て構成される、ポイント対マルチポイント方式の光伝送
システムにおけるビット同期方式が知られている。
式に関する従来技術として、１台の通信装置と複数の通
信装置とを光分配装置（スターカプラ）を介して接続し
て構成される、ポイント対マルチポイント方式の光伝送
システムにおけるビット同期方式が知られている。
【０００３】図９はこのような従来技術によるポイント
対マルチポイント方式の光伝送システムの構成例を示す
ブロック図、図１０は１つの通信装置が複数の通信装置
からの情報セルを受信する場合の状況を説明する図であ
り、以下、図９、図１０を参照して従来技術によるビッ
ト同期方式について説明する。図９において、１００、
１０１−１、１０１−２は通信装置、１０２はスターカ
プラである。
対マルチポイント方式の光伝送システムの構成例を示す
ブロック図、図１０は１つの通信装置が複数の通信装置
からの情報セルを受信する場合の状況を説明する図であ
り、以下、図９、図１０を参照して従来技術によるビッ
ト同期方式について説明する。図９において、１００、
１０１−１、１０１−２は通信装置、１０２はスターカ
プラである。
【０００４】図示光伝送システムは、１台の通信装置１
００と複数の通信装置１０１−１〜１０１−２とがスタ
ーカプラ１０２を介して接続され、ポイント対マルチポ
イント方式の光伝送システムを構成している。このよう
に構成される光伝送システムにおいて、通信装置１０１
−１〜１０１−２の１つから通信装置１００に情報セル
を送信する場合、通信装置１００と各通信装置１０１−
１〜１０１−２との距離差のために、各通信装置１０１
−１〜１０１−２から通信装置１００に送信される情報
セルは、それぞれ、光レベル、及び、通信装置１００の
装置内部システムクロックとの位相差が異なる状態で、
バースト的に伝送されて通信装置１００に到着すること
になる。
００と複数の通信装置１０１−１〜１０１−２とがスタ
ーカプラ１０２を介して接続され、ポイント対マルチポ
イント方式の光伝送システムを構成している。このよう
に構成される光伝送システムにおいて、通信装置１０１
−１〜１０１−２の１つから通信装置１００に情報セル
を送信する場合、通信装置１００と各通信装置１０１−
１〜１０１−２との距離差のために、各通信装置１０１
−１〜１０１−２から通信装置１００に送信される情報
セルは、それぞれ、光レベル、及び、通信装置１００の
装置内部システムクロックとの位相差が異なる状態で、
バースト的に伝送されて通信装置１００に到着すること
になる。
【０００５】図１０は前述したような通信装置１００が
通信装置１０１−１〜１０１−２からの情報セルを受信
する場合のバースト信号の光レベルを示している。この
図から判るように、通信装置１００に到着する通信装置
１０１−１〜１０１−２からの情報セルのバースト信号
の光レベルがそれぞれで大きく相違している。また、図
示していないが、これらのバースト信号は、それぞれ、
通信装置１００の装置内部システムクロックとの位相差
が異なっている。
通信装置１０１−１〜１０１−２からの情報セルを受信
する場合のバースト信号の光レベルを示している。この
図から判るように、通信装置１００に到着する通信装置
１０１−１〜１０１−２からの情報セルのバースト信号
の光レベルがそれぞれで大きく相違している。また、図
示していないが、これらのバースト信号は、それぞれ、
通信装置１００の装置内部システムクロックとの位相差
が異なっている。
【０００６】通信装置１００は、到着したバースト信号
を光／電気変換装置で電気信号に変換した後ビット同期
を行う。この通信装置１００におけるビット同期のため
に、バースト信号の先頭付近には、１／０の交番信号か
らなるビット同期用バイトが設けられている。しかし、
ビット同期用バイトは、伝送効率を考慮すると、限られ
た数バイト程度しか設けることができないため、通信装
置１００は、ビット同期を数バイトのビット同期用バイ
トの区間内に行う必要がある。
を光／電気変換装置で電気信号に変換した後ビット同期
を行う。この通信装置１００におけるビット同期のため
に、バースト信号の先頭付近には、１／０の交番信号か
らなるビット同期用バイトが設けられている。しかし、
ビット同期用バイトは、伝送効率を考慮すると、限られ
た数バイト程度しか設けることができないため、通信装
置１００は、ビット同期を数バイトのビット同期用バイ
トの区間内に行う必要がある。
【０００７】前述したようなバースト伝送信号に対する
ビット同期回路に関する従来技術として、例えば、「Ｐ
ＤＳ光加入者システムにおけるバースト信号対応ビット
同期回路」（信学全大（秋）Ｂ−８３０、１９９３）に
記載された技術が知られている。
ビット同期回路に関する従来技術として、例えば、「Ｐ
ＤＳ光加入者システムにおけるバースト信号対応ビット
同期回路」（信学全大（秋）Ｂ−８３０、１９９３）に
記載された技術が知られている。
【０００８】この従来技術は、受信バースト信号を多相
化し、受信バースト信号の変化点から半位相ずれた位相
位置でリタイミングするＤＰＬＬ回路によりビット同期
を行うというものである。なお、この従来技術では、伝
送速度として、６０Ｍｂｐｓ程度が想定されている。
化し、受信バースト信号の変化点から半位相ずれた位相
位置でリタイミングするＤＰＬＬ回路によりビット同期
を行うというものである。なお、この従来技術では、伝
送速度として、６０Ｍｂｐｓ程度が想定されている。
【０００９】
【発明が解決しようとする課題】前述した図９に示すよ
うなシステムにおいて、高速な伝送（１５５．５２Ｍｂ
ｐｓ程度）を行なう場合、通信装置１００で受信された
バースト信号の光／電気変換の際の自動閾値制御の追従
性の遅れ等により、入力データのデューティ比の変動が
顕著になってしまう。
うなシステムにおいて、高速な伝送（１５５．５２Ｍｂ
ｐｓ程度）を行なう場合、通信装置１００で受信された
バースト信号の光／電気変換の際の自動閾値制御の追従
性の遅れ等により、入力データのデューティ比の変動が
顕著になってしまう。
【００１０】図１１はこのことを説明する閾値の時間変
化と識別された信号との関係を示す図である。
化と識別された信号との関係を示す図である。
【００１１】図１１において、図１１（ａ）は受信した
光信号、図１１（ｂ）は光信号を識別するための閾値信
号、図１１（ｃ）は閾値で識別された信号を示してお
り、この図から閾値の時間的変化が顕著な場合、受信さ
れた信号のデューティ比が変化してしまうことが判る。
光信号、図１１（ｂ）は光信号を識別するための閾値信
号、図１１（ｃ）は閾値で識別された信号を示してお
り、この図から閾値の時間的変化が顕著な場合、受信さ
れた信号のデューティ比が変化してしまうことが判る。
【００１２】一般に、高速な伝送を行おうとすると、ジ
ッタ、電気的歪等の影響のために、同期を行う場合のリ
タイミングの理想位置が更に限定される。このため、前
述した図９に示すようなシステムに前述したＰＬＬ回路
による同期方式を適用した場合、従来技術のようなリタ
イミングの理想位置として、受信データの変化点から固
定位相だけずれた位相を採用する方式は、前述したよう
なデューティ変動に対する耐力が少ないという問題点を
有している。
ッタ、電気的歪等の影響のために、同期を行う場合のリ
タイミングの理想位置が更に限定される。このため、前
述した図９に示すようなシステムに前述したＰＬＬ回路
による同期方式を適用した場合、従来技術のようなリタ
イミングの理想位置として、受信データの変化点から固
定位相だけずれた位相を採用する方式は、前述したよう
なデューティ変動に対する耐力が少ないという問題点を
有している。
【００１３】本発明の目的は、前述した従来技術の問題
点を解決し、デューティ変動に対する耐力の高いビット
同期回路及びビット同期方式を提供することにある。
点を解決し、デューティ変動に対する耐力の高いビット
同期回路及びビット同期方式を提供することにある。
【００１４】
【課題を解決するための手段】本発明によれば前記目的
は、ビット同期回路を、受信バースト入力信号をサンプ
リングしてｎ系列（但し、ｎは２以上の整数）の信号と
するデータサンプル部と、データサンプル部でサンプリ
ングされたｎ系列信号の中から受信バースト入力信号に
同期した信号を選択して出力する選択出力部とを備え、
さらに、前記データサンプル部でサンプリングされたｎ
系列の信号の各々の立ち上がり及び立ち下がり変化点を
検出する変化点検出部と、前記変化点検出部にて検出し
た検出結果をあるタイミングだけ保持する保持部と、前
記変化点検出部及び前記保持部からの出力結果のどちら
か、あるいは両方に基づいて前記選択出力部にて選択す
べき信号を判定するクロック判定部と、前記クロック判
定部の出力結果をあるタイミングだけ保持する判定結果
保持部とを備えて構成することにより達成される。
は、ビット同期回路を、受信バースト入力信号をサンプ
リングしてｎ系列（但し、ｎは２以上の整数）の信号と
するデータサンプル部と、データサンプル部でサンプリ
ングされたｎ系列信号の中から受信バースト入力信号に
同期した信号を選択して出力する選択出力部とを備え、
さらに、前記データサンプル部でサンプリングされたｎ
系列の信号の各々の立ち上がり及び立ち下がり変化点を
検出する変化点検出部と、前記変化点検出部にて検出し
た検出結果をあるタイミングだけ保持する保持部と、前
記変化点検出部及び前記保持部からの出力結果のどちら
か、あるいは両方に基づいて前記選択出力部にて選択す
べき信号を判定するクロック判定部と、前記クロック判
定部の出力結果をあるタイミングだけ保持する判定結果
保持部とを備えて構成することにより達成される。
【００１５】データサンプル部は、互いに位相の異なる
複数ｎ系列からなる多相クロックを発生し、この多相ク
ロックを用いて受信バースト入力信号をサンプリングし
ｎ系列の信号として出力するサンプリング手段を含むこ
とができる。
複数ｎ系列からなる多相クロックを発生し、この多相ク
ロックを用いて受信バースト入力信号をサンプリングし
ｎ系列の信号として出力するサンプリング手段を含むこ
とができる。
【００１６】変化点検出部は、受信バースト信号の立ち
上がり及び立ち下がり変化点を検出して、受信バースト
信号と同じ時間周期毎の変化点の位相位置及び変化点の
数を判定する判定処理手段を含むことができる。
上がり及び立ち下がり変化点を検出して、受信バースト
信号と同じ時間周期毎の変化点の位相位置及び変化点の
数を判定する判定処理手段を含むことができる。
【００１７】保持部は、変化点検出部の変化点検出結果
を受信バースト信号のデータ周期と同じ時間周期の１周
期分だけ保持する保持処理手段を含むことができる。
を受信バースト信号のデータ周期と同じ時間周期の１周
期分だけ保持する保持処理手段を含むことができる。
【００１８】クロック判定部は、判定論理として、変化
点検出部及び保持部のどちらか、あるいは両方から送信
された受信バースト信号の変化点の位相位置に基づき、
受信バースト信号の立ち上がり及び立ち下がりの２つの
変化点の中間位相位置でサンプリングされた受信バース
ト信号を、選択出力部が選択すべき信号と判定する判定
処理手段を含むことができる。
点検出部及び保持部のどちらか、あるいは両方から送信
された受信バースト信号の変化点の位相位置に基づき、
受信バースト信号の立ち上がり及び立ち下がりの２つの
変化点の中間位相位置でサンプリングされた受信バース
ト信号を、選択出力部が選択すべき信号と判定する判定
処理手段を含むことができる。
【００１９】クロック判定部における判定論理として、
さらに、変化点検出部から出力される受信バースト信号
のデータ周期と同じ時間周期内の受信バースト信号の立
ち上がりまたは立ち下がり変化点の位相位置及び変化点
の数と、保持部において受信バースト信号のデータ周期
と同じ時間周期の１周期分だけ保持された変化点検出部
からの変化点の位相位置及び数の、どちらか、あるいは
両方に基づいて選択出力部が選択すべき信号を判定する
判定処理手段を含むことができる。この判定処理手段の
具体的論理は以下の通りである。
さらに、変化点検出部から出力される受信バースト信号
のデータ周期と同じ時間周期内の受信バースト信号の立
ち上がりまたは立ち下がり変化点の位相位置及び変化点
の数と、保持部において受信バースト信号のデータ周期
と同じ時間周期の１周期分だけ保持された変化点検出部
からの変化点の位相位置及び数の、どちらか、あるいは
両方に基づいて選択出力部が選択すべき信号を判定する
判定処理手段を含むことができる。この判定処理手段の
具体的論理は以下の通りである。
【００２０】変化点検出部から出力される、受信バース
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が０の場合、前記変化点検出部から出力された変
化点の位相位置に対しある固定タイミングだけずらした
位相位置でサンプリングされた受信バースト信号を、選
択出力部が選択すべき信号と判定する。
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が０の場合、前記変化点検出部から出力された変
化点の位相位置に対しある固定タイミングだけずらした
位相位置でサンプリングされた受信バースト信号を、選
択出力部が選択すべき信号と判定する。
【００２１】変化点検出部から出力される、受信バース
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が１の場合、前記変化点検出部から出力された変
化点の位相位置と、前記保持部から出力された変化点の
位相位置との中間位相位置でサンプリングされた受信バ
ースト信号を、選択出力部が選択すべき信号と判定す
る。
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が１の場合、前記変化点検出部から出力された変
化点の位相位置と、前記保持部から出力された変化点の
位相位置との中間位相位置でサンプリングされた受信バ
ースト信号を、選択出力部が選択すべき信号と判定す
る。
【００２２】変化点検出部から出力される、受信バース
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が２の場合、前記変化点検出部から出力された変
化点の位相位置と、前記保持部から出力された２つの変
化点の内の後縁の位相位置との中間位相位置でサンプリ
ングされた受信バースト信号を、選択出力部が選択すべ
き信号と判定する。
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が１で、保
持部において受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持された変化点検出部からの変化
点の数が２の場合、前記変化点検出部から出力された変
化点の位相位置と、前記保持部から出力された２つの変
化点の内の後縁の位相位置との中間位相位置でサンプリ
ングされた受信バースト信号を、選択出力部が選択すべ
き信号と判定する。
【００２３】変化点検出部から出力される、受信バース
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が２の場
合、前記変化点検出部から出力された２つの変化点の位
相位置の中間位相位置でサンプリングされた受信バース
ト信号を、選択出力部が選択すべき信号と判定する。
ト信号のデータ周期と同じ時間周期内の受信バースト信
号の立ち上がりまたは立ち下がり変化点の数が２の場
合、前記変化点検出部から出力された２つの変化点の位
相位置の中間位相位置でサンプリングされた受信バース
ト信号を、選択出力部が選択すべき信号と判定する。
【００２４】判定結果保持部は、受信バースト信号のデ
ータ周期と同じ時間周期内の受信バースト信号の立ち上
がりまたは立ち下がり変化点が検出されない場合、これ
までに決定していたクロック判定部での判定結果をある
タイミングだけ保持する保持手段を備えることができ
る。
ータ周期と同じ時間周期内の受信バースト信号の立ち上
がりまたは立ち下がり変化点が検出されない場合、これ
までに決定していたクロック判定部での判定結果をある
タイミングだけ保持する保持手段を備えることができ
る。
【００２５】また、判定結果保持部からの情報をある時
間内で平均化し、選択出力部の選択情報とすることがで
きる。
間内で平均化し、選択出力部の選択情報とすることがで
きる。
【００２６】
【作用】本発明は、受信バースト信号をサンプリングし
て立ち上がり及び立ち下がり変化点を検出し、その結果
を遅延させて過去からの変化点情報を併せて受信バース
ト信号に同期した信号を判定しているので、デューティ
変動を考慮した受信バースト信号の同期判定を行うこと
ができる。
て立ち上がり及び立ち下がり変化点を検出し、その結果
を遅延させて過去からの変化点情報を併せて受信バース
ト信号に同期した信号を判定しているので、デューティ
変動を考慮した受信バースト信号の同期判定を行うこと
ができる。
【００２７】また、受信バースト信号をサンプリングす
る手段として、互いに位相の異なる複数のｎ系列からな
る多相クロックを発生し、この多相クロックを用いて受
信バースト入力信号をサンプリングし、それらをｎ系列
の信号として出力しているので、高速時の動作に適応す
ることができる。
る手段として、互いに位相の異なる複数のｎ系列からな
る多相クロックを発生し、この多相クロックを用いて受
信バースト入力信号をサンプリングし、それらをｎ系列
の信号として出力しているので、高速時の動作に適応す
ることができる。
【００２８】さらに、本発明は、変化点検出情報として
変化点の位置のみならず１周期内の変化点の数を検出
し、それらの情報を１周期分遅延させることにより、遅
延させた情報及び遅延させる前の情報、すなわち、過去
２周期分の変化点の位置及び数を受信バースト信号に同
期した信号の判定のための情報とすることができる。
変化点の位置のみならず１周期内の変化点の数を検出
し、それらの情報を１周期分遅延させることにより、遅
延させた情報及び遅延させる前の情報、すなわち、過去
２周期分の変化点の位置及び数を受信バースト信号に同
期した信号の判定のための情報とすることができる。
【００２９】そして、受信バースト信号に同期した信号
を判定する論理として、従来技術の場合のように、信号
の立ち上がり変化点から固定値だけずらした点をリタイ
ミング位置とするのではなく、立ち上がり変化点と立ち
下がり変化点との両者の中間点をリタイミング位置とす
るようにしているので、前述したようなデューティ変動
が生じた際にも、常にリタイミングの理想位置でリタイ
ミングすることができる。
を判定する論理として、従来技術の場合のように、信号
の立ち上がり変化点から固定値だけずらした点をリタイ
ミング位置とするのではなく、立ち上がり変化点と立ち
下がり変化点との両者の中間点をリタイミング位置とす
るようにしているので、前述したようなデューティ変動
が生じた際にも、常にリタイミングの理想位置でリタイ
ミングすることができる。
【００３０】また、変化点の数も考慮した受信バースト
信号に同期した信号を判定する論理として、過去の２周
期内の変化点の数で場合分けした論理を使用することが
可能となる。
信号に同期した信号を判定する論理として、過去の２周
期内の変化点の数で場合分けした論理を使用することが
可能となる。
【００３１】図８は受信バースト信号に同期した信号を
判定する論理を説明する装置内部クロックと受信バース
ト信号との位相関係の例を示す図であり、以下、この図
を参照して、過去の２周期内の変化点の数で場合分けし
た論理により受信バースト信号に同期した信号を判定す
る方法を説明する。以下では、過去２周期の変化点の数
の組を（現在の変化点数、過去の変化点数）という記号
で記述して説明する。図８において、図８（ａ）は本発
明によるビット同期回路が搭載される装置の内部クロッ
ク、図８（ｂ）〜図８（ｆ）は受信バースト信号の例で
ある。
判定する論理を説明する装置内部クロックと受信バース
ト信号との位相関係の例を示す図であり、以下、この図
を参照して、過去の２周期内の変化点の数で場合分けし
た論理により受信バースト信号に同期した信号を判定す
る方法を説明する。以下では、過去２周期の変化点の数
の組を（現在の変化点数、過去の変化点数）という記号
で記述して説明する。図８において、図８（ａ）は本発
明によるビット同期回路が搭載される装置の内部クロッ
ク、図８（ｂ）〜図８（ｆ）は受信バースト信号の例で
ある。
【００３２】（１、０）の場合、例えば、図８（ｂ）に
示すように、現在の周期でビット同期用信号の先頭を検
出した場合に相当し、現在の変化点から固定値ずれた点
をリタイミング位置とする。
示すように、現在の周期でビット同期用信号の先頭を検
出した場合に相当し、現在の変化点から固定値ずれた点
をリタイミング位置とする。
【００３３】（１、１）の場合、例えば、図８（ｃ）に
示すように、過去の周期でビット同期用信号の先頭を検
出し、現在の周期でビット同期用信号の終了を検出した
場合、あるいは、受信バースト信号と装置内部クロック
の位相差が１８０°に近いような場合に相当し、２周期
内の２つの変化点の中間点を算出してリタイミング位置
とする。これにより、受信バースト信号のデューティ変
動に対応が可能である。
示すように、過去の周期でビット同期用信号の先頭を検
出し、現在の周期でビット同期用信号の終了を検出した
場合、あるいは、受信バースト信号と装置内部クロック
の位相差が１８０°に近いような場合に相当し、２周期
内の２つの変化点の中間点を算出してリタイミング位置
とする。これにより、受信バースト信号のデューティ変
動に対応が可能である。
【００３４】（１、２）の場合、例えば、図８（ｄ）に
示すように、受信バースト信号と装置内部クロックの位
相差が０°に近く、かつ、デュウティ変動しているよう
な場合に相当し、前周期の後縁と現在の周期内の変化点
の中間点を算出してリタイミング位置とする。これによ
り、受信バースト信号のデューティ変動に対応が可能で
ある。
示すように、受信バースト信号と装置内部クロックの位
相差が０°に近く、かつ、デュウティ変動しているよう
な場合に相当し、前周期の後縁と現在の周期内の変化点
の中間点を算出してリタイミング位置とする。これによ
り、受信バースト信号のデューティ変動に対応が可能で
ある。
【００３５】現在の周期内の変化点数が２の場合、例え
ば、図８（ｅ）に示すように、受信バースト信号と装置
内部クロックの位相差が０°に近く、かつ、デュウティ
変動しており、後述の図８（ｆ）のパターンの後で変化
点を２つ検出した場合、あるいは、ビット同期用信号の
終了を検出したような場合に相当し、両変化点の中間点
を算出してリタイミング位置とする。これにより、受信
バースト信号のデューティ変動に対応が可能である。
ば、図８（ｅ）に示すように、受信バースト信号と装置
内部クロックの位相差が０°に近く、かつ、デュウティ
変動しており、後述の図８（ｆ）のパターンの後で変化
点を２つ検出した場合、あるいは、ビット同期用信号の
終了を検出したような場合に相当し、両変化点の中間点
を算出してリタイミング位置とする。これにより、受信
バースト信号のデューティ変動に対応が可能である。
【００３６】現在周期内の変化点数が０の場合、例え
ば、図８（ｆ）に示すように、受信バースト信号と装置
内部クロックの位相差が０°に近く、かつ、デュウティ
変動しており、前述の図８（ｅ）のパターンの後で変化
点を検出しなかった場合、あるいは、ビット同期用信号
の終了を検出したような場合に相当し、これまでの判定
結果を保持してそれをリタイミング位置とする。この場
合にも、デューティ変動の場合に対応することができ
る。また、ビット識別誤り等により変化点が消失してい
る場合にも対応することができる。
ば、図８（ｆ）に示すように、受信バースト信号と装置
内部クロックの位相差が０°に近く、かつ、デュウティ
変動しており、前述の図８（ｅ）のパターンの後で変化
点を検出しなかった場合、あるいは、ビット同期用信号
の終了を検出したような場合に相当し、これまでの判定
結果を保持してそれをリタイミング位置とする。この場
合にも、デューティ変動の場合に対応することができ
る。また、ビット識別誤り等により変化点が消失してい
る場合にも対応することができる。
【００３７】また、判定結果保持部からの情報をある時
間内で平均化し、選択出力部の選択情報とすることによ
り、ビット識別誤り等により検出変化点位置が突発的に
異常な値となる場合にその効果を緩和することができ
る。
間内で平均化し、選択出力部の選択情報とすることによ
り、ビット識別誤り等により検出変化点位置が突発的に
異常な値となる場合にその効果を緩和することができ
る。
【００３８】
【実施例】以下、本発明によるビット同期回路及びビッ
ト同期方式の実施例を図面により詳細に説明する。
ト同期方式の実施例を図面により詳細に説明する。
【００３９】図１は本発明の第１の実施例によるビット
同期回路の構成を示すブロック図、図２は図１に示すビ
ット同期回路の動作を説明するタイムチャート、図３は
図１における変化点検出部の構成例を示すブロック図、
図４は図１におけるデータサンプル部の構成例を示すブ
ロック図、図５は図４における多相クロック発生部の構
成例を示すブロック図である。図１、図３〜図５におい
て、１はデータサンプル部、２は選択出力部、３は変化
点検出部、４は保持部、５はクロック判定部、６は判定
結果保持部、２０はラッチ部、２１は変化点パルス検出
部、２２は変化点エンコーダ部、３０は多相サンプル
部、３１は多相クロック発生部、３２はシフトレジス
タ、３３−１〜３３−７は遅延部、３４は分周部であ
る。
同期回路の構成を示すブロック図、図２は図１に示すビ
ット同期回路の動作を説明するタイムチャート、図３は
図１における変化点検出部の構成例を示すブロック図、
図４は図１におけるデータサンプル部の構成例を示すブ
ロック図、図５は図４における多相クロック発生部の構
成例を示すブロック図である。図１、図３〜図５におい
て、１はデータサンプル部、２は選択出力部、３は変化
点検出部、４は保持部、５はクロック判定部、６は判定
結果保持部、２０はラッチ部、２１は変化点パルス検出
部、２２は変化点エンコーダ部、３０は多相サンプル
部、３１は多相クロック発生部、３２はシフトレジス
タ、３３−１〜３３−７は遅延部、３４は分周部であ
る。
【００４０】図１に示すビット同期回路は、受信バース
ト入力信号をサンプリングしてｎ系列（但し、ｎは２以
上の整数）の信号とするデータサンプル部１と、データ
サンプル部１でサンプリングされたｎ系列信号の中から
受信バースト入力信号に同期した信号を選択して出力す
る選択出力部２とを備えて構成される。
ト入力信号をサンプリングしてｎ系列（但し、ｎは２以
上の整数）の信号とするデータサンプル部１と、データ
サンプル部１でサンプリングされたｎ系列信号の中から
受信バースト入力信号に同期した信号を選択して出力す
る選択出力部２とを備えて構成される。
【００４１】そして、図示本発明の実施例の特徴とする
ところは、前記受信バースト入力信号に同期した信号を
判定する手段にあり、この判定手段は、データサンプル
部１によりサンプリングされたｎ系列の信号のそれぞれ
の立ち上がり及び立ち下がり変化点を検出する変化点検
出部３と、変化点検出部３により検出された検出結果を
あるタイミングだけ保持する保持部４と、変化点検出部
３及び保持部４からの出力結果のどちらか、あるいは、
両方に基づいて選択出力部２が選択すべき信号を判定す
るクロック判定部５と、クロック判定部５の出力結果を
あるタイミングだけ保持する判定結果保持部６とを備え
て構成される。
ところは、前記受信バースト入力信号に同期した信号を
判定する手段にあり、この判定手段は、データサンプル
部１によりサンプリングされたｎ系列の信号のそれぞれ
の立ち上がり及び立ち下がり変化点を検出する変化点検
出部３と、変化点検出部３により検出された検出結果を
あるタイミングだけ保持する保持部４と、変化点検出部
３及び保持部４からの出力結果のどちらか、あるいは、
両方に基づいて選択出力部２が選択すべき信号を判定す
るクロック判定部５と、クロック判定部５の出力結果を
あるタイミングだけ保持する判定結果保持部６とを備え
て構成される。
【００４２】なお、以下の説明において、サンプリング
用のｎ系列の信号である多相クロックの相数ｎをｎ＝８
とするものとする。また、データサンプル部１でサンプ
リングされた８系列の信号のそれぞれに、必要に応じ、
それをサンプリングした位相位置に従って順番に番号を
付与して説明を行うこととする。また、本発明の実施例
によるビット同期回路を搭載する装置のシステムクロッ
ク等の、入力データの周波数と同じ周波数を持つクロッ
クをマスタクロックと呼ぶこととする。
用のｎ系列の信号である多相クロックの相数ｎをｎ＝８
とするものとする。また、データサンプル部１でサンプ
リングされた８系列の信号のそれぞれに、必要に応じ、
それをサンプリングした位相位置に従って順番に番号を
付与して説明を行うこととする。また、本発明の実施例
によるビット同期回路を搭載する装置のシステムクロッ
ク等の、入力データの周波数と同じ周波数を持つクロッ
クをマスタクロックと呼ぶこととする。
【００４３】データサンプル部１は、図４（ａ）または
図４（ｂ）に示すように構成されればよい。図４（ａ）
に示す構成例は、多相サンプル部３０と多相クロック発
生部３１とにより構成され、多相クロック発生部３１で
発生させた多相クロックで受信バースト信号をサンプリ
ングするものである。
図４（ｂ）に示すように構成されればよい。図４（ａ）
に示す構成例は、多相サンプル部３０と多相クロック発
生部３１とにより構成され、多相クロック発生部３１で
発生させた多相クロックで受信バースト信号をサンプリ
ングするものである。
【００４４】多相クロック発生部３１は、多相クロック
の相数ｎをｎ＝８とすると、図５（ａ）に示すように、
受信信号と同じ周波数を持つ参照クロックを（ｎ−１）
＝７個の遅延部３３−１〜３３−７により、それぞれ１
／８周期のタイミングから（１／８周期）×７のタイミ
ングまで遅延させ、１／８周期の位相差を持った多相ク
ロックを生成するように構成されればよい。また、多相
クロック発生部３１は、図５（ｂ）に示すように、受信
信号のｎ＝８倍の周波数を持つ高速クロックを、分周部
３４により８分周するか、あるいは、分周部３４により
ｎ／２＝４倍の周波数を持つ高速クロックの立ち上がり
変化点をトリガとして４分周し、また、立ち下がり変化
点をトリガとして４分周することにより、１／８周期の
位相差を持った８相の多相クロックを生成するように構
成することができる。
の相数ｎをｎ＝８とすると、図５（ａ）に示すように、
受信信号と同じ周波数を持つ参照クロックを（ｎ−１）
＝７個の遅延部３３−１〜３３−７により、それぞれ１
／８周期のタイミングから（１／８周期）×７のタイミ
ングまで遅延させ、１／８周期の位相差を持った多相ク
ロックを生成するように構成されればよい。また、多相
クロック発生部３１は、図５（ｂ）に示すように、受信
信号のｎ＝８倍の周波数を持つ高速クロックを、分周部
３４により８分周するか、あるいは、分周部３４により
ｎ／２＝４倍の周波数を持つ高速クロックの立ち上がり
変化点をトリガとして４分周し、また、立ち下がり変化
点をトリガとして４分周することにより、１／８周期の
位相差を持った８相の多相クロックを生成するように構
成することができる。
【００４５】受信バースト信号のデータサンプル部１の
図４（ｂ）に示す構成例は、シフトレジスタ３２を用い
るもので、シフトレジスタ３２により受信バースト信号
を受信信号のｎ＝８倍あるいはｎ／２＝４倍の周波数を
持つ高速クロックでサンプリングしｎ系列の信号として
出力するものである。
図４（ｂ）に示す構成例は、シフトレジスタ３２を用い
るもので、シフトレジスタ３２により受信バースト信号
を受信信号のｎ＝８倍あるいはｎ／２＝４倍の周波数を
持つ高速クロックでサンプリングしｎ系列の信号として
出力するものである。
【００４６】変化点検出部３は、図３に示すように、ラ
ッチ部２０と、変化点パルス送出部２１と、変化点エン
コーダ部２２とにより構成される。このように構成され
る変化点検出部３のラッチ部２０は、データサンプル部
１でサンプリングされた８系列の信号をマスタクロック
によりラッチする。変化点パルス送出部２１は、ラッチ
された８相の信号が、前のクロックでラッチされた信号
すなわち前の番号の信号の状態と異なる場合にＨ、前の
番号の信号の状態と同じ場合にＬを出力して、８相のパ
ルス列を生成する。このようにして生成されたパルス列
におけるＨ状態の信号の番号は、受信バースト信号の立
ち上がりあるいは立ち下がりの変化点が存在する位相位
置に対応する番号となる。
ッチ部２０と、変化点パルス送出部２１と、変化点エン
コーダ部２２とにより構成される。このように構成され
る変化点検出部３のラッチ部２０は、データサンプル部
１でサンプリングされた８系列の信号をマスタクロック
によりラッチする。変化点パルス送出部２１は、ラッチ
された８相の信号が、前のクロックでラッチされた信号
すなわち前の番号の信号の状態と異なる場合にＨ、前の
番号の信号の状態と同じ場合にＬを出力して、８相のパ
ルス列を生成する。このようにして生成されたパルス列
におけるＨ状態の信号の番号は、受信バースト信号の立
ち上がりあるいは立ち下がりの変化点が存在する位相位
置に対応する番号となる。
【００４７】変化点エンコーダ部２２は、マスタクロッ
クの１周期毎に、変化点パルス送出部２１から得られる
８相のパルス列の中で、Ｈ状態となっているパルスの番
号を検出し、さらに、その中で最も若番の番号（以降、
番号Ａと呼ぶ）、及び、最も老番の番号（以降、番号Ｂ
と呼ぶ）を検出して出力する。これにより出力される番
号は、マスタクロックの１周期内の受信バースト信号の
立ち上がりまたは立ち下がりの変化点の位相位置を、多
相クロック相間の位相差の単位で何位相目かを表わした
ものに相当する。
クの１周期毎に、変化点パルス送出部２１から得られる
８相のパルス列の中で、Ｈ状態となっているパルスの番
号を検出し、さらに、その中で最も若番の番号（以降、
番号Ａと呼ぶ）、及び、最も老番の番号（以降、番号Ｂ
と呼ぶ）を検出して出力する。これにより出力される番
号は、マスタクロックの１周期内の受信バースト信号の
立ち上がりまたは立ち下がりの変化点の位相位置を、多
相クロック相間の位相差の単位で何位相目かを表わした
ものに相当する。
【００４８】保持部４は、変化点検出部３からの前述し
た出力をマスタクロックの１周期分の時間だけ保持す
る。この結果、保持部４から出力される結果は、マスタ
クロックの１周期前に変化点検出部３から出力された変
化点の番号である。但し、保持部４は、変化点検出部３
でマスタクロックの１周期の間変化点が検出されないと
き（これまでに保持していた位置の番号＋１周期分の長
さ８）を保持する。
た出力をマスタクロックの１周期分の時間だけ保持す
る。この結果、保持部４から出力される結果は、マスタ
クロックの１周期前に変化点検出部３から出力された変
化点の番号である。但し、保持部４は、変化点検出部３
でマスタクロックの１周期の間変化点が検出されないと
き（これまでに保持していた位置の番号＋１周期分の長
さ８）を保持する。
【００４９】クロック判定部５は、変化点検出部３から
出力された変化点の番号、及び、保持部４より出力され
た上記マスタクロック１周期前の変化点の番号のどちら
か、あるいは両方の情報に基づいて、２つの変化点の中
間にあたる番号を算出する。具体的には、クロック判定
部５は、前記番号Ａと前記番号Ｂとが一致しない場合、
変化点検出部３から出力された変化点の前記番号Ａと前
記番号Ｂとの中間点の番号Ｃを算出する。
出力された変化点の番号、及び、保持部４より出力され
た上記マスタクロック１周期前の変化点の番号のどちら
か、あるいは両方の情報に基づいて、２つの変化点の中
間にあたる番号を算出する。具体的には、クロック判定
部５は、前記番号Ａと前記番号Ｂとが一致しない場合、
変化点検出部３から出力された変化点の前記番号Ａと前
記番号Ｂとの中間点の番号Ｃを算出する。
【００５０】また、クロック判定部５は、前記番号Ａ及
び前記番号Ｂが一致し、かつ、マスタクロックの１周期
前に変化点が検出されている場合、前記番号Ｂと保持部
４より出力されたマスタクロックの１周期前の変化点の
前記番号Ｂ（以降、Ｂ’という）との中間点の番号Ｃを
算出し、前記番号Ａと前記番号Ｂとが一致し、かつ、マ
スタクロックの１周期前に変化点が検出されていない場
合、前述したように、保持部４からはマスタクロック２
周期前の変化点の番号Ｂ（以降、Ｂ”という）＋８が供
給されるので、その（番号Ｂ”＋８）と前記番号Ｂとの
中間点を算出してこれを番号Ｃとして出力する。
び前記番号Ｂが一致し、かつ、マスタクロックの１周期
前に変化点が検出されている場合、前記番号Ｂと保持部
４より出力されたマスタクロックの１周期前の変化点の
前記番号Ｂ（以降、Ｂ’という）との中間点の番号Ｃを
算出し、前記番号Ａと前記番号Ｂとが一致し、かつ、マ
スタクロックの１周期前に変化点が検出されていない場
合、前述したように、保持部４からはマスタクロック２
周期前の変化点の番号Ｂ（以降、Ｂ”という）＋８が供
給されるので、その（番号Ｂ”＋８）と前記番号Ｂとの
中間点を算出してこれを番号Ｃとして出力する。
【００５１】判定結果保持部６は、変化点検出部３から
出力された変化点が検出されない場合にこれまで判定し
ていた前記番号Ｃを保持する。
出力された変化点が検出されない場合にこれまで判定し
ていた前記番号Ｃを保持する。
【００５２】選択出力部２は、データサンプル部１によ
りサンプリングされた８系列の信号の中から、前記番号
Ｃと同じ番号に対応する信号を選択して出力する。
りサンプリングされた８系列の信号の中から、前記番号
Ｃと同じ番号に対応する信号を選択して出力する。
【００５３】前述した本発明の第１の実施例の動作を示
しているのが図２に示すタイムチャートである。
しているのが図２に示すタイムチャートである。
【００５４】図２において、（ａ）はマスタクロック、
（ｂ）は受信バースト入力信号、（ｃ０）〜（ｃ７）は
多相クロック、（ｄ０）〜（ｄ７）はデータサンプル部
１でサンプリングされた各入力信号、（ｅ１）、（ｅ
２）は変化点検出部３での前記番号Ａ及び前記番号Ｂ、
（ｆ）は選択出力部２で選択された前記番号Ｃをそれぞ
れ示している。
（ｂ）は受信バースト入力信号、（ｃ０）〜（ｃ７）は
多相クロック、（ｄ０）〜（ｄ７）はデータサンプル部
１でサンプリングされた各入力信号、（ｅ１）、（ｅ
２）は変化点検出部３での前記番号Ａ及び前記番号Ｂ、
（ｆ）は選択出力部２で選択された前記番号Ｃをそれぞ
れ示している。
【００５５】本発明の第１の実施例は、図２の中で、マ
スタクロックの周期１では、前記番号Ａと前記番号Ｂの
中間点を選択し、周期２では周期１での結果を保持し、
周期３では番号Ｂと周期１の番号Ｂ（番号Ｂ”）との中
間点を選択し、周期４では番号Ｂと周期３の番号Ｂ（番
号Ｂ’）との中間点を選択している。
スタクロックの周期１では、前記番号Ａと前記番号Ｂの
中間点を選択し、周期２では周期１での結果を保持し、
周期３では番号Ｂと周期１の番号Ｂ（番号Ｂ”）との中
間点を選択し、周期４では番号Ｂと周期３の番号Ｂ（番
号Ｂ’）との中間点を選択している。
【００５６】次に、本発明の第２の実施例によるビット
同期回路について説明する。この本発明の第２の実施例
は、クロック判定を、入力データの変化点の位相位置及
び変化点の数から判定するものであり、本発明の第１実
施例と同様の図１に示すブロック構成を持ち、変化点検
出部３、保持部４、クロック判定部５の詳細な構成が異
なる。
同期回路について説明する。この本発明の第２の実施例
は、クロック判定を、入力データの変化点の位相位置及
び変化点の数から判定するものであり、本発明の第１実
施例と同様の図１に示すブロック構成を持ち、変化点検
出部３、保持部４、クロック判定部５の詳細な構成が異
なる。
【００５７】本発明の第２の実施例の変化点検出部３
は、第１実施例の変化点検出部３と同様に、変化点の位
相位置に対応する前述した番号Ａ及び番号Ｂを検出し、
さらに、前記マスタクロックの１周期内の変化点の数を
検出して出力するように構成される。
は、第１実施例の変化点検出部３と同様に、変化点の位
相位置に対応する前述した番号Ａ及び番号Ｂを検出し、
さらに、前記マスタクロックの１周期内の変化点の数を
検出して出力するように構成される。
【００５８】また、保持部４は、第１の実施例の保持部
４と同様に、変化点検出部３からの出力を前記マスタク
ロックの１周期分の時間だけ保持するが、変化点検出部
３で変化点が検出されないとき、前述した第１の実施例
の場合のような特別な動作を行わないように構成され
る。
４と同様に、変化点検出部３からの出力を前記マスタク
ロックの１周期分の時間だけ保持するが、変化点検出部
３で変化点が検出されないとき、前述した第１の実施例
の場合のような特別な動作を行わないように構成され
る。
【００５９】クロック判定部５は、変化点検出部３から
供給される前記番号Ａ、前記番号Ｂ、変化点の数、及
び、保持部４から供給される前記マスタクロックの１周
期前の前記番号Ａ、前記番号Ｂ、変化点の数のどちら
か、あるいは、両方の情報に基づいて２つの変化点の中
間にあたる番号を算出するように構成される。
供給される前記番号Ａ、前記番号Ｂ、変化点の数、及
び、保持部４から供給される前記マスタクロックの１周
期前の前記番号Ａ、前記番号Ｂ、変化点の数のどちら
か、あるいは、両方の情報に基づいて２つの変化点の中
間にあたる番号を算出するように構成される。
【００６０】図６はこのクロック判定部５における判定
論理を説明する図であり、以下、この図を参照して、ク
ロック判定部５における判定論理を具体的に説明する。
論理を説明する図であり、以下、この図を参照して、ク
ロック判定部５における判定論理を具体的に説明する。
【００６１】マスタクロックの１周期内の変化点の数が
０の場合、保持されているマスタクロックの１周期前の
前記番号Ａを出力する〔図６（ａ）〕。マスタクロック
の１周期内の変化点の数が１で、マスタクロックの１周
期前での変化点の数が０の場合、番号Ａ（あるいは番号
Ｂ）にマスタクロックの１周期分の半分ｎ／２＝４を足
して、判定番号Ｃを出力する〔図６（ｂ）〕。マスタク
ロックの１周期内の変化点の数が１で、マスタクロック
の１周期前での変化点の数が１及び２の場合、番号Ａ
（あるいは番号Ｂ）とマスタクロックの１周期前の番号
Ｂ（番号Ｂ’）との中間点を算出しこれを判定番号Ｃと
して出力する〔図６（ｃ）、図６（ｄ）〕。マスタクロ
ックの１周期内の変化点の数が２の場合、番号Ａに３を
足したものを判定番号Ｃとして出力する〔図６
（ｅ）〕。
０の場合、保持されているマスタクロックの１周期前の
前記番号Ａを出力する〔図６（ａ）〕。マスタクロック
の１周期内の変化点の数が１で、マスタクロックの１周
期前での変化点の数が０の場合、番号Ａ（あるいは番号
Ｂ）にマスタクロックの１周期分の半分ｎ／２＝４を足
して、判定番号Ｃを出力する〔図６（ｂ）〕。マスタク
ロックの１周期内の変化点の数が１で、マスタクロック
の１周期前での変化点の数が１及び２の場合、番号Ａ
（あるいは番号Ｂ）とマスタクロックの１周期前の番号
Ｂ（番号Ｂ’）との中間点を算出しこれを判定番号Ｃと
して出力する〔図６（ｃ）、図６（ｄ）〕。マスタクロ
ックの１周期内の変化点の数が２の場合、番号Ａに３を
足したものを判定番号Ｃとして出力する〔図６
（ｅ）〕。
【００６２】そして、判定結果保持部６は、前述した本
発明の第１の実施例の場合と同様に、変化点検出部３か
ら出力された変化点が検出されない場合にこれまで判定
していた前記番号Ｃを保持する。また、選択出力部２
は、本発明の第１の実施例の場合と同様に、データサン
プル部１でサンプリングされた８系列の信号の中から、
前記番号Ｃと同じ番号に対応する信号を選択する。
発明の第１の実施例の場合と同様に、変化点検出部３か
ら出力された変化点が検出されない場合にこれまで判定
していた前記番号Ｃを保持する。また、選択出力部２
は、本発明の第１の実施例の場合と同様に、データサン
プル部１でサンプリングされた８系列の信号の中から、
前記番号Ｃと同じ番号に対応する信号を選択する。
【００６３】図７は本発明の第３の実施例によるビット
同期回路の構成を示すブロック図である。図７におい
て、７は積分部であり、他の符号は図１の場合と同一で
ある。
同期回路の構成を示すブロック図である。図７におい
て、７は積分部であり、他の符号は図１の場合と同一で
ある。
【００６４】図７に示す本発明の第３の実施例は、図１
により説明したビット同期回路において、判定結果保持
部６の出力を積分部７を介して選択出力部６に与えるよ
うにした点で図１に示す回路と相違し、その他は図１の
場合と同様に構成されている。
により説明したビット同期回路において、判定結果保持
部６の出力を積分部７を介して選択出力部６に与えるよ
うにした点で図１に示す回路と相違し、その他は図１の
場合と同様に構成されている。
【００６５】この本発明の第３の実施例において、積分
部７は、判定結果保持部６から供給される判定結果をマ
スタクロックの２周期分の移動平均を行い選択出力部２
に出力している。この平均化により、ビット識別誤り等
により検出変化点位置が突発的に異常な値となる場合に
も、その異常を緩和することができる。
部７は、判定結果保持部６から供給される判定結果をマ
スタクロックの２周期分の移動平均を行い選択出力部２
に出力している。この平均化により、ビット識別誤り等
により検出変化点位置が突発的に異常な値となる場合に
も、その異常を緩和することができる。
【００６６】なお、平均する区間は、マスタクロックの
２周期分に限らず３周期分であってもそれ以上であって
もよい。
２周期分に限らず３周期分であってもそれ以上であって
もよい。
【００６７】
【発明の効果】以上説明したように本発明によれば、リ
タイミング位相判定を、受信バースト信号の立ち上がり
と立ち下がりとの両変化点を使用して算出して行ってい
るため、高速な伝送において、デューティ変動が生じた
受信バースト信号に対して短い区間で同期を行うことが
可能となる。
タイミング位相判定を、受信バースト信号の立ち上がり
と立ち下がりとの両変化点を使用して算出して行ってい
るため、高速な伝送において、デューティ変動が生じた
受信バースト信号に対して短い区間で同期を行うことが
可能となる。
【図１】本発明の第１の実施例によるビット同期回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図２】図１に示すビット同期回路の動作を説明するタ
イムチャートである。
イムチャートである。
【図３】図１における変化点検出部の構成例を示すブロ
ック図である。
ック図である。
【図４】図１におけるデータサンプル部の構成例を示す
ブロック図である。
ブロック図である。
【図５】図４における多相クロック発生部の構成例を示
すブロック図である。
すブロック図である。
【図６】本発明の第２の実施例におけるクロック判定部
の判定論理を説明する図である。
の判定論理を説明する図である。
【図７】本発明の第３の実施例によるビット同期回路の
構成を示すブロック図である。
構成を示すブロック図である。
【図８】受信バースト信号に同期した信号を判定する論
理を説明する装置内部クロックと受信バースト信号との
位相関係の例を示す図である。
理を説明する装置内部クロックと受信バースト信号との
位相関係の例を示す図である。
【図９】従来技術によるによるポイント対マルチポイン
ト方式の光伝送システムの構成例を示すブロック図であ
る。
ト方式の光伝送システムの構成例を示すブロック図であ
る。
【図１０】１つの通信装置が複数の通信装置からの情報
セルを受信する場合の状況を説明する図である。
セルを受信する場合の状況を説明する図である。
【図１１】閾値の時間変化と識別された信号との関係を
説明する図である。
説明する図である。
１ データサンプル部 ２ 選択出力部 ３ 変化点検出部 ４ 保持部 ５ クロック判定部 ６ 判定結果保持部 ７ 積分部 ２０ ラッチ部 ２１ 変化点パルス検出部 ２２ 変化点エンコーダ部 ３０ 多相サンプル部 ３１ 多相クロック発生部 ３２ シフトレジスタ ３３−１〜３３−７ 遅延部 ３４ 分周部 １００、１０１−１、１０１−２ 通信装置 １０２ スターカプラ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 秋和 忠 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内 (72)発明者 奥村 康行 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (24)
- 【請求項１】 受信バースト入力信号をサンプリングし
てｎ系列（但し、ｎは２以上の整数）の信号として出力
するデータサンプル部と、前記データサンプル部により
サンプリングされたｎ系列の信号の中から受信バースト
入力信号に同期した信号を選択して出力する選択出力部
とを備えたビット同期回路において、前記データサンプ
ル部によりサンプリングされたｎ系列の信号のそれぞれ
の立ち上がりの変化点及び立ち下がりの変化点を検出す
る変化点検出部と、前記変化点検出部により検出された
検出結果をあるタイミングだけ保持する保持部と、前記
変化点検出部及び前記保持部からの出力結果のどちらか
一方あるいは両方に基づいて前記選択出力部が選択すべ
き信号を判定するクロック判定部と、前記クロック判定
部の出力結果をあるタイミングだけ保持する判定結果保
持部とを備えることを特徴とするビット同期回路。 - 【請求項２】 前記データサンプル部は、互いに位相の
異なる複数のｎ系列からなる多相クロックを発生し、こ
の多相クロックを用いて受信バースト入力信号をサンプ
リングしｎ系列の信号として出力するサンプリング手段
を備えて構成されることを特徴とする請求項１記載のビ
ット同期回路。 - 【請求項３】 前記変化点検出部は、サンプリングされ
た受信バースト信号の立ち上がりの変化点及び立ち下が
り変化点を検出し、受信バースト信号のデータ周期と同
じ時間周期毎の変化点の位相位置及び変化点の数を判定
する判定処理手段を備えて構成されることを特徴とする
請求項１または２記載のビット同期回路。 - 【請求項４】 前記保持部は、変化点検出部からの変化
点検出結果を受信バースト信号のデータ周期と同じ時間
周期の１周期分だけ保持する保持処理手段を備えて構成
されることを特徴とする請求項１、２または３記載のビ
ット同期回路。 - 【請求項５】 前記クロック判定部は、変化点検出部及
び保持部のどちらかあるいは両方から送信された受信バ
ースト信号の変化点の位相位置に基づき、受信バースト
信号の立ち上がり及び立ち下がりの２つの変化点の中間
位相に最も近い位相位置でサンプリングされた受信バー
スト信号を、選択出力部が選択すべき信号と判定する判
定処理手段を備えて構成されることを特徴とする請求項
１ないし４のうちいずれか１記載のビット同期回路。 - 【請求項６】 前記クロック判定部は、変化点検出部か
ら出力される受信バースト信号のデータ周期と同一時間
周期内の受信バースト信号の立ち上がりの変化点または
立ち下がりの変化点の位相位置及び変化点の数と、前記
保持部において受信バースト信号のデータ周期と同一時
間周期の１周期分だけ保持された変化点検出部からの変
化点の位相位置及び数との、どちらか一方あるいは両方
に基づいて、選択出力部が選択すべき信号を判定する判
定処理手段を備えて構成されることを特徴とする請求項
１ないし４のうちいずれか１記載のビット同期回路。 - 【請求項７】 前記クロック判定部は、変化点検出部か
ら出力される受信バースト信号のデータ周期と同一時間
周期内の受信バースト信号の立ち上がりの変化点または
立ち下がりの変化点の数が１で、前記保持部において受
信バースト信号のデータ周期と同一時間周期の１周期分
だけ保持された変化点検出部からの変化点の数が０の場
合、前記変化点検出部から出力された変化点の位相位置
に対しある固定タイミングだけずらした位相に最も近い
位相位置でサンプリングされた受信バースト信号を、選
択出力部が選択すべき信号と判定する判定処理手段を備
えて構成されることを特徴とする請求項１ないし４のう
ちいずれか１記載のビット同期回路。 - 【請求項８】 前記クロック判定部は、変化点検出部か
ら出力される受信バースト信号のデータ周期と同一時間
周期内の受信バースト信号の立ち上がりの変化点または
立ち下がりの変化点の数が１で、前記保持部において受
信バースト信号のデータ周期と同一時間周期の１周期分
だけ保持された変化点検出部からの変化点の数が１の場
合、前記変化点検出部から出力された変化点の位相位置
と、前記保持部から出力された変化点の位相位置との中
間位相位置でサンプリングされた受信バースト信号を、
選択出力部が選択すべき信号と判定する判定処理手段を
備えて構成されることを特徴とする請求項１ないし４の
うちいずれか１記載のビット同期回路。 - 【請求項９】 前記クロック判定部は、変化点検出部か
ら出力される受信バースト信号のデータ周期と同一時間
周期内の受信バースト信号の立ち上がりの変化点または
立ち下がりの変化点の数が１で、前記保持部において受
信バースト信号のデータ周期と同一時間周期の１周期分
だけ保持された変化点検出部からの変化点の数が２の場
合、前記変化点検出部から出力された変化点の位相位置
と、前記保持部から出力された２つの変化点の内の後縁
の位相位置との中間位相位置でサンプリングされた受信
バースト信号を、選択出力部が選択すべき信号と判定す
る判定処理手段を備えて構成されることを特徴とする請
求項１ないし４のうちいずれか１記載のビット同期回
路。 - 【請求項１０】 前記クロック判定部は、変化点検出部
から出力される受信バースト信号のデータ周期と同一時
間周期内の受信バースト信号の立ち上がりの変化点また
は立ち下がりの変化点の数が２の場合、前記変化点検出
部から出力された２つの変化点の位相位置の中間位相位
置でサンプリングされた受信バースト信号を、選択出力
部が選択すべき信号と判定する判定処理手段を備えて構
成されることを特徴とする請求項１ないし４のうちいず
れか１記載のビット同期回路。 - 【請求項１１】 前記判定結果保持部は、変化点検出部
において、受信バースト信号のデータ周期と同一時間周
期内の受信バースト信号の立ち上がりの変化点または立
ち下がりの変化点が検出されない場合、これまでに決定
していたクロック判定部での判定結果をあるタイミング
だけ保持する保持手段を備えて構成されることを特徴と
する請求項１ないし１０のうちいずれか１記載のビット
同期回路。 - 【請求項１２】 前記判定結果保持部からの情報をある
時間内で平均化し、選択出力部の選択情報とする平均化
手段をさらに備えることを特徴とする請求項１ないし１
１のうちいずれか１記載のビット同期回路。 - 【請求項１３】 受信バースト入力信号をサンプリング
してｎ系列（但し、ｎは２以上の整数）の信号とし、そ
のサンプリングされたｎ系列の信号の中から受信バース
ト入力信号に同期した信号を選択して出力するビット同
期方式において、サンプリングされた受信バースト信号
の立ち上がりの変化点及び立ち下がりの変化点を検出
し、その変化点検出結果をあるタイミングだけ遅延さ
せ、前記サンプリングされた受信バースト信号の立ち上
がりの変化点及び立ち下がりの変化点の検出結果及び前
記あるタイミングだけ遅延された変化点の検出結果のど
ちらか一方あるいは両方に基づいて前記サンプリングさ
れた信号の中から受信バースト入力信号に同期した信号
を判定し、その判定結果をあるタイミングだけ保持する
ことを特徴とするビット同期方式。 - 【請求項１４】 互いに位相の異なる複数ｎ系列からな
る多相クロックを発生し、この多相クロックを用いて受
信バースト入力信号をサンプリングしｎ系列の信号とし
て出力する処理を含むことを特徴とする請求項１３記載
のビット同期方式。 - 【請求項１５】 多相サンプリングされた受信バースト
信号の立ち上がり及び立ち下がり変化点を検出し、受信
バースト信号のデータ周期と同じ時間周期毎の変化点の
位相位置及び変化点の数を判定する処理を含むことを特
徴とする請求項１３または１４記載のビット同期方式。 - 【請求項１６】 サンプリングされた受信バースト信号
の立ち上がり及び立ち下がり変化点を検出した検出結果
を、受信バースト信号のデータ周期と同じ時間周期の１
周期分だけ保持する処理を含むことを特徴とする請求項
１３、１４または１５記載のビット同期方式。 - 【請求項１７】 受信バースト信号の変化点の位相位置
に基づいて、受信バースト信号の立ち上がり及び立ち下
がりの２つの変化点の中間位相位置でサンプリングされ
た受信バースト信号を、受信バースト入力信号に同期し
た信号と判定する判定処理を含むことを特徴とする請求
項１３ないし請求項１６のうちいずれか１記載のビット
同期方式。 - 【請求項１８】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点の位相位置及び変化点の数と、受信バース
ト信号のデータ周期と同じ時間周期の１周期分だけ過去
の時間周期内の変化点の位相位置及び数の、どちらか一
方、あるいは両方に基づいて、サンプリングされた信号
の中から受信バースト入力信号に同期した信号を判定す
る処理を含むことを特徴とする請求項１３ないし請求項
１６のうちいずれか１記載のビット同期方式。 - 【請求項１９】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点の数が１で、受信バースト信号のデータ周
期と同じ時間周期の１周期分だけ過去の時間周期内の変
化点の数が０の場合、前記１周期内の受信バースト信号
の立ち上がりまたは立ち下がり変化点の位相位置に対
し、ある固定タイミングだけずらした位相位置でサンプ
リングされた受信バースト信号を、受信バースト入力信
号に同期した信号と判定する処理を含むことを特徴とす
る請求項１３ないし請求項１６のうちいずれか１記載の
ビット同期方式。 - 【請求項２０】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点の数が１で、受信バースト信号のデータ周
期と同じ時間周期の１周期分だけ過去の時間周期内の変
化点の数が１の場合、前記１周期内の受信バースト信号
の立ち上がりまたは立ち下がり変化点の位相位置と、前
記１周期前の変化点の位相位置との中間位相位置でサン
プリングされた受信バースト信号を、受信バースト入力
信号に同期した信号と判定する処理を含むことを特徴と
する請求項１３ないし請求項１６のうちいずれか１記載
のビット同期方式。 - 【請求項２１】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点の数が１で、受信バースト信号のデータ周
期と同じ時間周期の１周期分だけ過去の時間周期内の変
化点の数が２の場合、前記１周期内の受信バースト信号
の立ち上がりまたは立ち下がり変化点の位相位置と、前
記１周期前の２つの変化点の内の後縁の位相位置との中
間位相位置でサンプリングされた受信バースト信号を、
受信バースト入力信号に同期した信号と判定する処理を
含むことを特徴とする請求項１３ないし１８のうちいず
れか１記載のビット同期方式。 - 【請求項２２】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点の数が２の場合、前記１周期内の２つの変
化点の位相位置の中間位相位置でサンプリングされた受
信バースト信号を、受信バースト入力信号に同期した信
号と判定する処理を含むことを特徴とする請求項１３な
いし１８のうちいずれか１記載のビット同期方式。 - 【請求項２３】 受信バースト信号のデータ周期と同じ
時間周期内の受信バースト信号の立ち上がりまたは立ち
下がり変化点が検出されない場合、これまでに決定して
いた受信バースト入力信号に同期した信号をあるタイミ
ングだけ保持することを特徴とする請求項１３ないし２
２のうちいずれか１記載のビット同期方式。 - 【請求項２４】 サンプリングされたｎ系列の受信バー
スト信号の中から、受信バースト信号に同期した信号を
選択するための情報をある時間内で平均化する平均化処
理を含むことを特徴とする請求項１３ないし２３のうち
いずれか１記載のビット同期方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444795A JP3355261B2 (ja) | 1995-07-20 | 1995-07-20 | ビット同期回路及びビット同期方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18444795A JP3355261B2 (ja) | 1995-07-20 | 1995-07-20 | ビット同期回路及びビット同期方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0936849A true JPH0936849A (ja) | 1997-02-07 |
| JP3355261B2 JP3355261B2 (ja) | 2002-12-09 |
Family
ID=16153313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18444795A Expired - Fee Related JP3355261B2 (ja) | 1995-07-20 | 1995-07-20 | ビット同期回路及びビット同期方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3355261B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001059982A1 (en) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Optical receiver |
| KR100371300B1 (ko) * | 1999-06-21 | 2003-02-06 | 샤프 가부시키가이샤 | 비트동기회로 |
| KR100413765B1 (ko) * | 2001-08-27 | 2003-12-31 | 삼성전자주식회사 | 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로 |
| US6990597B2 (en) | 2000-10-19 | 2006-01-24 | Seiko Epson Corporation | Clock generation circuit, data transfer control device, and electronic instrument |
| JP2006505866A (ja) * | 2002-11-05 | 2006-02-16 | ラムバス・インコーポレーテッド | データ取得の方法と装置 |
| US7016441B1 (en) | 1999-06-15 | 2006-03-21 | Sharp Kabushiki Kaisha | Bit synchronizing circuit |
| JP2006262165A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
| JP2007143177A (ja) * | 2006-12-27 | 2007-06-07 | Hitachi Communication Technologies Ltd | 通信装置 |
| US7239813B2 (en) | 2003-06-17 | 2007-07-03 | Hitachi Communication Technologies, Ltd. | Bit synchronization circuit and central terminal for PON systems |
| US7251304B2 (en) | 2002-03-22 | 2007-07-31 | Ricoh Company, Ltd. | Bit synchronizing circuit configured to obviate errors from meta-stability |
| US7483506B2 (en) | 2005-08-03 | 2009-01-27 | Hitachi Communication Technologies, Ltd. | Bit synchronization circuit with phase tracking function |
| WO2010137507A1 (ja) * | 2009-05-28 | 2010-12-02 | 三菱電機株式会社 | 通信装置 |
| JP2012023657A (ja) * | 2010-07-16 | 2012-02-02 | Mitsubishi Electric Corp | データ再生回路、局側光送受信装置及びデータ再生方法 |
| WO2020050101A1 (ja) * | 2018-09-06 | 2020-03-12 | 日本電信電話株式会社 | 信号処理装置及び光受信器 |
| JP2022531890A (ja) * | 2019-09-30 | 2022-07-12 | 中▲興▼通▲訊▼股▲ふぇん▼有限公司 | 信号サンプリング方法、装置及び光受信機 |
-
1995
- 1995-07-20 JP JP18444795A patent/JP3355261B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7016441B1 (en) | 1999-06-15 | 2006-03-21 | Sharp Kabushiki Kaisha | Bit synchronizing circuit |
| KR100371300B1 (ko) * | 1999-06-21 | 2003-02-06 | 샤프 가부시키가이샤 | 비트동기회로 |
| US6850580B1 (en) | 1999-06-21 | 2005-02-01 | Sharp Kabushiki Kaisha | Bit synchronizing circuit |
| US6671074B2 (en) | 2000-02-14 | 2003-12-30 | Fujitsu Limited | Optical receiver for burst transmission system |
| WO2001059982A1 (en) * | 2000-02-14 | 2001-08-16 | Fujitsu Limited | Optical receiver |
| US6990597B2 (en) | 2000-10-19 | 2006-01-24 | Seiko Epson Corporation | Clock generation circuit, data transfer control device, and electronic instrument |
| KR100413765B1 (ko) * | 2001-08-27 | 2003-12-31 | 삼성전자주식회사 | 비 정수배 오버 샘플링에 의해 전력 소모를 낮추는 데이터복원 회로 |
| US7251304B2 (en) | 2002-03-22 | 2007-07-31 | Ricoh Company, Ltd. | Bit synchronizing circuit configured to obviate errors from meta-stability |
| JP2006505866A (ja) * | 2002-11-05 | 2006-02-16 | ラムバス・インコーポレーテッド | データ取得の方法と装置 |
| US7239813B2 (en) | 2003-06-17 | 2007-07-03 | Hitachi Communication Technologies, Ltd. | Bit synchronization circuit and central terminal for PON systems |
| JP2006262165A (ja) * | 2005-03-17 | 2006-09-28 | Ricoh Co Ltd | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 |
| US7483506B2 (en) | 2005-08-03 | 2009-01-27 | Hitachi Communication Technologies, Ltd. | Bit synchronization circuit with phase tracking function |
| US8204168B2 (en) | 2005-08-03 | 2012-06-19 | Hitachi, Ltd. | Bit synchronization circuit with phase tracking function |
| JP2007143177A (ja) * | 2006-12-27 | 2007-06-07 | Hitachi Communication Technologies Ltd | 通信装置 |
| WO2010137507A1 (ja) * | 2009-05-28 | 2010-12-02 | 三菱電機株式会社 | 通信装置 |
| JPWO2010137507A1 (ja) * | 2009-05-28 | 2012-11-15 | 三菱電機株式会社 | 通信装置 |
| JP2012023657A (ja) * | 2010-07-16 | 2012-02-02 | Mitsubishi Electric Corp | データ再生回路、局側光送受信装置及びデータ再生方法 |
| WO2020050101A1 (ja) * | 2018-09-06 | 2020-03-12 | 日本電信電話株式会社 | 信号処理装置及び光受信器 |
| JP2022531890A (ja) * | 2019-09-30 | 2022-07-12 | 中▲興▼通▲訊▼股▲ふぇん▼有限公司 | 信号サンプリング方法、装置及び光受信機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3355261B2 (ja) | 2002-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0921654B1 (en) | Digital PLL circuit and signal regeneration method | |
| JP3355261B2 (ja) | ビット同期回路及びビット同期方法 | |
| US6545507B1 (en) | Fast locking CDR (clock and data recovery circuit) with high jitter tolerance and elimination of effects caused by metastability | |
| US7483506B2 (en) | Bit synchronization circuit with phase tracking function | |
| EP0346896B1 (en) | A parallel-to-serial converter | |
| WO1998033292A1 (en) | Digital phase aquisition with delay-locked loop | |
| JPH08163116A (ja) | フレーム同期装置 | |
| JP2000031951A (ja) | バースト同期回路 | |
| JPH03113928A (ja) | クロック同期ネットワーク及びデータ通信法 | |
| EP2216932A1 (en) | Bit identification circuit | |
| US5909473A (en) | Bit synchronizing circuit | |
| KR20010007473A (ko) | 비트동기회로 | |
| US5923455A (en) | Data identifying device and light receiver using the same | |
| JP3294566B2 (ja) | ビット位相同期装置 | |
| RU2271069C2 (ru) | Способ и схема синхронного приема при высокоскоростной передаче данных от абонента на центральный узел в системе оптической передачи данных | |
| EP4125230B1 (en) | Low latency network device and method for treating received serial data | |
| US7194057B2 (en) | System and method of oversampling high speed clock/data recovery | |
| US7242739B2 (en) | Method and apparatus for multiphase, fast-locking clock and data recovery | |
| EP0124576B1 (en) | Apparatus for receiving high-speed data in packet form | |
| JP2842760B2 (ja) | Ｄｐｌｌ回路 | |
| JPH0786926A (ja) | Ｄｐｌｌ回路 | |
| TWI283111B (en) | Clock recovery circuit | |
| JP3026391B2 (ja) | ビット列補償回路 | |
| KR100561637B1 (ko) | 수동 광 네트워크의 슬레이브 광원으로부터 수신되는고속의 버스트 수신 데이터에 대한 위상 정렬 및 슬레이브광원의 위치 측정을 위한 장치 | |
| JP3131172B2 (ja) | ビット同期回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070927 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080927 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090927 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100927 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110927 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120927 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130927 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |