JPH0944533A - Circuit diagram editing method - Google Patents
Circuit diagram editing methodInfo
- Publication number
- JPH0944533A JPH0944533A JP7193574A JP19357495A JPH0944533A JP H0944533 A JPH0944533 A JP H0944533A JP 7193574 A JP7193574 A JP 7193574A JP 19357495 A JP19357495 A JP 19357495A JP H0944533 A JPH0944533 A JP H0944533A
- Authority
- JP
- Japan
- Prior art keywords
- circuit diagram
- symbol
- macro
- created
- editing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】回路図のマクロ化、シンボル作成、階層展開お
よび階層構造の組替え等容易且つ正確に行うことのでき
る回路図編集方法を提供する。
【構成】まず回路図上の座標値を指定して任意のデータ
(または領域)を選択し(ステップ11)、選択された
データ(または領域)はマクロとして切出され、ネット
の端点に端子が配置されてマクロが作成される(ステッ
プ12)。次いで、マクロよりシンボルを作成するか否
かがチェックされ(ステップ13)、シンボルを作成し
ない場合には編集処理を終了とし、シンボルを作成する
場合には、マクロの端子情報を元にしてシンボルが自動
作成される(ステップ14)。元データをシンボルに置
換するか否かがチェックされて(ステップ15)、置換
する場合には元データをシンボルに置換し(ステップ1
6)、ルーティング処理が行われて(ステップ17)、
回路図編集処理は終了する。
(57) [Summary] [Problem] To provide a circuit diagram editing method which can be easily and accurately performed such as making a circuit diagram into a macro, creating symbols, expanding a hierarchy, and rearranging a hierarchical structure. [Structure] First, the coordinate values on the circuit diagram are specified to select arbitrary data (or area) (step 11), the selected data (or area) is cut out as a macro, and terminals are placed at the end points of the net. A macro is created by being arranged (step 12). Next, it is checked whether or not the symbol is created from the macro (step 13). If the symbol is not created, the editing process is terminated. If the symbol is created, the symbol is determined based on the terminal information of the macro. It is automatically created (step 14). It is checked whether or not the original data is replaced with a symbol (step 15), and if so, the original data is replaced with a symbol (step 1).
6), the routing process is performed (step 17),
The circuit diagram editing process ends.
Description
【0001】[0001]
【発明の属する技術分野】本発明は回路図編集方法に関
し、特に論理回路等を含む一般の電子回路を情報処理シ
ステムを用いて編集する回路図編集方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit diagram editing method, and more particularly to a circuit diagram editing method for editing a general electronic circuit including a logic circuit using an information processing system.
【0002】[0002]
【従来の技術】従来の、この種の回路図編集方法として
は、既存の回路図データを他の回路図に複製する機能、
回路図上の任意のデータを削除する機能、回路図上に任
意に端子を配置する機能、および外部のツールにより作
成された端子情報ファイルを読込みシンボルを作成する
機能等を有しており、図10に示されるように、表示部
101、演算処理部102、入力部103、記憶部10
4およびマウス105等を含む処理システムにより回路
図編集が行われている。2. Description of the Related Art As a conventional circuit diagram editing method of this type, a function of copying existing circuit diagram data to another circuit diagram,
It has a function to delete arbitrary data on the circuit diagram, a function to arrange terminals on the circuit diagram, and a function to read the pin information file created by an external tool and create symbols. As shown in FIG. 10, the display unit 101, the arithmetic processing unit 102, the input unit 103, and the storage unit 10
4 and the processing system including the mouse 105, etc., edits the circuit diagram.
【0003】上記の従来の回路図編集方法においては、
既存の回路図より任意のデータまたは領域を切出す機能
が具備されていないために、例えば既存の回路図から任
意のデータを切り出してマクロを作成する場合には、図
8(a)に示されるように、まず切出す領域を含む回路
図を複写して(ステップ81)、複写された回路図のデ
ータから不要な部分を削除し(ステップ82)、更に、
各ネットの端点に対応する端子を配置してマクロを作成
する(ステップ83)という方法が用いられている。ま
た、上記のステップ83において作成されたマクロに対
応するシンボルを作成する場合には、図8(b)に示さ
れるように、作成されたマクロの回路図データを元にし
て、外部プログラムにより当該マクロの端子情報を作成
して読込み(ステップ84)、演算処理部103により
シンボルが自動作成されている(ステップ85)。ま
た、回路図上において指定された任意のマクロ化された
あ回路データを、上記のステップ85において作成され
たシンボルに置換する場合には、図8(c)に示される
ように、回路図上のマクロ化された任意の領域のデータ
を削除し(ステップ86)、新たに作成されたシンボル
を削除された領域に配置して(ステップ87)、配線処
理を行っている(ステップ88)。また逆に、回路図上
に配置されているシンボルを階層展開してマクロに置換
える場合には、図8(d)に示されるように、当該シン
ボルを入力部103またはマウス105により削除コマ
ンド等を使用して削除し(ステップ89)、削除された
シンボルに相当するマクロと同等の回路を、入力部10
3またはマウス105により、配線コマンド、素子配置
コマンド、移動コマンドおよび複写コマンド等を用いて
手作業で入力している(ステップ90)。更に、上記の
編集方法において、即座に既存回路図の階層構造を組替
えることができない場合には、図9に示されるように、
各階層の複数の回路図にわたり、それぞれ移動元データ
の組替え部分のデータを削除して(ステップ91)、そ
れぞれに対応する配線処理を行い(ステップ92)、そ
の後に、入力部103またはマウス105により、配線
コマンド、移動コマンドおよび複写コマンド等を用い
て、手作業によりそれぞれの移動先データの領域に組替
え部分のデータを入力する(ステップ93)という方法
が採られている。In the above conventional circuit diagram editing method,
Since a function of cutting out arbitrary data or area from the existing circuit diagram is not provided, for example, when cutting out arbitrary data from the existing circuit diagram to create a macro, it is shown in FIG. As described above, first, the circuit diagram including the cut-out area is copied (step 81), and unnecessary portions are deleted from the copied circuit diagram data (step 82).
A method of arranging terminals corresponding to the end points of each net to create a macro (step 83) is used. Further, when a symbol corresponding to the macro created in the above step 83 is created, as shown in FIG. 8B, the symbol is created by an external program based on the circuit diagram data of the created macro. The macro terminal information is created and read (step 84), and the symbol is automatically created by the arithmetic processing unit 103 (step 85). Further, in the case of replacing arbitrary macro-converted circuit data designated on the circuit diagram with the symbol created in the above step 85, as shown in FIG. The data in the arbitrary area of the macro is deleted (step 86), the newly created symbol is placed in the deleted area (step 87), and the wiring process is performed (step 88). On the contrary, when hierarchically expanding the symbols arranged on the circuit diagram and replacing them with macros, the symbols are deleted by the input unit 103 or the mouse 105 as shown in FIG. 8D. (Step 89), and a circuit equivalent to the macro corresponding to the deleted symbol is input.
3 or the mouse 105 is used to manually input a wiring command, an element placement command, a move command, a copy command, etc. (step 90). Further, in the above editing method, when the hierarchical structure of the existing circuit diagram cannot be immediately recombined, as shown in FIG.
The data of the rearranged portion of the transfer source data is deleted (step 91) over a plurality of circuit diagrams on each layer, and wiring processing corresponding to each is performed (step 92), after which the input unit 103 or the mouse 105 is used. , A wiring command, a move command, a copy command, etc. are used to manually input the data of the recombined portion into the respective areas of the destination data (step 93).
【0004】[0004]
【発明が解決しようとする課題】上述した従来の回路図
編集方法においては、既存の回路図より任意のデータま
たは領域を切出す機能が具備されていないために、既存
の回路上の1部分をマクロ化することが困難であり、ま
た作成されたマクロからシンボルを生成する際には、外
部のツールを介して生成することが必要となり、従来の
回路図編集方法のみでは編集に多大の時間を要し、回路
図編集処理を効率的、且つ正確に行うことができないと
いう欠点がある。The conventional circuit diagram editing method described above does not have a function of cutting out arbitrary data or a region from the existing circuit diagram, and therefore, a part of the existing circuit is deleted. It is difficult to make a macro, and when a symbol is generated from the created macro, it is necessary to generate it through an external tool, and it takes a lot of time to edit using only the conventional circuit diagram editing method. In short, there is a drawback that the circuit diagram editing process cannot be performed efficiently and accurately.
【0005】また、切出された任意の領域またはデータ
と作成されたシンボルを置換する機能、および回路図上
に残されたデータと置換されたシンボルとをルーティン
グする機能が具備されていないために、これらの作業は
全て手作業に依存せざるを得ず、しかも、回路図上に階
層展開する機能が具備されていないために、回路の階層
構造を変更する際には、当該回路図の書換えが必要にな
り、編集作業工数が増大するという欠点がある。Further, since the function of replacing the cut out arbitrary area or data with the created symbol and the function of routing the data left on the circuit diagram and the replaced symbol are not provided. However, since all of these operations have to rely on manual work and the function of hierarchically expanding on the circuit diagram is not provided, when changing the hierarchical structure of the circuit, rewriting of the circuit diagram is required. Is required, and the man-hours for editing work increase.
【0006】[0006]
【課題を解決するための手段】第1の発明の回路図編集
方法は、編集対象の回路図に対応して、当該回路図上の
任意の部分回路図データを選択し、当該選択された部分
回路図データに対応するマクロを作成する第1のステッ
プと、前記第1のステップにおいて作成されたマクロに
対応するシンボルを作成する第2のステップと、前記第
1のステップにおいて選択された回路図データを前記シ
ンボルにより置換して、当該シンボルを前記編集対象の
回路図に組入れて編集を終了する第3のステップと、を
少なくともマクロ/シンボルを作成し、作成されたマク
ロをシンボルにより置換する編集処理手順として有する
とともに、編集対象の回路図上のシンボルを、当該シン
ボルに対応するマクロにより置換して、前記編集対象の
回路図上に階層展開する第4のステップとを併せ有する
ことを特徴としている。According to a circuit diagram editing method of a first invention, an arbitrary partial circuit diagram data on the circuit diagram is selected corresponding to a circuit diagram to be edited, and the selected portion is selected. A first step of creating a macro corresponding to circuit diagram data, a second step of creating a symbol corresponding to the macro created in the first step, and a circuit diagram selected in the first step. A third step of substituting data with the symbol, incorporating the symbol into the circuit diagram to be edited and ending the editing, at least creating a macro / symbol, and replacing the created macro with the symbol The symbol on the circuit diagram to be edited is replaced by the macro corresponding to the symbol as a processing procedure and hierarchically displayed on the circuit diagram to be edited. It is characterized by having both a fourth step of.
【0007】なお前記第1の発明において、前記第1の
ステップが、編集対象の回路図上の任意の部分回路図デ
ータを、所定の入力手段による回路図上の座標指定によ
り選択する第5のステップと、前記第5のステップにお
いて選択された部分回路図データを切出して、当該ネッ
トの始終点に所定の端子を配置してマクロを作成する第
6のステップとを有し、前記第2のステップが、前記第
6のステップにおいて作成されたマクロを元にしてシン
ボルを作成するか否かの判定を行い、シンボルを作成し
ない場合には編集処理を終了とする第7のステップと、
前記第7のステップにおいてシンボルを作成する場合
に、作成されたマクロの端子情報を元に当該シンボルを
自動作成する第8のステップとを有し、前記第3のステ
ップが、前記編集対象の回路図上の任意の部分回路図デ
ータを、前記第8のステップにおいて作成されたシンボ
ルにより置換するか否かの判定を行い、置換を行わない
場合には編集処理を終了とする第9のステップと、前記
第9のステップにおいて置換を行う場合に、前記編集対
象の回路図上の任意の部分回路図データを除く他の回路
図データと、置換されたシンボルのピンとをルーティン
グして、編集を終了する第10のステップとを有し、前
記第4のステップが、編集対象の回路図上の任意のシン
ボルを、所定の入力手段による回路図上の座標指定によ
り選択する第11のステップと、前記第11のステップ
において選択されたシンボルを、当該シンボルに対応す
るマクロにより置換して、当該回路図上に階層展開する
第12のステップと、前記第12のステップにおいて階
層展開されたマクロ回路と、対応する回路図との間のル
ーティングを行う第13のステップと、を有するように
してもよい。In the first invention, the fifth step is a fifth step of selecting arbitrary partial circuit diagram data on the circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means. And a sixth step of cutting out the partial circuit diagram data selected in the fifth step and arranging predetermined terminals at the start and end points of the net to create a macro. The step determines whether or not to create a symbol based on the macro created in the sixth step, and if the symbol is not created, a seventh step of ending the editing process,
An eighth step of automatically creating the symbol based on the terminal information of the created macro when the symbol is created in the seventh step, and the third step includes the circuit to be edited. A ninth step of determining whether or not to replace the arbitrary partial circuit diagram data on the figure with the symbol created in the eighth step, and ending the editing process when the replacement is not performed, When the replacement is performed in the ninth step, the circuit diagram data other than the arbitrary partial circuit diagram data on the circuit diagram to be edited and the pin of the replaced symbol are routed, and the editing is completed. And a fourth step for selecting an arbitrary symbol on the circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means. The step, the twelfth step of replacing the symbol selected in the eleventh step with the macro corresponding to the symbol and hierarchically expanding the circuit diagram, and the hierarchical expansion in the twelfth step. A thirteenth step of routing between the macro circuit and the corresponding circuit diagram may be included.
【0008】また第2の発明の回路図編集方法は、編集
対象の回路図に対応して、当該回路図上の任意の部分領
域を選択し、当該選択された部分領域に対応するマクロ
を作成する第1のステップと、前記第1のステップにお
いて作成されたマクロに対応するシンボルを作成する第
2のステップと、前記第1のステップにおいて選択され
た回路図データを前記シンボルにより置換して、当該シ
ンボルを前記編集対象の回路図に組入れて回路図編集を
終了する第3のステップと、を少なくともマクロ/シン
ボルを作成し、作成されたマクロをシンボルにより置換
する編集処理手順として有するとともに、編集対象の回
路図上のシンボルを、当該シンボルに対応するマクロに
より置換して、前記編集対象の回路図上に階層展開する
第4のステップとを併せ有することを特徴としている。In the circuit diagram editing method of the second invention, an arbitrary partial area on the circuit diagram is selected corresponding to the circuit diagram to be edited, and a macro corresponding to the selected partial area is created. And a second step of creating a symbol corresponding to the macro created in the first step, and replacing the circuit diagram data selected in the first step with the symbol, The third step of incorporating the symbol into the circuit diagram to be edited and terminating the circuit diagram editing is included as an edit processing procedure for creating at least a macro / symbol and replacing the created macro with the symbol. A fourth step of replacing the symbol on the target circuit diagram with a macro corresponding to the symbol and hierarchically developing on the circuit diagram to be edited; It is characterized by having both.
【0009】なお、前記第2の発明において、前記第1
のステップが、編集対象の回路図上の任意の部分領域
を、所定の入力手段による回路図上の座標指定により選
択する第5のステップと、前記第5のステップにおいて
選択された部分領域内の回路図データを切出して、当該
ネットの始終点に所定の端子を配置してマクロを作成す
る第6のステップとを有し、前記第2のステップが、前
記第6のステップにおいて作成されたマクロを元にして
シンボルを作成するか否かの判定を行い、シンボルを作
成しない場合には編集処理を終了とする第7のステップ
と、前記第7のステップにおいてシンボルを作成する場
合に、作成されたマクロの端子情報を元に当該シンボル
を自動作成する第8のステップとを有し、前記第3のス
テップが、前記編集対象の回路図上の任意の部分領域内
の回路図データを、前記第8のステップにおいて作成さ
れたシンボルにより置換するか否かの判定を行い、置換
を行わない場合には編集処理を終了とする第9のステッ
プと、前記第9のステップにおいて置換を行う場合に、
前記編集対象の回路図上の任意の部分領域を除く他の領
域内の回路図データと、置換されたシンボルのピンとを
ルーティングして、編集を終了する第10のステップと
を有し、前記第4のステップが、編集対象の回路図上の
任意のシンボルを、所定の入力手段による回路図上の座
標指定により選択する第11のステップと、前記第11
のステップにおいて選択されたシンボルを、当該シンボ
ルに対応するマクロにより置換して、当該回路図上に階
層展開する第12のステップと、前記第12のステップ
において階層展開されたマクロ回路と、対応する回路図
との間のルーティングを行う第13のステップと、を有
するようにしてもよい。In the second invention, the first invention
In the fifth step of selecting an arbitrary partial region on the circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means, and in the partial region selected in the fifth step. A sixth step of cutting out the circuit diagram data and arranging predetermined terminals at the start and end points of the net to create a macro, wherein the second step comprises the macro created in the sixth step. It is determined whether or not to create a symbol based on, and if a symbol is not created, a seventh step of ending the editing process and a step of creating a symbol in the seventh step are performed. And an eighth step of automatically creating the symbol based on the terminal information of the macro, the third step including circuit diagram data in an arbitrary partial area on the circuit diagram to be edited, In the ninth step of determining whether to replace by the symbol created in the eighth step and ending the editing process if the replacement is not performed, and in the case of performing the replacement in the ninth step. To
A tenth step of terminating the editing by routing circuit diagram data in an area other than an arbitrary partial area on the circuit diagram to be edited and a pin of the replaced symbol. The fourth step is an eleventh step of selecting an arbitrary symbol on the circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means;
Corresponding to the twelfth step of replacing the symbol selected in the step of (1) with the macro corresponding to the symbol and hierarchically expanding on the circuit diagram, and the macro circuit hierarchically expanded in the twelfth step. A thirteenth step of routing to and from the schematic.
【0010】また、第3の発明の回路図編集方法は、前
記第1の発明の回路図編集方法により、作成されたマク
ロを対応するシンボルに置換する第1の編集処理手順
と、回路図上のシンボルを対応するマクロに置換して展
開する第2の編集処理手順とを併用することにより、編
集対象の回路図上において、階層構造の組替えを行うこ
とを特徴としている。A circuit diagram editing method according to a third aspect of the present invention includes a first edit processing procedure for replacing a macro created by the circuit diagram editing method according to the first aspect of the invention with a corresponding symbol, and a circuit diagram editing method. It is characterized in that the hierarchical structure is rearranged on the circuit diagram to be edited by using the second editing process procedure in which the symbol is replaced with the corresponding macro and expanded.
【0011】更に、第4の発明の回路図編集方法は、前
記第2の発明の回路図編集方法により、作成されたマク
ロを対応するシンボルに置換する第1の編集処理手順
と、回路図上のシンボルを対応するマクロに置換して展
開する第2の編集処理手順とを併用することにより、編
集対象の回路図上において、階層構造の組替えを行うこ
とを特徴としている。Further, the circuit diagram editing method according to the fourth aspect of the present invention includes a first edit processing procedure for replacing a macro created by the circuit diagram editing method according to the second aspect of the invention with a corresponding symbol, and a circuit diagram It is characterized in that the hierarchical structure is rearranged on the circuit diagram to be edited by using the second editing process procedure in which the symbol is replaced with the corresponding macro and expanded.
【0012】[0012]
【発明の実施の形態】次に、本発明について図面を参照
して説明する。Next, the present invention will be described with reference to the drawings.
【0013】図1は、本発明の1実施形態における回路
図編集手順のフローチャートを示す図であり、従来例の
場合と同様に、図10に示されるように、表示部101
と、演算処理部102と、入力部103と、記憶部10
4と、マウス105とを含む処理システムにより回路図
編集が行われる。入力部103からは、マクロ化、シン
ボル作成、置換およびルーティング等の命令が入力さ
れ、入力部103またはマウス105からは、対象デー
タの座標軸が入力され選択される。そして、演算処理部
102によるマクロ化演算処理機能を介して、選択され
たデータから、対象とする回路のマクロが作成されて記
憶部104に格納される。回路図編集中の回路図データ
は表示部101に画面表示されており、編集操作は、当
該表示部101の表示画面の回路図データを参照して行
われる。また、シンボルの作成およびデータの置換等に
際しては、表示部101の表示画面に促進メッセージが
表示され、実行、非実行の選択を容易に行うとができ
る。FIG. 1 is a diagram showing a flow chart of a circuit diagram editing procedure in one embodiment of the present invention. As in the case of the conventional example, as shown in FIG.
An arithmetic processing unit 102, an input unit 103, and a storage unit 10.
4 and the mouse 105, the circuit diagram is edited by the processing system. Commands such as macro formation, symbol creation, replacement, and routing are input from the input unit 103, and the coordinate axes of the target data are input and selected from the input unit 103 or the mouse 105. Then, a macro of the target circuit is created from the selected data via the macro operation processing function of the operation processing unit 102 and stored in the storage unit 104. The circuit diagram data during circuit diagram editing is displayed on the screen of the display unit 101, and the editing operation is performed with reference to the circuit diagram data on the display screen of the display unit 101. In addition, when creating symbols, replacing data, etc., a prompt message is displayed on the display screen of the display unit 101, and execution / non-execution can be easily selected.
【0014】図2(a)、(b)および(c)は、任意
の回路図データを選択して、マクロの作成およびシンボ
ルの作成を行う場合における、本実施形態の第1の編集
適用例を示す回路図であり、当該回路図は、回路図編集
処理の過程においては、常に表示部101の画面上に表
示されており、編集処理作業は、当該画面表示を用いて
行われる。以下、図1と、図2(a)、(b)および
(c)と、図10とを参照して、任意の回路図データを
選択して、マクロの作成ならびにシンボルの作成を行う
場合の第1の編集適用例について、その回路図編集方法
を説明する。FIGS. 2A, 2B and 2C show a first editing application example of this embodiment in the case where arbitrary circuit diagram data is selected to create a macro and a symbol. Is a circuit diagram that is always displayed on the screen of the display unit 101 in the course of the circuit diagram editing process, and the editing process work is performed using the screen display. Hereinafter, referring to FIG. 1, FIG. 2A, FIG. 2B, FIG. 2C, and FIG. 10, in the case where arbitrary circuit diagram data is selected to create a macro and a symbol, The circuit diagram editing method for the first editing application example will be described.
【0015】本実施形態による回路図編集方法において
は、まず、入力部103よりマクロ作成ならびにシンボ
ル作成を行うための命令を入力した後に、入力部103
またはマウス105より回路図上の座標値を指定するこ
とにより、任意のデータを選択する(ステップ11)。
図2(a)に示される適用回路図の場合においては、回
路要素21、22、23、24および25を含む回路図
データが、上記ステップ11において選択されるデータ
である。次いで、ステップ11において選択されたデー
タは、演算処理部102によりマクロとして切出され、
ネットの端点には端子が配置されて、図2(b)に示さ
れるようなマクロが作成される。作成されたマクロは、
演算処理部102を介して記憶部104に格納される
(ステップ12)。この場合、表示部101には、図2
(b)に示されるマクロが画面表示される。In the circuit diagram editing method according to the present embodiment, first, after inputting an instruction for macro creation and symbol creation from the input unit 103, the input unit 103 is input.
Alternatively, arbitrary data is selected by designating coordinate values on the circuit diagram with the mouse 105 (step 11).
In the case of the applied circuit diagram shown in FIG. 2A, the circuit diagram data including the circuit elements 21, 22, 23, 24 and 25 is the data selected in the above step 11. Next, the data selected in step 11 is cut out as a macro by the arithmetic processing unit 102,
Terminals are arranged at the end points of the net to create a macro as shown in FIG. The created macro is
It is stored in the storage unit 104 via the arithmetic processing unit 102 (step 12). In this case, the display unit 101 is shown in FIG.
The macro shown in (b) is displayed on the screen.
【0016】そして次のステップとして、当該マクロよ
りシンボルを作成するか否かがチェックされて、シンボ
ルを作成しない場合には編集処理を終了とし、またシン
ボルを作成する場合には次のステップ14に移行する
(ステップ13)。ステップ13においてシンボルを作
成する場合には、更に作成されたマクロの端子情報を元
にして、図2(c)に示されるように、演算処理部10
2によりシンボル26が自動作成され、記憶部104に
格納される(ステップ14)。そして表示部101に
は、図2(c)に示されるシンボル26が画面表示され
る。次いで、元データをシンボルに置換するか否かがチ
ェックされて、置換しない場合には編集処理を終了と
し、置換する場合にはステップ16に移行する(ステッ
プ15)。但し、図2(a)、(b)および(c)に示
される第1の適用例においては、ステップ15の判断処
理において置換処理は選択されず、編集処理としてはス
テップ14のシンボル作成の編集処理までで終了する。In the next step, whether or not to create a symbol is checked by the macro. If the symbol is not created, the editing process is terminated. If the symbol is created, the next step 14 is executed. The process proceeds (step 13). When a symbol is created in step 13, as shown in FIG. 2C, the arithmetic processing unit 10 is used based on the terminal information of the created macro.
2, the symbol 26 is automatically created and stored in the storage unit 104 (step 14). Then, the symbol 26 shown in FIG. 2C is displayed on the screen of the display unit 101. Next, it is checked whether or not the original data is replaced with a symbol. If not, the editing process is terminated, and if it is replaced, the process proceeds to step 16 (step 15). However, in the first application example shown in FIGS. 2A, 2 </ b> B, and 2 </ b> C, the replacement process is not selected in the determination process of step 15, and the edit process of the symbol creation of step 14 is performed. The process ends.
【0017】次に、図3(a)、(b)および(c)
は、任意の回路図の任意の領域を選択してマクロ化し、
シンボルを作成する場合における、本実施形態の第2の
適用例の編集過程を示す回路図である。以下において
は、図1と、図3(a)、(b)および(c)と、図1
0とを参照して、任意の領域を選択して、マクロの作成
ならびにシンボルの作成を行う場合の第2の適用例につ
いて、その回路図編集方法を説明する。Next, FIGS. 3 (a), 3 (b) and 3 (c).
Selects any area of any schematic and makes it a macro,
It is a circuit diagram which shows the edit process of the 2nd application example of this embodiment in the case of creating a symbol. In the following, FIG. 1, FIG. 3 (a), (b) and (c) and FIG.
With reference to 0, a circuit diagram editing method will be described with respect to a second application example in which an arbitrary area is selected to create a macro and a symbol.
【0018】本実施形態による回路図編集方法において
は、まず、入力部103よりマクロ作成ならびにシンボ
ル作成を行うための命令を入力した後に、入力部103
またはマウス105より回路図上の領域を指定すること
により、任意のデータを選択する(ステップ11)。図
3(a)に示される適用回路の場合においては、点線に
て囲まれている領域31に含まれる回路図データが、上
記ステップ11において選択されるデータである。次い
で、ステップ11において選択されたデータは、演算処
理部102によりマクロとして切出され、ネットの端点
には端子が配置されて、図3(b)に示されるようなマ
クロが作成される。作成されたマクロは、演算処理部1
02を介して記憶部104に格納される(ステップ1
2)。この場合、表示部101には、図2(b)に示さ
れるマクロが画面表示される。In the circuit diagram editing method according to the present embodiment, first, an instruction for macro creation and symbol creation is input from the input unit 103, and then the input unit 103.
Alternatively, by designating an area on the circuit diagram with the mouse 105, arbitrary data is selected (step 11). In the case of the application circuit shown in FIG. 3A, the circuit diagram data included in the area 31 surrounded by the dotted line is the data selected in step 11 above. Next, the data selected in step 11 is cut out as a macro by the arithmetic processing unit 102, terminals are arranged at the end points of the net, and a macro as shown in FIG. 3B is created. The created macro is the processing unit 1
Stored in the storage unit 104 via 02 (step 1
2). In this case, the macro shown in FIG. 2B is displayed on the display unit 101.
【0019】そして次のステップとして、当該マクロよ
りシンボルを作成するか否かがチェックされて、シンボ
ルを作成しない場合には編集処理を終了とし、またシン
ボルを作成する場合には次のステップ14に移行する
(ステップ13)。ステップ13においてシンボルを作
成する場合には、更に作成されたマクロの端子情報を元
にして、図3(c)に示されるように、演算処理部10
2によりシンボル32が自動作成され、記憶部104に
格納される(ステップ14)。そして表示部101に
は、図3(c)に示されるシンボル32が画面表示され
る。次いで、元データをシンボルに置換するか否かがチ
ェックされて、置換しない場合には編集処理を終了と
し、置換する場合にはステップ16に移行する(ステッ
プ15)。但し、図3(a)、(b)および(c)に示
される第2の適用例においては、ステップ15の判断処
理において置換処理は選択されず、編集処理としてはス
テップ14のシンボル作成の編集処理までで終了する。In the next step, whether or not to create a symbol is checked by the macro. If the symbol is not created, the editing process is terminated. If the symbol is created, the process proceeds to the next step 14. The process proceeds (step 13). When a symbol is created in step 13, as shown in FIG. 3C, the arithmetic processing unit 10 is used based on the terminal information of the created macro.
2, the symbol 32 is automatically created and stored in the storage unit 104 (step 14). Then, on the display unit 101, the symbol 32 shown in FIG. 3C is displayed on the screen. Next, it is checked whether or not the original data is replaced with a symbol. If not, the editing process is terminated, and if it is replaced, the process proceeds to step 16 (step 15). However, in the second application example shown in FIGS. 3A, 3B, and 3C, the replacement process is not selected in the determination process of step 15, and the edit process of the symbol creation of step 14 is performed. The process ends.
【0020】次に、図4(a)および(b)は、前述の
図3(a)に示される第2の編集適用例において選択さ
れた回路図上の任意の領域31のデータを、当該第2の
編集適用例において作成されたシンボル32に置換する
場合の編集過程を示す回路図である。以下においては、
図1と、図4(a)および(b)と、図10とを参照し
て、第2の編集適用例において、任意の領域31のデー
タをシンボルに置換する回路図編集方法について説明す
る。Next, FIGS. 4A and 4B show the data of an arbitrary area 31 on the circuit diagram selected in the second editing application example shown in FIG. 3A. It is a circuit diagram which shows the edit process at the time of substituting with the symbol 32 produced in the 2nd edit application example. In the following,
With reference to FIG. 1, FIGS. 4A and 4B, and FIG. 10, a circuit diagram editing method of substituting the data of an arbitrary region 31 with a symbol in the second editing application example will be described.
【0021】この場合には、前述のステップ14におい
てシンボル32が作成された後に、元データをシンボル
に置換するか否かをチェックするステップ15において
置換処理が選択され、演算処理部102により、図4
(a)に示される選択された領域31の回路図データに
対して、ステップ14において作成されたシンボル32
が置換される(ステップ16)。そして、更に選択され
た領域31の領域外において切断されているネットの端
点と、置換されたシンボル32の相対応するピンとがル
ーティングされて(ステップ17)回路図編集処理は終
了する。編集終了後における回路図の模様は図4(b)
に示されるとうりであり、表示部101に画面表示され
る。この場合においては、編集中の回路図データは、記
憶部104に格納されずに編集状態が後続して実行され
る。In this case, after the symbol 32 is created in step 14, the replacement process is selected in step 15 for checking whether or not the original data is replaced with the symbol, and the arithmetic processing unit 102 selects Four
For the circuit diagram data of the selected area 31 shown in (a), the symbol 32 created in step 14
Are replaced (step 16). Then, the end points of the nets cut outside the selected area 31 and the corresponding pins of the replaced symbol 32 are routed (step 17), and the circuit diagram editing processing ends. The pattern of the circuit diagram after editing is shown in Fig. 4 (b).
Is displayed on the screen of the display unit 101. In this case, the circuit diagram data that is being edited is not stored in the storage unit 104 and is subsequently edited.
【0022】次に、図5(a)および(b)は、編集中
の回路図データに対して既に置換され配置されているシ
ンボルを階層展開する場合の第3の編集適用例の編集過
程を示す回路図である。以下においては、図5(a)お
よび(b)と図10とを参照して、当該第3の編集適用
例において、シンボルを階層展開する回路図編集方法に
ついて説明する。Next, FIGS. 5 (a) and 5 (b) show the editing process of the third editing application example in the case of hierarchically expanding the symbols already replaced and arranged with respect to the circuit diagram data being edited. It is a circuit diagram shown. In the following, with reference to FIGS. 5A and 5B and FIG. 10, a circuit diagram editing method for hierarchically expanding symbols in the third editing application example will be described.
【0023】本編集適用例においては、図1に示される
編集処理手順により、既にシンボルが置換されて配置さ
れている状態より編集が開始される。まず、入力部10
3より演算処理部102に対して、回路図上のシンボル
を階層展開する命令を入力した後に、当該入力部103
またはマウス105より回路図上の座標値を指定するこ
とにより、図5(a)に示されるように、階層展開の対
象とする任意のシンボル51を選択する。これにより、
図5(b)に示されるように、選択されたシンボル51
は、対応する点線にて囲まれたマクロの回路図52に置
換されて、編集中の回路図上に展開される。その際に、
展開されるマクロ回路のスケールの大きさによっては、
編集中の回路図データの配置の変更を伴なう場合もあ
る。In this editing application example, according to the editing processing procedure shown in FIG. 1, the editing is started from the state where the symbols are already replaced and arranged. First, the input unit 10
After inputting an instruction to hierarchically expand the symbol on the circuit diagram to the arithmetic processing unit 102 from 3, the input unit 103
Alternatively, by designating the coordinate values on the circuit diagram with the mouse 105, as shown in FIG. 5A, an arbitrary symbol 51 to be hierarchically expanded is selected. This allows
As shown in FIG. 5B, the selected symbol 51
Is replaced with the macro circuit diagram 52 surrounded by the corresponding dotted line and expanded on the circuit diagram being edited. At that time,
Depending on the scale of the macro circuit to be expanded,
In some cases, the layout of the circuit diagram data being edited is changed.
【0024】次に、図6(a)および(b)は、それぞ
れシートA、B、CおよびDと、シートA、B’、C’
およびDを含む回路図の階層構造を示す概念図であり、
図6(a)に示される回路の階層構造を、図6(b)に
示される回路の階層構造に組替えて変更する場合には、
前述の図3(a)、(b)および(c)と、図4(a)
および(b)に示される第2の編集適用例におけるステ
ップ11〜ステップ17の編集処理手順と、図5(a)
および(b)に示される第3の編集適用例とを組合わせ
て編集処理することにより実現される。Next, FIGS. 6 (a) and 6 (b) show sheets A, B, C and D and sheets A, B ', C', respectively.
FIG. 4 is a conceptual diagram showing a hierarchical structure of a circuit diagram including D and D,
When the hierarchical structure of the circuit shown in FIG. 6A is changed to the hierarchical structure of the circuit shown in FIG.
3 (a), 3 (b) and 3 (c), and FIG. 4 (a).
5A and 5B, the editing processing procedure of steps 11 to 17 in the second editing application example shown in FIGS.
And the third editing application example shown in (b) are combined to perform the editing process.
【0025】図7(a)および(b)は、上記の図6
(a)に示される回路の階層構造を、図6(b)に示さ
れる回路の階層構造に組替える場合の編集適用例であ
り、図7(a)に示される図6(a)の階層構造を持つ
回路のシートB内の任意の領域71を、マウス105に
より選択して、図3および図4に示される前述の編集適
用例によりシンボル72を作成する。図7(a)のシー
トBにおいて選択された領域71は、シートBからその
まま削除されて、図7(b)のシートB’に示される回
路図が作成される。作成されたシンボル72は、図7
(a)のシートCに配置され、更に図5の編集適用例に
より階層展開されて、図7(b)に示される図6(b)
の階層構造を持つ回路が作成される。7 (a) and 7 (b) are the same as FIG. 6 above.
6A is an example of editing application when the hierarchical structure of the circuit shown in FIG. 6A is rearranged into the hierarchical structure of the circuit shown in FIG. An arbitrary area 71 in the sheet B of the circuit having the structure is selected by the mouse 105, and the symbol 72 is created by the above-described editing application example shown in FIGS. 3 and 4. The area 71 selected in the sheet B of FIG. 7A is deleted from the sheet B as it is, and the circuit diagram shown in the sheet B ′ of FIG. 7B is created. The created symbol 72 is shown in FIG.
FIG. 6B shown in FIG. 7B, which is arranged on the sheet C of FIG. 7A and further hierarchically expanded by the editing application example of FIG.
A circuit having a hierarchical structure of is created.
【0026】即ち、本発明においては、手作業による編
集処理操作を排除して、回路図編集機能に関連する回路
図のマクロ化および階層化を1命令により自動的に行う
ことにより、回路図編集処理の所要工数の削減を図るこ
とができる。In other words, according to the present invention, the circuit diagram editing is performed by eliminating the manual editing process operation and automatically performing the macro and hierarchy of the circuit diagram related to the circuit diagram editing function by one instruction. It is possible to reduce the number of processing steps required.
【0027】[0027]
【発明の効果】以上説明したように、本発明は、回路図
上の任意のデータまたは領域のマクロ化、ならびにマク
ロよりシンボルの作成を含む自動作成機能、選択された
任意のデータまたは領域を自動作成されたシンボルに置
換してルーティングする機能、および配置されているシ
ンボルを階層展開してルーティングする機能を有するこ
とにより、人手に依存して行われていた回路図のマクロ
化ならびに階層化が1命令により自動的に行うことが可
能となり、更には、階層構造の組替え作業を容易且つ正
確に行うことができるために、本発明の適用により、回
路図編集に要する設計期間を著しく短縮することができ
るという効果がある。As described above, according to the present invention, any data or area on a circuit diagram can be made into a macro, and an automatic creation function including the creation of a symbol from the macro can be performed automatically. By having a function of substituting the created symbols for routing and a function of hierarchically expanding and arranging the arranged symbols, it is possible to make the circuit diagram macro and hierarchy, which is performed manually, to 1 Since it can be automatically performed by an instruction and the work of reassembling the hierarchical structure can be performed easily and accurately, the application of the present invention can significantly reduce the design period required for editing the circuit diagram. The effect is that you can do it.
【図1】本発明の1実施形態において、任意のデータま
たは領域を選択してマクロ化し、シンボル作成して置換
する場合の編集処理手順のフローチャートを示す図であ
る。FIG. 1 is a diagram showing a flow chart of an editing processing procedure in the case of selecting arbitrary data or area to make it into a macro, to create and replace a symbol in one embodiment of the present invention.
【図2】前記1実施形態において、任意のデータを選択
してマクロ化し、対応するシンボルを作成する第1の編
集適用例における編集処理経過を示す回路図である。FIG. 2 is a circuit diagram showing an edit process progress in a first edit application example in which arbitrary data is selected and made into a macro to create a corresponding symbol in the first embodiment.
【図3】前記1実施形態において、任意の領域を選択し
てマクロ化し、対応するシンボルを作成する第2の編集
適用例における編集処理経過を示す回路図である。FIG. 3 is a circuit diagram showing a progress of editing processing in a second editing application example in which an arbitrary region is selected and made into a macro and a corresponding symbol is created in the first embodiment.
【図4】前記第2の編集適用例において、選択された任
意の領域をシンボルに置換してルーティングする編集処
理経過を示す回路図である。FIG. 4 is a circuit diagram showing an editing process in which a selected arbitrary region is replaced with a symbol for routing in the second editing application example.
【図5】前記1実施形態において、回路図上に配置され
ているシンボルを選択して展開する編集処理経過を示す
回路図である。FIG. 5 is a circuit diagram showing a process of editing processing for selecting and expanding symbols arranged on the circuit diagram in the first embodiment.
【図6】構想構造の組替え内容を示す図である。FIG. 6 is a diagram showing the contents of rearrangement of a conceptual structure.
【図7】前記1実施形態において、階層構造の組替えを
行う際の編集処理経過を示す回路図である。FIG. 7 is a circuit diagram showing a progress of an editing process when a hierarchical structure is rearranged in the first embodiment.
【図8】従来例において、マクロおよびシンボルの作
成、シンボルの置換および階層展開を行う場合の編集処
理手順のフローチャートを示す図である。FIG. 8 is a diagram showing a flowchart of an editing processing procedure in the case of creating a macro and a symbol, replacing a symbol, and expanding a hierarchy in a conventional example.
【図9】従来例において、階層構造組替えを行う場合の
編集処理手順のフローチャートを示す図である。FIG. 9 is a diagram showing a flowchart of an editing processing procedure in the case of performing a hierarchical structure rearrangement in a conventional example.
11 データ・領域選択 12 マクロ作成処理 13 シンボル作成 14 シンボル作成処理 15 元データと交換 16 置換処理 17 ルーティング処理 21〜25 回路要素 26、32、51、72 シンボル 31、52、71 領域 81 回路図複製 82 不要部分削除 83 端子の配置 84 端子情報作成 85 シンボル作成 86 マクロ化した領域の削除 87 シンボルの配置 88、92 配線処理 89 シンボル削除 90 データの入力 91 移動元データの組替え部分の削除 93 移動先データに組替え部分を手作業で入力 101 表示部 102 演算処理部 103 入力部 104 記憶部 105 マウス 11 data / area selection 12 macro creation processing 13 symbol creation 14 symbol creation processing 15 exchange with original data 16 replacement processing 17 routing processing 21-25 circuit elements 26, 32, 51, 72 symbols 31, 52, 71 area 81 circuit diagram replication 82 Unnecessary part deletion 83 Terminal arrangement 84 Terminal information creation 85 Symbol creation 86 Macro area deletion 87 Symbol placement 88, 92 Wiring processing 89 Symbol deletion 90 Data input 91 Relocation part deletion of source data 93 Destination Manually input the recombined portion into data 101 Display unit 102 Arithmetic processing unit 103 Input unit 104 Storage unit 105 Mouse
【手続補正書】[Procedure amendment]
【提出日】平成7年12月11日[Submission date] December 11, 1995
【手続補正1】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】図10[Name of item to be corrected] Fig. 10
【補正方法】追加[Correction method] Added
【補正内容】[Correction contents]
【図10】回路図編集処理システムのブロック図であ
る。FIG. 10 is a block diagram of a circuit diagram edit processing system.
Claims (6)
図上の任意の部分回路図データを選択し、当該選択され
た部分回路図データに対応するマクロを作成する第1の
ステップと、 前記第1のステップにおいて作成されたマクロに対応す
るシンボルを作成する第2のステップと、 前記第1のステップにおいて選択された回路図データを
前記シンボルにより置換して、当該シンボルを前記編集
対象の回路図に組入れて編集を終了する第3のステップ
と、 を少なくともマクロ/シンボルを作成し、作成されたマ
クロをシンボルにより置換する編集処理手順として有す
るとともに、編集対象の回路図上のシンボルを、当該シ
ンボルに対応するマクロにより置換して、前記編集対象
の回路図上に階層展開する第4のステップとを併せ有す
ることを特徴とする回路図編集方法。1. A first step of selecting arbitrary partial circuit diagram data on the circuit diagram corresponding to a circuit diagram to be edited, and creating a macro corresponding to the selected partial circuit diagram data. , A second step of creating a symbol corresponding to the macro created in the first step, and replacing the circuit diagram data selected in the first step with the symbol to edit the symbol as the editing target. Has a third step of finishing the editing by incorporating it into the circuit diagram of, and has at least a macro / symbol as an editing processing procedure for replacing the created macro with a symbol, and , And a fourth step of substituting with a macro corresponding to the symbol and hierarchically developing on the circuit diagram to be edited. Circuit diagram editing method.
図上の任意の部分回路図データを、所定の入力手段によ
る回路図上の座標指定により選択する第5のステップ
と、 前記第5のステップにおいて選択された部分回路図デー
タを切出して、当該ネットの始終点に所定の端子を配置
してマクロを作成する第6のステップとを有し、 前記第2のステップが、前記第6のステップにおいて作
成されたマクロを元にしてシンボルを作成するか否かの
判定を行い、シンボルを作成しない場合には編集処理を
終了とする第7のステップと、 前記第7のステップにおいてシンボルを作成する場合
に、作成されたマクロの端子情報を元に当該シンボルを
自動作成する第8のステップとを有し、 前記第3のステップが、前記編集対象の回路図上の任意
の部分回路図データを、前記第8のステップにおいて作
成されたシンボルにより置換するか否かの判定を行い、
置換を行わない場合には編集処理を終了とする第9のス
テップと、 前記第9のステップにおいて置換を行う場合に、前記編
集対象の回路図上の任意の部分回路図データを除く他の
回路図データと、置換されたシンボルのピンとをルーテ
ィングして、編集を終了する第10のステップとを有
し、 前記第4のステップが、編集対象の回路図上の任意のシ
ンボルを、所定の入力手段による回路図上の座標指定に
より選択する第11のステップと、 前記第11のステップにおいて選択されたシンボルを、
当該シンボルに対応するマクロにより置換して、当該回
路図上に階層展開する第12のステップと、 前記第12のステップにおいて階層展開されたマクロ回
路と、対応する回路図との間のルーティングを行う第1
3のステップと、 を有することを特徴とする請求項1記載の回路図編集方
法。2. A fifth step in which the first step selects arbitrary partial circuit diagram data on a circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means, and the fifth step. And a sixth step of creating a macro by cutting out the partial circuit diagram data selected in the step of (1) and arranging predetermined terminals at the start and end points of the net, and the second step of the sixth step. It is determined whether to create a symbol based on the macro created in step 7. If the symbol is not created, a seventh step of ending the editing process, and a symbol in the seventh step And an eighth step of automatically creating the symbol based on the terminal information of the created macro, wherein the third step is an arbitrary part on the circuit diagram to be edited. The road map data, it is determined whether to replace the symbol created in the eighth step,
A ninth step of terminating the editing process if no replacement is performed, and a circuit other than the arbitrary partial circuit diagram data on the circuit diagram to be edited when the replacement is performed in the ninth step. The drawing data and the pin of the replaced symbol are routed, and a tenth step of ending the editing is included, and the fourth step is to input an arbitrary symbol on the circuit diagram to be edited by a predetermined input. An eleventh step of selecting the coordinates on the circuit diagram by means, and a symbol selected in the eleventh step,
The twelfth step of hierarchically expanding on the circuit diagram by replacing with the macro corresponding to the symbol, and the routing between the macro circuit hierarchically expanded in the twelfth step and the corresponding circuit diagram are performed. First
3. The circuit diagram editing method according to claim 1, further comprising:
図上の任意の部分領域を選択し、当該選択された部分領
域に対応するマクロを作成する第1のステップと、 前記第1のステップにおいて作成されたマクロに対応す
るシンボルを作成する第2のステップと、 前記第1のステップにおいて選択された回路図データを
前記シンボルにより置換して、当該シンボルを前記編集
対象の回路図に組入れて回路図編集を終了する第3のス
テップと、 を少なくともマクロ/シンボルを作成し、作成されたマ
クロをシンボルにより置換する編集処理手順として有す
るとともに、編集対象の回路図上のシンボルを、当該シ
ンボルに対応するマクロにより置換して、前記編集対象
の回路図上に階層展開する第4のステップとを併せ有す
ることを特徴とする回路図編集方法。3. A first step of selecting an arbitrary partial area on the circuit diagram corresponding to a circuit diagram to be edited and creating a macro corresponding to the selected partial area, the first step In the second step of creating a symbol corresponding to the macro created in the step of, and replacing the circuit diagram data selected in the first step with the symbol so that the symbol becomes the circuit diagram to be edited. The third step of incorporating and ending the circuit diagram editing is at least as an editing process procedure for creating a macro / symbol and replacing the created macro with the symbol. A circuit having a fourth step of replacing with a macro corresponding to a symbol and hierarchically developing on the circuit diagram to be edited. Figure editing method.
図上の任意の部分領域を、所定の入力手段による回路図
上の座標指定により選択する第5のステップと、 前記第5のステップにおいて選択された部分領域内の回
路図データを切出して、当該ネットの始終点に所定の端
子を配置してマクロを作成する第6のステップとを有
し、 前記第2のステップが、前記第6のステップにおいて作
成されたマクロを元にしてシンボルを作成するか否かの
判定を行い、シンボルを作成しない場合には編集処理を
終了とする第7のステップと、 前記第7のステップにおいてシンボルを作成する場合
に、作成されたマクロの端子情報を元に当該シンボルを
自動作成する第8のステップとを有し、 前記第3のステップが、前記編集対象の回路図上の任意
の部分領域内の回路図データを、前記第8のステップに
おいて作成されたシンボルにより置換するか否かの判定
を行い、置換を行わない場合には編集処理を終了とする
第9のステップと、 前記第9のステップにおいて置換を行う場合に、前記編
集対象の回路図上の任意の部分領域を除く他の領域内の
回路図データと、置換されたシンボルのピンとをルーテ
ィングして、編集を終了する第10のステップとを有
し、 前記第4のステップが、編集対象の回路図上の任意のシ
ンボルを、所定の入力手段による回路図上の座標指定に
より選択する第11のステップと、 前記第11のステップにおいて選択されたシンボルを、
当該シンボルに対応するマクロにより置換して、当該回
路図上に階層展開する第12のステップと、 前記第12のステップにおいて階層展開されたマクロ回
路と、対応する回路図との間のルーティングを行う第1
3のステップと、 を有することを特徴とする請求項3記載の回路図編集方
法。4. A fifth step in which the first step selects an arbitrary partial area on the circuit diagram to be edited by designating coordinates on the circuit diagram by a predetermined input means, and the fifth step. And a sixth step of cutting out the circuit diagram data in the partial area selected in, and arranging predetermined terminals at the start and end points of the net to create a macro. A seventh step of deciding whether or not to create a symbol based on the macro created in step 6, and ending the editing process when the symbol is not created; And an eighth step of automatically creating the symbol based on the terminal information of the created macro, the third step including an arbitrary part on the circuit diagram to be edited. A ninth step of deciding whether or not to replace the circuit diagram data in the area with the symbol created in the eighth step, and terminating the editing process if the replacement is not carried out; When the replacement is performed in the step of, the circuit diagram data in the area other than the arbitrary partial area on the circuit diagram to be edited and the pin of the replaced symbol are routed to finish the editing. And a fourth step, wherein the fourth step selects an arbitrary symbol on the circuit diagram to be edited by coordinate designation on the circuit diagram by a predetermined input means, and the eleventh step. The symbol selected in the step
The twelfth step of hierarchically expanding on the circuit diagram by replacing with the macro corresponding to the symbol, and the routing between the macro circuit hierarchically expanded in the twelfth step and the corresponding circuit diagram are performed. First
4. The circuit diagram editing method according to claim 3, further comprising:
り、作成されたマクロを対応するシンボルに置換する第
1の編集処理手順と、回路図上のシンボルを対応するマ
クロに置換して展開する第2の編集処理手順とを併用す
ることにより、編集対象の回路図上において、階層構造
の組替えを行うことを特徴とする回路図編集方法。5. The circuit diagram editing method according to claim 1, wherein the macro is created by replacing the created macro with a corresponding symbol, and the symbol on the circuit diagram is replaced with the corresponding macro and expanded. A circuit diagram editing method characterized in that the hierarchical structure is rearranged on the circuit diagram to be edited by using the second editing processing procedure together.
り、作成されたマクロを対応するシンボルに置換する第
1の編集処理手順と、回路図上のシンボルを対応するマ
クロに置換して展開する第2の編集処理手順とを併用す
ることにより、編集対象の回路図上において、階層構造
の組替えを行うことを特徴とする回路図編集方法。6. The circuit diagram editing method according to claim 3, wherein a first editing processing procedure for replacing a created macro with a corresponding symbol, and replacing a symbol on a circuit diagram with a corresponding macro for expansion. A circuit diagram editing method characterized in that the hierarchical structure is rearranged on the circuit diagram to be edited by using the second editing processing procedure together.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193574A JPH0944533A (en) | 1995-07-28 | 1995-07-28 | Circuit diagram editing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7193574A JPH0944533A (en) | 1995-07-28 | 1995-07-28 | Circuit diagram editing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0944533A true JPH0944533A (en) | 1997-02-14 |
Family
ID=16310276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7193574A Pending JPH0944533A (en) | 1995-07-28 | 1995-07-28 | Circuit diagram editing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0944533A (en) |
-
1995
- 1995-07-28 JP JP7193574A patent/JPH0944533A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3765949B2 (en) | Object-oriented software development support apparatus and development support method | |
| US6574788B1 (en) | Method and system for automatically generating low level program commands as dependency graphs from high level physical design stages | |
| US5808616A (en) | Shape modeling method and apparatus utilizing ordered parts lists for designating a part to be edited in a view | |
| JP2002108960A (en) | Arrangement/wiring processing system | |
| JP2002175164A (en) | Storage medium storing program, information processing apparatus, and information processing method | |
| JPH07219754A (en) | Requirement definition support device using screen transition diagram | |
| CN115087954B (en) | Screen data editing program storage medium, screen data editing device and screen data editing method | |
| JPH0916801A (en) | Command designation device | |
| JPH0934883A (en) | Document processing unit | |
| JP3083552B2 (en) | Hierarchy editing processor | |
| JPH06274328A (en) | Execution method for program consisting of plural processing modules | |
| JPH07104876B2 (en) | Design support method and design support apparatus | |
| JP2000340500A (en) | Exposure apparatus, parameter set processing apparatus, and editing method | |
| JP3463373B2 (en) | Graphic processing apparatus and graphic processing method | |
| JPH05266134A (en) | Partial correcting method for design data | |
| JPH08147333A (en) | Drawing creation system | |
| JP3075232B2 (en) | Schematic editor | |
| JP3153481B2 (en) | Circuit diagram management system | |
| JP3311057B2 (en) | Graphic processing apparatus and method | |
| JPH09311673A (en) | Computer-readable storage medium for storing character font creation method and apparatus and program for implementing the method | |
| JP3079232B2 (en) | Cell placement area creation method | |
| JP3572054B2 (en) | Graphic processing apparatus and method | |
| JPH063800A (en) | Image processing method | |
| JPH06168173A (en) | Data base managing method and network system | |
| JPH1195987A (en) | Link command editor and computer readable recording medium recording link command editor program |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19981027 |