JPH0945704A - 集積ヒートシンクを有する半導体装置 - Google Patents

集積ヒートシンクを有する半導体装置

Info

Publication number
JPH0945704A
JPH0945704A JP8196547A JP19654796A JPH0945704A JP H0945704 A JPH0945704 A JP H0945704A JP 8196547 A JP8196547 A JP 8196547A JP 19654796 A JP19654796 A JP 19654796A JP H0945704 A JPH0945704 A JP H0945704A
Authority
JP
Japan
Prior art keywords
mesa
semiconductor device
heat sink
metallization
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8196547A
Other languages
English (en)
Inventor
Sylvain Delage
シルベン・ドウラージユ
Simone Cassette
シモーヌ・カセツト
Herve Blanck
エルベ・ブランク
Eric Chartier
エリツク・シヤルテイエ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of JPH0945704A publication Critical patent/JPH0945704A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00—Bipolar junction transistors [BJT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/43—Layouts of interconnections
    • H10W20/432—Layouts of interconnections comprising crossing interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/133—Emitter regions of BJTs
    • H10D62/136—Emitter regions of BJTs of heterojunction BJTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 メサ構造を有する基本バイポーラトランジス
タを含む半導体装置から発生する熱を効果的に除去す
る。 【解決手段】 厚い金属のヒートシンクを有し、その一
部（ＰＩ）はブリッジの形状であり、一部（ＰＩＩ）は
基板に接触する。ブリッジの脚部はメサにより構成され
るユニット全体の上にある。基板の上面に形成したヒー
トシンクは、接地面となる基板裏面に接続することがで
きる。これによって、熱の除去は大幅に増大する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の技術分野は、電力半
導体コンポーネントであり、特にマイクロ波応用分野で
きわめて有用なバイポーラトランジスタである。
【０００２】本発明は、電力半導体コンポーネントにヒ
ートシンクを導入することにより、所与の動作温度で、
半導体の単位表面積当たりの可能な電力を増大すること
に関する。
【０００３】
【従来の技術】パワートランジスタ、特に異種結合バイ
ポーラトランジスタ（ＨＢＴ）において、コンポーネン
トは一般的に、周期律表のＩＩＩ族とＶ族の化合物か
ら、垂直技術を用いて製造される。これらは、少なくと
も一個のエミッタ「メサ」構造を有し、電荷は、これか
ら垂直に基板に流れる。図１に標準的なＨＢＴ構成を示
す。基板６は、基板６に埋め込まれたコレクタ３を有
し、その上にエミッタ層１および接触層を有するベース
層２が設けられている。
【０００４】これにより、電流はエミッタ層Ｅ、ベース
層Ｂ、およびコレクタ層Ｃをそれぞれの面に垂直に流れ
る。この種のトランジスタは、２×１０5 Ａ／ｃｍ2 ま
でのきわめて大きい電流密度と、極めて高い電圧を制御
することができる。
【０００５】
【発明が解決しようとする課題】これにより、トランジ
スタのコレクタに非常に高い電圧が印加されると非常に
強く加熱されるため、熱の発散という大きな問題が生じ
る。放散される熱は、垂直メサ構造のため、除去するこ
とがきわめて困難である。
【０００６】この熱の放散の問題を解決するため、本発
明は、金属のヒートシンクを集積したコンポーネントを
提案する。このヒートシンクの一部はアーチ状すなわち
オーバーハング構造を有し、他の部分はコンポーネント
の上面上に設けられる。
【０００７】
【課題を解決するための手段】具体的には、本発明の目
的は、基板の第一の表面、すなわち上面に対して浮き上
がった少なくとも一つの、メサと称する領域を有し、前
記領域が実質的に熱を放散させるソースであり、「メ
サ」および上面が、パッシベーション層ＣＰにより被覆
された半導体装置において、前記装置が、浮き上がった
「メサ」を形成するユニットの位置で脚部がパッシベー
ション層ＣＰ上にある橋の形状のオーバーハング部ＰＩ
と、基板上面の、浮き上がった「メサ」を構成する領域
以外の領域を被覆する部分ＰＩＩとを備える厚い金属の
ヒートシンクを含む、半導体装置を提供することにあ
る。
【０００８】本発明による半導体装置は、一個または複
数個の並列に接続されたトランジスタを含み、各トラン
ジスタは基板から連続する二個のメサを有し、第一のメ
サはベースにより形成され、第二のメサはエミッタによ
り形成され、第一のメサはエミッタの各側面上のベース
メタライゼーションｍＢを含み、第二のメサはエミッタ
メタライゼーションｍＥを含み、ヒートシンクのオーバ
ーハング部ＰＩが、メタライゼーションｍＥとメタライ
ゼーションｍＢにより形成されるユニットの位置で層Ｃ
Ｐ上にある半導体装置とすることができる。
【０００９】本発明の第一の態様では、エミッタ接点Ｃ
Ｅを、エミッタフィンガの一端から直接とることができ
る。
【００１０】本発明の目的はまた、上述の半導体装置に
おいて、エミッタに均質な電気接点ＣＥ’を設けるため
に、エミッタフィンガで局部的にパッシベーション層が
開いている半導体装置を提供することにある。しかし、
この接点ＣＥ’の形成は、本発明の第一の態様における
接点ＣＥの形成より困難である。
【００１１】本発明のこの態様によれば、主要トランジ
スタのエミッタの一端に注入される電流の不均一性に関
係するパワー装置の問題が解決される。
【００１２】実際に、電流は本質的に供給点の近傍では
他の部分より大きくなる。これにより、基本トランジス
タの表面積が制限される。この表面積は、電流密度が１
０6Ａ／ｃｍ2 を超えないように、通常は１００μｍ2
より小さい。
【００１３】本発明による半導体コンポーネントは、基
板に設けられたバイアホールによりヒートシンクに接続
された接地面を形成するため、裏面がメタライズされた
基板を有するという利点がある。
【００１４】本発明は、ＧａＡｓ基板にエピタキシャル
成長させたＧａＩｎＰ／ＧａＡｓ型の異種結合バイポー
ラパワートランジスタに適用することができる。
【００１５】
【発明の実施の形態】図２は、本発明の第一の態様によ
る、パワートランジスタの一例であり、ＨＢＴコンポー
ネントの主要フィンガの断面を示す。図には、ベースメ
タライゼーションｍＢと、エミッタメタライゼーション
ｍＥの位置で、パッシベーション層ＣＰの上に設けた金
属ヒートシンクのオーバーハング部分が示されている。
このように、半導体基板６と、基板に埋め込まれたサブ
コレクタ４から、第一のメサ３がコレクタを形成し、そ
の両側に、コレクタでの接触を可能にするメタライゼー
ションｍＣがある。
【００１６】コレクタ上には、ベース層２が、エミッタ
層１により被覆され、その両側にベースメタライゼーシ
ョンｍＢが形成されている。その部分のエミッタは、メ
タライゼーションｍＥでも被覆されている。このユニッ
トは、パッシベーション層ＣＰにより保護されている。
ヒートシンクのオーバーハング部を形成するブリッジの
脚部は、メタライゼーションｍＢおよびｍＥの位置で、
層ＣＰ上にある。
【００１７】図３は、二個の並列に接続されたトランジ
スタを示す。標準的なコンポーネントでは、通常少なく
とも四個までのトランジスタの並列結合が可能である。
【００１８】図３ａは、ブリッジの形態で、脚部エミッ
タおよびベースで構成されたメサ上にあるヒートシンク
のオーバーハング部ＰＩを示す。エミッタＣＥの接点
は、従来の方法によりエミッタフィンガの一端に形成さ
れる。
【００１９】図３ｂは、二個の相互結合したトランジス
タの平面図であり、ベースとコレクタの位置での横方向
の接触を可能にするベースバスｄＢと、コレクタバスｂ
Ｃを示す。点ＣＥ1 とＣＥ2 は、トランジスタのエミッ
タに設けられる電気接点に関するものである。
【００２０】この平面図は、第一の面Ｐ1 に沿ったエミ
ッタメタライゼーションｍＥの断面と、第二の面Ｐ2 に
沿った基板の断面を示す。
【００２１】ヒートシンクの第一の部分は面Ｐ1 を被覆
し、ヒートシンクの第二の部分は面Ｐ2 を被覆する。
【００２２】図３に例示したコンポーネントで、面Ｐ2
に示したバイアホールは、ヒートシンクと、基板の裏面
に位置する接地面とを接続する。
【００２３】基板の裏面は、接地面を形成するために薄
くした後、たとえば金でメタライズしてもよい。
【００２４】この種の構成では、上部電極の基板を貫通
する接地接続により、トランジスタの温度が冷却、均一
化され、放散する熱は最初に基板を通ってコンポーネン
トの下に、次にヒートシンクのオーバーハング部により
構成される厚い上部メタライゼーションを通って除去さ
れる。
【００２５】図４に示す本発明の第二の態様では、エミ
ッタ接点ＣＥ’1 およびＣＥ’2 が、各フィンガに直接
設けられ、したがって層ＣＰ全体がエミッタメタライゼ
ーションｍＥから離れる。
【００２６】ヒートシンクとトランジスタとの間の熱的
な結合を確実にするため、パッシベーション層ＣＰは十
分な熱伝導性を持たなければならない。通常、層ＣＰの
材料は、ＳｉＮ、ＧａＮ、ＢＮ、ＳｉＣ、またはダイヤ
モンドから選択することができる。
【００２７】ヒートシンクは、熱伝導性が良好な金属で
形成する。たとえば、この金属は金または銅である。
【００２８】本明細書で提案するヒートシンクの値を説
明するため、ヒートシンクを備える、およびヒートシン
クのないいくつかの主要フィンガを有する構造からな
る、半導体コンポーネントの比較を行った。
【００２９】二種類の構成要素で、各フィンガはフィン
ガの間隔が３２μｍで、エミッタ表面積２×３０μｍ2
を有する。
【００３０】図５は、ヒートシンクを備えるコンポーネ
ント（曲線５ａ）およびヒートシンクのないコンポーネ
ント（曲線５ｂ）について、フィンガの数を関数とする
熱抵抗による変化を示す。
【００３１】さらに、図６は、ヒートシンクを備える四
フィンガコンポーネント（曲線６ａ）およびヒートシン
クのない四フィンガコンポーネント（曲線６ｂ）につい
て、各フィンガの熱抵抗による変化を示す。
【００３２】図５および図６から、熱抵抗はヒートシン
クがあることにより減少し、ヒートシンクがない場合に
は、熱抵抗はフィンガの数に比例して増大することがわ
かる。これは、主要フィンガ間の熱結合によるものであ
る。反対に、ヒートシンクがある場合は、フィンガのそ
れぞれは、隣接するフィンガから熱的に分離されている
ことがわかる。
【００３３】さらに、熱抵抗を減少させることにより、
動作温度が低下し、コンポーネントの電気的特性と信頼
性の両方が改善される。
【００３４】この点に関して、図７は、エミッタとコレ
クタとの間の電圧ＶCEが７Ｖの場合、異なるコレクタ電
流（５ｍＡないし４０ｍＡ）の周波数の関数とするマイ
クロ波利得の変化を示す。図７ａは、ヒートシンクのな
い二フィンガ構造のコンポーネントのものである。図７
ｂは、ヒートシンクのある二フィンガ構造のコンポーネ
ントのものである。このように、マイクロ波利得は周波
数１０ＧＨｚの場合２ｄＢ増加することがわかる。この
ことにより、装置の電力の出力が大幅に増大することが
証明される。
【００３５】次に、図３に示す本発明によるコンポーネ
ントに使用するヒートシンクの製法の例について述べ
る。
【００３６】標準的な方法により、まず半導体基板の上
に層をエピタキシャル成長させ、所望の「ダブルメサ」
構造を形成して、たとえばバイポーラトランジスタを製
造する。
【００３７】ユニット全体をパッシベーション層で被覆
する。
【００３８】次に、ポジティブ樹脂Ｒ1 をこのパッシベ
ーション層ＣＰの上に付着させる。このポジティブ樹脂
Ｒ1 を局部的に露光して、図８ａに示すようにヒートシ
ンクを埋め込むことが望まれるゾーンから除く。（関係
する部分が図示されたオーバーハング部ＰＩでも、図示
されていない部分ＰＩＩでも）。
【００３９】次に、ユニット全体を蒸着により得られた
薄い金属層により被覆する。この薄い金属層は、実質的
に、厚い金属のヒートシンク（図８ｂ）を形成すること
ができる電解金を付着させるための電極として使用す
る。
【００４０】この薄い金属層の上に、樹脂Ｒ2 を付着さ
せる。この樹脂Ｒ2 を、ヒートシンクを形成する場所で
露光する。
【００４１】電解金をかなりの厚さ（通常約１０μｍ）
に付着させる。これはヒートシンク自体を形成するため
の工程である。
【００４２】電解金のない部分には、薄い金属層をスプ
レイコーティングする。
【００４３】ヒートシンクのオーバーハング部ＰＩを露
出させるため、ユニットから樹脂Ｒ1 を除去する。
【図面の簡単な説明】
【図１】従来の技術である異種結合バイポーラトランジ
スタを示す図である。
【図２】本発明の第一の態様による、パワートランジス
タの基本フィンガを示す断面図である。
【図３ａ】本発明の第一の態様による、コンポーネント
中の二個の並列に接続されたトランジスタを示す正面図
である。
【図３ｂ】本発明の第一の態様による、コンポーネント
中の二個の並列に接続されたトランジスタを示す上面図
である。
【図４】本発明の第二の態様による、エミッタフィンガ
にエミッタ接点ＣＥ’を設けた、コンポーネント中の二
個の並列に接続されたトランジスタを示す図である。
【図５】ヒートシンクのある部品と、ヒートシンクのな
い部品の、フィンガの数を関数とする熱抵抗による変化
を示す図である。
【図６】ヒートシンクのある部品と、ヒートシンクのな
い部品の、フィンガの数を関数とする、基本フィンガの
熱抵抗を示す図である。
【図７ａ】ヒートシンクのない部品の、周波数を関数と
する、マイクロ波利得を示す図である。
【図７ｂ】ヒートシンクのある部品の、周波数を関数と
する、マイクロ波利得を示す図である。
【図８ａ】バイポーラトランジスタに結合したヒートシ
ンクの製法を示す図である。
【図８ｂ】バイポーラトランジスタに結合したヒートシ
ンクの製法を示す図である。
【図８ｃ】バイポーラトランジスタに結合したヒートシ
ンクの製法を示す図である。
【符号の説明】
１ エミッタ層 ２ ベース層 ３ 第一メサ ４ サブコレクタ ６ 半導体基板 ＰＩ オーバーハング部 ＣＰ パッシベーション層 ｍＥ エミッタメタライゼーション ｍＢ ベースメタライゼーション ｍＣ コレクタメタライゼーション
───────────────────────────────────────────────────── フロントページの続き (72)発明者 エルベ・ブランク フランス国、94110・アルキユイユ、リ ユ・ベルソレ、19 (72)発明者 エリツク・シヤルテイエ フランス国、91120・パレソー、リユ・ビ クトル・ユゴー、61

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 基板の第一の表面、すなわち上面に対し
    て浮き上がった少なくとも一つのメサと称する領域を有
    し、前記領域が実質的に熱を放散させるソースであり、
    「メサ」および上面が、パッシベーション層（ＣＰ）で
    被覆された半導体装置であって、該半導体装置が厚い金
    属ヒートシンクを有し、該ヒートシンクが、 浮き上がった「メサ」を形成するユニットの位置で脚部
    がパッシベーション層（ＣＰ）上にある橋の形状のオー
    バーハング部（ＰＩ）と、 基板上面の、浮き上がった「メサ」を構成する領域以外
    の領域を被覆する部分（ＰＩＩ）とを備える半導体装
    置。
  2. 【請求項２】 一個または複数個の並列に接続されたト
    ランジスタを含み、各トランジスタは基板から連続する
    二個のメサを有し、第一のメサはベースにより形成さ
    れ、第二のメサはエミッタにより形成され、第一のメサ
    はエミッタの各側面上のベースメタライゼーション（ｍ
    Ｂ）を含み、第二のメサはエミッタメタライゼーション
    （ｍＥ）を含み、ヒートシンクのオーバーハング部（Ｐ
    Ｉ）が、メタライゼーション（ｍＥ）とメタライゼーシ
    ョン（ｍＢ）により形成されるユニットの位置で層（Ｃ
    Ｐ）上にあり、エミッタ接点（ＣＥ）がトランジスタに
    対してずれている請求項１に記載の半導体装置。
  3. 【請求項３】 一個または複数個の並列に接続されたト
    ランジスタを含み、各トランジスタは基板から連続する
    二個のメサを有し、第一のメサはベースにより形成さ
    れ、第二のメサはエミッタにより形成され、第一のメサ
    はエミッタの各側面上のベースメタライゼーション（ｍ
    Ｂ）を含み、第二のメサはエミッタメタライゼーション
    （ｍＥ）を含み、ヒートシンクのオーバーハング部ＰＩ
    が、メタライゼーション（ｍＥ）とメタライゼーション
    （ｍＢ）により形成されるユニットの上にあり、一部が
    層（ＣＰ）上にあり、一部はメタライゼーション（ｍ
    Ｅ）上にあり、エミッタ接点（ＣＥ’）がトランジスタ
    上に直接設けられる請求項１に記載の半導体装置。
  4. 【請求項４】 部分（ＰＩＩ）が基板を貫通するバイア
    ホールにより基板の裏面に接続され、前記裏面が金属の
    接地プレートを有する請求項１に記載の半導体装置。
  5. 【請求項５】 トランジスタが、ＧａＩｎＰ／ＧａＡｓ
    型異種結合バイポーラトランジスタである請求項２に記
    載の半導体装置。
  6. 【請求項６】 パッシベーション層（ＣＰ）が、Ｓｉ
    Ｎ、ＧａＮ、ＢＮ、またはＳｉＣ型の層である請求項１
    に記載の半導体装置。
  7. 【請求項７】 ヒートシンクが、金または銅などの、熱
    良導体金属製である請求項１に記載の半導体装置。
  8. 【請求項８】 ヒートシンクの厚さが、約１０μｍであ
    る請求項７に記載の半導体装置。
JP8196547A 1995-07-25 1996-07-25 集積ヒートシンクを有する半導体装置 Pending JPH0945704A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9508994 1995-07-25
FR9508994A FR2737342B1 (fr) 1995-07-25 1995-07-25 Composant semiconducteur avec dissipateur thermique integre

Publications (1)

Publication Number Publication Date
JPH0945704A true JPH0945704A (ja) 1997-02-14

Family

ID=9481335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8196547A Pending JPH0945704A (ja) 1995-07-25 1996-07-25 集積ヒートシンクを有する半導体装置

Country Status (7)

Country Link
US (1) US5719433A (ja)
EP (1) EP0756322B1 (ja)
JP (1) JPH0945704A (ja)
KR (1) KR970008669A (ja)
DE (1) DE69619604T2 (ja)
FR (1) FR2737342B1 (ja)
TW (1) TW317025B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174286A (ja) * 1997-05-30 1999-03-16 Thomson Csf 電気的絶縁要素を有する安定化されたバイポーラトランジスタ

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5949144A (en) * 1996-05-20 1999-09-07 Harris Corporation Pre-bond cavity air bridge
KR100447151B1 (ko) * 1996-12-31 2004-11-03 엘지전자 주식회사 디지탈패킷데이터의클럭및타이밍복구장치
KR100447155B1 (ko) * 1997-02-18 2004-10-14 엘지전자 주식회사 디지탈패킷데이터의클럭및타이밍복구장치
KR100447156B1 (ko) * 1997-02-18 2004-10-14 엘지전자 주식회사 디지탈패킷데이터의클럭및타이밍복구장치
US6051871A (en) * 1998-06-30 2000-04-18 The Whitaker Corporation Heterojunction bipolar transistor having improved heat dissipation
FR2793953B1 (fr) * 1999-05-21 2002-08-09 Thomson Csf Capacite thermique pour composant electronique fonctionnant en impulsions longues
US6376898B1 (en) * 1999-08-02 2002-04-23 Matsushita Electric Industrial Co., Ltd. Bipolar transistor layout with minimized area and improved heat dissipation
TW561799B (en) 1999-08-11 2003-11-11 Fujikura Ltd Chip assembly module of bump connection type using a multi-layer printed circuit substrate
FR2803102B1 (fr) * 1999-12-23 2002-03-22 Thomson Csf Transistor bipolaire a heterojonction a collecteur en haut et procede de realisation
SE520109C2 (sv) 2000-05-17 2003-05-27 Ericsson Telefon Ab L M Effekttransistorer för radiofrekvenser
US6527422B1 (en) * 2000-08-17 2003-03-04 Power Signal Technologies, Inc. Solid state light with solar shielded heatsink
KR100344103B1 (ko) * 2000-09-04 2002-07-24 에피밸리 주식회사 질화갈륨계 결정 보호막을 형성한 반도체 소자 및 그 제조방법
DE10133362A1 (de) * 2001-07-10 2003-01-30 Infineon Technologies Ag Transistorzelle
US20050124176A1 (en) * 2001-07-17 2005-06-09 Takashi Sugino Semiconductor device and method for fabricating the same and semiconductor device application system
WO2005098974A1 (en) 2004-04-07 2005-10-20 Tinggi Technologies Private Limited Fabrication of reflective layer on semiconductor light emitting diodes
US8916966B2 (en) * 2004-09-28 2014-12-23 Triquint Semiconductor, Inc. Integrated circuit including a heat dissipation structure
SG131803A1 (en) * 2005-10-19 2007-05-28 Tinggi Tech Private Ltd Fabrication of transistors
SG133432A1 (en) 2005-12-20 2007-07-30 Tinggi Tech Private Ltd Localized annealing during semiconductor device fabrication
SG140473A1 (en) 2006-08-16 2008-03-28 Tinggi Tech Private Ltd Improvements in external light efficiency of light emitting diodes
SG140512A1 (en) 2006-09-04 2008-03-28 Tinggi Tech Private Ltd Electrical current distribution in light emitting devices
US8093713B2 (en) 2007-02-09 2012-01-10 Infineon Technologies Ag Module with silicon-based layer
DE102007009521B4 (de) 2007-02-27 2011-12-15 Infineon Technologies Ag Bauteil und Verfahren zu dessen Herstellung
US10032690B2 (en) 2015-02-24 2018-07-24 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor structure including a thermally conductive, electrically insulating layer
US10319830B2 (en) * 2017-01-24 2019-06-11 Qualcomm Incorporated Heterojunction bipolar transistor power amplifier with backside thermal heatsink
FR3069704B1 (fr) 2017-07-27 2019-09-20 Thales Transistor a base metallique et comprenant des materiaux iii-v
US10332805B2 (en) * 2017-10-30 2019-06-25 Avago Technologies International Sales Pte. Limited Semiconductor structure with strain reduction
CN112105141B (zh) * 2020-09-17 2021-12-31 湖南维胜科技电路板有限公司 一种多层pcb电路板及其打孔装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3631719A (en) * 1969-07-25 1972-01-04 Henri Charvier Fluid speed measuring system
FR2109513A5 (ja) * 1970-10-30 1972-05-26 Thomson Csf
US3956820A (en) * 1975-02-26 1976-05-18 Rca Corporation Method of manufacturing a semiconductor device having a lead bonded to a surface thereof
JPS52116185A (en) * 1976-03-26 1977-09-29 Hitachi Ltd Mesa-type semiconductor laser
FR2388371A1 (fr) * 1977-04-20 1978-11-17 Thomson Csf Procede d'alignement, dans un photorepeteur, d'une plaquette semi-conductrice et des motifs a y projeter et photorepeteur mettant en oeuvre un tel procede
FR2507797A1 (fr) * 1981-06-16 1982-12-17 Inf Milit Spatiale Aeronaut Dispositif stabilise d'asservissement par tout ou rien a periode constante et dispositif d'alimentation electrique comportant un tel dispositif d'asservissement
FR2585183B1 (fr) * 1985-07-19 1987-10-09 Thomson Csf Procede de fabrication d'un detecteur d'image lumineuse et detecteur matriciel bidimensionnel obtenu par ce procede
FR2586859B1 (fr) * 1985-08-27 1987-11-20 Thomson Csf Procede de fabrication d'un transistor de commande pour ecran plat de visualisation et element de commande realise selon ce procede
FR2605442B1 (fr) * 1986-10-17 1988-12-09 Thomson Csf Ecran de visualisation electrooptique a transistors de commande et procede de realisation
US4800420A (en) * 1987-05-14 1989-01-24 Hughes Aircraft Company Two-terminal semiconductor diode arrangement
US4959705A (en) * 1988-10-17 1990-09-25 Ford Microelectronics, Inc. Three metal personalization of application specific monolithic microwave integrated circuit
JPH02220464A (ja) * 1989-02-22 1990-09-03 Toshiba Corp 半導体装置及びその製造方法
JPH03252155A (ja) * 1990-02-28 1991-11-11 Narumi China Corp 半導体パッケージ
FR2659494B1 (fr) * 1990-03-09 1996-12-06 Thomson Composants Microondes Composant semiconducteur de puissance, dont la puce est montee a l'envers.
FR2667724B1 (fr) * 1990-10-09 1992-11-27 Thomson Csf Procede de realisation des metallisations d'electrodes d'un transistor.
FR2697945B1 (fr) * 1992-11-06 1995-01-06 Thomson Csf Procédé de gravure d'une hétérostructure de matériaux du groupe III-V.
CA2117460A1 (en) * 1992-12-22 1994-07-07 John J. Wooldridge Fet chip with heat-extracting bridge
JPH07111272A (ja) * 1993-10-13 1995-04-25 Murata Mfg Co Ltd 電界効果トランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1174286A (ja) * 1997-05-30 1999-03-16 Thomson Csf 電気的絶縁要素を有する安定化されたバイポーラトランジスタ

Also Published As

Publication number Publication date
US5719433A (en) 1998-02-17
EP0756322A1 (fr) 1997-01-29
DE69619604D1 (de) 2002-04-11
EP0756322B1 (fr) 2002-03-06
FR2737342B1 (fr) 1997-08-22
DE69619604T2 (de) 2002-08-22
KR970008669A (ko) 1997-02-24
FR2737342A1 (fr) 1997-01-31
TW317025B (ja) 1997-10-01

Similar Documents

Publication Publication Date Title
JPH0945704A (ja) 集積ヒートシンクを有する半導体装置
JP5150803B2 (ja) 複数のメサを有するラテラル導電型ショットキーダイオード
US5057908A (en) High power semiconductor device with integral heat sink
TWI525753B (zh) 利用島狀形貌之氮化鎵功率器件
JP2922462B2 (ja) 半導体デバイス
US8860092B1 (en) Metallic sub-collector for HBT and BJT transistors
US10515872B1 (en) Metallic sub-collector for HBT and BJT transistors
JP3084541B2 (ja) 縦型構造トランジスタ
JPH03262136A (ja) シリコン基板上に第３族−第５族材料で製造された高性能トランジスタの改良及びその製造方法
US5349239A (en) Vertical type construction transistor
US6548882B1 (en) Power transistor cell
JP2001168094A (ja) 配線構造、配線形成方法及び半導体装置
JP2001093914A (ja) 半導体能動素子及び半導体集積回路
JP2622521B2 (ja) ゲート遮断サイリスタ及びその製造方法
CN212230418U (zh) 具有高散热异质结双极晶体管的半导体组件
JP3264517B2 (ja) 縦型構造へテロ接合バイポーラトランジスタ
US12033908B2 (en) Transistor package comprising thermally conductive and electrically insulating layer
JPH11274381A (ja) バイポーラトランジスタ装置の放熱構造
JP2777990B2 (ja) 自己消弧形サイリスタ
JPH09223703A (ja) 電界効果トランジスタ
JPH10144801A (ja) 半導体装置
JP3243454B2 (ja) 縦型構造トランジスタ
US3521134A (en) Semiconductor connection apparatus
JPH0526772Y2 (ja)
JP2001168095A (ja) 半導体装置及びその半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20061116

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20061121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070508