JPH0945731A - 半導体チップの接続構造及びこれに用いる配線基板 - Google Patents
半導体チップの接続構造及びこれに用いる配線基板Info
- Publication number
- JPH0945731A JPH0945731A JP8122888A JP12288896A JPH0945731A JP H0945731 A JPH0945731 A JP H0945731A JP 8122888 A JP8122888 A JP 8122888A JP 12288896 A JP12288896 A JP 12288896A JP H0945731 A JPH0945731 A JP H0945731A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- connection
- electrode
- electrodes
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】半導体チップの厚みが薄い場合でも優れた接続
信頼性を得ることが可能な、半導体チップの配線基板へ
の接続構造を提供すること。 【解決手段】周縁部に多数の電極を有する半導体チップ
と、これに相対する電極を有する配線基板との接続構造
であって、前記半導体チップおよび／または配線基板の
電極が絶縁面より突起してなり、少なくとも半導体チッ
プの周縁部電極に囲まれた領域内に前記突起電極と略同
等高さのダミー電極が設けられ、半導体チップと配線基
板とが接着剤で接続されてなる半導体チップの接続構
造。
信頼性を得ることが可能な、半導体チップの配線基板へ
の接続構造を提供すること。 【解決手段】周縁部に多数の電極を有する半導体チップ
と、これに相対する電極を有する配線基板との接続構造
であって、前記半導体チップおよび／または配線基板の
電極が絶縁面より突起してなり、少なくとも半導体チッ
プの周縁部電極に囲まれた領域内に前記突起電極と略同
等高さのダミー電極が設けられ、半導体チップと配線基
板とが接着剤で接続されてなる半導体チップの接続構
造。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップの配
線基板への接続構造及びこれに用いる配線基板に関す
る。
線基板への接続構造及びこれに用いる配線基板に関す
る。
【０００２】
【従来の技術】半導体チップを配線基板に接続する方法
として、両者の間に接着剤を介在させて加圧もしくは加
熱加圧することで、半導体チップとこれに相対する電極
を有する配線基板とを接着接合し、電極間の導通接続を
得ることが知られている。この場合の接着剤としては、
絶縁性の接着剤を用いて両電極の直接接触により導電性
を得たり、加圧により厚み方向のみに導電性の得られる
程度の導電粒子を含有してなる異方導電性の接着剤を用
いて両電極間に導電粒子を介在させる方法が知られてい
る。
として、両者の間に接着剤を介在させて加圧もしくは加
熱加圧することで、半導体チップとこれに相対する電極
を有する配線基板とを接着接合し、電極間の導通接続を
得ることが知られている。この場合の接着剤としては、
絶縁性の接着剤を用いて両電極の直接接触により導電性
を得たり、加圧により厚み方向のみに導電性の得られる
程度の導電粒子を含有してなる異方導電性の接着剤を用
いて両電極間に導電粒子を介在させる方法が知られてい
る。
【０００３】
【発明が解決しようとする課題】最近、半導体チップの
厚みを薄くすることで、例えばＩＣカードや液晶表示体
等の電子部品を薄型化し、携帯性や操作性等を向上する
試みが行われている。例えば薄型の電子部品として、プ
リペイドカードの厚みは約０．２５ｍｍ、バーコードラ
ベルの場合約０．１５ｍｍ等であり、さらに薄型化の方
向にある。これらに用いる半導体チップの厚みは、例え
ば従来の０．６ｍｍ程度から０．３ｍｍ程度への半減
や、極端な場合０．０２ｍｍ程度の厚さも検討され、厚
みが減少する状況にある。この場合、半導体チップと配
線基板の間に接着剤を介在させて加圧もしくは加熱加圧
すると、チップに反りが発生し接続信頼性が著しく低下
する。また接続時に半導体チップの中央部が変形し易い
ので、残留応力による接着強度の低下や曲げ強度が不足
して、薄型電子部品としての携帯に耐え難い欠点があっ
た。
厚みを薄くすることで、例えばＩＣカードや液晶表示体
等の電子部品を薄型化し、携帯性や操作性等を向上する
試みが行われている。例えば薄型の電子部品として、プ
リペイドカードの厚みは約０．２５ｍｍ、バーコードラ
ベルの場合約０．１５ｍｍ等であり、さらに薄型化の方
向にある。これらに用いる半導体チップの厚みは、例え
ば従来の０．６ｍｍ程度から０．３ｍｍ程度への半減
や、極端な場合０．０２ｍｍ程度の厚さも検討され、厚
みが減少する状況にある。この場合、半導体チップと配
線基板の間に接着剤を介在させて加圧もしくは加熱加圧
すると、チップに反りが発生し接続信頼性が著しく低下
する。また接続時に半導体チップの中央部が変形し易い
ので、残留応力による接着強度の低下や曲げ強度が不足
して、薄型電子部品としての携帯に耐え難い欠点があっ
た。
【０００４】さらに半導体チップは、厚みが減少するこ
とで撓み性が増加し携帯時の変形に耐え易くなるが、基
板との接続部に気泡の混入などによる接着欠陥部が多く
なると、前述のように曲げ強度が減少し信頼性が不足す
る。また接着剤の流動が不十分であると、電極同士ある
いは電極と導電粒子との接触が不十分となり低い接続抵
抗が得られない、などの欠点があった。本発明は、上記
欠点に鑑みなされたもので、半導体チップの厚みが薄い
場合でも優れた接続信頼性を得ることが可能な半導体チ
ップの配線基板への接続構造及びこれに用いる配線基板
に関する。
とで撓み性が増加し携帯時の変形に耐え易くなるが、基
板との接続部に気泡の混入などによる接着欠陥部が多く
なると、前述のように曲げ強度が減少し信頼性が不足す
る。また接着剤の流動が不十分であると、電極同士ある
いは電極と導電粒子との接触が不十分となり低い接続抵
抗が得られない、などの欠点があった。本発明は、上記
欠点に鑑みなされたもので、半導体チップの厚みが薄い
場合でも優れた接続信頼性を得ることが可能な半導体チ
ップの配線基板への接続構造及びこれに用いる配線基板
に関する。
【０００５】
【課題を解決するための手段】本発明は、周縁部に多数
の電極を有する半導体チップと、これに相対する電極を
有する配線基板の接続構造であって、前記半導体チップ
および／または配線基板の電極が絶縁面より突起してな
り、少なくとも接続後の半導体チップの周縁部電極に囲
まれた領域内に前記突起電極と略同等高さのダミー電極
が設けられ、前記ダミー電極は接続面を投影した時、円
状および／または多角形状で接続領域内に複数以上が存
在し、厚みが０．３ｍｍ以下の前記半導体チップと配線
基板とが接着剤で接続されてなる半導体チップの接続構
造であって、好ましい態様として、前記のダミー電極が
接続面を投影した時、三角状、エル（Ｌ）字状、半円
状、及びコの字状のいずれかもしくはこれらが２種以上
配設されてなり、これらの頂点および／または閉じられ
た辺が接続領域の中央部に向けて形成されてなる半導体
チップの接続構造である。
の電極を有する半導体チップと、これに相対する電極を
有する配線基板の接続構造であって、前記半導体チップ
および／または配線基板の電極が絶縁面より突起してな
り、少なくとも接続後の半導体チップの周縁部電極に囲
まれた領域内に前記突起電極と略同等高さのダミー電極
が設けられ、前記ダミー電極は接続面を投影した時、円
状および／または多角形状で接続領域内に複数以上が存
在し、厚みが０．３ｍｍ以下の前記半導体チップと配線
基板とが接着剤で接続されてなる半導体チップの接続構
造であって、好ましい態様として、前記のダミー電極が
接続面を投影した時、三角状、エル（Ｌ）字状、半円
状、及びコの字状のいずれかもしくはこれらが２種以上
配設されてなり、これらの頂点および／または閉じられ
た辺が接続領域の中央部に向けて形成されてなる半導体
チップの接続構造である。
【０００６】この時ダミー電極が、接続領域の中央から
周縁に向けて放射状に配設されてなるものや、接続面が
凹凸状であるもの、ダミー電極が導電性および／または
絶縁性であり、接続領域の中央部に対し対象形に配設さ
れてなる実施態様を含む。また、接着剤が加圧により厚
み方向のみに導電性の得られる程度の導電粒子を含有
し、必要によりさらに導電粒子に比べ小粒径で、かつ硬
質の粒子を含有してなる半導体チップの接続構造であ
り、さらに前記配線基板が、接続すべき半導体チップの
周縁部電極に対応する電極と、この電極に囲まれた領域
内に前記電極と略同等高さのダミー電極を設けてなり、
前記ダミー電極は接続面を投影した時、円状および／ま
たは多角形状で接続領域内に複数以上が存在し、これら
の頂点および／または閉じられた辺が接続領域の中央部
に向けて配設されてなる配線基板に関する。
周縁に向けて放射状に配設されてなるものや、接続面が
凹凸状であるもの、ダミー電極が導電性および／または
絶縁性であり、接続領域の中央部に対し対象形に配設さ
れてなる実施態様を含む。また、接着剤が加圧により厚
み方向のみに導電性の得られる程度の導電粒子を含有
し、必要によりさらに導電粒子に比べ小粒径で、かつ硬
質の粒子を含有してなる半導体チップの接続構造であ
り、さらに前記配線基板が、接続すべき半導体チップの
周縁部電極に対応する電極と、この電極に囲まれた領域
内に前記電極と略同等高さのダミー電極を設けてなり、
前記ダミー電極は接続面を投影した時、円状および／ま
たは多角形状で接続領域内に複数以上が存在し、これら
の頂点および／または閉じられた辺が接続領域の中央部
に向けて配設されてなる配線基板に関する。
【０００７】本発明を図面を参照しながら説明する。図
１〜４は本発明の一実施例を説明する半導体チップの接
続構造の断面模式図である。図１及び２は半導体チップ
１としてバンプレスチップを用いており、図３及び４は
バンプつき（突起電極７）の場合を示す。半導体チップ
１は前述のように厚みを薄くする方向にあり、本発明は
チップの撓み性が増加する薄い場合に特に有効である。
また半導体チップ１は、シリコーン、ガリウムーヒ素等
が代表的であるが、その他の類似の電子部品のチップ類
であって良い。
１〜４は本発明の一実施例を説明する半導体チップの接
続構造の断面模式図である。図１及び２は半導体チップ
１としてバンプレスチップを用いており、図３及び４は
バンプつき（突起電極７）の場合を示す。半導体チップ
１は前述のように厚みを薄くする方向にあり、本発明は
チップの撓み性が増加する薄い場合に特に有効である。
また半導体チップ１は、シリコーン、ガリウムーヒ素等
が代表的であるが、その他の類似の電子部品のチップ類
であって良い。
【０００８】本発明の電極２は、半導体チップ１の配線
であるＡｌが一般的であるが、Ｃｕ、Ａｕ、はんだ、Ｃ
ｒ、Ｎｉ、Ａｇ、Ｍｏ、Ｔａ、Ｓｎ、ＩＴＯ（酸化イン
ジウム）、導電性インク類等で良く、これらを主体とす
る化合物や混合物もしくは複層構成であっても良い。電
極２の表面側には、電極２が露出するように厚みが５μ
ｍ以下、通常１〜２μｍ程度の窒化ケイ素、酸化シリコ
ーン、ポリイミド類等の絶縁層３が形成される。電極２
の露出部には図３のように、通称バンプと呼ばれる突起
電極７が形成されても良い。本発明ではバンプのないチ
ップをバンプレスチップ（図１〜２）という。電極２が
露出した部分は半導体チップ１の周縁部に形成される
と、接続基板への入出力が容易であることから多用され
る。ここで周縁部とは、２辺以上（後述図５、ｃ、ｄ）
であれば良い。突起電極７は基板４側（図２）に形成さ
れても双方に形成（図略）されても良く、各種回路類や
端子類を含むことができる。この場合、バンプレスチッ
プは製造工程が短縮されるので好ましい。
であるＡｌが一般的であるが、Ｃｕ、Ａｕ、はんだ、Ｃ
ｒ、Ｎｉ、Ａｇ、Ｍｏ、Ｔａ、Ｓｎ、ＩＴＯ（酸化イン
ジウム）、導電性インク類等で良く、これらを主体とす
る化合物や混合物もしくは複層構成であっても良い。電
極２の表面側には、電極２が露出するように厚みが５μ
ｍ以下、通常１〜２μｍ程度の窒化ケイ素、酸化シリコ
ーン、ポリイミド類等の絶縁層３が形成される。電極２
の露出部には図３のように、通称バンプと呼ばれる突起
電極７が形成されても良い。本発明ではバンプのないチ
ップをバンプレスチップ（図１〜２）という。電極２が
露出した部分は半導体チップ１の周縁部に形成される
と、接続基板への入出力が容易であることから多用され
る。ここで周縁部とは、２辺以上（後述図５、ｃ、ｄ）
であれば良い。突起電極７は基板４側（図２）に形成さ
れても双方に形成（図略）されても良く、各種回路類や
端子類を含むことができる。この場合、バンプレスチッ
プは製造工程が短縮されるので好ましい。
【０００９】基板４としては、ポリイミドやポリエステ
ルなどのプラスチックフィルム、ガラス・エポキシなど
の複合体、シリコンなどの半導体、ガラスやセラミック
スなどの無機物があり、必要により接着剤（図略）を介
して回路５を有する。回路５の材質としては特に限定さ
れないが、電極２で例示したものと同様なものが適用可
能である。回路５の厚みは０．１〜５０μｍ程度であ
る。一般的には厚みが数μｍ以上の場合は銅箔や導電性
ペイントで形成される。また基板４面あるいは絶縁層３
面からの凹凸がないか、あっても数μｍ以下とわずかな
場合は、アディティブ法や薄膜法で電極類を得るのが代
表的である。これらの材質や厚みは導電性や腐食性など
の特性や経済性を考慮して選択される。
ルなどのプラスチックフィルム、ガラス・エポキシなど
の複合体、シリコンなどの半導体、ガラスやセラミック
スなどの無機物があり、必要により接着剤（図略）を介
して回路５を有する。回路５の材質としては特に限定さ
れないが、電極２で例示したものと同様なものが適用可
能である。回路５の厚みは０．１〜５０μｍ程度であ
る。一般的には厚みが数μｍ以上の場合は銅箔や導電性
ペイントで形成される。また基板４面あるいは絶縁層３
面からの凹凸がないか、あっても数μｍ以下とわずかな
場合は、アディティブ法や薄膜法で電極類を得るのが代
表的である。これらの材質や厚みは導電性や腐食性など
の特性や経済性を考慮して選択される。
【００１０】ダミー電極６は、基板４（図１〜２）もし
くは半導体チップ１（図３〜４）、あるいは双方（図
略）の接続面側に形成され、形成部は接続後の半導体チ
ップ１を投影した時に、少なくとも半導体チップ１の周
縁部電極２に囲まれた領域内に前記突起電極と略同等高
さに形成される。基板４側にダミー電極６を形成する
と、回路加工時のめっきやエッチングにより回路と同時
に形成可能なため特に好ましい。ダミー電極６の詳細配
置について、図５〜６の接続後の半導体チップの投影図
を用いて以下に述べる。ダミー電極６は接続面を投影し
た時、円状および／または多角形状で接続領域内に複数
以上が分割して存在する。基本的には直線状（図５ａ〜
ｂ）、エル字状やコの字状（図５ａ〜ｂの一部）、三角
状（図５ｄ）等の多角形状や円状（図５ｃ）に形成可能
で、それぞれ任意に組み合わせまたは複合して適用でき
る。
くは半導体チップ１（図３〜４）、あるいは双方（図
略）の接続面側に形成され、形成部は接続後の半導体チ
ップ１を投影した時に、少なくとも半導体チップ１の周
縁部電極２に囲まれた領域内に前記突起電極と略同等高
さに形成される。基板４側にダミー電極６を形成する
と、回路加工時のめっきやエッチングにより回路と同時
に形成可能なため特に好ましい。ダミー電極６の詳細配
置について、図５〜６の接続後の半導体チップの投影図
を用いて以下に述べる。ダミー電極６は接続面を投影し
た時、円状および／または多角形状で接続領域内に複数
以上が分割して存在する。基本的には直線状（図５ａ〜
ｂ）、エル字状やコの字状（図５ａ〜ｂの一部）、三角
状（図５ｄ）等の多角形状や円状（図５ｃ）に形成可能
で、それぞれ任意に組み合わせまたは複合して適用でき
る。
【００１１】この時、接続時の接着剤の流動性に配慮し
て、中央部から端部にかけて気泡が押出されて内部に残
りにくい形状の配置とする。すなわち半導体チップ１の
中央から端部にかけて接着剤の流動がスムーズに行える
配置とすることである。接着剤の流動がスムーズに行え
るダミー電極の配置としては、図６に示すように周縁電
極内の接続面８を投影した時、三角状（ａ）、エル
（Ｌ）字状（ｂ）、半円（弧）状（ｃ）、及びコの字状
（ｄ）のいずれかもしくはこれらが２種以上配設され、
これらの頂点および／または閉じられた辺が接続領域の
中央部に向けて形成され、これらは複数以上に分割形成
されることが、分割部が接着剤の流動をさらに促進する
ので好適である。また同様な理由から、図６（ａ、ｂ、
ｅ、ｆ）で例示したように、ダミー電極６を接続領域の
中央部から周縁に向けて放射状に配設することも良い。
さらに図６（ａ）で表示したように接着剤の流動がスム
ーズに行えるように、角部に適当な丸みを持たせること
も好適である。
て、中央部から端部にかけて気泡が押出されて内部に残
りにくい形状の配置とする。すなわち半導体チップ１の
中央から端部にかけて接着剤の流動がスムーズに行える
配置とすることである。接着剤の流動がスムーズに行え
るダミー電極の配置としては、図６に示すように周縁電
極内の接続面８を投影した時、三角状（ａ）、エル
（Ｌ）字状（ｂ）、半円（弧）状（ｃ）、及びコの字状
（ｄ）のいずれかもしくはこれらが２種以上配設され、
これらの頂点および／または閉じられた辺が接続領域の
中央部に向けて形成され、これらは複数以上に分割形成
されることが、分割部が接着剤の流動をさらに促進する
ので好適である。また同様な理由から、図６（ａ、ｂ、
ｅ、ｆ）で例示したように、ダミー電極６を接続領域の
中央部から周縁に向けて放射状に配設することも良い。
さらに図６（ａ）で表示したように接着剤の流動がスム
ーズに行えるように、角部に適当な丸みを持たせること
も好適である。
【００１２】これらの場合、接着剤は接続領域の中央部
から周縁に向けて流動がスムーズに行えるので接続部に
気泡の混入がなく、電極同士あるいは電極と導電粒子と
の接触が十分となり低い接続抵抗が得られる。ダミー電
極は複数以上に分割形成されることにより、分割部が接
着剤の流路になり、さらに良好な前述の接続が得られ
る。接続時の加熱加圧による接着剤の流動は、まず上下
の電極間の接着剤が隣接電極間（スペース）に流動し、
続いてスペースを充填しながら接続領域外のチップの外
側にはみ出る。従って本発明ではスペースを充填しなが
ら流動する工程が重要で、この時流動の妨げとならない
ようにダミー電極を配設する。
から周縁に向けて流動がスムーズに行えるので接続部に
気泡の混入がなく、電極同士あるいは電極と導電粒子と
の接触が十分となり低い接続抵抗が得られる。ダミー電
極は複数以上に分割形成されることにより、分割部が接
着剤の流路になり、さらに良好な前述の接続が得られ
る。接続時の加熱加圧による接着剤の流動は、まず上下
の電極間の接着剤が隣接電極間（スペース）に流動し、
続いてスペースを充填しながら接続領域外のチップの外
側にはみ出る。従って本発明ではスペースを充填しなが
ら流動する工程が重要で、この時流動の妨げとならない
ようにダミー電極を配設する。
【００１３】図７に示すダミー電極６の断面図のよう
に、電極の接続面の表面が凹凸状であると、導電粒子や
硬質の粒子がこれらの電極上に保持され易い。また凹凸
状を例えば溝（ａ）や波状すじ状（ｂ、ｃ）とすること
で、接着剤の流動が一層スムーズに行えるので本発明の
実施に好適である。この場合の凹部の深さは０．５μｍ
以上が好ましく、１μｍ以上がより好ましい。凹部の深
さは平均粗さ（ＪＩＳ、Ｂ０６０１、１０点平均粗さ）
でも表示できる。また（ｄ、ｅ）のように、台形状や逆
台形状とすることも、接着剤の流動性が向上するので好
ましい。以上、ダミー電極６は半導体チップの周縁電極
内の領域に設けた例で説明したが、周縁電極と混在して
周縁電極の領域内に形成することも可能である。またダ
ミー電極６は接続領域の中央に対して左右および／また
は上下対象形とすることが、接着剤の流動が均一になり
気泡混入が少なく、また曲げに対する強度保持の点から
も良好な接続が得られるので好ましい。
に、電極の接続面の表面が凹凸状であると、導電粒子や
硬質の粒子がこれらの電極上に保持され易い。また凹凸
状を例えば溝（ａ）や波状すじ状（ｂ、ｃ）とすること
で、接着剤の流動が一層スムーズに行えるので本発明の
実施に好適である。この場合の凹部の深さは０．５μｍ
以上が好ましく、１μｍ以上がより好ましい。凹部の深
さは平均粗さ（ＪＩＳ、Ｂ０６０１、１０点平均粗さ）
でも表示できる。また（ｄ、ｅ）のように、台形状や逆
台形状とすることも、接着剤の流動性が向上するので好
ましい。以上、ダミー電極６は半導体チップの周縁電極
内の領域に設けた例で説明したが、周縁電極と混在して
周縁電極の領域内に形成することも可能である。またダ
ミー電極６は接続領域の中央に対して左右および／また
は上下対象形とすることが、接着剤の流動が均一になり
気泡混入が少なく、また曲げに対する強度保持の点から
も良好な接続が得られるので好ましい。
【００１４】ダミー電極６としては前述の電極２や回路
５で例示した導電性の材料以外に、絶縁層３で例示した
ような絶縁性材料も適用可能である。すなわちダミー電
極６は接続時の加圧もしくは加熱加圧する際に、大きな
変形を生じずに接続できれば良い。従って、上述した基
板や半導体チップの構成材料と同等以上の耐熱性を有す
れば良い。
５で例示した導電性の材料以外に、絶縁層３で例示した
ような絶縁性材料も適用可能である。すなわちダミー電
極６は接続時の加圧もしくは加熱加圧する際に、大きな
変形を生じずに接続できれば良い。従って、上述した基
板や半導体チップの構成材料と同等以上の耐熱性を有す
れば良い。
【００１５】本発明におけるダミー電極６の高さは突起
電極７と略同等高さとするが、若干の考慮が必要であ
る。すなわち図１の構成の回路５が突起電極を兼ねる場
合は回路５と同等で良いが、図２〜４では回路５と突起
電極７との和とする。また図３〜４のように突起電極７
が絶縁層３上に形成されている場合には絶縁層３からの
高さとする。本発明に用いる接着剤１１は図８のよう
に、絶縁性の接着剤（図８ａ）を用いて両電極の直接接
触により導電性を得ること（図２〜４で可能、突起電極
７あり）や、加圧により厚み方向のみに導電性の得られ
る程度の導電粒子１２を含有してなる異方導電性の接着
剤（図８ｂ）を用いて、両電極間に導電粒子を介在させ
る方法（図１〜４で可能）のどちらも採用できる。これ
らは液状でもフィルムでも良いが、一定厚みの連続状で
入手が可能なフィルム状が好ましい。また、図８ｂのよ
うな導電粒子を含有した異方導電性の接着剤を用いる
と、図１のように新たに突起電極７を設ける必要がな
く、省資源及び工程的に低コストな点から有利であり好
ましい。加圧により厚み方向のみに導電性の得られる程
度の導電粒子１２の含有量としては、絶縁性接着剤１１
に対し０．１〜１５体積％程度、好ましくは０．３〜１
０体積％である。これらは接続ピッチや接続電極面積を
考慮して決定される。
電極７と略同等高さとするが、若干の考慮が必要であ
る。すなわち図１の構成の回路５が突起電極を兼ねる場
合は回路５と同等で良いが、図２〜４では回路５と突起
電極７との和とする。また図３〜４のように突起電極７
が絶縁層３上に形成されている場合には絶縁層３からの
高さとする。本発明に用いる接着剤１１は図８のよう
に、絶縁性の接着剤（図８ａ）を用いて両電極の直接接
触により導電性を得ること（図２〜４で可能、突起電極
７あり）や、加圧により厚み方向のみに導電性の得られ
る程度の導電粒子１２を含有してなる異方導電性の接着
剤（図８ｂ）を用いて、両電極間に導電粒子を介在させ
る方法（図１〜４で可能）のどちらも採用できる。これ
らは液状でもフィルムでも良いが、一定厚みの連続状で
入手が可能なフィルム状が好ましい。また、図８ｂのよ
うな導電粒子を含有した異方導電性の接着剤を用いる
と、図１のように新たに突起電極７を設ける必要がな
く、省資源及び工程的に低コストな点から有利であり好
ましい。加圧により厚み方向のみに導電性の得られる程
度の導電粒子１２の含有量としては、絶縁性接着剤１１
に対し０．１〜１５体積％程度、好ましくは０．３〜１
０体積％である。これらは接続ピッチや接続電極面積を
考慮して決定される。
【００１６】さらに絶縁性接着剤１１と異方導電性の接
着剤を積層したフィルム状物（図８ｃ〜ｄ）は、絶縁性
と導電性の機能を分離して接続できるので、特に高ピッ
チ接続に有用である。図１の構造を図８ｃ（２層）の接
着剤で接続した構成を図９に示す。基板４側の接着剤は
導電粒子を含有しない接着剤１１′の濃度が支配的であ
り、絶縁性の向上が得られる。絶縁性接着剤１１は、通
常の熱可塑性を含めた電子部品用が適用できるが、反応
性接着剤が好ましい。後者の例としては、熱や光により
硬化性を示す材料が広く適用できる。これらは接続後の
耐熱性や耐湿性に優れることから硬化性材料の適用が好
ましい。中でもエポキシ系接着剤は短時間硬化が可能で
接続作業性が良く、分子構造上接着性に優れる等の特徴
から好ましく適用できる。エポキシ系接着剤は、例えば
高分子量のエポキシ、固形エポキシと液状エポキシ、ウ
レタンやポリエステル、アクリルゴム、ＮＢＲ、ナイロ
ン等で変性したエポキシを主成分とし、硬化剤や触媒、
カップリング剤、充填剤などを添加してなるものが一般
的である。
着剤を積層したフィルム状物（図８ｃ〜ｄ）は、絶縁性
と導電性の機能を分離して接続できるので、特に高ピッ
チ接続に有用である。図１の構造を図８ｃ（２層）の接
着剤で接続した構成を図９に示す。基板４側の接着剤は
導電粒子を含有しない接着剤１１′の濃度が支配的であ
り、絶縁性の向上が得られる。絶縁性接着剤１１は、通
常の熱可塑性を含めた電子部品用が適用できるが、反応
性接着剤が好ましい。後者の例としては、熱や光により
硬化性を示す材料が広く適用できる。これらは接続後の
耐熱性や耐湿性に優れることから硬化性材料の適用が好
ましい。中でもエポキシ系接着剤は短時間硬化が可能で
接続作業性が良く、分子構造上接着性に優れる等の特徴
から好ましく適用できる。エポキシ系接着剤は、例えば
高分子量のエポキシ、固形エポキシと液状エポキシ、ウ
レタンやポリエステル、アクリルゴム、ＮＢＲ、ナイロ
ン等で変性したエポキシを主成分とし、硬化剤や触媒、
カップリング剤、充填剤などを添加してなるものが一般
的である。
【００１７】本発明における硬化剤としては、接続部材
の保存性を維持するために潜在性であることが好まし
い。本発明でいう潜在性とは、反応性樹脂（例えばエポ
キシ樹脂）との共存下で、３０℃以下で２ヶ月以上の保
存性を有し、加熱下で急速硬化するものをいう。導電粒
子１２としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、
Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン等があり、
またこれら導電粒子を核材とするか、あるいは非導電性
のガラス、セラミックス、プラスチック等の高分子など
からなる核材に、前記したような材質からなる導電層を
被覆形成したものでも良い。さらに導電粒子１２を絶縁
層で被覆してなる絶縁被覆粒子や、導電粒子と絶縁粒子
の併用なども適用可能である。
の保存性を維持するために潜在性であることが好まし
い。本発明でいう潜在性とは、反応性樹脂（例えばエポ
キシ樹脂）との共存下で、３０℃以下で２ヶ月以上の保
存性を有し、加熱下で急速硬化するものをいう。導電粒
子１２としては、Ａｕ、Ａｇ、Ｐｔ、Ｎｉ、Ｃｕ、Ｗ、
Ｓｂ、Ｓｎ、はんだ等の金属粒子やカーボン等があり、
またこれら導電粒子を核材とするか、あるいは非導電性
のガラス、セラミックス、プラスチック等の高分子など
からなる核材に、前記したような材質からなる導電層を
被覆形成したものでも良い。さらに導電粒子１２を絶縁
層で被覆してなる絶縁被覆粒子や、導電粒子と絶縁粒子
の併用なども適用可能である。
【００１８】粒径の上限は、微小な電極上に１個以上、
好ましくは５個以上と多くの粒子数を確保するには小粒
径粒子が好適であり、５０μｍ以下、より好ましくは２
０μｍ以下である。粒径の下限は絶縁層３の厚みより大
きなことや電極面の凹凸に対応可能とし、粒子の過度の
凝集性を防止するために０．５μｍ以上、好ましくは１
μｍ以上とすべきである。これら導電粒子１２の中で
は、はんだ等の熱溶融金属やプラスチック等の高分子核
材に導電層を形成したものが、加熱加圧もしくは加圧に
より変形性を有し、積層時に回路との接触面積が増加し
信頼性が向上するので好ましい。特に高分子類を核とし
た場合、はんだのように融点を示さないので軟化の状態
を接触温度で広く抑制でき、電極の厚みや平坦性のばら
つきに対応し易い接続部材が得られるので特に好まし
い。
好ましくは５個以上と多くの粒子数を確保するには小粒
径粒子が好適であり、５０μｍ以下、より好ましくは２
０μｍ以下である。粒径の下限は絶縁層３の厚みより大
きなことや電極面の凹凸に対応可能とし、粒子の過度の
凝集性を防止するために０．５μｍ以上、好ましくは１
μｍ以上とすべきである。これら導電粒子１２の中で
は、はんだ等の熱溶融金属やプラスチック等の高分子核
材に導電層を形成したものが、加熱加圧もしくは加圧に
より変形性を有し、積層時に回路との接触面積が増加し
信頼性が向上するので好ましい。特に高分子類を核とし
た場合、はんだのように融点を示さないので軟化の状態
を接触温度で広く抑制でき、電極の厚みや平坦性のばら
つきに対応し易い接続部材が得られるので特に好まし
い。
【００１９】また例えばＮｉやＷ等の硬質金属粒子や、
表面に多数の突起を有する粒子の場合、導電粒子が電極
や配線パターンに突刺さるので、酸化膜や汚染層の存在
する場合にも低い接続抵抗が得られ、信頼性が向上する
ので好ましい。これら導電粒子１２は、粒径の分布が少
ない均一粒径の球状粒子が好ましい。粒径の分布が少な
いと接続時の加圧により電極間で保持されて流出が少な
い。粒径の分布幅としては、接続表面の凹凸を考慮して
最大粒径の１／２以下とすることが好ましい。例えば高
分子核材に導電層を被覆形成した変形性粒子の場合、中
心系±０．２μｍ以内といった高精度の粒子もあり、特
に好ましく適用できる。また硬質金属粒子の場合、電極
に突刺さるので粒径の分布幅は最大粒径の１／２以下と
比較的広くても良い。
表面に多数の突起を有する粒子の場合、導電粒子が電極
や配線パターンに突刺さるので、酸化膜や汚染層の存在
する場合にも低い接続抵抗が得られ、信頼性が向上する
ので好ましい。これら導電粒子１２は、粒径の分布が少
ない均一粒径の球状粒子が好ましい。粒径の分布が少な
いと接続時の加圧により電極間で保持されて流出が少な
い。粒径の分布幅としては、接続表面の凹凸を考慮して
最大粒径の１／２以下とすることが好ましい。例えば高
分子核材に導電層を被覆形成した変形性粒子の場合、中
心系±０．２μｍ以内といった高精度の粒子もあり、特
に好ましく適用できる。また硬質金属粒子の場合、電極
に突刺さるので粒径の分布幅は最大粒径の１／２以下と
比較的広くても良い。
【００２０】導電粒子と併用して硬質粒子を用いる（図
８ｅ）ことも可能である。硬質粒子としては、前述の導
電粒子や絶縁粒子があり、接続電極のギャップ調節の作
用がある。また加熱加圧時に接着剤の厚みを一定に制御
できるので接着力を安定して得られる。ギャップ調節の
場合、好ましくは粒径を導電粒子より大きくし、導電粒
子に比べ硬質とする。絶縁粒子を併用した場合、隣接電
極との絶縁性の向上も得られる。絶縁粒子としては、ガ
ラス、シリカ、セラミックスなどの無機物や、ポリスチ
レン、エポキシ、ベンゾグアナミンなどの有機物があ
り、これらまた、球状、繊維状などの形状でも良い。こ
れらは単独または複合して用いることができる。
８ｅ）ことも可能である。硬質粒子としては、前述の導
電粒子や絶縁粒子があり、接続電極のギャップ調節の作
用がある。また加熱加圧時に接着剤の厚みを一定に制御
できるので接着力を安定して得られる。ギャップ調節の
場合、好ましくは粒径を導電粒子より大きくし、導電粒
子に比べ硬質とする。絶縁粒子を併用した場合、隣接電
極との絶縁性の向上も得られる。絶縁粒子としては、ガ
ラス、シリカ、セラミックスなどの無機物や、ポリスチ
レン、エポキシ、ベンゾグアナミンなどの有機物があ
り、これらまた、球状、繊維状などの形状でも良い。こ
れらは単独または複合して用いることができる。
【００２１】本発明によれば、半導体チップの厚みが
０．３ｍｍ以下と薄い場合も、半導体チップの周縁部電
極に囲まれた領域内に前記突起電極と略同等高さのダミ
ー電極が存在するので、半導体チップと配線基板の間に
接着剤を介在させて加圧もしくは加熱加圧してもチップ
に反りが発生せずに、接続信頼性が著しく向上する。ま
た接続時に半導体チップの中央部が変形し難いので、接
触後に残留応力が残らず薄型電子部品としての携帯に十
分耐え得る曲げ強度を有する。ダミー電極は、接続時の
接着剤の流動性に配慮して、中央部から端部にかけて気
泡が押出されて内部に残りにくい形状の配置であるの
で、接続部に気泡の混入がなく低い接続抵抗と高い接続
信頼性が得られる。さらに好ましい態様としての配線基
板の回路電極とダミー電極が略同等高さの場合、回路加
工時のめっきやエッチングにより、同時に形成可能なた
め特別な工程を付加せずに簡単に形成できるので、低コ
ストで入手が容易である。
０．３ｍｍ以下と薄い場合も、半導体チップの周縁部電
極に囲まれた領域内に前記突起電極と略同等高さのダミ
ー電極が存在するので、半導体チップと配線基板の間に
接着剤を介在させて加圧もしくは加熱加圧してもチップ
に反りが発生せずに、接続信頼性が著しく向上する。ま
た接続時に半導体チップの中央部が変形し難いので、接
触後に残留応力が残らず薄型電子部品としての携帯に十
分耐え得る曲げ強度を有する。ダミー電極は、接続時の
接着剤の流動性に配慮して、中央部から端部にかけて気
泡が押出されて内部に残りにくい形状の配置であるの
で、接続部に気泡の混入がなく低い接続抵抗と高い接続
信頼性が得られる。さらに好ましい態様としての配線基
板の回路電極とダミー電極が略同等高さの場合、回路加
工時のめっきやエッチングにより、同時に形成可能なた
め特別な工程を付加せずに簡単に形成できるので、低コ
ストで入手が容易である。
【００２２】
【実施例】以下実施例でさらに詳細に説明するが、本発
明はこれに限定されない。 実施例１ （１）半導体チップ 半導体チップとして、大きさ２×１０ｍｍ、厚み１００
μｍ、接続面は厚み１．５μｍの窒化ケイ素で覆われ、
４辺の周縁部周囲にパッドと呼ばれる１００μｍ角のア
ルミ電極の露出部が２００個形成されているテスト用チ
ップを用いた。 （２）配線基板 厚みが０．１ｍｍのガラスエポキシ基板に、前記ＩＣチ
ップの電極パッドのサイズに対応する厚み１５μｍの銅
箔よりなる回路端子、及び回路端子に囲まれた領域内
に、前記回路（突起電極）と略同等高さの１辺が５００
μｍの正三角形のダミー電極を、図５ｄのようにチップ
中心側に三角形の頂点のくるようにエッチング法により
配置形成した。領域内のダミー電極の占める面積比は約
５０％であり、平均粗さ（ＪＩＳ）が１．４μｍであっ
た。 （３）異方導電フィルム 高分子量エポキシ樹脂とマイクロカプセル型潜在性硬化
剤を含有する液状エポキシ樹脂（エポキシ当量１８５）
の比率を２０／８０とし、酢酸エチルの３０％溶液を得
た。この溶液に、粒径８±０．２μｍのポリスチレン系
粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被
覆を形成した導電性粒子を５体積％添加し、混合分散し
た。この分散液をセパレータ（シリコーン処理ポリエチ
レンテレフタレートフィルム、厚み４０μｍ）にロール
コータで塗布し、１１０℃、２０分乾燥し厚み１５μｍ
の異方導電フィルムを得た。 （４）接続 前記異方導電フィルムを半導体チップより若干大きな３
×１２ｍｍに切断し、配線基板に貼り付けた。この後セ
パレータを剥離し半導体チップのパッドと回路板の端子
を位置合わせし、１７０℃、２０ｋｇｆ／ｍｍ2 、１５
秒で接続した。 （５）評価 相対峙する電極間を接続抵抗、隣接する電極間を絶縁抵
抗として評価したところ、接続抵抗は０．１Ω以下、絶
縁抵抗は１０8 Ω以上であり、これらは８５℃、８５％
ＲＨ１０００時間処理後も変化がほとんどなく良好な長
期信頼性を示した。この接続体の断面を研磨し顕微鏡観
察したところ、図１相当の接続構造であった。また半導
体チップの反りはほとんど見られず、接続部に気泡もな
かった。
明はこれに限定されない。 実施例１ （１）半導体チップ 半導体チップとして、大きさ２×１０ｍｍ、厚み１００
μｍ、接続面は厚み１．５μｍの窒化ケイ素で覆われ、
４辺の周縁部周囲にパッドと呼ばれる１００μｍ角のア
ルミ電極の露出部が２００個形成されているテスト用チ
ップを用いた。 （２）配線基板 厚みが０．１ｍｍのガラスエポキシ基板に、前記ＩＣチ
ップの電極パッドのサイズに対応する厚み１５μｍの銅
箔よりなる回路端子、及び回路端子に囲まれた領域内
に、前記回路（突起電極）と略同等高さの１辺が５００
μｍの正三角形のダミー電極を、図５ｄのようにチップ
中心側に三角形の頂点のくるようにエッチング法により
配置形成した。領域内のダミー電極の占める面積比は約
５０％であり、平均粗さ（ＪＩＳ）が１．４μｍであっ
た。 （３）異方導電フィルム 高分子量エポキシ樹脂とマイクロカプセル型潜在性硬化
剤を含有する液状エポキシ樹脂（エポキシ当量１８５）
の比率を２０／８０とし、酢酸エチルの３０％溶液を得
た。この溶液に、粒径８±０．２μｍのポリスチレン系
粒子にＮｉ／Ａｕの厚さ０．２／０．０２μｍの金属被
覆を形成した導電性粒子を５体積％添加し、混合分散し
た。この分散液をセパレータ（シリコーン処理ポリエチ
レンテレフタレートフィルム、厚み４０μｍ）にロール
コータで塗布し、１１０℃、２０分乾燥し厚み１５μｍ
の異方導電フィルムを得た。 （４）接続 前記異方導電フィルムを半導体チップより若干大きな３
×１２ｍｍに切断し、配線基板に貼り付けた。この後セ
パレータを剥離し半導体チップのパッドと回路板の端子
を位置合わせし、１７０℃、２０ｋｇｆ／ｍｍ2 、１５
秒で接続した。 （５）評価 相対峙する電極間を接続抵抗、隣接する電極間を絶縁抵
抗として評価したところ、接続抵抗は０．１Ω以下、絶
縁抵抗は１０8 Ω以上であり、これらは８５℃、８５％
ＲＨ１０００時間処理後も変化がほとんどなく良好な長
期信頼性を示した。この接続体の断面を研磨し顕微鏡観
察したところ、図１相当の接続構造であった。また半導
体チップの反りはほとんど見られず、接続部に気泡もな
かった。
【００２３】実施例２ 実施例１と同様であるが、配線基板の構成を変えた。す
なわち厚み２５０μｍのポリエチレンテレフタレートフ
ィルムにＡｇペーストにより、印刷法で厚み１５μｍの
回路及びダミー電極（平均粗さが２．３μｍ）を形成し
た。同様に評価したところ、この場合も図１相当の接続
構造であるが、半導体チップの反りは見られず、気泡混
入も少なく良好な長期信頼性を示した。接続抵抗はＡｇ
ペースト回路のため、実施例１に比べ若干高いものの１
Ω以下であり、絶縁抵抗は１０8 Ω以上であった。
なわち厚み２５０μｍのポリエチレンテレフタレートフ
ィルムにＡｇペーストにより、印刷法で厚み１５μｍの
回路及びダミー電極（平均粗さが２．３μｍ）を形成し
た。同様に評価したところ、この場合も図１相当の接続
構造であるが、半導体チップの反りは見られず、気泡混
入も少なく良好な長期信頼性を示した。接続抵抗はＡｇ
ペースト回路のため、実施例１に比べ若干高いものの１
Ω以下であり、絶縁抵抗は１０8 Ω以上であった。
【００２４】比較例１〜２ 実施例１〜２と同様であるが、配線基板のダミー電極を
設けなかった。ガラスエポキシ（比較例１）及びフィル
ム（比較例２）基板と共に、接続抵抗が最大１００Ω程
度と高く、８５℃、８５％ＲＨ１０００時間処理後にオ
ープンが発生した。これらは半導体チップの中央部が凹
んだ形の反りが見られた。
設けなかった。ガラスエポキシ（比較例１）及びフィル
ム（比較例２）基板と共に、接続抵抗が最大１００Ω程
度と高く、８５℃、８５％ＲＨ１０００時間処理後にオ
ープンが発生した。これらは半導体チップの中央部が凹
んだ形の反りが見られた。
【００２５】実施例３〜４ 実施例１〜２と同様であるが、異方導電フィルムに粒径
３±０．１μｍのＮｉ粒子をさらに２体積％添加したも
のを用いた。同様に接続評価したところ、ガラスエポキ
シ（実施例３）及びフィルム（実施例４）基板共に、接
続部の厚みはＮｉ粒子の粒径３μｍ近くで一定厚みで接
続され、ポリスチレン系粒子は変形して電極との接続面
積が増加して接続され良好な長期信頼性を示した。
３±０．１μｍのＮｉ粒子をさらに２体積％添加したも
のを用いた。同様に接続評価したところ、ガラスエポキ
シ（実施例３）及びフィルム（実施例４）基板共に、接
続部の厚みはＮｉ粒子の粒径３μｍ近くで一定厚みで接
続され、ポリスチレン系粒子は変形して電極との接続面
積が増加して接続され良好な長期信頼性を示した。
【００２６】実施例５ 実施例１と同様であるが、配線基板のダミー電極の形状
を１辺が１ｍｍの外側に開いたエル字状とし、領域内の
ダミー電極の占める面積比は約４０％とした。この場合
も半導体チップの反りは見られず、良好な長期信頼性を
示した。ダミー電極を中央部から端部にかけて気泡が押
出されて内部に残りにくい構成としたので、接続部に気
泡のない良好な接続が得られた。
を１辺が１ｍｍの外側に開いたエル字状とし、領域内の
ダミー電極の占める面積比は約４０％とした。この場合
も半導体チップの反りは見られず、良好な長期信頼性を
示した。ダミー電極を中央部から端部にかけて気泡が押
出されて内部に残りにくい構成としたので、接続部に気
泡のない良好な接続が得られた。
【００２７】実施例６ 実施例３と同様であるが、半導体チップのパッド上にＡ
ｕバンプ（窒化ケイ素面からの高さ３μｍ）を形成し
た。この場合も良好な長期信頼性を示した。ダミー電極
は配線基板側のみに形成し半導体チップに形成しなかっ
たが、Ｎｉ粒子の粒径３μｍ近くで接続され、良好な結
果を示した。
ｕバンプ（窒化ケイ素面からの高さ３μｍ）を形成し
た。この場合も良好な長期信頼性を示した。ダミー電極
は配線基板側のみに形成し半導体チップに形成しなかっ
たが、Ｎｉ粒子の粒径３μｍ近くで接続され、良好な結
果を示した。
【００２８】実施例７〜９及び比較例３ 実施例１と同様であるが、半導体チップ及び配線基板の
ダミー電極の形状を変更した。半導体チップは大きさ５
ｍｍ角で、厚みを０．０５ｍｍ（実施例７）、０．１ｍ
ｍ（１００μｍ…実施例８）、０．３ｍｍ（実施例
９）、０．６ｍｍ（比較例）と変動させた、接続面は厚
み１．５μｍの窒化ケイ素で覆われ、４辺の周縁部周囲
にパッドと呼ばれる１００μｍ角のアルミ電極の露出部
が１００個形成されているテスト用チップを用いた。配
線基板は実施例１と同様で、厚みが０．１ｍｍのガラス
エポキシ基板に、前記ＩＣチップの電極パッドのサイズ
に対応する厚み１５μｍの銅箔よりなる回路端子、及び
回路端子に囲まれた領域内に、前記回路（突起電極）と
略同等高さの幅ピッチが１ｍｍの外側に開いたエル字状
（図６ｂ相当）とし、領域内のダミー電極の占める面積
比は約６０％とした。実施例７〜９は、半導体チップの
反りは見られず、良好な長期信頼性を示した。接続部に
気泡のない良好な接続が得られた。半導体チップを接続
した基板を丸棒を軸に曲げたところ、丸棒の半径が実施
例７から順に１０ｍｍ、２５ｍｍ（実施例８）、４０ｍ
ｍ（実施例９）の変形迄電気的接続が保たれ、半導体チ
ップの薄い程柔軟性があり、いずれも実用性を有するも
のであった。一方、比較例３の従来厚みの半導体チップ
の場合、チップの柔軟性がないために、１００ｍｍで簡
単に断線が発生し、曲げ強度に劣った。
ダミー電極の形状を変更した。半導体チップは大きさ５
ｍｍ角で、厚みを０．０５ｍｍ（実施例７）、０．１ｍ
ｍ（１００μｍ…実施例８）、０．３ｍｍ（実施例
９）、０．６ｍｍ（比較例）と変動させた、接続面は厚
み１．５μｍの窒化ケイ素で覆われ、４辺の周縁部周囲
にパッドと呼ばれる１００μｍ角のアルミ電極の露出部
が１００個形成されているテスト用チップを用いた。配
線基板は実施例１と同様で、厚みが０．１ｍｍのガラス
エポキシ基板に、前記ＩＣチップの電極パッドのサイズ
に対応する厚み１５μｍの銅箔よりなる回路端子、及び
回路端子に囲まれた領域内に、前記回路（突起電極）と
略同等高さの幅ピッチが１ｍｍの外側に開いたエル字状
（図６ｂ相当）とし、領域内のダミー電極の占める面積
比は約６０％とした。実施例７〜９は、半導体チップの
反りは見られず、良好な長期信頼性を示した。接続部に
気泡のない良好な接続が得られた。半導体チップを接続
した基板を丸棒を軸に曲げたところ、丸棒の半径が実施
例７から順に１０ｍｍ、２５ｍｍ（実施例８）、４０ｍ
ｍ（実施例９）の変形迄電気的接続が保たれ、半導体チ
ップの薄い程柔軟性があり、いずれも実用性を有するも
のであった。一方、比較例３の従来厚みの半導体チップ
の場合、チップの柔軟性がないために、１００ｍｍで簡
単に断線が発生し、曲げ強度に劣った。
【００２９】実施例１０〜１２ 実施例７と同様であるが、ダミー電極の形状を半円状
（図６ｃ相当、実施例１０）、コの字状（図６ｄ相当、
実施例１１）、三角放射状（図６ｅ相当、実施例１２）
とした。初期接続抵抗は実施例１０から順に０．０１
５、０．０２２、０．０１２Ωであった。各実施例で半
導体チップの反りは見られず、良好な長期信頼性を示し
た。いずれも接続部に気泡のない良好な接続が得られ
た。
（図６ｃ相当、実施例１０）、コの字状（図６ｄ相当、
実施例１１）、三角放射状（図６ｅ相当、実施例１２）
とした。初期接続抵抗は実施例１０から順に０．０１
５、０．０２２、０．０１２Ωであった。各実施例で半
導体チップの反りは見られず、良好な長期信頼性を示し
た。いずれも接続部に気泡のない良好な接続が得られ
た。
【００３０】比較例４ 実施例７と同様であるが、ダミー電極の形状を３ｍｍ角
の四角形とし接続領域の中央に１個形成した。この場合
の接続抵抗の平均は１２Ωであり、実施例７の０．０１
０Ωに比べ接続抵抗が高く、ばらつきも大きかった。比
較例４の場合、接続時に接着剤が排除され難く、ダミー
電極の周辺に気泡が多く観察された。またダミー電極が
接続領域の中央に１個のみ形成されているので、曲げ試
験で５０ｍｍに柔軟性接続が低下した。
の四角形とし接続領域の中央に１個形成した。この場合
の接続抵抗の平均は１２Ωであり、実施例７の０．０１
０Ωに比べ接続抵抗が高く、ばらつきも大きかった。比
較例４の場合、接続時に接着剤が排除され難く、ダミー
電極の周辺に気泡が多く観察された。またダミー電極が
接続領域の中央に１個のみ形成されているので、曲げ試
験で５０ｍｍに柔軟性接続が低下した。
【００３１】
【発明の効果】以上詳述したように本発明によれば、半
導体チップの厚みが薄い場合にも、半導体チップの周縁
部電極に囲まれた領域内に、前記突起電極と略同等高さ
のダミー電極が存在し、ダミー電極の配置を気泡の抜け
易い配置としたので、チップの反りがなく柔軟な接続と
優れた接続信頼性を得ることが可能である。
導体チップの厚みが薄い場合にも、半導体チップの周縁
部電極に囲まれた領域内に、前記突起電極と略同等高さ
のダミー電極が存在し、ダミー電極の配置を気泡の抜け
易い配置としたので、チップの反りがなく柔軟な接続と
優れた接続信頼性を得ることが可能である。
【図１】本発明の一実施例を示す接続構造の断面模式図
である。
である。
【図２】本発明の別の実施例を示す接続構造の断面模式
図である。
図である。
【図３】本発明の別の実施例を示す接続構造の断面模式
図である。
図である。
【図４】本発明の別の実施例を示す接続構造の断面模式
図である。
図である。
【図５】本発明の一実施例を示すダミー電極付配線基板
の平面図である。
の平面図である。
【図６】本発明の一実施例を示すダミー電極の平面図で
ある。
ある。
【図７】本発明の一実施例を示すダミー電極の断面模式
図である。
図である。
【図８】本発明の実施に好適な接着剤の構成を示す断面
模式図である。
模式図である。
【図９】本発明の他の実施例を示す接続構造の断面模式
図である。
図である。
１．半導体チップ ２．電極 ３．絶縁層 ４．基板 ５．回路 ６．ダミー電極 ７．突起電極 ８．接続面 １１．接着剤 １２．導電粒子 １３．硬質粒子
フロントページの続き (72)発明者 堂河内 久司 茨城県下館市大字五所宮1150番地 日立化 成工業株式会社五所宮工場内 (72)発明者 三上 喜勝 東京都港区芝浦四丁目９番25号 日立化成 工業株式会社内
Claims (5)
- 【請求項１】周縁部に多数の電極を有する半導体チップ
と、これに相対する電極を有する配線基板の接続構造で
あって、前記半導体チップおよび／または配線基板の電
極が絶縁面より突起してなり、少なくとも接続後の半導
体チップの周縁部電極に囲まれた領域内に前記突起電極
と略同等高さのダミー電極が設けられ、前記ダミー電極
は接続面を投影した時、円状および／または多角形状で
接続領域内に複数以上が存在し、厚みが０．３ｍｍ以下
の前記半導体チップと配線基板とが接着剤で接続されて
なる半導体チップの接続構造。 - 【請求項２】請求項１のダミー電極が接続面を投影した
時、三角状、エル（Ｌ）字状、半円状、及びコの字状の
いずれかもしくはこれらが２種以上配設されてなり、こ
れらの頂点および／または閉じられた辺が接続領域の中
央部に向けて形成されてなる半導体チップの接続構造。 - 【請求項３】請求項１〜２のダミー電極が導電性および
／または絶縁性であり、接続領域の中央に対し対象形に
配設されてなる半導体チップの接続構造。 - 【請求項４】請求項１の接着剤が、加圧により厚み方向
のみに導電性の得られる程度の導電粒子を含有し、必要
によりさらに導電粒子に比べ小粒径で、かつ硬質の粒子
を含有してなる半導体チップの接続構造。 - 【請求項５】請求項１の配線基板が、接続すべき半導体
チップの周縁部電極に対応する電極と、この電極に囲ま
れた領域内に前記電極と略同等高さのダミー電極を設け
てなり、前記ダミー電極は接続面を投影した時、円状お
よび／または多角形状で接続領域内に複数以上が存在
し、これらの頂点および／または閉じられた辺が接続領
域の中央部に向けて配設されてなる配線基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12288896A JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12202695 | 1995-05-22 | ||
| JP7-122026 | 1995-05-22 | ||
| JP12288896A JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005232225A Division JP3862089B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
| JP2005232227A Division JP3883010B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
| JP2005232226A Division JP3862090B2 (ja) | 1995-05-22 | 2005-08-10 | 半導体チップの接続構造及びこれに用いる配線基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0945731A true JPH0945731A (ja) | 1997-02-14 |
| JP3724606B2 JP3724606B2 (ja) | 2005-12-07 |
Family
ID=26459247
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12288896A Expired - Fee Related JP3724606B2 (ja) | 1995-05-22 | 1996-05-17 | 半導体チップの接続構造及びこれに用いる配線基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3724606B2 (ja) |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001222021A (ja) * | 2000-02-09 | 2001-08-17 | Seiko Epson Corp | 液晶装置及びその製造方法 |
| JP2002304608A (ja) * | 2001-04-06 | 2002-10-18 | Toppan Printing Co Ltd | 非接触式ｉｃカード |
| JP2003023035A (ja) * | 2001-07-05 | 2003-01-24 | Sharp Corp | 半導体装置 |
| KR100498848B1 (ko) * | 1998-12-21 | 2005-07-04 | 세이코 엡슨 가부시키가이샤 | 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기 |
| KR100610703B1 (ko) * | 2003-08-01 | 2006-08-10 | 산요덴키가부시키가이샤 | 반도체 집적 회로 장치 |
| JP2007103439A (ja) * | 2005-09-30 | 2007-04-19 | Optrex Corp | 半導体集積回路 |
| JP2007142037A (ja) * | 2005-11-16 | 2007-06-07 | Shinko Electric Ind Co Ltd | 実装基板および半導体装置 |
| JP2007213463A (ja) * | 2006-02-13 | 2007-08-23 | Dainippon Printing Co Ltd | 非接触データキャリア、非接触データキャリア用配線基板 |
| JP2007281172A (ja) * | 2006-04-06 | 2007-10-25 | Alps Electric Co Ltd | 電子部品実装構造及びその製造方法 |
| JP2008066455A (ja) * | 2006-09-06 | 2008-03-21 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
| JP2008270784A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JPWO2007034764A1 (ja) * | 2005-09-26 | 2009-03-26 | パナソニック株式会社 | 非接触型情報記憶媒体とその製造方法 |
| JP2010153797A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト） |
| JP2010157753A (ja) * | 1997-02-14 | 2010-07-15 | Hitachi Chem Co Ltd | 回路部材接続用接着剤 |
| JP2015138818A (ja) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | プリント回路板及び積層型半導体装置 |
| JP2020016818A (ja) * | 2018-07-27 | 2020-01-30 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および実装構造体 |
| JP2024500215A (ja) * | 2020-11-25 | 2024-01-05 | プラグマティック セミコンダクター リミテッド | 電子回路アセンブリ、その製造方法、およびモジュール |
-
1996
- 1996-05-17 JP JP12288896A patent/JP3724606B2/ja not_active Expired - Fee Related
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010157753A (ja) * | 1997-02-14 | 2010-07-15 | Hitachi Chem Co Ltd | 回路部材接続用接着剤 |
| KR100498848B1 (ko) * | 1998-12-21 | 2005-07-04 | 세이코 엡슨 가부시키가이샤 | 회로 기판 및 회로 기판을 사용한 표시 장치 및 전자 기기 |
| JP2001222021A (ja) * | 2000-02-09 | 2001-08-17 | Seiko Epson Corp | 液晶装置及びその製造方法 |
| US7355126B2 (en) | 2000-06-16 | 2008-04-08 | Matsushita Electric Industrial Co., Ltd. | Electronic parts packaging method and electronic parts package |
| JP2002304608A (ja) * | 2001-04-06 | 2002-10-18 | Toppan Printing Co Ltd | 非接触式ｉｃカード |
| JP2003023035A (ja) * | 2001-07-05 | 2003-01-24 | Sharp Corp | 半導体装置 |
| KR100610703B1 (ko) * | 2003-08-01 | 2006-08-10 | 산요덴키가부시키가이샤 | 반도체 집적 회로 장치 |
| JPWO2007034764A1 (ja) * | 2005-09-26 | 2009-03-26 | パナソニック株式会社 | 非接触型情報記憶媒体とその製造方法 |
| US8083150B2 (en) | 2005-09-26 | 2011-12-27 | Panasonic Corporation | Noncontact information storage medium and method for manufacturing same |
| JP2007103439A (ja) * | 2005-09-30 | 2007-04-19 | Optrex Corp | 半導体集積回路 |
| JP2007142037A (ja) * | 2005-11-16 | 2007-06-07 | Shinko Electric Ind Co Ltd | 実装基板および半導体装置 |
| JP2007213463A (ja) * | 2006-02-13 | 2007-08-23 | Dainippon Printing Co Ltd | 非接触データキャリア、非接触データキャリア用配線基板 |
| JP2007281172A (ja) * | 2006-04-06 | 2007-10-25 | Alps Electric Co Ltd | 電子部品実装構造及びその製造方法 |
| JP2008066455A (ja) * | 2006-09-06 | 2008-03-21 | Sumitomo Bakelite Co Ltd | 半導体装置およびその製造方法 |
| JP2008270784A (ja) * | 2007-03-26 | 2008-11-06 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
| JP2010153797A (ja) * | 2008-12-24 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体インターポーザ及びその製造方法（３次元チップ・スタックのためのシリコン・インターポーザのテスト） |
| JP2015138818A (ja) * | 2014-01-21 | 2015-07-30 | キヤノン株式会社 | プリント回路板及び積層型半導体装置 |
| JP2020016818A (ja) * | 2018-07-27 | 2020-01-30 | セイコーエプソン株式会社 | 電気光学装置、電子機器、および実装構造体 |
| JP2024500215A (ja) * | 2020-11-25 | 2024-01-05 | プラグマティック セミコンダクター リミテッド | 電子回路アセンブリ、その製造方法、およびモジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3724606B2 (ja) | 2005-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100273499B1 (ko) | 배선기판에전기접속된반도체칩을갖는반도체장치 | |
| JPH0945731A (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
| JP2001052778A (ja) | 異方導電性接着フィルムおよびその製造方法 | |
| JPH07230840A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JPH08148213A (ja) | 接続部材、該接続部材を用いた電極の接続構造及び接続方法 | |
| JPWO2004038793A1 (ja) | 非接触ｉｄカード類及びその製造方法 | |
| JP3622792B2 (ja) | 接続部材及び該接続部材を用いた電極の接続構造・接続方法 | |
| JP3862090B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
| JP3162068B2 (ja) | 半導体チップの実装方法 | |
| JP2004006417A (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP3883010B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
| JP3862089B2 (ja) | 半導体チップの接続構造及びこれに用いる配線基板 | |
| JP3876993B2 (ja) | 接着構造、液晶装置、及び電子機器 | |
| JPH09147928A (ja) | 接続部材 | |
| JPH1013002A (ja) | 半導体素子の実装方法 | |
| JP2002075488A (ja) | 異方性導電膜及びその製造方法 | |
| JPH08148210A (ja) | 接続部材 | |
| JP4214416B2 (ja) | 接着方法及び液晶装置の製造方法 | |
| JP4155470B2 (ja) | 接続部材を用いた電極の接続法 | |
| JP2018135517A (ja) | 接着フィルム、フィルム巻装体、接続体の製造方法 | |
| JP2008112732A (ja) | 電極の接続方法 | |
| JP4670859B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP3100436B2 (ja) | 異方性導電膜 | |
| JP4572929B2 (ja) | 接続部材及びこれを用いた電極の接続構造 | |
| JP2004165659A (ja) | 電極の接続方法および該方法で得た電極の接続構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040518 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050616 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050901 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090930 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100930 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110930 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120930 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130930 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |