JPH0945740A - 半導体基板の評価方法及びそれに用いるチェック用ボード - Google Patents
半導体基板の評価方法及びそれに用いるチェック用ボードInfo
- Publication number
- JPH0945740A JPH0945740A JP7215419A JP21541995A JPH0945740A JP H0945740 A JPH0945740 A JP H0945740A JP 7215419 A JP7215419 A JP 7215419A JP 21541995 A JP21541995 A JP 21541995A JP H0945740 A JPH0945740 A JP H0945740A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- check board
- semiconductor substrate
- input
- check
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】 半導体チップが形成されているウエハと試験
装置に接続されるチェック用ボードとの接触不良を解消
できると共にコストの削減を可能にする。 【解決手段】 ウエハ１をウエハステージ２上に載置
し、複数の開口部５を有するチェック用ボード３をウエ
ハ１上に位置させ、開口部５の周辺に設けられた複数の
接続用パッドとウエハ１に設けられた複数の入出力パッ
ドとを、開口部５を通してボンディングワイヤー１２に
よって接続して電気的に導通させ、試験装置４によりウ
エハ１を電気的に検査する。チェック用ボード３とウエ
ハ１との電気的な接続を確実かつ容易に行えると共に、
チェック用ボード３は製作が簡単で低コスト化が可能と
なる。
装置に接続されるチェック用ボードとの接触不良を解消
できると共にコストの削減を可能にする。 【解決手段】 ウエハ１をウエハステージ２上に載置
し、複数の開口部５を有するチェック用ボード３をウエ
ハ１上に位置させ、開口部５の周辺に設けられた複数の
接続用パッドとウエハ１に設けられた複数の入出力パッ
ドとを、開口部５を通してボンディングワイヤー１２に
よって接続して電気的に導通させ、試験装置４によりウ
エハ１を電気的に検査する。チェック用ボード３とウエ
ハ１との電気的な接続を確実かつ容易に行えると共に、
チェック用ボード３は製作が簡単で低コスト化が可能と
なる。
Description
【０００１】
【発明の属する技術分野】本発明は、例えばウエハ段階
で半導体チップを電気的に検査するのに最適な半導体基
板の評価方法、及びその方法に用いるのに最適なチェッ
ク用ボードに関するものである。
で半導体チップを電気的に検査するのに最適な半導体基
板の評価方法、及びその方法に用いるのに最適なチェッ
ク用ボードに関するものである。
【０００２】
【従来の技術】従来から、半導体デバイスの製造工程に
おいて、ウエハ段階で半導体チップを電気的に検査する
際には、一般的にプローバが使用されている。このプロ
ーバは、複数の探針（プローブ）をチップの複数の入出
力パッドにそれぞれ接触させ、試験装置（ＩＣテスタ）
とウエハとの間で導通をとるための装置であり、複数の
探針を保持するプローブカードが取付けられたプローバ
ヘッド、ウエハが載置されるウエハステージ、これらヘ
ッド及びステージの移動調整機構、等により構成されて
いる。
おいて、ウエハ段階で半導体チップを電気的に検査する
際には、一般的にプローバが使用されている。このプロ
ーバは、複数の探針（プローブ）をチップの複数の入出
力パッドにそれぞれ接触させ、試験装置（ＩＣテスタ）
とウエハとの間で導通をとるための装置であり、複数の
探針を保持するプローブカードが取付けられたプローバ
ヘッド、ウエハが載置されるウエハステージ、これらヘ
ッド及びステージの移動調整機構、等により構成されて
いる。
【０００３】上記のようなプローバは、試験装置と連動
させてウエハ段階での半導体チップを高速動作で試験す
ることが可能であり、通常、大量生産されるウエハの検
査工程に用いられている。ところが、例えば試験的に製
造されるウエハのロット品質検査等を行う場合には、そ
のウエハの仕様が様々に異なるので、汎用のプローブカ
ードにおいて複数の探針の配列を調整し直したり、或い
は専用のプローブカードを新たに製作しなければならな
い。
させてウエハ段階での半導体チップを高速動作で試験す
ることが可能であり、通常、大量生産されるウエハの検
査工程に用いられている。ところが、例えば試験的に製
造されるウエハのロット品質検査等を行う場合には、そ
のウエハの仕様が様々に異なるので、汎用のプローブカ
ードにおいて複数の探針の配列を調整し直したり、或い
は専用のプローブカードを新たに製作しなければならな
い。
【０００４】そこで、試験的なウエハ製造工程において
は、チェック用ボードを用いてウエハを評価する方法が
ある。即ち、図４に示すように、複数の探針２３を備え
たチェック用ボード２２を用意し、半導体チップが形成
されているウエハ２０をウエハステージ２１上に搭載
し、チェック用ボード２２の複数の探針２３をウエハ２
０の複数の入出力パッドにそれぞれ接触させて電気的導
通を確保する。そして、試験装置２４によりチェック用
ボード２２の探針２３を介してウエハ２０のチップに所
定の信号を印加すると共にそのチップからの動作信号を
受けることによって、ウエハ２０を電気的に検査して評
価を行っている。
は、チェック用ボードを用いてウエハを評価する方法が
ある。即ち、図４に示すように、複数の探針２３を備え
たチェック用ボード２２を用意し、半導体チップが形成
されているウエハ２０をウエハステージ２１上に搭載
し、チェック用ボード２２の複数の探針２３をウエハ２
０の複数の入出力パッドにそれぞれ接触させて電気的導
通を確保する。そして、試験装置２４によりチェック用
ボード２２の探針２３を介してウエハ２０のチップに所
定の信号を印加すると共にそのチップからの動作信号を
受けることによって、ウエハ２０を電気的に検査して評
価を行っている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述し
たようなウエハの評価方法において、チェック用ボード
２２の複数の細い探針２３は曲がりや撓み等が生じ易
く、一方、ウエハ２０の複数の入出力パッドは微小なも
のである。このため、複数の探針２３をそれぞれ入出力
パッドに接触させて電気的に導通させる際に、接触不良
が生じ易く、ウエハ２０を常に正確に評価するのは難し
いという問題があった。
たようなウエハの評価方法において、チェック用ボード
２２の複数の細い探針２３は曲がりや撓み等が生じ易
く、一方、ウエハ２０の複数の入出力パッドは微小なも
のである。このため、複数の探針２３をそれぞれ入出力
パッドに接触させて電気的に導通させる際に、接触不良
が生じ易く、ウエハ２０を常に正確に評価するのは難し
いという問題があった。
【０００６】また特に、試験的に製造されるウエハのロ
ット品質検査等を行う場合は、そのウエハ２０の仕様が
様々に異なる上に、一つのウエハ２０に多種類のチップ
が形成されているマルチチップ形態もあるので、これら
に対応する複数の細い探針２３を備えたチェック用ボー
ド２２は製作が面倒でコストが高くつき、ひいてはウエ
ハ２０の評価のための総コストが増大するという問題が
あった。
ット品質検査等を行う場合は、そのウエハ２０の仕様が
様々に異なる上に、一つのウエハ２０に多種類のチップ
が形成されているマルチチップ形態もあるので、これら
に対応する複数の細い探針２３を備えたチェック用ボー
ド２２は製作が面倒でコストが高くつき、ひいてはウエ
ハ２０の評価のための総コストが増大するという問題が
あった。
【０００７】そこで本発明は、素子回路が形成されてい
る半導体基板と試験装置に接続されるチェック用ボード
との接触不良を解消できると共にコストの削減が可能な
半導体基板の評価方法及びそれに用いるチェック用ボー
ドを提供することを目的とする。
る半導体基板と試験装置に接続されるチェック用ボード
との接触不良を解消できると共にコストの削減が可能な
半導体基板の評価方法及びそれに用いるチェック用ボー
ドを提供することを目的とする。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、素子回路が形成されている半導体基板を
試験装置により電気的に検査する半導体基板の評価方法
において、前記試験装置に電気的に接続されるチェック
用ボードを前記半導体基板上に位置させ、前記チェック
用ボードに設けられた複数の接続用パッド部と前記半導
体基板に設けられた複数の入出力パッド部とを、ワイヤ
ーボンディングによって接続して電気的に導通させるこ
とを特徴とする。
に、本発明は、素子回路が形成されている半導体基板を
試験装置により電気的に検査する半導体基板の評価方法
において、前記試験装置に電気的に接続されるチェック
用ボードを前記半導体基板上に位置させ、前記チェック
用ボードに設けられた複数の接続用パッド部と前記半導
体基板に設けられた複数の入出力パッド部とを、ワイヤ
ーボンディングによって接続して電気的に導通させるこ
とを特徴とする。
【０００９】また、本発明は、前記の半導体基板の評価
方法に用いるチェック用ボードであって、前記半導体基
板上に位置させた状態でその半導体基板に設けられた複
数の入出力パッド部が露出される開口部を有すると共
に、ワイヤーボンディングによって前記複数の入出力パ
ッド部と接続される複数の接続用パッド部が前記開口部
の周辺に設けられていることを特徴とする。
方法に用いるチェック用ボードであって、前記半導体基
板上に位置させた状態でその半導体基板に設けられた複
数の入出力パッド部が露出される開口部を有すると共
に、ワイヤーボンディングによって前記複数の入出力パ
ッド部と接続される複数の接続用パッド部が前記開口部
の周辺に設けられていることを特徴とする。
【００１０】
【作用】本発明による半導体基板の評価方法において
は、チェック用ボードの複数の接続用パッド部と半導体
基板の複数の入出力パッド部とを、ワイヤーボンディン
グによって接続するので、チェック用ボードと半導体基
板との電気的な接続不良を解消することができる。ワイ
ヤーボンディングは例えばオートボンダーによって高精
度かつ迅速に行うことが可能なので、例えば試験的に製
造される半導体基板を評価する場合でも、半導体基板の
仕様や素子回路の形態に応じた接続を確実かつ容易に行
うことができる。
は、チェック用ボードの複数の接続用パッド部と半導体
基板の複数の入出力パッド部とを、ワイヤーボンディン
グによって接続するので、チェック用ボードと半導体基
板との電気的な接続不良を解消することができる。ワイ
ヤーボンディングは例えばオートボンダーによって高精
度かつ迅速に行うことが可能なので、例えば試験的に製
造される半導体基板を評価する場合でも、半導体基板の
仕様や素子回路の形態に応じた接続を確実かつ容易に行
うことができる。
【００１１】また、本発明によるチェック用ボードにお
いては、開口部を有すると共にこの開口部の周辺に複数
の接続用パッド部が設けられているので、チェック用ボ
ードと半導体基板との相対的な位置決め精度が比較的低
くても、開口部に露出する複数の入出力パッド部と開口
部周辺の複数の接続用パッド部との間でボンディングワ
イヤーを確実かつ容易にルーピングすることができる。
そして、半導体基板の仕様や素子回路の形態に応じて複
数の細い探針を配列するような面倒さがないので、チェ
ック用ボードは製作が簡単で低コスト化が可能となる。
いては、開口部を有すると共にこの開口部の周辺に複数
の接続用パッド部が設けられているので、チェック用ボ
ードと半導体基板との相対的な位置決め精度が比較的低
くても、開口部に露出する複数の入出力パッド部と開口
部周辺の複数の接続用パッド部との間でボンディングワ
イヤーを確実かつ容易にルーピングすることができる。
そして、半導体基板の仕様や素子回路の形態に応じて複
数の細い探針を配列するような面倒さがないので、チェ
ック用ボードは製作が簡単で低コスト化が可能となる。
【００１２】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図１はウエハの評価方法及
びチェック用ボードを説明するための概略断面図、図２
はその概略平面図である。
て図面を参照して説明する。図１はウエハの評価方法及
びチェック用ボードを説明するための概略断面図、図２
はその概略平面図である。
【００１３】この実施の形態においては、半導体チップ
が形成されているウエハ１を載置するウエハステージ２
と、そのウエハ１との電気的な導通をとるチェック用ボ
ード３と、このボード３と電気的に接続されている試験
装置４とを用いている。チェック用ボード３は例えばプ
リント基板により構成されており、複数の開口部５が設
けられている。これら開口部５の大きさは、ウエハ１上
に設けられた複数の入出力パッド１ａが数個〜十数個ず
つの組で露出可能となっており、１つの開口部５内に少
なくとも１チップ分の複数の入出力パッド１ａが含まれ
るのが好ましい。そして、チェック用ボード３の表面で
各々の開口部５の周辺には、ワイヤーボンディングが可
能なように複数の導電性の接続用パッド６が配列されて
いる。これらパッド６はそれぞれ導体パターン７により
コネクタ８に配線され、コネクタ８はコネクタケーブル
９により試験装置４に電気的に接続可能となっている。
また、チェック用ボード３はウエハステージ２に設けら
れたガイド軸１０を介して上下に移動可能で、ウエハ１
に対して所定の間隔を置いてストッパ１１により位置決
め固定できるように構成されている。
が形成されているウエハ１を載置するウエハステージ２
と、そのウエハ１との電気的な導通をとるチェック用ボ
ード３と、このボード３と電気的に接続されている試験
装置４とを用いている。チェック用ボード３は例えばプ
リント基板により構成されており、複数の開口部５が設
けられている。これら開口部５の大きさは、ウエハ１上
に設けられた複数の入出力パッド１ａが数個〜十数個ず
つの組で露出可能となっており、１つの開口部５内に少
なくとも１チップ分の複数の入出力パッド１ａが含まれ
るのが好ましい。そして、チェック用ボード３の表面で
各々の開口部５の周辺には、ワイヤーボンディングが可
能なように複数の導電性の接続用パッド６が配列されて
いる。これらパッド６はそれぞれ導体パターン７により
コネクタ８に配線され、コネクタ８はコネクタケーブル
９により試験装置４に電気的に接続可能となっている。
また、チェック用ボード３はウエハステージ２に設けら
れたガイド軸１０を介して上下に移動可能で、ウエハ１
に対して所定の間隔を置いてストッパ１１により位置決
め固定できるように構成されている。
【００１４】ウエハの評価の際には、まず、ウエハ１を
ウエハステージ２上に載置し、チェック用ボード３を下
方に移動させて、ウエハ１上の検査すべきチップに対し
て所定の間隔を置いてストッパ１１により位置決め固定
する。このとき、ウエハステージ２上におけるウエハ１
の位置を調整し、ウエハ１上の入出力パッド１ａをチェ
ック用ボード３の開口部５内に露出させる。次に、チェ
ック用ボード３の開口部５を通して接続用パッド６と入
出力パッド１ａとを、それぞれボンディングワイヤー１
２によって接続して電気的に導通させる。そして、試験
装置４によりチェック用ボード３を介してウエハ１のチ
ップに所定の信号を印加すると共にそのチップからの動
作信号を受けることによって、ウエハ１を電気的に検査
して評価を行う。
ウエハステージ２上に載置し、チェック用ボード３を下
方に移動させて、ウエハ１上の検査すべきチップに対し
て所定の間隔を置いてストッパ１１により位置決め固定
する。このとき、ウエハステージ２上におけるウエハ１
の位置を調整し、ウエハ１上の入出力パッド１ａをチェ
ック用ボード３の開口部５内に露出させる。次に、チェ
ック用ボード３の開口部５を通して接続用パッド６と入
出力パッド１ａとを、それぞれボンディングワイヤー１
２によって接続して電気的に導通させる。そして、試験
装置４によりチェック用ボード３を介してウエハ１のチ
ップに所定の信号を印加すると共にそのチップからの動
作信号を受けることによって、ウエハ１を電気的に検査
して評価を行う。
【００１５】このように、チェック用ボード３の複数の
接続用パッド６とウエハ１の複数の入出力パッド１ａと
を、それぞれボンディングワイヤー１２により接続する
ことによって、チェック用ボード３とウエハ１との電気
的な接続不良を解消することができ、ウエハ１を常に正
確に評価することができる。
接続用パッド６とウエハ１の複数の入出力パッド１ａと
を、それぞれボンディングワイヤー１２により接続する
ことによって、チェック用ボード３とウエハ１との電気
的な接続不良を解消することができ、ウエハ１を常に正
確に評価することができる。
【００１６】ボンディングワイヤー１２の接続は例えば
オートボンダーによって行うが、接続すべき入出力パッ
ド１ａの位置と接続用パッド６の位置とをオートボンダ
ーに入力することによって、ワイヤーボンディングは高
精度かつ迅速に行うことができる。これにより、例えば
試験的に製造されるウエハ１を評価する場合でも、従来
のようにチェック用ボードに複数の細い探針を配列する
ような面倒さがなく、様々に異なるウエハ１の仕様やマ
ルチチップ等の素子回路の形態に応じた接続を確実かつ
容易に行うことができる。
オートボンダーによって行うが、接続すべき入出力パッ
ド１ａの位置と接続用パッド６の位置とをオートボンダ
ーに入力することによって、ワイヤーボンディングは高
精度かつ迅速に行うことができる。これにより、例えば
試験的に製造されるウエハ１を評価する場合でも、従来
のようにチェック用ボードに複数の細い探針を配列する
ような面倒さがなく、様々に異なるウエハ１の仕様やマ
ルチチップ等の素子回路の形態に応じた接続を確実かつ
容易に行うことができる。
【００１７】また、このチェック用ボード３において
は、複数の開口部５を有すると共にこれら開口部５の周
辺に複数の接続用パッド６が設けられているので、チェ
ック用ボード３とウエハ１との相対的な位置決め精度が
比較的低くても、接続すべき入出力パッド１ａを何れか
の開口部５内に露出させれば、開口部５を通してボンデ
ィングワイヤー１２を確実かつ容易にルーピングして、
入出力パッド１ａと接続用パッド６とを接続することが
できる。そして、ウエハ１の仕様やチップの形態に応じ
て複数の細い探針を配列するような面倒さがないので、
チェック用ボード３は製作が簡単で低コスト化が可能と
なる。
は、複数の開口部５を有すると共にこれら開口部５の周
辺に複数の接続用パッド６が設けられているので、チェ
ック用ボード３とウエハ１との相対的な位置決め精度が
比較的低くても、接続すべき入出力パッド１ａを何れか
の開口部５内に露出させれば、開口部５を通してボンデ
ィングワイヤー１２を確実かつ容易にルーピングして、
入出力パッド１ａと接続用パッド６とを接続することが
できる。そして、ウエハ１の仕様やチップの形態に応じ
て複数の細い探針を配列するような面倒さがないので、
チェック用ボード３は製作が簡単で低コスト化が可能と
なる。
【００１８】なお、チッェク用ボード３の複数の開口部
５は、様々な大きさ及び形状のものを例えば不規則に配
列してもよい。このようにすると、チッェク用ボード３
に対するウエハ１の位置調整によって、ウエハ１上の様
々な位置にある入出力パッド１ａをチェック用ボード３
の何れかの開口部５に位置合わせし易くなり、チェック
用ボード３の汎用性を高めることができる。また、開口
部５の周辺の複数の接続用パッド６は、入出力パッド１
ａに相当する数よりも多く配列しておくとよい。このよ
うにすると、開口部５内に露出する入出力パッド１ａに
対して接続に最適な接続用パッド６を選択可能となるの
で、ワイヤーボンディングの自由度を向上させることが
できる。
５は、様々な大きさ及び形状のものを例えば不規則に配
列してもよい。このようにすると、チッェク用ボード３
に対するウエハ１の位置調整によって、ウエハ１上の様
々な位置にある入出力パッド１ａをチェック用ボード３
の何れかの開口部５に位置合わせし易くなり、チェック
用ボード３の汎用性を高めることができる。また、開口
部５の周辺の複数の接続用パッド６は、入出力パッド１
ａに相当する数よりも多く配列しておくとよい。このよ
うにすると、開口部５内に露出する入出力パッド１ａに
対して接続に最適な接続用パッド６を選択可能となるの
で、ワイヤーボンディングの自由度を向上させることが
できる。
【００１９】なお、上述した実施の形態においては、複
数の開口部５を有するチェック用ボード３について説明
したが、ウエハ１上の入出力パッド１ａが例えば外周囲
に配列されているような場合は、大きな開口部５を１つ
だけとしてもよい。
数の開口部５を有するチェック用ボード３について説明
したが、ウエハ１上の入出力パッド１ａが例えば外周囲
に配列されているような場合は、大きな開口部５を１つ
だけとしてもよい。
【００２０】次に、図３はウエハの評価方法及びチェッ
ク用ボードの別の例を説明するための概略断面図であ
る。即ち、チェック用ボード１３の下面に設けられた複
数の接続用パッド１４とウエハ１上の複数の入出力パッ
ドとを、バンプ１５を介してフリップチップ方式によっ
て接続して電気的に導通させるものである。バンプ１５
が形成された接続用パッド１４はスルーホール１６を介
してボード１３の表面側に導通され、前述と同様に試験
装置４に電気的に接続される。この例においても、チェ
ック用ボード１３とウエハ１との電気的な接続不良を解
消できると共に、チェック用ボード１３は製作が簡単で
低コスト化が可能となる。
ク用ボードの別の例を説明するための概略断面図であ
る。即ち、チェック用ボード１３の下面に設けられた複
数の接続用パッド１４とウエハ１上の複数の入出力パッ
ドとを、バンプ１５を介してフリップチップ方式によっ
て接続して電気的に導通させるものである。バンプ１５
が形成された接続用パッド１４はスルーホール１６を介
してボード１３の表面側に導通され、前述と同様に試験
装置４に電気的に接続される。この例においても、チェ
ック用ボード１３とウエハ１との電気的な接続不良を解
消できると共に、チェック用ボード１３は製作が簡単で
低コスト化が可能となる。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
素子回路が形成されている半導体基板を電気的に検査し
て評価する際に、チェック用ボードの複数の接続用パッ
ド部と半導体基板の複数の入出力パッド部とをワイヤー
ボンディングにより接続することによって、従来のよう
な探針と入出力パッド部との接触不良を解消することが
できるので、半導体基板を常に正確に評価することがで
きる。また、例えば試験的に製造される様々な仕様の半
導体基板やマルチチップ形態の半導体基板を評価する場
合でも、ワイヤーボンディングによる接続は確実かつ容
易であると共に、チェック用ボードは製作が簡単で低コ
スト化が可能なので、半導体基板の評価のための総コス
トを大幅に削減することができる。
素子回路が形成されている半導体基板を電気的に検査し
て評価する際に、チェック用ボードの複数の接続用パッ
ド部と半導体基板の複数の入出力パッド部とをワイヤー
ボンディングにより接続することによって、従来のよう
な探針と入出力パッド部との接触不良を解消することが
できるので、半導体基板を常に正確に評価することがで
きる。また、例えば試験的に製造される様々な仕様の半
導体基板やマルチチップ形態の半導体基板を評価する場
合でも、ワイヤーボンディングによる接続は確実かつ容
易であると共に、チェック用ボードは製作が簡単で低コ
スト化が可能なので、半導体基板の評価のための総コス
トを大幅に削減することができる。
【図１】本発明の実施の形態におけるウエハの評価方法
及びチェック用ボードを説明するための概略断面図であ
る。
及びチェック用ボードを説明するための概略断面図であ
る。
【図２】上記実施の形態におけるウエハの評価方法及び
チェック用ボードを説明するための概略平面図である。
チェック用ボードを説明するための概略平面図である。
【図３】ウエハの評価方法及びチェック用ボードの別の
例を説明するための概略断面図である。
例を説明するための概略断面図である。
【図４】従来のウエハの評価方法及びチェック用ボード
を説明するための概略側面図である。
を説明するための概略側面図である。
１ ウエハ（半導体基板） １ａ 入出力パッド ２ ウエハステージ ３ チェック用ボード ４ 試験装置 ５ 開口部 ６ 接続用パッド ７ 導体パターン ８ コネクタ ９ コネクタケーブル １０ ガイド軸 １１ ストッパ １２ ボンディングワイヤー
Claims (2)
- 【請求項１】 素子回路が形成されている半導体基板を
試験装置により電気的に検査する半導体基板の評価方法
において、 前記試験装置に電気的に接続されるチェック用ボードを
前記半導体基板上に位置させ、前記チェック用ボードに
設けられた複数の接続用パッド部と前記半導体基板に設
けられた複数の入出力パッド部とを、ワイヤーボンディ
ングによって接続して電気的に導通させることを特徴と
する半導体基板の評価方法。 - 【請求項２】 請求項１記載の半導体基板の評価方法に
用いるチェック用ボードであって、 前記半導体基板上に位置させた状態でその半導体基板に
設けられた複数の入出力パッド部が露出される開口部を
有すると共に、ワイヤーボンディングによって前記複数
の入出力パッド部と接続される複数の接続用パッド部が
前記開口部の周辺に設けられていることを特徴とするチ
ェック用ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215419A JPH0945740A (ja) | 1995-08-01 | 1995-08-01 | 半導体基板の評価方法及びそれに用いるチェック用ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215419A JPH0945740A (ja) | 1995-08-01 | 1995-08-01 | 半導体基板の評価方法及びそれに用いるチェック用ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945740A true JPH0945740A (ja) | 1997-02-14 |
Family
ID=16672033
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7215419A Withdrawn JPH0945740A (ja) | 1995-08-01 | 1995-08-01 | 半導体基板の評価方法及びそれに用いるチェック用ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945740A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6705876B2 (en) | 1998-07-13 | 2004-03-16 | Formfactor, Inc. | Electrical interconnect assemblies and methods |
| US7214961B2 (en) | 2003-12-02 | 2007-05-08 | Espec Corp. | Semiconductor testing device and semiconductor testing method |
-
1995
- 1995-08-01 JP JP7215419A patent/JPH0945740A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6705876B2 (en) | 1998-07-13 | 2004-03-16 | Formfactor, Inc. | Electrical interconnect assemblies and methods |
| US6948941B2 (en) | 1998-07-13 | 2005-09-27 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7169646B2 (en) | 1998-07-13 | 2007-01-30 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7618281B2 (en) | 1998-07-13 | 2009-11-17 | Formfactor, Inc. | Interconnect assemblies and methods |
| US7214961B2 (en) | 2003-12-02 | 2007-05-08 | Espec Corp. | Semiconductor testing device and semiconductor testing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534784A (en) | Method for probing a semiconductor wafer | |
| US6856154B2 (en) | Test board for testing IC package and tester calibration method using the same | |
| KR100585142B1 (ko) | 범프 테스트를 위한 플립 칩 반도체 패키지 및 그 제조방법 | |
| KR100712561B1 (ko) | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 | |
| KR19990024826A (ko) | 반도체 장치를 테스트하기 위한 프로브 카드 | |
| US7102372B2 (en) | Apparatus and method for testing conductive bumps | |
| KR100478261B1 (ko) | 반도체 기판 시험장치 | |
| JP3586106B2 (ja) | Ｉｃ試験装置用プローブカード | |
| US20070035318A1 (en) | Donut-type parallel probe card and method of testing semiconductor wafer using same | |
| US6864697B1 (en) | Flip-over alignment station for probe needle adjustment | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
| US6323670B1 (en) | PCB adapter for IC chip failure analysis | |
| TW202316129A (zh) | 晶片檢測裝置 | |
| US6597188B1 (en) | Ground land for singulated ball grid array | |
| US20020075023A1 (en) | Method for electrically testing a wafer interposer | |
| KR100621760B1 (ko) | 반도체 칩 테스트용 프로브 카드 | |
| JPH06308155A (ja) | プローブ装置 | |
| US6525553B1 (en) | Ground pin concept for singulated ball grid array | |
| JPH0980116A (ja) | 半導体チップ用ソケット | |
| KR19990018725A (ko) | 반도체 웨이퍼 및 그의 전기적 특성 검사 방법 | |
| JPH0720150A (ja) | プローブカード及びこれを用いた試験装置 | |
| KR960005098B1 (ko) | 칩 내부의 패드를 측정하는 프로우브 카드 | |
| KR100752220B1 (ko) | 와이어 본딩용 섭스트레이트 | |
| JPH0833414B2 (ja) | プロービングカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |