JPH0945746A

JPH0945746A - 半導体装置とその製造方法

Info

Publication number: JPH0945746A
Application number: JP8128137A
Authority: JP
Inventors: Katsuhiro Osono; 勝博大園
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-05-24
Filing date: 1996-05-23
Publication date: 1997-02-14
Anticipated expiration: 2016-05-23
Also published as: JP2964948B2

Abstract

(57)【要約】【課題】酸化膜の真性破壊を起こさず感度よくかつ小
さいパターン面積でＰ型チャネルストッパー領域の出来
具合をチェックし、これにより素子分離性を評価するこ
とができるチェック素子を有する半導体装置を提供す
る。【解決手段】Ｐ型半導体基板５０あるいはＰ型ウェル
の一部分に形成された孤立したＮ型拡散層１３と、Ｎ型
拡散層１３の少なくとも一辺に接触して形成されたＰ型
チャネルストッパー領域１２と、Ｎ型拡散層１３からコ
ンタクト孔１８を通して引き出された電極１７とを具備
して、Ｎ型拡散層１３の接合耐圧を測定することにより
Ｐ型チャネルストッパー領域１２，８２の状態をチェッ
クするチェック素子７０を構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に係わり、特にフィールド酸化膜直下のＰ型
チャネルストッパー領域あるいはガードリング領域（本
明細書ではこの両者を統一して、チャネルストッパー領
域、と称す）の出来具合をチェックする半導体装置およ
びその製造方法に関する。

【０００２】

【従来の技術】相補型半導体装置を宇宙搭載機器用部品
として使用する場合、宇宙線（例えばγ線）により静消
費電流が増加するという問題がある。

【０００３】これはγ線などが照射されることにより、
フィールド酸化膜中に正孔−電子対が発生し、このうち
移動度の小さい正孔がシリコン基板とシリコン酸化膜界
面に捕獲され固定正電荷が発生するからである。すなわ
ち、この固定正電荷のため、寄生ＮＭＯＳトランジスタ
のフィールド酸化膜直下のシリコン基板表面が反転し
（つまり、しきい値電圧が低くなり）、リーク電流が流
れ、静消費電流を増大させている。

【０００４】このリーク電流の増加を防止するためにフ
ィールド酸化膜直下に高濃度のＰ型チャネルストッパー
領域を設ける必要がある。またこの場合、耐圧低下を防
止するためにＰ型チャネルストッパー領域をＮ型ソー
ス、ドレイン領域等のＮ型拡散層から離間して形成する
ことも提案されている。

【０００５】例えば、特開平２−３０４９４９号公報で
は厚いフィールド酸化膜の形成前にＰ型不純物を基板に
拡散することにより、また特開平６−１４０５０２号公
報では厚いフィールド酸化膜の形成後にＰ型不純物を高
エネルギーでフィールド酸化膜を通して基板にイオン注
入することにより上記高濃度のＰ型チャネルストッパー
領域をＮ型拡散層から離間して形成する技術が開示され
ている。

【０００６】いずれの場合もＰ型チャネルストッパー領
域の出来具合、すなわち素子分離性をチェックする必要
がありこのためのチェック素子を設けている。

【０００７】図１３を参照して従来のチェック素子を説
明する。図１３において（Ａ）は平面図、（Ｂ）は
（Ａ）のＷ−Ｗ′部の断面図である。

【０００８】Ｐ型半導体基板５０にフィールド酸化膜５
１が形成され、このフィールド酸化膜５１の箇所５１Ｇ
を挟んでＮ型拡散層６３Ｓ，６３Ｄが形成されている。
このフィールド酸化膜５１Ｇの直下には素子分離を強化
するためＰ型チャネルストッパー領域６２がＮ型拡散層
６３Ｓ，６３Ｄから離間して形成され、その上に薄い酸
化膜６４が形成されている。また、フィールド酸化膜５
１Ｇの上から薄い酸化膜６４上にかけてポリシリコン電
極６６が形成され、全体的に被着された層間絶縁膜であ
るＢＰＳＧ膜５２から薄い酸化膜６４を貫通してＮ型拡
散層６３Ｓ，６３Ｄに達するコンタクト孔６８を通して
アルミ電極６７Ｓ，６７Ｄがそれぞれ引き出され、また
ＢＰＳＧ膜５２を貫通してポリシリコン電極６６に達す
るスルーホール６５を通してアルミ電極６７Ｇが引き出
されている。

【０００９】この図１３のチェック素子としてのＰ型チ
ャネルストッパー領域６２、Ｎ型拡散層６３Ｓ，６３
Ｄ、薄い酸化膜６４、ポリシリコン電極６６およびアル
ミ電極６７Ｓ，６７Ｄ，６７Ｇは、同じ基板に設けられ
る回路素子領域における回路素子としての絶縁ゲート電
界効果トランジスタ（以下、ＭＯＳトランジスタ、と称
す）のＰ型チャネルストッパー領域、Ｎ型ソースおよび
ドレイン領域、ゲート酸化膜、ポリシリコンゲート電極
およびアルミ電極とそれぞれ同時に形成され、図１３の
チェック素子におけるフィールド酸化膜５１，５１Ｇお
よび層間絶縁膜５２も回路素子領域におけるフィールド
酸化膜および層間絶縁膜とそれぞれ同時に形成される。

【００１０】このチェック素子において、Ｎ型拡散層６
３ＳがＮ型ソース領域、Ｎ型拡散層６３ＤがＮ型ドレイ
ン領域、ポリシリコン電極６６がゲート電極、フィール
ド酸化膜５１Ｇがゲート絶縁膜となる寄生ＭＯＳトラン
ジスタ構造となっている。そしてそこに探針を当接させ
てこの寄生ＭＯＳトランジスタを測定するアルミ電極６
７Ｓ，６７Ｄ，６７Ｇの大きさは測定装置のブロービン
グ精度により決まり、約１００μｍ□（面積１×１０⁴
μｍ²）である。

【００１１】一般的に、この素子を用いて素子分離性を
評価するには次の測定を行っている。すなわち、ドレイ
ン領域６３Ｄに５Ｖ、ソース領域６３Ｓと基板５０を０
Ｖ（接地電位）にして、ゲート電極６６に印加するゲー
ト電圧を徐々に増加させ、ドレイン電流がある決めた値
（約１μＡ）になる時のゲート電圧を求める。このゲー
ト電圧を寄生ＭＯＳトランジスタのしきい値電圧とい
い、この電圧が高いほど素子分離性が高いといえる。

【００１２】この寄生ＭＯＳトランジスタのしきい値電
圧は、ＬＯＣＯＳ法といわれる選択的熱酸化法により形
成されたフィールド酸化膜５１Ｇの膜厚が約４５０ｎｍ
程度で、特に素子分離性を強化していない場合には約２
５Ｖになり、高濃度のＰ型チャネルストッパー領域６２
を設けて素子分離性を強化すると約４０Ｖ以上になる。

【００１３】上述したように従来は図１３に示すチェッ
ク素子を用いて半導体装置内の素子分離性の状態をチェ
ックしていた。

【００１４】

【発明が解決しようとする課題】しかしながらこの従来
技術では次に述べるような問題点を有する。

【００１５】まず、図１３のポリシリコン電極６６とＮ
型拡散層６３Ｓ，６３Ｄとが回路素子のゲート酸化膜と
同じ薄い酸化膜６４を介して重なりあっている。この部
分に、この薄い酸化膜６４の真性破壊電界（一般的に１
０ＭＶ／ｃｍ）以上の電圧が印加されると絶縁破壊を起
こす。最近のゲート酸化膜厚は２０ｎｍであるので薄い
酸化膜６４の膜厚も２０ｎｍとなり、ゲート電圧が２０
Ｖを越えるとこの部分の酸化膜６４が破壊することにな
る。

【００１６】加えて、Ｐ型チャネルストッパー領域を設
けて素子分離性を強化すると、寄生ＭＯＳトランジスタ
のしきい値電圧は約４０Ｖ以上になるためにこのＰ型チ
ャネルストッパー領域の状態の評価ができなくなる。

【００１７】またフィールド酸化膜に発生する固定正電
荷によるリーク電流の増加を防止するためにはＰ型チャ
ネルストッパーを高濃度にする必要があり、この濃度状
態をモニターするために上記寄生ＭＯＳトランジスタの
しきい値電圧を測定するのであるが、このしきい値電圧
の値は、フィールド酸化膜の膜厚のバラツキに影響され
やすくＰ型チャネルストッパーの濃度状態による素子分
離性を感度よくチェックすることができない。

【００１８】さらにこの評価のためには図１３に示すよ
うに３つのアルミ電極６７Ｓ，６７Ｄ，６７Ｇが必要で
ある。上述したようにアルミ電極の大きさは一つが約１
００μｍ□であるので、この３つのアルミ電極からなる
アルミ電極パターンを形成するために最低３×１０⁴μ
ｍ²の面積が必要である。

【００１９】チェック素子が占る面積はなるべく小にし
て本来の回路素子領域が使用する面積を大きくするべき
であるので、図１３のような大きい面積を必要とするチ
ェック素子は好ましくない。

【００２０】さらに図１３のチェック素子ではＮ型拡散
層あるいはフィールド酸化膜とＰ型チャネルストッパー
領域との目ずれの方向とその量の評価を容易にすること
ができない。

【００２１】したがって本発明の目的は、ゲート酸化膜
と同じ薄い膜厚の酸化膜の真性破壊を起こさず感度よく
かつ小さいパターン面積でＰ型チャネルストッパー領域
の出来具合をチェックし、これにより素子分離性を評価
することができるチェック素子を有する半導体装置およ
びその製造方法を提供することである。

【００２２】本発明の他の目的は、半導体装置に形成さ
れたソース、ドレイン領域等のＮ型拡散層あるいはフィ
ールド酸化膜とチャネルストッパー領域との目ずれの状
態の評価を容易にすることができる半導体装置およびそ
の製造方法を提供することである。

【００２３】

【課題を解決するための手段】本発明の特徴は、Ｐ型半
導体基板あるいはＰ型ウェルの一部分に形成された孤立
した四角平面形状のＮ型拡散層と、前記Ｎ型拡散層の少
なくとも一辺に接触するように形成されたＰ型チャネル
ストッパー領域と、前記Ｎ型拡散層からコンタクト孔を
通して引き出された電極とを具備して、前記Ｎ型拡散層
の接合耐圧を測定することにより前記Ｐ型チャネルスト
ッパー領域の状態をチェックするチェック素子を構成し
た半導体装置にある。ここで、前記Ｐ型チャネルストッ
パー領域は前記Ｎ型拡散層を取り囲んで形成されている
ことができる。あるいは、前記Ｐ型チャネルストッパー
領域の平面形状は四角形であり、４個の前記Ｎ型拡散層
がそれぞれ独立して前記Ｐ型チャネルストッパー領域の
各辺に接触するように形成され、４個の前記Ｎ型拡散層
からそれぞれ前記電極が引き出されていることができ
る。さらに、レジストパターンをマスクにしてエネルギ
ーが１００ｋｅＶ乃至１５０ｋｅＶでドーズ量が１０¹²
ｃｍ^-2乃至１０¹³ｃｍ^-2の条件でボロンをフィールド酸
化膜を通してイオン注入して前記Ｐ型チャネルストッパ
ー領域を形成する工程と、その後の、前記Ｎ型拡散層を
形成し前記電極に引き出す工程とを有して上記半導体装
置を製造方法することができる。

【００２４】

【作用】上記構成によれば、Ｎ型拡散層の接合耐圧を測
定してＰ型チャネルストッパー領域の状態をチェックす
るから、ゲート酸化膜と同じ薄い膜厚の酸化膜の真性破
壊を起こさず、またフィールド酸化膜の膜厚のバラツキ
が影響されないで感度よくチェックできる。また、引き
出し電極は１つだけでよいから小さいパターン面積でＰ
型チャネルストッパー領域の出来具合をチェックするこ
とができる。また、Ｐ型チャネルストッパー領域がＮ型
拡散層を取り囲んで形成された場合は、Ｎ型拡散層に対
してＰ型チャネルストッパー領域がずれて形成されても
測定される接合耐圧値に影響を与えない。一方、４個の
Ｎ型拡散層がそれぞれ独立してＰ型チャネルストッパー
領域の各辺に接触するように形成され、４個のＮ型拡散
層からそれぞれ前記電極が引き出される構成にすること
により、半導体装置に形成されたソース、ドレイン領域
等のＮ型拡散層あるいはフィールド酸化膜とチャネルス
トッパー領域との目ずれの状態の評価を容易にすること
ができる。そしてレジストパターンをマスクにしてボロ
ンをフィールド酸化膜を通してイオン注入してＰ型チャ
ネルストッパー領域を形成することにより高濃度のＰ型
チャネルストッパー領域のチェックに対処することがで
きる。

【００２５】

【実施例】以下、図面を参照して本発明を説明する。

【００２６】図１は本発明の第１の実施例の半導体装置
を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）のＫ
−Ｋ′部の断面図である。図２は本発明の実施例の半導
体装置全体のウェハ状態を示す平面図である。また図３
は図１のチェック素子を拡大して示す図であり、（Ａ）
は平面図、（Ｂ）は（Ａ）のＬ−Ｌ′部の断面図であ
る。

【００２７】まず図２において、半導体ウェハ１００に
多数の半導体装置９０が切断領域９１に区画されて製造
され、切断領域９１で切断されて個々の半導体チップと
しての半導体装置９０に分離される。そしてそれぞれの
半導体装置９０には回路素子を形成して本来の集積回路
を構成する回路素子領域８０と回路素子領域８０におけ
るＰ型チャネルストッパー領域の形成状態をモニターす
るための本発明のチェック素子を形成するチェック素子
領域７０が設けられている。

【００２８】図１を参照して、Ｐ型半導体基板５０もし
くは半導体基板のＰウェル５０の主面に選択的酸化法に
より厚いフィールドシリコン酸化膜５１が形成されてい
る。このＰ型半導体基板５０もしくは半導体基板のＰウ
ェル５０の回路素子領域８０には、Ｎ型ソース、ドレイ
ン領域８３、ゲートシリコン酸化膜８４、ポリシリコン
ゲート電極８５を有して多数のＭＯＳトランジスタが形
成され、全体的にＢＰＳＧ膜５２が層間絶縁膜として形
成され、他のトランジスタと共通に設けられたポリシリ
コンゲート電極８５や他のＮ型ソース、ドレイン領域８
３間を接続するアルミ電極配線８７により集積回路を構
成している。

【００２９】そして高不純物濃度のＰ型チャネルストッ
パー領域８２がＮ型ソース、ドレイン領域８３から離間
してフィールド酸化膜５１の底部に形成されてそれぞれ
のＭＯＳトランジスタ間の不所望なリーク電流の発生を
防止している。

【００３０】一方、Ｐ型半導体基板５０もしくは半導体
基板のＰウェル５０のチェック素子領域７０には、図３
に拡大して示してあるように、フィールド酸化膜５１に
囲まれて島状に孤立したＮ型拡散層１３がＮ型ソース、
ドレイン領域８３と同時に形成され、その上の薄いシリ
コン酸化膜１４がゲート酸化膜８４と同時に形成され、
回路素子領域と同じ層間絶縁膜５２が形成され、層間絶
縁膜５２から薄い酸化膜１４を貫通してＮ型拡散層１３
に達するコンタクト孔１８が形成され、コンタクト孔１
８を通して層間絶縁膜５２上に延在するアルミ電極１７
がアルミ電極配線８７と同時に形成されている。このア
ルミ電極１７の平面積の大きさは、そこに探針を当接さ
せてこのチェック素子の耐圧特性を測定するために約１
００μｍ□（面積１×１０⁴μｍ²）である。

【００３１】さらにＮ型拡散層１２と接触箇所１９で重
なるようにチェック用のＰ型チャネルストッパー領域１
２が形成されている。このチェック素子のＰ型チャネル
ストッパー領域１２および回路素子領域のＰ型チャネル
ストッパー領域８２はフィールド酸化膜５１を通過する
Ｐ型不純物のイオン注入およびその後の活性化熱処理に
より同時に形成されるから、両者の不純物濃度、拡散深
さ等の状態は同一である。

【００３２】そこでチェック素子において、Ｐ型半導体
基板５０もしくは半導体基板のＰウェル５０に基板電位
を与える基板電極（図示省略）を０Ｖ（接地電位）に
し、アルミ電極１７に探針を当接させてプラスの電圧を
印加しこの電圧を徐々に増加させていくことにより、Ｎ
型拡散層１３とＰ型チャネルストッパー領域１２との重
った箇所のＰＮ接合耐圧を測定し、これによりＰ型チャ
ネルストッパー領域１２，８２の不純物濃度の状態の評
価を行ない、Ｐ型チャネルストッパー領域が存在するこ
とを確認する。ここでＮ型拡散層１３とＰ型チャネルス
トッパー領域１２とが製造マスク上少々離間していて
も、Ｎ型拡散層は横方向に０．２〜０．４μｍ程度拡散
し、Ｐ型チャネルストッパー領域は０．４〜０．６μｍ
拡散するから両者はたがいに重なる箇所を有することに
なる。そして形成されたＮ型拡散層１３にイオン注入さ
れたボロンが０．２μｍ以上重なるように拡散してＰ型
チャネルストッパー領域１２を形成すれば、それによる
Ｎ型拡散層１３の接合耐圧の値はフィールド酸化膜５１
の底面に位置するＰ型チャネルストッパー領域の箇所の
不純物濃度を反映するものとなる。

【００３３】このように本発明によれば、接合耐圧でＰ
型チャネルストッパー領域の不純物濃度を評価している
から、ゲート酸化膜８４と同じに薄い酸化膜１４の真性
破壊を起すことがない。また測定用の探針を当接するア
ルミ電極は１つでよいから無駄なスペースを必要としな
い。さらにフィールド酸化膜の膜厚に影響されないから
感度よくＰ型チャネルストッパー領域の出来具合をチェ
ックし、これにより素子分離性を評価することができ
る。

【００３４】次に図４および図５を参照して第１の実施
例の半導体装置の製造方法を説明する。上記したように
回路素子とチェック素子とは同時に製造していくから、
ここではチェック素子のみを図示する。

【００３５】ボロンを１×１０¹⁵ｃｍ^-3程度ドープした
Ｐ型シリコン基板５０の主面に、ＬＯＣＯＳ技術といわ
れている窒化シリコン膜をマスクとする選択酸化により
選択的にフィールド酸化膜５１を形成する。このフィー
ルド酸化膜５１により回路素子領域では回路素子のＭＯ
Ｓトランジスタ形成領域が区画され、チェック素子形成
領域では島状に孤立した基板領域がフィールド酸化膜５
１の開口により区画される。その後、必要に応じて回路
素子領域にＭＯＳトランジスタのしきい値電圧調整のた
めのイオン注入を行った後、熱酸化により回路素子領域
のゲート酸化膜およびチェック素子領域の薄いシリコン
酸化膜１４を同時に形成する。これらの膜の膜厚は約２
０ｎｍである（図４（Ａ））。

【００３６】次に、フィールド酸化膜５１上に所定の開
口部を有するレジストパターンを全体上に形成し、これ
をマスクにしてボロンをエネルギー１２０ｋｅＶ、ドー
ズ量１×１０¹⁴×ｃｍ^-2の条件でレジスト開口部下のフ
ィールド酸化膜５１を通してイオン注入し、レジストパ
ターンを除去した後の活性化熱処理により、Ｐ型チャネ
ルストッパー領域を回路素子領域では回路素子間に形成
し、チェック素子領域ではＰ型チャネルストッパー領域
１２をフィールド酸化膜５１の島状開口の一端部近傍に
形成する（図４（Ｂ））。

【００３７】次に、回路素子領域にポリシリコンゲート
電極を形成した後、フィールド酸化膜５１およびポリシ
リコンゲート電極をマスクにしてヒ素をエネルギー７０
ｋｅＶ、ドーズ量１×１０¹³×ｃｍ^-2の条件でイオン注
入しその後の活性化熱処理により、回路素子領域にＮ型
ソースおよびドレイン領域を形成し、チェック素子領域
にＰ型チャネルストッパー領域１２と接触箇所１９で重
なるＮ型拡散層１３をフィールド酸化膜５１の開口内の
島状に孤立した基板領域に形成する（図４（Ｃ））。

【００３８】次に、層間絶縁膜となるＢＰＳＧ膜５２を
全体的に形成し（図５（Ａ））、コンタクト孔１８を形
成して、アルミ膜を堆積しパターニングすることによ
り、回路素子領域のアルミ電極配線およびチェック素子
形成領域のアルミ電極１７を同時に形成する（図５
（Ｂ））。

【００３９】尚、特に回路素子領域にＣＭＯＳを形成す
る場合は、ＰチャネルＭＯＳトランジスタのソース、ド
レイン領域の形成、そのチャネルドープ等のプロセスを
行なうがこれらは本発明に直接関係ないから説明を省略
する。

【００４０】また上記実施例ではゲート酸化膜および薄
い酸化膜１４の酸化形成後に高エネルギーイオン注入に
よるチャネルストッパー領域の形成を行なっているが、
このイオン注入をゲート酸化膜および薄い酸化膜１４の
酸化形成酸化前に行なうこともできる。

【００４１】また、以上の製造方法ではＰ型半導体基板
を用いて説明したが、Ｐ型半導体基板あるいはＮ型半導
体基板のＰウェルの部分（ボロンを１０¹⁶ｃｍ^-3程度ド
ープしたＰ型ウェル）において用いてもよい。

【００４２】さらにＰ型チャネルストッパー領域を形成
する条件は、エネルギーが１００ｋｅＶ〜１５０ｋｅＶ
の範囲、ドーズ量が１×１０¹²ｃｍ^-2〜５×１０¹⁵ｃｍ
^-2であることが実用的に適している。

【００４３】図１および図３の構造を図４および図５の
製造フロー、条件で製造した素子分離性の接合耐圧すな
わちＮ型拡散層１３とＰ型チャネルストッパー領域１２
との接合耐圧は約１０Ｖで、他の条件を同じにしてＰ型
チャネルストッパー領域形成のドーズ量が約２０％変化
するとこの接合耐圧は約１Ｖ程度変化する。

【００４４】図６は本発明の第２の実施例の半導体装置
におけるチェック素子を示す図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＭ−Ｍ′部の断面図である。ま
た、図７は本発明の第３の実施例の半導体装置における
チェック素子を示す図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）のＮ−Ｎ′部の断面図である。これら第２およ
び第３の実施例を示す図６および図７において第１の実
施例を示す図３と同一もしくは類似の箇所は同じ符号で
示してあり、かつ回路素子領域との関係や製造方法も第
１の実施例の図１、図２、図４および図５と同様である
から重複する説明は省略する。

【００４５】第１の実施例ではＮ型拡散層１３の一辺側
のみにＰ型チャネルストッパー領域１２を形成させてい
た。これに対して第２の実施例のチェック素子では、四
角平面形状のＮ型拡散層１３の四辺側の全てを取り囲ん
でＰ型チャネルストッパー領域２２を形成させている。

【００４６】このようにすればＮ型拡散層１３あるいは
フィールド酸化膜５１に対してＰ型チャネルストッパー
領域２２が目合わせずれによりずれて形成されていても
Ｐ型チャネルストッパー領域２２とＮ型拡散層１３との
接合耐圧が測定でき、Ｐ型チャネルストッパー領域の不
純物状態を評価することができる。チェック素子におい
てＰ型チャネルストッパー領域がずれて形成されていれ
ば、回路素子領域のＰ型チャネルストッパー領域もずれ
て形成されている。したがってこの実施例は、回路素子
領域においてＰ型チャネルストッパー領域の位置が多少
ずれていても支障がないが、その不純物濃度状態を重要
視する半導体装置に用いる。

【００４７】すなわち図６（Ａ）において、Ｎ型拡散層
１３に対してＰ型チャネルストッパー領域２２は左下に
ずれて形成されているから、右側と上側（平面図（Ａ）
の上側）ではＮ型拡散層１３とＰ型チャネルストッパー
領域２２とは接触箇所２９Ａで重なっているが、左側と
下側（平面図（Ａ）の下側）ではＮ型拡散層１３とＰ型
チャネルストッパー領域２２との間の接触箇所２９Ｂで
は離間している。離間していればＰ型の不純物濃度はＰ
型基板５０の不純物濃度に近い接合耐圧は高くなるが、
Ｐ型チャネルストッパー領域２２はリング状に一体的に
形成されているから、重なり箇所２９Ａにおける低い接
合耐圧が測定されこれによりＰ型チャネルストッパー領
域の不純物状態を評価することができるわけである。尚
この実施例の変更として、チェック素子においてＮ型拡
散層の二辺もしくは三辺側にＰ型チャネルストッパー領
域を設けることもできる。

【００４８】図７の実施例のチェック素子は、Ｎ型拡散
層とＰ型チャネルストッパーとの位置ずれ状態も評価す
るものである。

【００４９】中央の四角平面形状のＰ型チャネルストッ
パー領域３２の四辺側にＮ型拡散層３３Ａ，３３Ｂ，３
３Ｃ，３３Ｄがそれぞれ独立に形成され、そこからコン
タクト孔３８を通してアルミ電極３７Ａ，３７Ｂ，３７
Ｃ，３７Ｄがそれぞれ独立に引き出されている。この例
では、Ｎ型拡散層に対してＰ型チャネルストッパー領域
３２が左下にずれて形成されているから、右側と上側
（平面図（Ａ）の上側）ではＰ型チャネルストッパー領
域３２とＮ型拡散層３３Ａ，３３Ｃとは接触箇所３９Ａ
で離間し、左側と下側（平面図（Ａ）の下側）ではＰ型
チャネルストッパー領域３２とＮ型拡散層３３Ｂ，３３
Ｄとは接触箇所３９Ｂで重なっている。

【００５０】この場合、測定探針をアルミ電極３７Ａお
よび３７Ｃに当接した場合の接合耐圧は高く測定され、
測定探針をアルミ電極３７Ｂおよび３７Ｄに当接した場
合の接合耐圧は低く測定されるから、チェック素子にお
いてＮ型拡散層に対してＰ型チャネルストッパー領域は
左下にずれて形成されていることが確認され、回路素子
領域でも同様にＮ型ソース、ドレイン領域に対して素子
分離用のＰ型チャネルストッパー領域は左下にずれて形
成されていることを認識することができる。

【００５１】次に図７のようなチェック素子を用いて目
合わせずれ量を定量的に評価する方法を説明する。尚、
説明は図７のＸ方向についてのみ行なうがＹ方向につい
ても同様である。

【００５２】目合わせずれがない時に中央のＰ型チャネ
ルストッパー領域３２と左右のそれぞれのＮ型拡散層３
３Ｂ，３３Ａとが、例えば、２μｍ重なるチェック素子
（＋２．０μｍチェック素子）、１μｍ重なるチェック
素子（＋１．０μｍチェック素子）、丁度当接するチェ
ック素子（０μｍチェック素子）、１μｍ離間するチェ
ック素子（−１．０μｍチェック素子）、２μｍ離間す
るチェック素子（−２．０μｍチェック素子）の５個の
図７のようなチェック素子を回路素子領域におけるＭＯ
ＳトランジスタおよびＰ型チャネルストッパー領域の形
成と同時に形成する。

【００５３】ここでマスクの目合わせずれでＰ型チャネ
ルストッパー領域が正規の位置より左方向に１．５μｍ
ずれて形成された場合、すなわちそれぞれのチェック素
子ではＮ型拡散層に対して、回路素子領域ではＮ型ソー
ス、ドレイン領域に対して、Ｐ型チャネルストッパー領
域が左方向に１．５μｍずれて形成された場合について
説明する。

【００５４】＋２．０μｍチェック素子では左右のＮ型
拡散層がＰ型チャネルストッパー領域と重なっているか
ら低耐圧（例えば、８Ｖ）と測定される。＋１．０μｍ
チェック素子では左のＮ型拡散層はＰ型チャネルストッ
パー領域と重なっているから低耐圧であるが、右のＮ型
拡散層はＰ型チャネルストッパー領域のずれによりＰ型
チャネルストッパー領域と離間し低濃度のＰ型基板との
接合耐圧となるから、例えば１６Ｖの高耐圧に測定され
る。０μｍチェック素子および−１μｍチェック素子で
は、左のＮ型拡散層はＰ型チャネルストッパー領域と重
なっているから低耐圧であるが、右のＮ型拡散層はＰ型
チャネルストッパー領域と離間しているから高耐圧であ
る。−２μｍチェック素子では、１．５μｍ左にずれて
もまだ左のＮ型拡散層とＰ型チャネルストッパー領域と
が離間しているから高耐圧であり、右のＮ型拡散層もＰ
型チャネルストッパー領域とさらに離間しているから高
耐圧である。

【００５５】この様子をグラフに示すと図８のようにな
る。これによりＰ型チャネルストッパー領域は１μｍよ
り大きく２μｍより小さいずれ量で左方向にずれて形成
されていると判定される。

【００５６】もっと細かく変化させたより多くのチェッ
ク素子を形成すればより正確にＰ型チャネルストッパー
領域のずれ量を把握することができる。あるいは予めず
れ量の大体の値がわかっている場合は、その近傍に関す
る細かく変化させたチェック素子を形成すればより正確
にＰ型チャネルストッパー領域のずれ量を把握すること
ができる。

【００５７】図９は本発明の第４の実施例の半導体装置
におけるチェック素子を示す図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＲ−Ｒ′部の断面図である。この
図８において第１の実施例を示す図３と同一もしくは類
似の箇所は同じ符号で示してあり、かつ回路素子領域と
の関係も第１の実施例の図１および図２と同様であるか
ら重複する説明は省略する。

【００５８】第１の実施例ではＮ型拡散層１３とＰ型チ
ャネルストッパー領域１２の重なりは、十分な幅で形成
させていた。これに対して第４の実施例のチェック素子
では、Ｎ型拡散層１３とＰ型チャネルストッパー領域１
２の重なりは、０．２μｍ以下にしている。

【００５９】一般的に、基板でのチャネリングをなくす
るために、イオンをウェハ主面の法線方向（これを注入
角度０°という）から打ち込む場合と、素子の横方向広
がりを抑えるため、イオンをウェハ主面の法線方向より
７°という角度（これを注入角度７°という）を持たせ
て打ち込む場合とがある。Ｐ型チャネルストッパー領域
１２は、横方向広がりを抑えるために０°で注入されて
いる。このイオン注入作業でドーズ量を間違えた場合、
先に示した第１の実施例（図３）にてチェックできる
が、注入角度の間違いをチェックできない。この第４の
実施例（図９）では、Ｎ型拡散層１３とＰ型チャネルス
トッパー領域１２の重なりは、０．２μｍ以下にしてい
るため、７°注入されるとレジストの厚さが約１μｍあ
るので、Ｎ型拡散層１３とＰ型チャネルストッパー領域
１２の重なり部分が生じなくなり、接合耐圧は高いまま
になる。

【００６０】このようにすればＰ型チャネルストッパー
領域１２のためのイオン注入の注入角度が０°で注入さ
れたが７°で注入されたかがわかることになる。

【００６１】図１０は本発明の第５の実施例の半導体装
置におけるチェック素子を示す図であり、（Ａ）は平面
図、（Ｂ）は（Ａ）のＳ−Ｓ′部の断面図である。この
図８において第１の実施例を示す図３と同一もしくは類
似の箇所は同じ符号で示してあり、かつ回路素子領域と
の関係も第１の実施例の図１および図２と同様であるか
ら重複する説明は省略する。

【００６２】図１０では、フィールド酸化膜５１の全域
下に、回路素子領域およびチェック素子形成領域におい
て、Ｐ型チャネルストッパー領域４２が形成されてい
る。したがって回路素子領域において、Ｐ型チャネルス
トッパー領域の不純物濃度がそれほど高濃度にしなくと
も素子分離が可能な半導体装置やＮ型ソース、ドレイン
領域との高い接合耐圧が要求されない半導体装置に適用
される。チェック素子領域においてフィールド酸化膜５
１の端のバーズビーク部下に沿って基板表面に向っては
い上ってきたＰ型チャネルストッパー領域４２の部分と
Ｎ型拡散層１３とが接触箇所４９で重なりそこの接合耐
圧によりＰ型チャネルストッパー領域４２の状態を評価
する。

【００６３】次に図１１および図１２を参照して第５の
実施例の半導体装置の製造方法を説明する。上記したよ
うに回路素子とチェック素子とは同時に製造していくか
ら、ここではチェック素子のみを示す。

【００６４】ボロンを１×１０¹⁵ｃｍ^-3程度ドープした
Ｐ型シリコン基板５０の主面の全面上に膜厚約１２０ｎ
ｍの窒化シリコン膜４５を成長し、その上にフォトレジ
ストパターン４６を形成し、このフォトレジストパター
ン４６をマスクにして窒化シリコン膜４５を選択的にエ
ッチング除去し、フォトレジストパターン４６および窒
化シリコン膜４５をマクスにしてフィールド領域となる
基板の主面部分にボロンをエネルギー１００ｋｅＶ、ド
ーズ量１×１０¹³ｃｍ^-2でイオン注入してＰ型イオン注
入層４１Ａを形成する。あるいは、ボロンをエネルギー
３００ｋｅＶ、ドーズ量１×１０¹³ｃｍ^-2でイオン注入
して基板の内部に高エネルギーで注入されたＰ型イオン
注入層４１Ｂを形成する（図１１（Ａ））。

【００６５】次に、フォトレジストパターン４６を除去
した後、窒化シリコン膜４５をマスクにした選択熱酸化
法により、フィールド酸化膜５１を選択的に形成する。
この際にイオン注入層４１Ａもしくは４１Ｂは活性化さ
れてフィールド酸化膜５１の全底面に被着しかつフィー
ルド酸化膜５１の端のバーズビーク部下に沿って基板表
面に向ってはい上るＰ型チャネルストッパー領域４２と
なる。その後、窒化シリコン膜４５を除去し、熱酸化に
より回路素子領域にはゲート酸化膜、チェック素子領域
には薄い酸化膜１４を同時に形成する。これら酸化膜の
膜厚は約２０ｎｍである（図１１（Ｂ））。

【００６６】次に、回路素子領域にポリシリコンゲート
電極を形成した後、フィールド酸化膜５１およびポリシ
リコンゲート電極をマスクにしてヒ素をエネルギー７０
ｋｅＶ、ドーズ量１×１０¹³×ｃｍ^-2の条件でイオン注
入しその後の活性化熱処理により、回路素子領域にＮ型
ソースおよびドレイン領域を形成し、チェック素子領域
にＰ型チャネルストッパー領域４２と接触箇所４９で重
なるＮ型拡散層１３をフィールド酸化膜５１の開口内の
基板に形成する（図１１（Ｃ））。

【００６７】次に、層間絶縁膜となるＢＰＳＧ膜５２を
全体的に形成し（図１２（Ａ））、コンタクト孔１８を
形成して、アルミ膜を堆積しパターニングすることによ
り、回路素子領域のアルミ電極配線およびチェック素子
領域のアルミ電極１７を同時に形成する（図１２
（Ｂ））。

【００６８】尚、この実施例でも、特に回路素子形成領
域にＣＭＯＳを形成する場合は、Ｐ型チャネルＭＯＳト
ランジスタのソース、ドレイン領域の形成、そのチャネ
ルドープ等のプロセスを行なうが、これらは本発明に直
接関係ないから説明を省略する。また図１０および図１
１の製造方法では、Ｐ型半導体基板を用いて説明した
が、先の実施例の製造方法の場合と同様に、Ｐ型半導体
基板あるいはＮ型半導体基板のＰウェルの部分（ボロン
を１０¹⁶ｃｍ^-3程度ドープしたＰ型ウェル）において用
いてもよい。

【００６９】

【発明の効果】以上説明したように本発明は、Ｐ型半導
体基板あるいはＰ型ウェルの一部分に、孤立した平面形
状が短形のＮ型拡散層を設け、このＮ型拡散層の少なく
とも一辺に素子分離のためのＰ型チャネルストッパー領
域を接触させ、Ｎ型拡散層の接合耐圧を測定することに
よりＰ型チャネルストッパー領域の出来具合、すなわち
素子分離性をチェックするものである。したがって、こ
のチェックに際してＮ型拡散層上の薄い酸化膜が真性破
壊を起したり、フィールド酸化膜の膜厚のバラツキが影
響されたりすることがなく、感度良く素子分離性を評価
することができる。また、チェックするためのパターン
面積を小にすることができる。さらに、Ｐ型チャネルス
トッパー領域の目合せずれも評価することが容易とな
る。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置を示す図で
あり、（Ａ）は平面図、（Ｂ）は（Ａ）を切断線Ｋ−
Ｋ′で切断し矢印の方向を視た断面図である。

【図２】本発明が対象とする半導体装置のウェハ状態を
示す平面図である。

【図３】本発明の第１の実施例の半導体装置におけるチ
ェック素子を拡大して示す図であり、（Ａ）は平面図、
（Ｂ）は（Ａ）を切断線Ｌ−Ｌ′で切断し矢印の方向を
視た断面図である。

【図４】本発明の第１の実施例の半導体装置を製造する
方法を工程順に示す断面図である。

【図５】図４の続きの工程を順に示す断面図である。

【図６】本発明の第２の実施例の半導体装置におけるチ
ェック素子を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）を切断線Ｍ−Ｍ′で切断し矢印の方向を視た断面
図である。

【図７】本発明の第３の実施例の半導体装置におけるチ
ェック素子を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）を切断線Ｎ−Ｎ′で切断し矢印の方向を視た断面
図である。

【図８】第３の実施例のチェック素子を用いてずれ量を
求める方法を示す図である。

【図９】本発明の第４の実施例の半導体装置におけるチ
ェック素子を示す図であり、（Ａ）は平面図、（Ｂ）は
（Ａ）を切断線Ｒ−Ｒ′で切断し矢印の方向を視た断面
図である。

【図１０】本発明の第５の実施例の半導体装置における
チェック素子を示す図であり、（Ａ）は平面図、（Ｂ）
は（Ａ）を切断線Ｒ−Ｒ′で切断し矢印の方向を視た断
面図である。

【図１１】本発明の第５の実施例の半導体装置を製造す
る方法を工程順に示す断面図である。

【図１２】図１１の続きの工程を順に示す断面図であ
る。

【図１３】従来技術の半導体装置におけるチェック素子
を示す図であり、（Ａ）は平面図、（Ｂ）は（Ａ）を切
断線Ｗ−Ｗ′で切断し矢印の方向を視た断面図である。

【符号の説明】

１２，２２，３２，４２チェック素子におけるＰ型
チャネルストッパー領域１３，１３Ａ，３３Ｂ，３３Ｃ，３３ＤＮ型拡散層１４，３４薄い酸化膜１７，３７Ａ，３７Ｂ，３７Ｃ，３７Ｄアルミ電極１８，３８コンタクト孔１９，２９Ａ，２９Ｂ，３９Ａ，３９Ｂ，４９Ｐ型
チャネルストッパー領域とＮ型拡散層との接触箇所４１Ａ，４１ＢＰ型イオン注入層４５窒化シリコン膜４６フォトレジストパターン５０Ｐ型半導体基板もしくはＰ型ウェル５１，５１Ｇフィールド酸化膜５２層間絶縁膜（ＢＰＳＧ膜）６２Ｐ型チャネルストッパー領域６３Ｓ，６３ＤＮ型拡散層６４薄い酸化膜６５スルーホール６６ポリシリコン電極６７Ｓ，６７Ｄ，６７Ｇアルミ電極６８コンタクト孔７０チェック素子領域８０回路素子領域８３Ｎ型ソース、ドレイン領域８４ゲートシリコン酸化膜８５ポリシリコンゲート電極８７アルミ電極配線９０半導体装置９１切断領域１００半導体ウェハ

Claims

【特許請求の範囲】

【請求項１】Ｐ型半導体基板あるいはＰ型ウェルの一
部分に形成された孤立した四角平面形状のＮ型拡散層
と、前記Ｎ型拡散層の少なくとも一辺に接触するように
形成されたＰ型チャネルストッパー領域と、前記Ｎ型拡
散層からコンタクト孔を通して引き出された電極とを具
備して、前記Ｎ型拡散層の接合耐圧を測定することによ
り前記Ｐ型チャネルストッパー領域の状態をチェックす
るチェック素子を構成したことを特徴とする半導体装
置。
【請求項２】前記Ｐ型チャネルストッパー領域は前記
Ｎ型拡散層を取り囲んで形成されていることを特徴とす
る請求項１記載の半導体装置。
【請求項３】前記Ｐ型チャネルストッパー領域の平面
形状は四角形であり、４個の前記Ｎ型拡散層がそれぞれ
独立して前記Ｐ型チャネルストッパー領域の各辺に接触
するように形成され、４個の前記Ｎ型拡散層からそれぞ
れ前記電極が引き出されていることを特徴とする請求項
１記載の半導体装置。
【請求項４】前記Ｎ型拡散層と、前記Ｐ型チャネルス
トッパー領域の１辺に沿った重なりは０．２μｍ以下で
あることを特徴とする請求項１記載の半導体装置。
【請求項５】レジストパターンをマスクにしてエネル
ギーが１００ｋｅＶ乃至１５０ｋｅＶでドーズ量が１０
¹²ｃｍ^-2乃至１０¹⁵ｃｍ^-2の条件でボロンをフィールド
酸化膜を通してイオン注入して前記Ｐ型チャネルストッ
パー領域を形成する工程を有して請求項１、請求項２、
請求項３、もしくは請求項４記載の半導体装置を製造す
ることを特徴とする製造方法。