JPH0945807A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0945807A JPH0945807A JP7219762A JP21976295A JPH0945807A JP H0945807 A JPH0945807 A JP H0945807A JP 7219762 A JP7219762 A JP 7219762A JP 21976295 A JP21976295 A JP 21976295A JP H0945807 A JPH0945807 A JP H0945807A
- Authority
- JP
- Japan
- Prior art keywords
- ball electrode
- melting point
- electrode terminals
- wiring board
- solder ball
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/303—Assembling printed circuits with electric components, e.g. with resistors with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】本発明は、配線基板に対する接続の高さを確保
してリフロー温度に対する信頼性を向上させることがで
きる半導体装置を実現しようとするものである。 【解決手段】所定の配線パターンが形成された配線基板
の所定位置に実装される半導体装置において、配線基板
の所定パターンに対応して当該配線基板との対向面に配
設された複数の金属バンプのうち、少なくとも３個以上
の各金属バンプを他の残りの金属バンプよりも高い融点
温度特性を有する金属で形成するようにするようにした
ことにより、配線基板に対する接続の高さを確保してリ
フロー温度に対する信頼性を向上させることができる半
導体装置を実現し得る。
してリフロー温度に対する信頼性を向上させることがで
きる半導体装置を実現しようとするものである。 【解決手段】所定の配線パターンが形成された配線基板
の所定位置に実装される半導体装置において、配線基板
の所定パターンに対応して当該配線基板との対向面に配
設された複数の金属バンプのうち、少なくとも３個以上
の各金属バンプを他の残りの金属バンプよりも高い融点
温度特性を有する金属で形成するようにするようにした
ことにより、配線基板に対する接続の高さを確保してリ
フロー温度に対する信頼性を向上させることができる半
導体装置を実現し得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術 発明が解決しようとする課題 課題を解決するための手段（図１〜図５） 発明の実施の形態（図１〜図５） 発明の効果
【０００２】
【発明の属する技術分野】本発明は半導体装置に関し、
例えば一面にボール電極が配設されてなる半導体装置に
適用して好適なものである。
例えば一面にボール電極が配設されてなる半導体装置に
適用して好適なものである。
【０００３】
【従来の技術】従来、この種の半導体装置として、半導
体素子を封止するパツケージの裏面（すなわち配線基板
との接合面）側に外部接続用の端子として所定数のボー
ル電極が格子状に配設されたボールグリツドアレイ（Ｂ
ＧＡ：Ball Grid Array ）がある。実用上、このような
ＢＧＡの回路基板を外部の配線基板と電気的に接続する
場合には、当該ＢＧＡの各ボール電極をそれぞれ配線基
板のランドとを相対的に位置合わせしてマウントした
後、これらをリフローすることによつて接合するように
なされている。
体素子を封止するパツケージの裏面（すなわち配線基板
との接合面）側に外部接続用の端子として所定数のボー
ル電極が格子状に配設されたボールグリツドアレイ（Ｂ
ＧＡ：Ball Grid Array ）がある。実用上、このような
ＢＧＡの回路基板を外部の配線基板と電気的に接続する
場合には、当該ＢＧＡの各ボール電極をそれぞれ配線基
板のランドとを相対的に位置合わせしてマウントした
後、これらをリフローすることによつて接合するように
なされている。
【０００４】
【発明が解決しようとする課題】ところが、配線基板上
にマウントされたＢＧＡの各ボール電極をリフローした
とき、当該ＢＧＡはその自重により回路基板に配設され
た隣り合うボール電極が互いに接触する程度に当該ボー
ル電極が偏平状に潰れ、この結果ブリツジが発生するお
それがある。またリフロー温度にばらつきが生じた場合
には、ボール電極の高さが十分あつて接合される部分と
ボール電極の高さが十分なく接合されない部分とが生じ
ることにより、安定した接合が得られなくなるおそれが
あつた。
にマウントされたＢＧＡの各ボール電極をリフローした
とき、当該ＢＧＡはその自重により回路基板に配設され
た隣り合うボール電極が互いに接触する程度に当該ボー
ル電極が偏平状に潰れ、この結果ブリツジが発生するお
それがある。またリフロー温度にばらつきが生じた場合
には、ボール電極の高さが十分あつて接合される部分と
ボール電極の高さが十分なく接合されない部分とが生じ
ることにより、安定した接合が得られなくなるおそれが
あつた。
【０００５】本発明は以上の点を考慮してなされたもの
で、配線基板に対する接続の高さを確保してリフロー温
度に対する信頼性を向上させることができる半導体装置
を提案しようとするものである。
で、配線基板に対する接続の高さを確保してリフロー温
度に対する信頼性を向上させることができる半導体装置
を提案しようとするものである。
【０００６】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、配線基板の所定パターンに対応し
て当該配線基板との対向面に配設された複数の金属バン
プのうち、少なくとも３個以上の各金属バンプを他の残
りの金属バンプよりも高い融点温度特性を有する金属で
形成するようにする。
め本発明においては、配線基板の所定パターンに対応し
て当該配線基板との対向面に配設された複数の金属バン
プのうち、少なくとも３個以上の各金属バンプを他の残
りの金属バンプよりも高い融点温度特性を有する金属で
形成するようにする。
【０００７】これにより少なくとも３個以上の各金属バ
ンプが所定の接続の高さを確保することができ、この結
果隣り合う他の残りの金属バンプが互いに接触すること
を防止し得、かくしてブリツジが発生することを防止し
得る。
ンプが所定の接続の高さを確保することができ、この結
果隣り合う他の残りの金属バンプが互いに接触すること
を防止し得、かくしてブリツジが発生することを防止し
得る。
【０００８】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【０００９】図１（Ａ）において１は全体としてＢＧＡ
を示し、回路基板２の表面上にボンデイングワイヤ３を
介してボンデイングされている半導体素子４を例えばエ
ポキシ樹脂でなる封止部材５でオーバーコートすること
により、当該半導体素子４がパツケージングされてい
る。
を示し、回路基板２の表面上にボンデイングワイヤ３を
介してボンデイングされている半導体素子４を例えばエ
ポキシ樹脂でなる封止部材５でオーバーコートすること
により、当該半導体素子４がパツケージングされてい
る。
【００１０】またこの半導体素子４から引き出された所
定数の配線ライン（図示せず）は、それぞれスルーホー
ル（図示せず）を介して回路基板２の裏面側に所定のパ
ターンで配設された電極素子（図示せず）と接続され、
さらに当該電極素子に対応してそれぞれはんだボールを
接合することによつてボール電極端子６が形成されてい
る。
定数の配線ライン（図示せず）は、それぞれスルーホー
ル（図示せず）を介して回路基板２の裏面側に所定のパ
ターンで配設された電極素子（図示せず）と接続され、
さらに当該電極素子に対応してそれぞれはんだボールを
接合することによつてボール電極端子６が形成されてい
る。
【００１１】この場合、図１（Ｂ）に示すように、回路
基板２は外形がほぼ正方形の板状形状に成形され、これ
に応じて当該回路基板２の基板面２Ａにおけるボール電
極端子６は、格子状に縦列及び横列それぞれ同数ずつ所
定のパターンで配されている。
基板２は外形がほぼ正方形の板状形状に成形され、これ
に応じて当該回路基板２の基板面２Ａにおけるボール電
極端子６は、格子状に縦列及び横列それぞれ同数ずつ所
定のパターンで配されている。
【００１２】ここで、ＢＧＡ１において、回路基板２の
基板面２Ａに格子状に配列されているボール電極端子６
のうち、対角４隅における最端部位（以下、この部位を
それぞれ対角最端部位と呼ぶ）には、それぞれ高融点は
んだ（錫（Sn）及び鉛（Pb）の含有率がそれぞれ95
〔％〕及び５〔％〕）でなるボール電極端子（以下、こ
れを高融点はんだボール電極端子と呼ぶ）６Ａが配設さ
れている。一方、これらの対角最端部位を除く他の全て
の部位には、それぞれ共晶はんだ（錫（Sn）及び鉛（P
b）の含有率がそれぞれ60〔％〕及び40〔％〕）でなる
ボール電極端子（以下、これを共晶はんだボール電極端
子と呼ぶ）６Ｂが配設されている。
基板面２Ａに格子状に配列されているボール電極端子６
のうち、対角４隅における最端部位（以下、この部位を
それぞれ対角最端部位と呼ぶ）には、それぞれ高融点は
んだ（錫（Sn）及び鉛（Pb）の含有率がそれぞれ95
〔％〕及び５〔％〕）でなるボール電極端子（以下、こ
れを高融点はんだボール電極端子と呼ぶ）６Ａが配設さ
れている。一方、これらの対角最端部位を除く他の全て
の部位には、それぞれ共晶はんだ（錫（Sn）及び鉛（P
b）の含有率がそれぞれ60〔％〕及び40〔％〕）でなる
ボール電極端子（以下、これを共晶はんだボール電極端
子と呼ぶ）６Ｂが配設されている。
【００１３】さらにこの場合、高融点はんだボール電極
端子６Ａは、それぞれ回路基板２の基板面２Ａからの高
さがｄ1 となるように形成され、一方、共晶はんだボー
ル電極端子６Ｂは、それぞれ基板面２Ａからの高さがｄ
2 （ｄ2 ＞ｄ1 ）となるように形成されている（図１
（Ａ））。また高融点はんだボール電極端子６Ａは、い
わゆるダミー電極でなり、半導体素子４から引き出され
たいずれの配線ラインとも電気的に接続されていない。
一方、共晶はんだボール電極端子６Ｂは、半導体素子４
から引き出された所定数の配線ラインとそれぞれ電気的
に接続されている。
端子６Ａは、それぞれ回路基板２の基板面２Ａからの高
さがｄ1 となるように形成され、一方、共晶はんだボー
ル電極端子６Ｂは、それぞれ基板面２Ａからの高さがｄ
2 （ｄ2 ＞ｄ1 ）となるように形成されている（図１
（Ａ））。また高融点はんだボール電極端子６Ａは、い
わゆるダミー電極でなり、半導体素子４から引き出され
たいずれの配線ラインとも電気的に接続されていない。
一方、共晶はんだボール電極端子６Ｂは、半導体素子４
から引き出された所定数の配線ラインとそれぞれ電気的
に接続されている。
【００１４】この高さｄ1 及びｄ2 の関係については、
共晶はんだボール電極端子６Ｂが偏平状に潰れて高融点
はんだボール電極端子６Ａと同じ高さになつた場合に、
共晶はんだボール電極端子６Ｂの隣り合うボールはんだ
が互いに接触してブリツジを発生しないように、高さｄ
1 は高さｄ2 よりも若干低い程度に設定されている。
共晶はんだボール電極端子６Ｂが偏平状に潰れて高融点
はんだボール電極端子６Ａと同じ高さになつた場合に、
共晶はんだボール電極端子６Ｂの隣り合うボールはんだ
が互いに接触してブリツジを発生しないように、高さｄ
1 は高さｄ2 よりも若干低い程度に設定されている。
【００１５】実際上、このＢＧＡ１は、図２（Ａ）及び
（Ｂ）に示すような製造工程で得られる。すなわち、ま
ず回路基板２の基板面２Ａに高融点はんだでなるはんだ
ボールをそれぞれ対応する電極端子（図示せず）にマウ
ントした後、リフローすることによつて高融点はんだボ
ール電極端子６Ａを形成する。続いて回路基板２の基板
面２Ａに共晶はんだでなるはんだボールをそれぞれ対応
する電極端子（図示せず）にマウントした後、リフロー
することによつて共晶はんだボール電極端子６Ｂを形成
する。
（Ｂ）に示すような製造工程で得られる。すなわち、ま
ず回路基板２の基板面２Ａに高融点はんだでなるはんだ
ボールをそれぞれ対応する電極端子（図示せず）にマウ
ントした後、リフローすることによつて高融点はんだボ
ール電極端子６Ａを形成する。続いて回路基板２の基板
面２Ａに共晶はんだでなるはんだボールをそれぞれ対応
する電極端子（図示せず）にマウントした後、リフロー
することによつて共晶はんだボール電極端子６Ｂを形成
する。
【００１６】このとき高融点はんだの方が共晶はんだよ
りも融点が高いことから、基板面２Ａに高融点はんだボ
ール電極端子６Ａが接合された状態のまま共晶はんだで
なるはんだボールをリフローしても、高融点はんだボー
ル電極端子６Ａが溶融することなく共晶はんだボール電
極端子６Ｂを形成することができる。このようにして回
路基板２の基板面２Ａに、互いに融点の異なる高融点は
んだボール電極端子６Ａ及び共晶はんだボール電極端子
６Ｂを形成することができる。
りも融点が高いことから、基板面２Ａに高融点はんだボ
ール電極端子６Ａが接合された状態のまま共晶はんだで
なるはんだボールをリフローしても、高融点はんだボー
ル電極端子６Ａが溶融することなく共晶はんだボール電
極端子６Ｂを形成することができる。このようにして回
路基板２の基板面２Ａに、互いに融点の異なる高融点は
んだボール電極端子６Ａ及び共晶はんだボール電極端子
６Ｂを形成することができる。
【００１７】以上の構成において、図３に示すようにＢ
ＧＡ１の各ボール電極端子６をそれぞれ配線基板７の基
板面７Ａに配設された対応するランド（図示せず）にマ
ウントした後、リフローする。このときのリフロー温度
は、高融点はんだボール電極端子６Ａは溶融せず、共晶
はんだボール電極端子６Ｂが溶融するように制御設定す
る。これにより高融点はんだボール電極端子６Ａは溶融
せず、共晶はんだボール電極端子６Ｂが溶融して、当該
共晶はんだボール電極端子６Ｂのみがそれぞれ対応する
ランドに接合される。
ＧＡ１の各ボール電極端子６をそれぞれ配線基板７の基
板面７Ａに配設された対応するランド（図示せず）にマ
ウントした後、リフローする。このときのリフロー温度
は、高融点はんだボール電極端子６Ａは溶融せず、共晶
はんだボール電極端子６Ｂが溶融するように制御設定す
る。これにより高融点はんだボール電極端子６Ａは溶融
せず、共晶はんだボール電極端子６Ｂが溶融して、当該
共晶はんだボール電極端子６Ｂのみがそれぞれ対応する
ランドに接合される。
【００１８】このときＢＧＡ１の自重により共晶はんだ
ボール電極端子６Ｂが偏平状に潰れても、回路基板２の
基板面２Ａの各対角最端部位に配設された高融点はんだ
ボール電極端子６Ａは溶融せず固化状態でなることか
ら、当該高融点はんだボール電極端子６Ａが配線基板７
の基板面７Ａに当接した状態となる。この結果、隣り合
う共晶はんだボール電極端子６Ｂが互いに接触すること
を防止し得、かくしてブリツジが発生することを防止し
得る。
ボール電極端子６Ｂが偏平状に潰れても、回路基板２の
基板面２Ａの各対角最端部位に配設された高融点はんだ
ボール電極端子６Ａは溶融せず固化状態でなることか
ら、当該高融点はんだボール電極端子６Ａが配線基板７
の基板面７Ａに当接した状態となる。この結果、隣り合
う共晶はんだボール電極端子６Ｂが互いに接触すること
を防止し得、かくしてブリツジが発生することを防止し
得る。
【００１９】以上の構成によれば、ＢＧＡ１において、
回路基板２の基板面２Ａに格子状に配列されているボー
ル電極端子６のうち、対角最端部位にそれぞれ高融点は
んだボール電極端子６Ａを配設すると共に、当該対角最
端部位を除く他の全ての部位にそれぞれ共晶はんだボー
ル電極端子６Ｂを高融点はんだボール電極端子６Ａより
接続の高さを若干高めにして配設するようにしたことに
より、高融点はんだボール電極端子６Ａが所定の接続の
高さを確保することができ、従つてリフロー温度に対す
る信頼性を向上させることができる。
回路基板２の基板面２Ａに格子状に配列されているボー
ル電極端子６のうち、対角最端部位にそれぞれ高融点は
んだボール電極端子６Ａを配設すると共に、当該対角最
端部位を除く他の全ての部位にそれぞれ共晶はんだボー
ル電極端子６Ｂを高融点はんだボール電極端子６Ａより
接続の高さを若干高めにして配設するようにしたことに
より、高融点はんだボール電極端子６Ａが所定の接続の
高さを確保することができ、従つてリフロー温度に対す
る信頼性を向上させることができる。
【００２０】なお上述の実施例においては、半導体装置
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、図４に示すようなチツプサイズバツケ
ージ（ＣＳＰ：Chip Size Package ）１０を用いても良
い。すなわちＣＳＰ１０は、回路基板１１の表面上にア
ルミパツド１２を介してボンデイングされている半導体
素子１３を例えばエポキシ樹脂でなる封止部材１４でオ
ーバコートすることにより、当該半導体素子１３をパツ
ケージングするようになされている。またこの半導体素
子３から引き出された所定数の配線ライン（図示せず）
は、それぞれスルーホール（図示せず）を介して回路基
板１１の裏面側に所定のパターンで配設されている電極
素子（図示せず）と接続され、さらに当該電極素子に対
応してそれぞれはんだボールを接合することによつてボ
ール電極端子１５が形成されるようになされている。
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、図４に示すようなチツプサイズバツケ
ージ（ＣＳＰ：Chip Size Package ）１０を用いても良
い。すなわちＣＳＰ１０は、回路基板１１の表面上にア
ルミパツド１２を介してボンデイングされている半導体
素子１３を例えばエポキシ樹脂でなる封止部材１４でオ
ーバコートすることにより、当該半導体素子１３をパツ
ケージングするようになされている。またこの半導体素
子３から引き出された所定数の配線ライン（図示せず）
は、それぞれスルーホール（図示せず）を介して回路基
板１１の裏面側に所定のパターンで配設されている電極
素子（図示せず）と接続され、さらに当該電極素子に対
応してそれぞれはんだボールを接合することによつてボ
ール電極端子１５が形成されるようになされている。
【００２１】この場合、ＣＳＰ１０の回路基板１１はＢ
ＧＡ１の回路基板２（図１（Ｂ））と同様に、回路基板
２は外形がほぼ正方形の板状形状に成形され、これに応
じて当該回路基板１１の基板面１１Ａにおけるボール電
極端子１５は、格子状に縦列及び横列それぞれ同数ずつ
所定のパターンで配されている。一般的にＣＳＰ１０の
ボールピツチはＢＧＡ１のボールピツチよりもピツチ幅
が狭くなるように配列されている。
ＧＡ１の回路基板２（図１（Ｂ））と同様に、回路基板
２は外形がほぼ正方形の板状形状に成形され、これに応
じて当該回路基板１１の基板面１１Ａにおけるボール電
極端子１５は、格子状に縦列及び横列それぞれ同数ずつ
所定のパターンで配されている。一般的にＣＳＰ１０の
ボールピツチはＢＧＡ１のボールピツチよりもピツチ幅
が狭くなるように配列されている。
【００２２】またＣＳＰ１０においても、回路基板１１
の基板面１１Ａに格子状に配列されているボール電極端
子１５のうち、対角最端部位にはそれぞれ高融点はんだ
ボール電極端子１５Ａが配設されていると共に、当該対
角最端部位を除く他の全ての部位にはそれぞれ共晶はん
だボール電極端子１５Ｂが配設されている。さらに高融
点はんだボール電極端子１５Ａの回路基板１１の基板面
１１Ａからの高さがｄ1 と、共晶はんだボール電極端子
６Ｂの基板面２Ａからの高さがｄ2 との関係について
は、図１（Ａ）に示すＢＧＡ１の場合と同様である。
の基板面１１Ａに格子状に配列されているボール電極端
子１５のうち、対角最端部位にはそれぞれ高融点はんだ
ボール電極端子１５Ａが配設されていると共に、当該対
角最端部位を除く他の全ての部位にはそれぞれ共晶はん
だボール電極端子１５Ｂが配設されている。さらに高融
点はんだボール電極端子１５Ａの回路基板１１の基板面
１１Ａからの高さがｄ1 と、共晶はんだボール電極端子
６Ｂの基板面２Ａからの高さがｄ2 との関係について
は、図１（Ａ）に示すＢＧＡ１の場合と同様である。
【００２３】以上の構成によれば、図３に示すようなＢ
ＧＡ１を実装する場合と同様に、高融点はんだボール電
極端子１５Ａが所定の接続の高さを確保することがで
き、従つてリフロー温度に対する信頼性を向上させるこ
とができる。またＣＳＰ１０はＢＧＡ１よりもボールピ
ツチのピツチ幅が狭く、ＢＧＡ１よりもブリツジの発生
率が高いことから非常に有効である。
ＧＡ１を実装する場合と同様に、高融点はんだボール電
極端子１５Ａが所定の接続の高さを確保することがで
き、従つてリフロー温度に対する信頼性を向上させるこ
とができる。またＣＳＰ１０はＢＧＡ１よりもボールピ
ツチのピツチ幅が狭く、ＢＧＡ１よりもブリツジの発生
率が高いことから非常に有効である。
【００２４】また上述の実施例においては、半導体装置
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、図４との対応部分に同一符号を付した
図５に示すようにマルチチツプモジユール（ＭＣＭ：Mu
lti Chip Module ）２０を用いても良い。すなわちＭＣ
Ｍ２０は、ＣＳＰ１０における半導体素子１３が回路基
板２１の表面上に複数配設された構成でなり、当該回路
基板２１の基板面２１Ａに格子状に配列されているボー
ル電極端子２５のうち、対角最端部位にはそれぞれ高融
点はんだボール電極端子２５Ａが配設されていると共
に、当該対角最端部位を除く他の全ての部位にはそれぞ
れ共晶はんだボール電極端子２５Ｂが配設されている。
としてＢＧＡ１を用いた場合について述べたが、本発明
はこれに限らず、図４との対応部分に同一符号を付した
図５に示すようにマルチチツプモジユール（ＭＣＭ：Mu
lti Chip Module ）２０を用いても良い。すなわちＭＣ
Ｍ２０は、ＣＳＰ１０における半導体素子１３が回路基
板２１の表面上に複数配設された構成でなり、当該回路
基板２１の基板面２１Ａに格子状に配列されているボー
ル電極端子２５のうち、対角最端部位にはそれぞれ高融
点はんだボール電極端子２５Ａが配設されていると共
に、当該対角最端部位を除く他の全ての部位にはそれぞ
れ共晶はんだボール電極端子２５Ｂが配設されている。
【００２５】さらに高融点はんだボール電極端子２５Ａ
の回路基板２１の基板面２１Ａからの高さがｄ1 と、共
晶はんだボール電極端子２５Ｂの基板面２１Ａからの高
さがｄ2 との関係については、図１（Ｂ）に示すＢＧＡ
１の場合と同様である。
の回路基板２１の基板面２１Ａからの高さがｄ1 と、共
晶はんだボール電極端子２５Ｂの基板面２１Ａからの高
さがｄ2 との関係については、図１（Ｂ）に示すＢＧＡ
１の場合と同様である。
【００２６】以上の構成によれば、図３に示すようなＢ
ＧＡ１を実装する場合と同様に、高融点はんだボール電
極端子２５Ａが所定の接続の高さを確保することがで
き、従つてリフロー温度に対する信頼性を向上させるこ
とができる。またＭＣＭ２０はＢＧＡ１よりも重量が大
きく、ＢＧＡ１よりもブリツジの発生率が高いことから
非常に有効である。
ＧＡ１を実装する場合と同様に、高融点はんだボール電
極端子２５Ａが所定の接続の高さを確保することがで
き、従つてリフロー温度に対する信頼性を向上させるこ
とができる。またＭＣＭ２０はＢＧＡ１よりも重量が大
きく、ＢＧＡ１よりもブリツジの発生率が高いことから
非常に有効である。
【００２７】なお、図５に示すようなＭＣＭ２０以外に
も、３次元的な多層配線基板を用いたＭＣＭ（図示せ
ず）に本発明を適用しても良い。この場合、２次元的な
配線基板を用いたＭＣＭ２０よりもさらに自重によりボ
ール電極端子にかかる負荷が増加することとなるため非
常に有効である。
も、３次元的な多層配線基板を用いたＭＣＭ（図示せ
ず）に本発明を適用しても良い。この場合、２次元的な
配線基板を用いたＭＣＭ２０よりもさらに自重によりボ
ール電極端子にかかる負荷が増加することとなるため非
常に有効である。
【００２８】さらに上述の実施例においては、半導体装
置としてＢＧＡ１、ＣＳＰ１０及びＭＣＭ２０を用いた
場合について述べたが、本発明はこれに限らず、一面に
複数のボール電極端子が所定パターン（例えば、格子状
等）で配設されてなる半導体装置であれば種々のものを
適用し得る。
置としてＢＧＡ１、ＣＳＰ１０及びＭＣＭ２０を用いた
場合について述べたが、本発明はこれに限らず、一面に
複数のボール電極端子が所定パターン（例えば、格子状
等）で配設されてなる半導体装置であれば種々のものを
適用し得る。
【００２９】さらに上述の実施例においては、回路基板
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに格
子状に配列されているボール電極端子６、１５及び２５
のうち、対角最端部位にそれぞれ高融点はんだボール電
極端子６Ａ、１５Ａ及び２５Ａを配設すると共に、当該
対角最端部位を除く他の全ての部位にそれぞれ共晶はん
だボール電極端子６Ｂ、１５Ｂ及び２５Ｂを配設した場
合について述べたが、本発明はこれに限らず、対角最端
部位にそれぞれ共晶はんだでなるボール電極端子を配設
すると共に、当該対角最端部位を除く他の全ての部位に
それぞれ共晶はんだよりも低い融点温度特性を有する低
融点はんだでなるボール電極端子を配設するようにして
も良い。
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに格
子状に配列されているボール電極端子６、１５及び２５
のうち、対角最端部位にそれぞれ高融点はんだボール電
極端子６Ａ、１５Ａ及び２５Ａを配設すると共に、当該
対角最端部位を除く他の全ての部位にそれぞれ共晶はん
だボール電極端子６Ｂ、１５Ｂ及び２５Ｂを配設した場
合について述べたが、本発明はこれに限らず、対角最端
部位にそれぞれ共晶はんだでなるボール電極端子を配設
すると共に、当該対角最端部位を除く他の全ての部位に
それぞれ共晶はんだよりも低い融点温度特性を有する低
融点はんだでなるボール電極端子を配設するようにして
も良い。
【００３０】要は、回路基板２、１１及び２１の基板面
２Ａ、１１Ａ及び２１Ａに格子状に配列されているボー
ル電極端子６、１５及び２５のうち、対角最端部位にそ
れぞれ配設するボール電極端子の融点が、当該対角最端
部位を除く他の全ての部位に配設するボール電極端子の
融点よりも高くなるようにすれば、高融点はんだ、共晶
はんだ及び低融点はんだ以外の種々の金属を用いるよう
にしても本発明を適用し得る。
２Ａ、１１Ａ及び２１Ａに格子状に配列されているボー
ル電極端子６、１５及び２５のうち、対角最端部位にそ
れぞれ配設するボール電極端子の融点が、当該対角最端
部位を除く他の全ての部位に配設するボール電極端子の
融点よりも高くなるようにすれば、高融点はんだ、共晶
はんだ及び低融点はんだ以外の種々の金属を用いるよう
にしても本発明を適用し得る。
【００３１】さらに上述の実施例においては、回路基板
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに格
子状に配列されているボール電極端子６、１５及び２５
のうち、対角最端部位にそれぞれ比較的高い融点温度特
性を有する高融点ボール電極端子６Ａ、１５Ａ及び２５
Ａを配設した場合について述べたが、本発明はこれに限
らず、対角４隅のうち少なくとも３箇所以上に配設する
ようにしても良く、さらには対角４隅以外の所定位置に
少なくとも３箇所以上配設するようにしても良い。この
場合、比較的低い融点温度特性を有するボール電極端子
が互いに隣り合うもの同士でブリツジを発生しないよう
に、比較的高い融点温度特性を有するボール電極端子を
所定のバランスのとれた位置に配設する必要がある。
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに格
子状に配列されているボール電極端子６、１５及び２５
のうち、対角最端部位にそれぞれ比較的高い融点温度特
性を有する高融点ボール電極端子６Ａ、１５Ａ及び２５
Ａを配設した場合について述べたが、本発明はこれに限
らず、対角４隅のうち少なくとも３箇所以上に配設する
ようにしても良く、さらには対角４隅以外の所定位置に
少なくとも３箇所以上配設するようにしても良い。この
場合、比較的低い融点温度特性を有するボール電極端子
が互いに隣り合うもの同士でブリツジを発生しないよう
に、比較的高い融点温度特性を有するボール電極端子を
所定のバランスのとれた位置に配設する必要がある。
【００３２】さらに上述の実施例においては、回路基板
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに配
設された高融点はんだボール電極端子６Ａ、１５Ａ及び
２５Ａをいわゆるダミー電極とした場合について述べた
が、本発明はこれに限らず、高融点はんだボール電極端
子６Ａ、１５Ａ及び２５Ａを共晶はんだボール電極端子
６Ｂ、１５Ｂ及び２５Ｂと同様に、それぞれ半導体素子
４及び１３から引き出された各配線ラインと電気的に接
続するようにしても良い。この場合、配線基板７の基板
面７Ａに配設された対応するランドに予めはんだプリコ
ート（図示せず）をそれぞれ形成しておき、これらをリ
フローした際に共晶はんだボール電極端子６Ｂ、１５Ｂ
及び２５Ｂとほぼ同時に半溶融させることにより、当該
各はんだプリコートを対応する高融点はんだボール電極
端子６Ａ、１５Ａ及び２５Ａと接合させるようにする。
２、１１及び２１の基板面２Ａ、１１Ａ及び２１Ａに配
設された高融点はんだボール電極端子６Ａ、１５Ａ及び
２５Ａをいわゆるダミー電極とした場合について述べた
が、本発明はこれに限らず、高融点はんだボール電極端
子６Ａ、１５Ａ及び２５Ａを共晶はんだボール電極端子
６Ｂ、１５Ｂ及び２５Ｂと同様に、それぞれ半導体素子
４及び１３から引き出された各配線ラインと電気的に接
続するようにしても良い。この場合、配線基板７の基板
面７Ａに配設された対応するランドに予めはんだプリコ
ート（図示せず）をそれぞれ形成しておき、これらをリ
フローした際に共晶はんだボール電極端子６Ｂ、１５Ｂ
及び２５Ｂとほぼ同時に半溶融させることにより、当該
各はんだプリコートを対応する高融点はんだボール電極
端子６Ａ、１５Ａ及び２５Ａと接合させるようにする。
【００３３】
【発明の効果】上述のように本発明によれば、所定の配
線パターンが形成された配線基板の所定位置に実装され
る半導体装置において、配線基板の所定パターンに対応
して当該配線基板との対向面に配設された複数の金属バ
ンプのうち、少なくとも３個以上の各金属バンプを他の
残りの金属バンプよりも高い融点温度特性を有する金属
で形成するようにするようにしたことにより、配線基板
に対する接続の高さを確保してリフロー温度に対する信
頼性を向上させることができる半導体装置を実現し得
る。
線パターンが形成された配線基板の所定位置に実装され
る半導体装置において、配線基板の所定パターンに対応
して当該配線基板との対向面に配設された複数の金属バ
ンプのうち、少なくとも３個以上の各金属バンプを他の
残りの金属バンプよりも高い融点温度特性を有する金属
で形成するようにするようにしたことにより、配線基板
に対する接続の高さを確保してリフロー温度に対する信
頼性を向上させることができる半導体装置を実現し得
る。
【図１】本発明の一実施例によるＢＧＡの構成を示す部
分的断面図及び平面図である。
分的断面図及び平面図である。
【図２】図１に示すＢＧＡのボール電極端子の製造工程
の説明に供する部分的断面図である。
の説明に供する部分的断面図である。
【図３】ＢＧＡの配線基板に対する実装状態の説明に供
する部分的断面図である。
する部分的断面図である。
【図４】他の実施例によるＣＳＰの構成を示す部分的断
面図である。
面図である。
【図５】他の実施例によるＭＣＭの構成を示す部分的断
面図である。
面図である。
１……ＢＧＡ、２、１１、２１……回路基板、３……ボ
ンデイングワイヤ、４、１３……半導体素子、５、１４
……封止樹脂、６Ａ、１５Ａ、２５Ａ……高融点はんだ
ボール電極素子、６Ｂ、１５Ｂ、２５Ｂ……共晶はんだ
ボール電極素子、７……配線基板、１０……ＣＳＰ、１
２……アルミパツド、２０……ＭＣＭ。
ンデイングワイヤ、４、１３……半導体素子、５、１４
……封止樹脂、６Ａ、１５Ａ、２５Ａ……高融点はんだ
ボール電極素子、６Ｂ、１５Ｂ、２５Ｂ……共晶はんだ
ボール電極素子、７……配線基板、１０……ＣＳＰ、１
２……アルミパツド、２０……ＭＣＭ。
Claims (2)
- 【請求項１】所定の配線パターンが形成された配線基板
の所定位置に実装される半導体装置において、 上記配線基板の上記所定パターンに対応して当該配線基
板との対向面に配設された複数の金属バンプのうち、少
なくとも３個以上の上記各金属バンプを他の残りの上記
金属バンプよりも高い融点温度特性を有する金属で形成
するようにしたことを特徴とする半導体装置。 - 【請求項２】上記少なくとも３個以上の上記各金属バン
プにおける上記配線基板との対向面からの高さは、 上記他の残りの上記金属バンプにおける上記配線基板と
の対向面からの高さよりも低くなるようにしたことを特
徴とする請求項１に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219762A JPH0945807A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219762A JPH0945807A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945807A true JPH0945807A (ja) | 1997-02-14 |
Family
ID=16740610
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219762A Pending JPH0945807A (ja) | 1995-08-03 | 1995-08-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945807A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
| JP2005183868A (ja) * | 2003-12-24 | 2005-07-07 | Casio Comput Co Ltd | 半導体装置およびその実装構造 |
| WO2011158456A1 (ja) * | 2010-06-16 | 2011-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法並びに該半導体装置を備えた実装体 |
| JP2021048383A (ja) * | 2019-09-18 | 2021-03-25 | インテル コーポレイション | ボールを変えたボールグリッドアレイ（ｂｇａ）パッケージ |
| WO2023094229A1 (de) * | 2021-11-26 | 2023-06-01 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplattenanordnung |
-
1995
- 1995-08-03 JP JP7219762A patent/JPH0945807A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000260912A (ja) * | 1999-03-05 | 2000-09-22 | Fujitsu Ltd | 半導体装置の実装構造及び半導体装置の実装方法 |
| JP2005183868A (ja) * | 2003-12-24 | 2005-07-07 | Casio Comput Co Ltd | 半導体装置およびその実装構造 |
| WO2011158456A1 (ja) * | 2010-06-16 | 2011-12-22 | パナソニック株式会社 | 半導体装置及びその製造方法並びに該半導体装置を備えた実装体 |
| JP2021048383A (ja) * | 2019-09-18 | 2021-03-25 | インテル コーポレイション | ボールを変えたボールグリッドアレイ（ｂｇａ）パッケージ |
| WO2023094229A1 (de) * | 2021-11-26 | 2023-06-01 | Rolls-Royce Deutschland Ltd & Co Kg | Leiterplattenanordnung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7042073B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7619305B2 (en) | Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking | |
| US5859474A (en) | Reflow ball grid array assembly | |
| US7531906B2 (en) | Flip chip packaging using recessed interposer terminals | |
| US7534660B2 (en) | Methods for assembly and packaging of flip chip configured dice with interposer | |
| US6841881B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US20090091026A1 (en) | Stackable semiconductor package having plural pillars per pad | |
| JP2011142185A (ja) | 半導体装置 | |
| JP2907168B2 (ja) | 半導体装置および半導体装置と基板の接合構造 | |
| JP4629912B2 (ja) | はんだバンプの形成方法 | |
| JP3847602B2 (ja) | 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法 | |
| JPH0945807A (ja) | 半導体装置 | |
| JP2002026073A (ja) | 半導体装置およびその製造方法 | |
| JP4910408B2 (ja) | 半導体装置 | |
| May | Flip chip packaging using recessed interposer terminals | |
| JP2008091954A (ja) | 半導体装置の製造方法 | |
| JP2001358251A (ja) | 半導体パッケージ |