JPH0945848A - マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法 - Google Patents

マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法

Info

Publication number
JPH0945848A
JPH0945848A JP8136427A JP13642796A JPH0945848A JP H0945848 A JPH0945848 A JP H0945848A JP 8136427 A JP8136427 A JP 8136427A JP 13642796 A JP13642796 A JP 13642796A JP H0945848 A JPH0945848 A JP H0945848A
Authority
JP
Japan
Prior art keywords
chip
end cap
stack
connection
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8136427A
Other languages
English (en)
Other versions
JP3229206B2 (ja
Inventor
Claude Louis Bertin
クロード・ルイス・バーティン
Wayne John Howell
ウェイン・ジョン・ハウウェル
Howard Leo Kalter
ハワード・レオ・カルター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0945848A publication Critical patent/JPH0945848A/ja
Application granted granted Critical
Publication of JP3229206B2 publication Critical patent/JP3229206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/834—Interconnections on sidewalls of chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/22—Configurations of stacked chips the stacked chips being on both top and bottom sides of a package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/297—Configurations of stacked chips characterised by the through-semiconductor vias [TSVs] in the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/752—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between stacked chips

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 積層された複数の集積回路チップからなるマ
ルチチップ・スタック用のエンドキャップ・チップを提
供する。 【解決手段】 エンドキャップ・チップ１１は上部面と
エッジ面を備えた基板を有しており、エッジ面は上部面
に直交する平面内を延びている。少なくとも１つの導電
性のモノリシックＬ接続１６が基板上に配置され、第１
の脚が基板の上部面上を少なくとも部分的に延びてお
り、第２の脚１９が基板のエッジ面上を少なくとも部分
的に延びているようにされている。エンドキャップ・チ
ップをマルチチップ・スタック３０の端部に配置した場
合、少なくとも１つの導電性のモノリシックＬ接続はス
タックの端面の金属をスタックの側面の金属３６に電気
的に接続する。さらにリソグラフィで画定された寸法を
有するエンドキャップ・チップを生産する製造プロセス
を提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は総括的に所与の容積
に収められる回路素子の数を最適化することを目的とす
る高密度電子パッケージに関し、詳細にいえば、マルチ
チップ・スタックの側面の金属皮膜とマルチチップ・ス
タックの端面の別な金属皮膜とを電気的に相互接続する
新規のモノリシックＬ接続を有するエンドキャップ・チ
ップ、ならびにこのようなモノリシックＬ接続およびエ
ンドキャップ・チップを作成する製造方法に関する。
【０００２】
【発明が解決しようとする課題】複数の積層集積回路チ
ップあるいは集積回路を含む層で構成された電子パッケ
ージは容積の大幅な削減、および信号の伝搬速度の改善
をもたらす。金属皮膜パターンが集積回路の相互接続の
ため、およびモジュール外の回路への集積回路の電気的
接続のために、このようなマルチチップ・パッケージの
１つの（または複数の）側面に直接設けられることがし
ばしばある。スタック金属補膜パターンは個別の接点お
よびバス接続接点の両方を含んでいることができる。集
積回路チップのスタックからなるマルチチップ・モジュ
ールを本明細書では、「マルチチップ・スタック」と呼
ぶ。
【０００３】最近、端面に電気接続を有するマルチチッ
プ・スタックが提示されている（米国特許第５４２６５
６６号参照）。この特許明細書は集積回路チップの複数
のスタックを直接電気的に相互接続することを可能とす
る側面および端面の金属皮膜を記載している。開示され
ている構造の特徴の１つは、マルチチップ・スタックの
一端または両端に能動集積回路チップを使用することで
ある。従来、マルチチップ・スタックの端部チップは最
後から２番目のチップからスタックの１つまたは複数の
側面への出力ワイヤに「Ｔ接続」を作成するのを容易と
するために設けられたセラミック・チップないし「ダミ
ー」チップを備えている。
【０００４】上記の特許明細書は、マルチチップ・スタ
ックの端部に配置された能動集積回路チップ上にポリイ
ミドなどの誘電体の比較的厚い層を使用することを開示
している。従来のセラミック・チップのものよりも薄い
この誘電体層は、スタックの端面上の金属をスタックの
選択された側面上の金属に電気的に結合するようにパタ
ーン化された金属を含んでいる。側面における電気的接
続は、露出した出力ワイヤに電気的に接続するように側
面に配置された改変パッドからなる特別な改変「Ｔ接
続」を介して達成される。
【０００５】上記で要約した構造の実施可能性にかかわ
らず、本発明では厚さが最小限とされたマルチチップ・
スタックのための実用的なエンドキャップを作成する代
替技法を提示する。簡単にふれたように、マルチチップ
・スタックに今日用いられているもっとも一般的なエン
ドキャップ技術は、典型的にはタングステンである厚膜
内部配線を備えた多層セラミック基板からなっている。
シリコン・ベースのマルチチップ・スタックとの熱膨張
の問題を最小限とするために、ＡｌＮセラミックが使用
されている。残念なことに、この技術には固有ないくつ
かの制限がある。
【０００６】ＡｌＮセラミックが比較的脆いものである
ため、セラミック・エンドキャップを薄くできるのは約
３７５マイクロメートル（μｍ）まででしかない。薄膜
化をすすめると、クラックと破損のために、歩留まり損
失が受け入れられないほど高くなる。しかしながら、多
くの用途、特にプラスチック・カプセル化スタックの場
合、スタックの高さが臨界的なものであるから、マルチ
チップ・スタック全体をできるだけ薄くすることが強く
必要とされる。したがって、エンドキャップ・チップの
厚さを３７５μｍに制限することは望ましからざる制限
である。さらに、セラミック・エンドキャップは厚膜配
線グラウンド・ルールを使用することを必要としている
が、これは半導体デバイスで用いられている薄膜配線グ
ラウンド・ルールよりもはるかに大きいものである。そ
れ故、厚膜配線を備えたセラミック・エンドキャップを
使用すると、エンドキャップ・チップで達成可能な配線
密度を不必要に制限し、したがって、マルチチップ・ス
タック全体の入出力（Ｉ／Ｏ）密度を制限する。
【０００７】さらに、異種金属、たとえばエンドキャッ
プ配線にタングステンを、またスタック側面配線にチタ
ン／アルミニウムまたはチタン／アルミニウム銅合金を
使用すると、２つの金属が電気的および物理的に接触す
る箇所で深刻な問題が生じることがある。２つの異種金
属の相互接続に関連する問題に加えて、２つの異種金属
を使用することに起因する処理環境および化学的露出の
制限が生じることがある。たとえば、一方の金属に認め
られるプロセスの化学的露出が、他方の金属には認めら
れないことがある。
【０００８】他の問題領域はセラミック・エンドキャッ
プの形成に関するものである。現在、セラミック・エン
ドキャップは大きな積層体から機械的な打抜き技法を使
用して打ち抜かれている。残念ながら、機械的打抜き技
法はエンドキャップ・サイズの変動をもたらすが、典型
的な公差は±５μｍである。このようなサイズの変動は
転移金属リード線を露出させるためのスタック側面の研
磨の増加を意味することがしばしばあり、スタック製造
プロセスにコストがかかる。さらに、スタックの側面の
処理を試みた場合に、重大な問題を生じるセラミック・
エンドキャップ端部の欠陥を最小限とするために、積層
体の打抜き速度が大幅に低減される。現在、セラミック
・エンドキャップは標準的な打抜き速度の１／１０の速
度で行われている。このような制限は製造スループット
に深刻な制限を課すものであり、検査要件を高いものと
し、製造時間を長くし、このことは最終的には、スタッ
クの製造コストを増加させる。
【０００９】本開示は既存のスタック製造技術の上述し
た欠陥および制限に対する解決策を対象とするものであ
り、マルチチップ・パッケージング分野の現状を大幅に
改善するものである。
【００１０】
【課題を解決するための手段】簡単にいえば、本発明は
態様の１つにおいて、各々がマルチチップ・スタックの
隣接する集積回路チップの主面に積層された少なくとも
１つの主面を有する複数の集積回路チップを含んでいる
マルチチップ・スタック用のエンドキャップ・チップか
らなる。エンドキャップ・チップは上面およびエッジ面
を有する基板からなっている。エッジ面は上面を含んで
いる平面にほぼ直交する平面内を延びていて、エッジ面
と上面が直角をなすようになっている。導電性のモノリ
シックＬ接続が設けられており、この接続は基板の上面
上を少なくとも部分的に延びている第１の脚と、基板の
エッジ面上を少なくとも部分的に延びている第２の脚と
を有している。エンドキャップ・チップをマルチチップ
・スタック内で用いた場合、導電性のモノリシックＬ接
続はマルチチップ・スタックの端面の金属とマルチチッ
プ・スタックの側面を電気的に相互接続し、側面はエン
ドキャップ・チップの基板のエッジ面に平行となってい
る。
【００１１】他の態様において、各集積回路チップの少
なくとも１つの主面が隣接する集積回路チップの主面に
積層されるようにまとめて積層された複数の集積回路チ
ップからなるマルチチップ・スタックが提供される。ス
タックは第１の主面、第２の主面、および端部表面を有
するエンドキャップ・チップを含んでいる。第１の主面
および第２の主面は平行であり、エッジ面は２つの主面
にほぼ直交する平面内にある。第２の主面は複数の集積
回路チップの隣接する集積回路の主面に積層されてい
る。エンドキャップ・チップはさらに、第１の主面上を
少なくとも部分的に延びている第１の脚と、エッジ面上
を少なくとも部分的に延びている第２の脚とを有する導
電性のモノリシックＬ接続を含んでいる。第１の金属皮
膜が複数の集積回路チップおよびエンドキャップ・チッ
プによって画定されるスタック側面上に配置されてい
る。さらに、第２の金属皮膜がエンドキャップ・チップ
の第１の主面からなるスタックの端面上に配置されてい
る。側面上の第１の金属皮膜とマルチチップ・スタック
の端面上の第２の金属皮膜とを導電性のモノリシックＬ
接続が電気的に接続するように、エンドキャップ・チッ
プが配置される。
【００１２】さらに他の態様において、本発明はマルチ
チップ・スタックで使用されるエンドキャップ・チップ
を形成する方法からなる。本方法は上面と下面を有する
基板からなるウェハを設け、基板に基板エッジを画定す
るように配置されたトレンチをウェハに形成し、基板の
上面上を少なくとも部分的に延びている第１の脚と基板
のエッジ上を少なくとも部分的に延びている第２の脚と
を有する導電性のモノリシックＬ接続を形成し、エンド
キャップを少なくとも部分的にトレンチに沿ってウェハ
から分離して、エンドキャップ・チップが、エンドキャ
ップ・チップのエッジ面に第２の脚がある導電性のモノ
リシックＬ接続を含んでいるようにすることからなる。
エンドキャップ・チップをマルチチップ・スタック内で
用いた場合、導電性のモノリシックＬ接続は端面金属と
側面金属を電気的に相互接続し、側面金属はエンドキャ
ップ・チップのエッジ面に平行なスタックの側面に配置
される。
【００１３】要約すると、本発明ではきわめて一様なサ
イズの薄いエンドキャップ・チップの生産を可能とする
置換エンドキャップ・チップ技術が提供される。好まし
くは、エンドキャップ・チップはリソグラフィで画定さ
れる。さらに、エンドキャップ・チップはシリコンで製
造され、これによってマルチチップ・スタックの半導体
チップとの熱膨張の不一致および関連する信頼性の問題
を排除する。希望により、エンドキャップ・チップは能
動集積回路の領域を含むことができる。さらに、エンド
キャップ・チップ配線と、マルチチップ・スタックの1
つまたは複数の側面の側面配線の両方に同一の金属を使
用し、これによって２つの異種金属の接合面に固有の問
題を排除することができる。提示する技法を使用して、
マルチチップ・スタック製造のスループットと歩留まり
を高め、最終的に製造コストを下げることが達成され
る。
【００１４】本発明の他の目的、利点および特徴は、本
発明のいくつかの好ましい実施の形態の詳細な説明を、
添付図面と関連して考慮することによって容易に理解さ
れよう。
【００１５】
【発明の実施の形態】エンドキャップ・チップが組み込
まれたマルチチップ・スタックの端面金属皮膜を端面金
属皮膜に電気的に接続するよう配置された、導電性のモ
ノリシックＬ接続を有する正確に画定されたエンドキャ
ップ・チップを作成するための各種の構造および製造技
法を以下で説明する。エンドキャップ・チップの製造
は、同一譲受人に譲渡された「Methods for Precise De
finition of Integrated CircuitChip Edges」という名
称の係属米国特許願に開示された技法にしたがって進め
るのが好ましい。
【００１６】簡単にいうと、本明細書の一部となるこの
特許願で提示される技法は、正確に画定されたエッジお
よびサイジングによって形成された集積回路（ＩＣ）チ
ップを作成する。ウェハ処理レベルにおいて、トレンチ
がチップのカーフ領域にリソグラフィ・エッチングされ
て、ウェハ内にＩＣチップのエッジを画定する。トレン
チに絶縁材を充填し、上部レベル配線および金属皮膜
を、ＩＣチップのために完成する。さらにトレンチを充
填され、予め形成されたトレンチ中に画定する。ウェハ
は下面から充填されたトレンチへ向かって薄くされ、そ
の後、トレンチ内に配置された絶縁材を除去し、これに
よって個々のＩＣチップをウェハから分離する。従来の
スタック・レベルの整合プロセスが不必要となるため、
ＩＣチップの画定精度はマルチチップ・スタックの形成
を容易とする。これらの概念は本発明においてエンドキ
ャップ・チップの製造に適用される。
【００１７】本発明の構造および製造を次に図１−図６
を参照して説明する。すべての図面に関して、同一また
は類似の参照符号を複数の図面全体にわたって使用し
て、同一または類似の要素を示すことに留意されたい。
さらに理解しやすくするために図は縮尺されてない。
【００１８】図１において、トレンチ１２がエッチング
された、シリコン・ウェハなどのウェハ１０が示されて
いる。トレンチ１２はカーフ領域内の所望の位置でウェ
ハに、たとえばフォトリソグラフィ・エッチングにより
リソグラフィで画定されていることが好ましい。プロセ
スの１例として、ドライ・エッチングを使用して、トレ
ンチを作成することができる。このプロセスはマスクを
画定するフォトリソグラフィ・ステップと、トレンチを
形成するその後の反応性イオン・エッチング（「ＲＩ
Ｅ」）とで構成される。トレンチは製造されるエンドキ
ャップ・チップの所望の厚さに近い深さまで延びている
べきである。たとえば、エンドキャップ・チップを約１
００マイクロメートルにする場合、トレンチ１２の深さ
を少なくとも１００マイクロメートルにすべきである。
トレンチの幅はさまざまなものでよいが、以下で説明す
るコンフォーマル層に適合するのに十分であり、画定さ
れたカーフ領域内になければならない。
【００１９】図示されていないが、第１の組の平行トレ
ンチと第２の組の平行トレンチが、第２の組の平行トレ
ンチが第１の組の平行トレンチと直交するようにウェハ
内に配置され、これによってグリッドを形成しているこ
とが、当分野の技術者には理解できよう。このようなグ
リッドを使用すると、複数の矩形の「チップ」を以下で
説明するように画定することができる。この例におい
て、トレンチ１２がウェハに画定されたエンドキャップ
・チップの４つのエッジ全部を包囲するグリッドを形成
しているが、これは必須のものではない。たとえば、金
属皮膜を得られるマルチチップ・スタックの１側面だけ
に用いた場合、エンドキャップ・チップの単一の側面だ
けにトレンチをエッチングし、チップの他のエッジをウ
ェハからチップを機械的に打ち抜くことによって最終的
に画定することができる。同様に、金属皮膜をマルチチ
ップ・スタックの２つまたは３つの側面に希望する場合
には、トレンチはウェハ内でエンドキャップ・チップの
それぞれ２つまたは３つのエッジにエッチングされるこ
とになる。それ故、本明細書で説明するトレンチ形成技
法を使用して、エンドキャップ・チップの任意所望数の
エッジを形成することができる。
【００２０】トレンチの形成後、ブランケット・パッシ
ベーション層１４（図２）が、たとえばブランケット付
着または熱酸化によって形成される。金属層１６（図
３）が次いで、パッシベーション層１４上に付着され
る。パッシベーション層１４と金属層１６がトレンチ１
２の壁部にコンフォーマルに存在していることに留意さ
れたい。スパッタ付着がコンフォーマル金属層を達成す
る好ましい手法の１つである。金属層１６は広い範囲の
候補金属から選択することができるが、好ましい金属は
エンドキャップ・チップが最終的に組み込まれるマルチ
チップ・スタックの側面に用いられる金属である。現
在、この金属はアルミニウムが典型的なものである。
【００２１】トレンチ内の金属を保護し、望ましくない
物質／薬品の侵入を防止するために、トレンチに後で除
去される物質１８（図４）を充填するのが好ましい。こ
の除去可能物質はポリイミドおよびポリイミド−シロキ
サン混合物を含む多数の候補物質から選択することがで
きる。充填物質の金属層からの許容可能な除去を確実と
するための対策を講じることができる。この対策には、
温度を高くしたときに劣化し、金属層からの充填物質の
除去が可能となる感熱接着剤層を金属層上に塗布するこ
となどがある。この時点で、金属層１６は周知のサブト
ラクティブ・エッチング法を使用してパターン形成され
る。
【００２２】次に、ポリイミドなどのパッシベーション
層２０がブランケット付着され、バイア２２およびホー
ル２４がエッチングされ、エンドキャップ・チップの入
出力パッドおよび充填トレンチをそれぞれ露出させる。
図６に示すエンドキャップ・チップ２８は上述の係属米
国特許願に記載されているようにウェハを処理すること
によって達成される。すなわち、基板がトレンチのとこ
ろまで薄くなるまで、ウェハ１０の下面を化学的、機械
的、あるいは化学／機械的に研磨する。その後、物質１
８をトレンチから除去し、エンドキャップ・チップをウ
ェハから分離する。この議論から、エンドキャップ・チ
ップの厚さがそれ故、トレンチの深さとほぼ等しいこと
に留意されたい。
【００２３】また、図６に関して、エンドキャップ・チ
ップ２８が第１の脚１７が残余の基板１１の上面と平行
に、かつ部分的にこの上を延びており、第２の脚１９が
基板１１のエッジ面と平行に、かつ少なくとも部分的に
この上を延びている導電性のモノリシックＬ接続１６'
を有していることに留意されたい。また、Ｌ接続の第２
の脚がエンドキャップ・チップ２８のエッジ面にあるこ
とにも留意されたい。ここで、エンドキャップ・チップ
２８はその下部基板面から上部基板面まで約５０−１０
０マイクロメートルの厚さである。エッジがフォトリソ
グラフィで画定されており、したがって典型的なマルチ
チップ・スタック製造プロセスに直接組み込めるように
なっているので、チップ２８が一様なサイズを有してい
ることに留意されたい。エンドキャップ・チップ２８の
エッジ面の１つの金属部分１６"が連続した水平に延び
る脚（図示せず）を介して、エンドキャップ・チップの
上面の異なる入出力バイアに電気的に接続している。必
要のない場合、脚１６"を除去することも、残しておい
て、電気的に分離することもできる。
【００２４】図７は本発明によって形成されたマルチチ
ップ・スタック３０を示す。スタック３０は複数の集積
回路３２とエンドキャップ・チップ３４を含んでいる。
エンドキャップ・チップ３４は図１−図６に関して上述
したようにして製造されたものとする。集積回路チップ
３２は能動回路（図示せず）からマルチチップ・スタッ
ク３０の共通側面３８への代表的な転送配線３５を有し
ている。表面３８へ出ているこれらの転送ワイヤは周知
の処理を使用して形成されたものとする。側面３８に
は、標準的なＴ接続３９が用いられて、転送配線３５を
側面金属皮膜３６に電気的に結合している。エンドキャ
ップ・チップ３４のモノリシックＬ接続１６がエンドキ
ャップ・チップ３４のエッジ面における第２の脚１９の
一部に沿って側面金属３６に直接物理的に接続し、Ｌ接
続と側面金属が一体となるようになっていることが有利
である。さらに、モノリシックＬ接続１６は側面金属３
６と同一の金属からなっており、これによって２つの構
造の界面特性を大幅に向上させることが好ましい。Ｌ接
続１６が連続したモノリシック構造からなっているた
め、第１の脚と第２の脚の間の界面の不連続性がないこ
とに留意するのが重要である。
【００２５】図８は本発明によるマルチチップ・スタッ
ク５０の他の実施の形態を示す。スタック５０におい
て、複数の集積回路５２がこの場合も、図１−図６に関
連して上述したようにして製造されたエンドキャップ・
チップ５４と組み合わされている。スタック５０はしか
しながら、集積回路５２が上記の係属米国特許願の教示
を参照して要約したようにして製造されている点で、図
７のスタック３０と区別される。具体的にいえば、集積
回路チップは正確な公差にリソグラフィで画定されたエ
ッジ面を有している。これらのエッジ面はマルチチップ
・スタック５０の側面５８を形成するように整合してい
る。チップ５２がリソグラフィ公差に合わせて画定され
ているため、個々のチップから出ている転送ワイヤ５５
は最小限の公差でエッジ面で露出し、側面金属皮膜５６
も直接これに物理的に接続するようになっている。
【００２６】エンドキャップ・チップ５４は図７のマル
チチップ・スタック３０のエンドキャップ・チップ３４
と類似している。詳細にいえば、チップ５４はマルチチ
ップ・スタック５０の端面６０の端面金属皮膜（図示せ
ず）を側面金属皮膜５６に電気的に結合するように配置
されているモノリシックＬ接続１６を含んでいる。この
場合も、モノリシックＬ接続１６の第２の脚と側面金属
皮膜５６の間に、直接物理接続がある。また、モノリシ
ックＬ接続は金属皮膜５６と同じ金属で製造されている
ことが好ましい。スタック５０の重要な利点はエンドキ
ャップ・チップ５４を本明細書で説明する手法を使用し
て、集積回路チップ５２と同じ寸法で、同じ正確な公差
に合わせたシリコンで製造できることである。それ故、
マルチチップ・スタックのすべてのチップ５２および５
４はまったく同じサイズ、すなわちリソグラフィ公差内
の材料となる。
【００２７】図９−図１１はウェハ７１内に画定された
エンドキャップ・チップ７０を示す。チップ７０は上面
７６上に配置された第１の金属レベル７２と第２の金属
レベル７４を含んでいる。エンドキャップ・チップ７０
の４つの側面の各々の周囲のトレンチ７８は、図１−図
６に関連して上述したように、カーフ内に形成され、コ
ンフォーマル絶縁材８０が充填されている。Ａ−Ａ線お
よびＢ−Ｂ線に沿って取った代表的な断面図を、それぞ
れ図１０および図１１に示す。これらの図に関して、本
発明による導電性のモノリシックＬ接続をウェハ７１上
の任意の金属レベルに形成できることに留意されたい。
モノリシックＬ接続の実際の位置は、エンドキャップ・
チップ７０がウェハから分離され、マルチチップ・スタ
ックに組み込まれてからの、所望の側面金属皮膜相互接
続によって決定される。
【００２８】図１２は複数の集積回路チップ８４のスタ
ックの各端部にエンドキャップ・チップ８２を有するマ
ルチチップ・スタック８０を示す。図１−図６に関して
上述したようにして製造された各エンドキャップ・チッ
プ８２は能動集積回路を含んでいても、含んでいなくて
もよい。図示のように、側面金属皮膜１００はチップ転
送配線３５とモノリシックＬ接続１０２および１０４を
相互接続している。この場合も、側面金属皮膜１００は
転送配線とモノリシックＬ接続を直接物理的に接続して
いる。モノリシックＬ接続１０２'および１０４'を電気
的に相互接続する第２の側面金属皮膜１０１が示されて
いる。
【００２９】この実施の形態において、モノリシックＬ
接続１０２、１０２'は各々が下部エンドキャップ・チ
ップ８２の表面上の異なる半田バンプ１１０、１１０'
に電気的に結合している。多くの付加的な半田バンプ１
１０をこのスタックの表面に配置することができる。こ
れらの付加的な半田バンプを他の導電性のモノリシック
Ｌ接続を介して１００、１０１以外の側面金属皮膜に接
続することも、あるいはスタックの底部エンドキャップ
・チップ８２内に形成された保護装置、コンデンサまた
は抵抗などの能動回路に接続することもできる。図示の
実施の形態において、半田バンプ１１０、１１０'は側
面金属皮膜１００、１０１を介して、上部スタック面上
にある論理チップ１２０に電気的に接続されている。ワ
イヤ・ボンド接続１１２がモノリシックＬ接続１０４、
１０４'を論理チップ１２０に電気的に相互接続してい
る。Ｌ接続１０４、１０４'はスタックの上部エンドキ
ャップ・チップ８２と一体となった能動回路にも電気的
に結合している。共通電源または接地、あるいは共用タ
イミング、アドレス線またはデータ線は共用接続として
実現できるタイプの機能の例である。最後に、スタック
の集積回路チップに結合された側面金属皮膜１００、お
よびこのような接続のない金属皮膜１０１が示されてい
るが、当分野の技術者には、両方のタイプの接続を混合
したものがマルチチップ・スタック８０のいずれかの面
または両面に可能であることが理解されよう。
【００３０】要約すると、きわめて一様なサイズの薄い
エンドキャップの生産を可能とする置換エンドキャップ
・チップ技術が、本発明で提供される。エンドキャップ
・チップがリソグラフィで画定され、シリコンで製造さ
れて、エンドキャップ・チップが組み込まれるマルチチ
ップ・スタック内の半導体チップとの熱膨張の不整合
を、関連する信頼性の問題とともに排除することが好ま
しい。希望する場合には、エンドキャップ・チップは能
動集積回路の領域を含むこともできる。さらに、同一の
金属をエンドキャップ・チップ配線とマルチチップ・ス
タックの側面配線の両方に使用することができる。説明
した技法を使用すると、マルチチップ・スタックの製造
スループットと歩留まりの向上が達成でき、最終的には
製造コストが削減される。
【００３１】いくつかの好ましい実施の形態にしたがっ
て本明細書において本発明を詳細に説明したが、各種の
改変形および変更を当分野の技術者によって行うことが
できよう。したがって、首記の特許請求の範囲は、本発
明の真の精神および範囲に入るすべてのこのような改変
形および変更を含むことを意図したものである。
【００３２】まとめとして、本発明の構成に関して以下
の事項を開示する。
【００３３】（１）各集積回路チップの少なくとも１つ
の主面がマルチチップ・スタックの隣接する集積回路チ
ップの主面に積層されるように、積層された複数の集積
回路チップを含むマルチチップ・スタック用のエンドキ
ャップ・チップにおいて、上部面とエッジ面を有してお
り、前記エッジ面が前記上部面を含んでいる平面にほぼ
直交して延びている基板と、前記基板の前記上部面上を
少なくとも部分的に延びている第１の脚および前記基板
の前記エッジ面上を少なくとも部分的に延びている第２
の脚を有する導電性のモノリシックＬ接続とからなり、
前記エンドキャップ・チップを前記マルチチップ・スタ
ック内のエンド・チップとして用いた場合に、前記導電
性のモノリシックＬ接続が前記マルチチップ・スタック
の端面の金属と前記マルチチップ・スタックの側面の金
属を電気的に相互接続しており、前記側面が前記基板の
前記エッジ面と平行であるエンドキャップ・チップ。 （２）前記基板が半導体材料からなっていることを特徴
とする、上記（１）に記載のエンドキャップ・チップ。 （３）前記半導体材料がシリコンからなっていることを
特徴とする、上記（２）に記載のエンドキャップ・チッ
プ。 （４）前記マルチチップ・スタックの前記側面上の前記
金属が第１のタイプの金属であり、前記導電性のモノリ
シックＬ接続も第１のタイプの金属であることを特徴と
する、上記（１）に記載のエンドキャップ・チップ。 （５）前記基板が下部面と、前記下部面から前記上部面
へ測定して１００μｍ未満の厚さとを有していることを
特徴とする、上記（１）に記載のエンドキャップ・チッ
プ。 （６）前記基板が４つのエッジを備えた矩形構成を有し
ており、前記エッジ面が前記４つのエッジのうち第１の
エッジからなっており、前記エンドキャップ・チップが
前記基板の前記上部面上を少なくとも部分的に延びてい
る第１の脚と前記基板の第２のエッジ上を少なくとも部
分的に延びている第２の脚を有している少なくとも１つ
の付加的な導電性のモノリシックＬ接続をさらに含んで
おり、前記第２のエッジが前記第１のエッジと異なって
いることを特徴とする、上記（１）に記載のエンドキャ
ップ・チップ。 （７）前記導電性のモノリシックＬ接続の前記第１の脚
と、前記の少なくとも１つの付加的な導電性のモノリシ
ックＬ接続の前記第１の脚が前記基板の前記上部面上の
異なる金属レベルからなっていることを特徴とする、上
記（６）に記載のエンドキャップ・チップ。 （８）前記エンドキャップ・チップが前記基板によって
支持された能動集積回路領域をさらに含んでいることを
特徴とする、上記（１）に記載のエンドキャップ・チッ
プ。 （９）各集積回路チップの少なくとも１つの主面がマル
チチップ・スタックの隣接する集積回路チップの主面に
積層されるように、積層された複数の集積回路チップ
と、第１の主面、第２の主面およびエッジ面を有してい
るエンドキャップ・チップであって、前記エッジ面が前
記第１の主面および前記第２の主面とほぼ直交する平面
内にあり、前記エンドキャップ・チップの前記第２の主
面が前記複数の集積回路チップの端部集積回路チップの
主面に積層されており、前記エンドキャップ・チップが
前記第１の主面上を少なくとも部分的に延びている第１
の脚と前記エッジ面上を少なくとも部分的に延びている
第２の脚とを有している導電性のモノリシックＬ接続を
さらに含んでいるエンドキャップ・チップと、前記複数
の集積回路チップと前記エンドキャップ・チップによっ
て形成された側面上に配置された第１の金属皮膜と、前
記エンドキャップ・チップの前記第１の主面によって画
定された端面上に配置された第２の金属皮膜とからな
り、前記エンドキャップ・チップの前記導電性のモノリ
シックＬ接続が前記側面の第１の金属皮膜およびマルチ
チップ・スタックの前記端面の第２の金属皮膜に電気的
に接続しているマルチチップ・スタック。 （１０）前記複数の集積回路チップの少なくともいくつ
かの集積回路チップがシリコン基板を有しており、前記
エンドキャップ・チップがシリコン基板を有しているこ
とを特徴とする、上記（９）に記載のマルチチップ・ス
タック。 （１１）前記エンドキャップ・チップが能動集積回路領
域を含んでいることを特徴とする、上記（１０）に記載
のマルチチップ・スタック。 （１２）前記側面に配置された前記第１の金属皮膜が第
１のタイプの金属からなっており、前記エンドキャップ
・チップの前記導電性のモノリシックＬ接続も前記第１
のタイプの金属からなっていることを特徴とする、上記
（９）に記載のマルチチップ・スタック。 （１３）前記複数の集積回路チップおよび前記エンドキ
ャップ・チップの各チップが４つのエッジを備えた矩形
構成を有しており、前記エンドキャップ・チップの前記
エッジ面が前記エンドキャップ・チップの前記４つのエ
ッジのうちの第１のエッジを含んでおり、前記エンドキ
ャップ・チップが前記第１の主面上を少なくとも部分的
に延びている第１の脚と第２のエッジ面上を少なくとも
部分的に延びている第２の脚を有している少なくとも１
つの付加的な導電性のモノリシックＬ接続をさらに含ん
でおり、前記第２のエッジが前記第１のエッジと異なっ
ており、前記マルチチップ・スタックが第２の側面上に
配置された第３の金属皮膜をさらに含んでいて、前記少
なくとも１つの付加的な導電性のモノリシックＬ接続が
前記第２の側面の前記第３の金属皮膜および前記マルチ
チップ・スタックの前記端面の前記第２の金属皮膜に電
気的に接続するようになっていることを特徴とする、上
記（９）に記載のマルチチップ・スタック。 （１４）前記導電性のモノリシックＬ接続の前記第１の
脚と、前記少なくとも１つの付加的な導電性のモノリシ
ックＬ接続の前記第１の脚が前記エンドキャップ・チッ
プの前記第１の主面上に配置された異なる金属レベルか
らなっていることを特徴とする、上記（１３）に記載の
マルチチップ・スタック。 （１５）前記第１の金属皮膜が前記導電性のモノリシッ
クＬ接続の前記第２の脚に直接物理的に接続しているこ
とを特徴とする、上記（９）に記載のマルチチップ・ス
タック。 （１６）前記複数の集積回路チップの少なくともいくつ
かの集積回路チップが前記側面への転送配線を含んでお
り、前記第１の金属皮膜が標準的なＴ接続を介して前記
転送配線に電気的に接続していることを特徴とする、上
記（１５）に記載のマルチチップ・スタック。 （１７）前記複数の集積回路チップの少なくともいくつ
かの集積回路チップが前記側面への転送配線を含んでお
り、前記第１の金属皮膜が前記転送配線に直接物理的に
接続していることを特徴とする、上記（１５）に記載の
マルチチップ・スタック。 （１８）前記複数の集積回路チップおよび前記エンドキ
ャップ・チップの各チップが矩形状であり、リソグラフ
ィ公差内で画定された幅を有していることを特徴とす
る、上記（９）に記載のマルチチップ・スタック。 （１９）前記複数の集積回路チップおよび前記エンドキ
ャップ・チップの各チップが１００μｍ未満の厚さを有
していることを特徴とする、上記（９）に記載のマルチ
チップ・スタック。 （２０）マルチチップ・スタックで使用されるエンドキ
ャップ・チップを形成する方法において、（ａ）上部面
と下部面を有する基板からなるウェハを設けるステップ
と、（ｂ）前記基板内で基板エッジを画定するトレンチ
を前記ウェハに形成するステップと、（ｃ）前記基板の
前記上部面上を少なくとも部分的に延びている第１の脚
および前記基板エッジ上を少なくとも部分的に延びてい
る第２の脚を有する導電性のモノリシックＬ接続を形成
するステップと、（ｄ）エンドキャップ・チップを前記
トレンチに少なくとも部分的に沿ってウェハから分離し
て、前記エンドキャップ・チップが前記導電性のモノリ
シックＬ接続を含み、前記導電性のモノリシックＬ接続
の前記第２の脚が前記エンドキャップ・チップのエッジ
面にあるようにするステップとからなり、前記エンドキ
ャップ・チップを前記マルチチップ・スタック内で用い
た場合に、前記導電性のモノリシックＬ接続が前記マル
チチップ・スタックの端面の金属および前記マルチチッ
プ・スタックの側面の金属に電気的に相互接続し、前記
側面が前記エンドキャップ・チップの前記エッジ面に平
行であるエンドキャップ・チップを形成する方法。 （２１）前記基板の前記上部面と前記基板エッジ上にコ
ンフォーマル絶縁層を形成するステップをさらに含んで
おり、前記形成ステップ（ｃ）が前記コンフォーマル絶
縁層上に前記導電性のモノリシックＬ接続を形成するス
テップを含んでいることを特徴とする、上記（２０）に
記載の方法。 （２２）前記ステップ（ｄ）の前に、前記基板を前記下
部面から前記トレンチに向かって薄くするステップをさ
らに含んでおり、前記薄化が前記トレンチの底部に達す
るまで継続することを特徴とする、上記（２０）に記載
の方法。 （２３）前記形成ステップ（ｂ）が前記ウェハに第１の
組の平行なトレンチを、また前記ウェハに第２の組の平
行なトレンチを形成するステップを含んでおり、前記ト
レンチが前記ウェハの前記第１の組の平行トレンチの１
つのトレンチからなっており、前記第１の組の平行トレ
ンチが前記第２の組の平行トレンチと直交して、複数の
矩形状のエンドキャップ・チップが画定され、これによ
って前記ウェハ内で、各エンドキャップ・チップが４つ
のエッジ面を有するようになることを特徴とする、上記
（２０）に記載の方法。 （２４）前記形成ステップ（ｃ）が前記ウェハに画定さ
れた各エンドキャップ・チップに対する複数の導電性の
モノリシックＬ接続を形成するステップを含んでいるこ
とを特徴とする、上記（２３）に記載の方法。 （２５）各エンドキャップ・チップの前記複数の導電性
のモノリシックＬ接続の少なくとも２つの導電性のモノ
リシックＬ接続がエンドキャップ・チップの異なる基板
エッジ上を延びる第２の脚を有していることを特徴とす
る、上記（２４）に記載の方法。 （２６）前記分離ステップ（ｄ）がエンドキャップ・チ
ップを前記トレンチによって画定されていないエッジに
沿ってウェハから打ち抜くステップを含んでいることを
特徴とする、上記（２０）に記載の方法。 （２７）前記マルチチップ・スタックがその側面上に第
１の金属皮膜を含んでおり、前記第１の金属皮膜が第１
のタイプの金属からなっており、前記形成ステップ
（ｃ）が前記第１のタイプの金属から前記導電性のモノ
リシックＬ接続を形成するステップを含んでいることを
特徴とする、上記（２０）に記載の方法。 （２８）さらに前記エンドキャップ・チップを前記マル
チチップ・スタックに組み合わせて一体化し、前記一体
化が前記エンドキャップ・チップを前記マルチチップ・
スタックの集積回路チップの露出した主面に積層し、前
記導電性のモノリシックＬ接続の前記第２の脚が前記マ
ルチチップ・スタックの側面にあるようにするステップ
と、前記マルチチップ・スタックの前記側面に第１の金
属で金属皮膜を形成し、前記第１の金属が前記導電性の
モノリシックＬ接続の前記第２の脚に直接物理的に接続
するようにするステップと、前記エンドキャップ・チッ
プ上の前記マルチチップ・スタックの端面に第２の金属
で金属皮膜を形成し、前記導電性のモノリシックＬ接続
が前記端面の前記第２の金属および前記マルチチップ・
スタックの前記側面の前記第１の金属を電気的に相互接
続するようにするステップとを含んでいることを特徴と
する、上記（２０）に記載の方法。
【図面の簡単な説明】
【図１】トレンチの形成後のウェハ部分の部分断面図で
ある。
【図２】ブランケット・パッシベーション層の形成後の
図１のウェハ部分の断面図である。
【図３】コンフォーマル金属層の形成後の図２のウェハ
部分の断面図である。
【図４】金属層のパターン形成および除去可能物質によ
るトレンチの充填後の図３のウェハ部分の断面図であ
る。
【図５】エンドキャップ入出力パッドおよびトレンチを
露出させるためのブランケットの付着およびパッシベー
ション層のパターン形成後の図４のウェハ部分の断面図
である。
【図６】トレンチに沿ってウェハを分離することにより
図５のウェハ部分から形成されたエンドキャップ・チッ
プの断面図である。
【図７】本発明によるエンドキャップ・チップを組み込
んだマルチチップ・スタックの実施の形態の１つの部分
断面図である。
【図８】本発明によるエンドキャップ・チップを組み込
んだマルチチップ・スタックの他の実施の形態の部分断
面図である。
【図９】本発明によって画定されたエンドキャップ・チ
ップ上に配置された第１の金属レベルと第２の金属レベ
ルを有するウェハの上平面図である。
【図１０】Ａ−Ａ線に沿って取った図９のウェハの部分
断面図である。
【図１１】Ｂ−Ｂ線に沿って取った図９のウェハの部分
断面図である。
【図１２】本発明によるエンドキャップ・チップを組み
込んだマルチチップ・スタックの他の実施の形態の断面
図である。
【符号の説明】
１６ モノリシックＬ接続 ３０ マルチチップ・スタック ３２ 集積回路チップ ３４ エンドキャップ・チップ ３５ 転送配線 ３６ 側面金属皮膜 ３８ 共通側面 ３９ Ｔ接続
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウェイン・ジョン・ハウウェル アメリカ合衆国05495 バーモント州ウィ リストンタマラック・ドライブ ４ (72)発明者 ハワード・レオ・カルター アメリカ合衆国05446 バーモント州コル チェスター ビレッジ・ドライブ 14

Claims (28)

    【特許請求の範囲】
  1. 【請求項１】各集積回路チップの少なくとも１つの主面
    がマルチチップ・スタックの隣接する集積回路チップの
    主面に積層されるように、積層された複数の集積回路チ
    ップを含むマルチチップ・スタック用のエンドキャップ
    ・チップにおいて、 上部面とエッジ面を有しており、前記エッジ面が前記上
    部面を含んでいる平面にほぼ直交して延びている基板
    と、 前記基板の前記上部面上を少なくとも部分的に延びてい
    る第１の脚および前記基板の前記エッジ面上を少なくと
    も部分的に延びている第２の脚を有する導電性のモノリ
    シックＬ接続とからなり、前記エンドキャップ・チップ
    を前記マルチチップ・スタック内のエンド・チップとし
    て用いた場合に、前記導電性のモノリシックＬ接続が前
    記マルチチップ・スタックの端面の金属と前記マルチチ
    ップ・スタックの側面の金属を電気的に相互接続してお
    り、前記側面が前記基板の前記エッジ面と平行であるエ
    ンドキャップ・チップ。
  2. 【請求項２】前記基板が半導体材料からなっていること
    を特徴とする、請求項１に記載のエンドキャップ・チッ
    プ。
  3. 【請求項３】前記半導体材料がシリコンからなっている
    ことを特徴とする、請求項２に記載のエンドキャップ・
    チップ。
  4. 【請求項４】前記マルチチップ・スタックの前記側面上
    の前記金属が第１のタイプの金属であり、前記導電性の
    モノリシックＬ接続も第１のタイプの金属であることを
    特徴とする、請求項１に記載のエンドキャップ・チッ
    プ。
  5. 【請求項５】前記基板が下部面と、前記下部面から前記
    上部面へ測定して１００μｍ未満の厚さとを有している
    ことを特徴とする、請求項１に記載のエンドキャップ・
    チップ。
  6. 【請求項６】前記基板が４つのエッジを備えた矩形構成
    を有しており、前記エッジ面が前記４つのエッジのうち
    第１のエッジからなっており、前記エンドキャップ・チ
    ップが前記基板の前記上部面上を少なくとも部分的に延
    びている第１の脚と前記基板の第２のエッジ上を少なく
    とも部分的に延びている第２の脚を有している少なくと
    も１つの付加的な導電性のモノリシックＬ接続をさらに
    含んでおり、前記第２のエッジが前記第１のエッジと異
    なっていることを特徴とする、請求項１に記載のエンド
    キャップ・チップ。
  7. 【請求項７】前記導電性のモノリシックＬ接続の前記第
    １の脚と、前記の少なくとも１つの付加的な導電性のモ
    ノリシックＬ接続の前記第１の脚が前記基板の前記上部
    面上の異なる金属レベルからなっていることを特徴とす
    る、請求項６に記載のエンドキャップ・チップ。
  8. 【請求項８】前記エンドキャップ・チップが前記基板に
    よって支持された能動集積回路領域をさらに含んでいる
    ことを特徴とする、請求項１に記載のエンドキャップ・
    チップ。
  9. 【請求項９】各集積回路チップの少なくとも１つの主面
    がマルチチップ・スタックの隣接する集積回路チップの
    主面に積層されるように、積層された複数の集積回路チ
    ップと、 第１の主面、第２の主面およびエッジ面を有しているエ
    ンドキャップ・チップであって、前記エッジ面が前記第
    １の主面および前記第２の主面とほぼ直交する平面内に
    あり、前記エンドキャップ・チップの前記第２の主面が
    前記複数の集積回路チップの端部集積回路チップの主面
    に積層されており、前記エンドキャップ・チップが前記
    第１の主面上を少なくとも部分的に延びている第１の脚
    と前記エッジ面上を少なくとも部分的に延びている第２
    の脚とを有している導電性のモノリシックＬ接続をさら
    に含んでいるエンドキャップ・チップと、 前記複数の集積回路チップと前記エンドキャップ・チッ
    プによって形成された側面上に配置された第１の金属皮
    膜と、前記エンドキャップ・チップの前記第１の主面に
    よって画定された端面上に配置された第２の金属皮膜と
    からなり、 前記エンドキャップ・チップの前記導電性のモノリシッ
    クＬ接続が前記側面の第１の金属皮膜およびマルチチッ
    プ・スタックの前記端面の第２の金属皮膜に電気的に接
    続しているマルチチップ・スタック。
  10. 【請求項１０】前記複数の集積回路チップの少なくとも
    いくつかの集積回路チップがシリコン基板を有してお
    り、前記エンドキャップ・チップがシリコン基板を有し
    ていることを特徴とする、請求項９に記載のマルチチッ
    プ・スタック。
  11. 【請求項１１】前記エンドキャップ・チップが能動集積
    回路領域を含んでいることを特徴とする、請求項１０に
    記載のマルチチップ・スタック。
  12. 【請求項１２】前記側面に配置された前記第１の金属皮
    膜が第１のタイプの金属からなっており、前記エンドキ
    ャップ・チップの前記導電性のモノリシックＬ接続も前
    記第１のタイプの金属からなっていることを特徴とす
    る、請求項９に記載のマルチチップ・スタック。
  13. 【請求項１３】前記複数の集積回路チップおよび前記エ
    ンドキャップ・チップの各チップが４つのエッジを備え
    た矩形構成を有しており、前記エンドキャップ・チップ
    の前記エッジ面が前記エンドキャップ・チップの前記４
    つのエッジのうちの第１のエッジを含んでおり、前記エ
    ンドキャップ・チップが前記第１の主面上を少なくとも
    部分的に延びている第１の脚と第２のエッジ面上を少な
    くとも部分的に延びている第２の脚を有している少なく
    とも１つの付加的な導電性のモノリシックＬ接続をさら
    に含んでおり、前記第２のエッジが前記第１のエッジと
    異なっており、前記マルチチップ・スタックが第２の側
    面上に配置された第３の金属皮膜をさらに含んでいて、
    前記少なくとも１つの付加的な導電性のモノリシックＬ
    接続が前記第２の側面の前記第３の金属皮膜および前記
    マルチチップ・スタックの前記端面の前記第２の金属皮
    膜に電気的に接続するようになっていることを特徴とす
    る、請求項９に記載のマルチチップ・スタック。
  14. 【請求項１４】前記導電性のモノリシックＬ接続の前記
    第１の脚と、前記少なくとも１つの付加的な導電性のモ
    ノリシックＬ接続の前記第１の脚が前記エンドキャップ
    ・チップの前記第１の主面上に配置された異なる金属レ
    ベルからなっていることを特徴とする、請求項１３に記
    載のマルチチップ・スタック。
  15. 【請求項１５】前記第１の金属皮膜が前記導電性のモノ
    リシックＬ接続の前記第２の脚に直接物理的に接続して
    いることを特徴とする、請求項９に記載のマルチチップ
    ・スタック。
  16. 【請求項１６】前記複数の集積回路チップの少なくとも
    いくつかの集積回路チップが前記側面への転送配線を含
    んでおり、前記第１の金属皮膜が標準的なＴ接続を介し
    て前記転送配線に電気的に接続していることを特徴とす
    る、請求項１５に記載のマルチチップ・スタック。
  17. 【請求項１７】前記複数の集積回路チップの少なくとも
    いくつかの集積回路チップが前記側面への転送配線を含
    んでおり、前記第１の金属皮膜が前記転送配線に直接物
    理的に接続していることを特徴とする、請求項１５に記
    載のマルチチップ・スタック。
  18. 【請求項１８】前記複数の集積回路チップおよび前記エ
    ンドキャップ・チップの各チップが矩形状であり、リソ
    グラフィ公差内で画定された幅を有していることを特徴
    とする、請求項９に記載のマルチチップ・スタック。
  19. 【請求項１９】前記複数の集積回路チップおよび前記エ
    ンドキャップ・チップの各チップが１００μｍ未満の厚
    さを有していることを特徴とする、請求項９に記載のマ
    ルチチップ・スタック。
  20. 【請求項２０】マルチチップ・スタックで使用されるエ
    ンドキャップ・チップを形成する方法において、 （ａ）上部面と下部面を有する基板からなるウェハを設
    けるステップと、 （ｂ）前記基板内で基板エッジを画定するトレンチを前
    記ウェハに形成するステップと、 （ｃ）前記基板の前記上部面上を少なくとも部分的に延
    びている第１の脚および前記基板エッジ上を少なくとも
    部分的に延びている第２の脚を有する導電性のモノリシ
    ックＬ接続を形成するステップと、 （ｄ）エンドキャップ・チップを前記トレンチに少なく
    とも部分的に沿ってウェハから分離して、前記エンドキ
    ャップ・チップが前記導電性のモノリシックＬ接続を含
    み、前記導電性のモノリシックＬ接続の前記第２の脚が
    前記エンドキャップ・チップのエッジ面にあるようにす
    るステップとからなり、前記エンドキャップ・チップを
    前記マルチチップ・スタック内で用いた場合に、前記導
    電性のモノリシックＬ接続が前記マルチチップ・スタッ
    クの端面の金属および前記マルチチップ・スタックの側
    面の金属に電気的に相互接続し、前記側面が前記エンド
    キャップ・チップの前記エッジ面に平行であるエンドキ
    ャップ・チップを形成する方法。
  21. 【請求項２１】前記基板の前記上部面と前記基板エッジ
    上にコンフォーマル絶縁層を形成するステップをさらに
    含んでおり、前記形成ステップ（ｃ）が前記コンフォー
    マル絶縁層上に前記導電性のモノリシックＬ接続を形成
    するステップを含んでいることを特徴とする、請求項２
    ０に記載の方法。
  22. 【請求項２２】前記ステップ（ｄ）の前に、前記基板を
    前記下部面から前記トレンチに向かって薄くするステッ
    プをさらに含んでおり、前記薄化が前記トレンチの底部
    に達するまで継続することを特徴とする、請求項２０に
    記載の方法。
  23. 【請求項２３】前記形成ステップ（ｂ）が前記ウェハに
    第１の組の平行なトレンチを、また前記ウェハに第２の
    組の平行なトレンチを形成するステップを含んでおり、
    前記トレンチが前記ウェハの前記第１の組の平行トレン
    チの１つのトレンチからなっており、前記第１の組の平
    行トレンチが前記第２の組の平行トレンチと直交して、
    複数の矩形状のエンドキャップ・チップが画定され、こ
    れによって前記ウェハ内で、各エンドキャップ・チップ
    が４つのエッジ面を有するようになることを特徴とす
    る、請求項２０に記載の方法。
  24. 【請求項２４】前記形成ステップ（ｃ）が前記ウェハに
    画定された各エンドキャップ・チップに対する複数の導
    電性のモノリシックＬ接続を形成するステップを含んで
    いることを特徴とする、請求項２３に記載の方法。
  25. 【請求項２５】各エンドキャップ・チップの前記複数の
    導電性のモノリシックＬ接続の少なくとも２つの導電性
    のモノリシックＬ接続がエンドキャップ・チップの異な
    る基板エッジ上を延びる第２の脚を有していることを特
    徴とする、請求項２４に記載の方法。
  26. 【請求項２６】前記分離ステップ（ｄ）がエンドキャッ
    プ・チップを前記トレンチによって画定されていないエ
    ッジに沿ってウェハから打ち抜くステップを含んでいる
    ことを特徴とする、請求項２０に記載の方法。
  27. 【請求項２７】前記マルチチップ・スタックがその側面
    上に第１の金属皮膜を含んでおり、前記第１の金属皮膜
    が第１のタイプの金属からなっており、前記形成ステッ
    プ（ｃ）が前記第１のタイプの金属から前記導電性のモ
    ノリシックＬ接続を形成するステップを含んでいること
    を特徴とする、請求項２０に記載の方法。
  28. 【請求項２８】さらに前記エンドキャップ・チップを前
    記マルチチップ・スタックに組み合わせて一体化し、前
    記一体化が前記エンドキャップ・チップを前記マルチチ
    ップ・スタックの集積回路チップの露出した主面に積層
    し、前記導電性のモノリシックＬ接続の前記第２の脚が
    前記マルチチップ・スタックの側面にあるようにするス
    テップと、前記マルチチップ・スタックの前記側面に第
    １の金属で金属皮膜を形成し、前記第１の金属が前記導
    電性のモノリシックＬ接続の前記第２の脚に直接物理的
    に接続するようにするステップと、前記エンドキャップ
    ・チップ上の前記マルチチップ・スタックの端面に第２
    の金属で金属皮膜を形成し、前記導電性のモノリシック
    Ｌ接続が前記端面の前記第２の金属および前記マルチチ
    ップ・スタックの前記側面の前記第１の金属を電気的に
    相互接続するようにするステップとを含んでいることを
    特徴とする、請求項２０に記載の方法。
JP13642796A 1995-07-26 1996-05-30 マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法 Expired - Fee Related JP3229206B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US506939 1995-07-26
US08/506,939 US5648684A (en) 1995-07-26 1995-07-26 Endcap chip with conductive, monolithic L-connect for multichip stack

Publications (2)

Publication Number Publication Date
JPH0945848A true JPH0945848A (ja) 1997-02-14
JP3229206B2 JP3229206B2 (ja) 2001-11-19

Family

ID=24016588

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13642796A Expired - Fee Related JP3229206B2 (ja) 1995-07-26 1996-05-30 マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法

Country Status (3)

Country Link
US (2) US5648684A (ja)
JP (1) JP3229206B2 (ja)
KR (1) KR100201672B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
JP2009188234A (ja) * 2008-02-07 2009-08-20 Minami Kk 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ
JP2010016375A (ja) * 2008-06-30 2010-01-21 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2010515259A (ja) * 2006-12-28 2010-05-06 テッセラ，インコーポレイテッド 積重ねパッケージ
JP2011135098A (ja) * 2011-03-22 2011-07-07 Seiko Instruments Inc ウエハレベルｃｓｐの製造方法
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips

Families Citing this family (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5847448A (en) * 1990-12-11 1998-12-08 Thomson-Csf Method and device for interconnecting integrated circuits in three dimensions
US5696030A (en) * 1994-09-30 1997-12-09 International Business Machines Corporation Integrated circuit contacts having improved electromigration characteristics and fabrication methods therefor
US5661330A (en) * 1995-03-14 1997-08-26 International Business Machines Corporation Fabrication, testing and repair of multichip semiconductor structures having connect assemblies with fuses
US5657537A (en) * 1995-05-30 1997-08-19 General Electric Company Method for fabricating a stack of two dimensional circuit modules
US5648684A (en) 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack
DE19626126C2 (de) * 1996-06-28 1998-04-16 Fraunhofer Ges Forschung Verfahren zur Ausbildung einer räumlichen Chipanordnung und räumliche Chipanordung
US5835396A (en) * 1996-10-17 1998-11-10 Zhang; Guobiao Three-dimensional read-only memory
US5834162A (en) * 1996-10-28 1998-11-10 Regents Of The University Of California Process for 3D chip stacking
US6882030B2 (en) 1996-10-29 2005-04-19 Tru-Si Technologies, Inc. Integrated circuit structures with a conductor formed in a through hole in a semiconductor substrate and protruding from a surface of the substrate
US6498074B2 (en) 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
JP3537447B2 (ja) 1996-10-29 2004-06-14 トル‐シ・テクノロジーズ・インコーポレイテッド 集積回路及びその製造方法
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
KR100253352B1 (ko) * 1997-11-19 2000-04-15 김영환 적층가능한 반도체 칩 및 적층된 반도체 칩 모듈의 제조 방법
JP2000208698A (ja) * 1999-01-18 2000-07-28 Toshiba Corp 半導体装置
WO1999059206A2 (en) * 1998-05-13 1999-11-18 Koninklijke Philips Electronics N.V. Semiconductor device and method for making the device
US6153929A (en) * 1998-08-21 2000-11-28 Micron Technology, Inc. Low profile multi-IC package connector
TW442873B (en) * 1999-01-14 2001-06-23 United Microelectronics Corp Three-dimension stack-type chip structure and its manufacturing method
FR2788882A1 (fr) * 1999-01-27 2000-07-28 Schlumberger Systems & Service Dispositif a circuits integres, module electronique pour carte a puce utilisant le dispositif et procede de fabrication dudit dispositif
KR100333385B1 (ko) * 1999-06-29 2002-04-18 박종섭 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US6322903B1 (en) 1999-12-06 2001-11-27 Tru-Si Technologies, Inc. Package of integrated circuits and vertical integration
US6319745B1 (en) 2000-05-31 2001-11-20 International Business Machines Corporation Formation of charge-coupled-device with image pick-up array
US6476475B1 (en) * 2000-06-29 2002-11-05 Advanced Micro Devices, Inc. Stacked SRAM die package
US6672502B1 (en) * 2000-11-28 2004-01-06 The State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Method for making devices having intermetallic structures and intermetallic devices made thereby
US6717254B2 (en) 2001-02-22 2004-04-06 Tru-Si Technologies, Inc. Devices having substrates with opening passing through the substrates and conductors in the openings, and methods of manufacture
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6769823B2 (en) 2001-07-05 2004-08-03 Fujikura Ltd. Fusion splicing method and device for optical fibers
SG139508A1 (en) * 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
US6787916B2 (en) 2001-09-13 2004-09-07 Tru-Si Technologies, Inc. Structures having a substrate with a cavity and having an integrated circuit bonded to a contact pad located in the cavity
SG102639A1 (en) * 2001-10-08 2004-03-26 Micron Technology Inc Apparatus and method for packing circuits
US6908845B2 (en) * 2002-03-28 2005-06-21 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
US20030183943A1 (en) * 2002-03-28 2003-10-02 Swan Johanna M. Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TWI232560B (en) 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
SG142115A1 (en) * 2002-06-14 2008-05-28 Micron Technology Inc Wafer level packaging
TWI229435B (en) 2002-06-18 2005-03-11 Sanyo Electric Co Manufacture of semiconductor device
JP4081666B2 (ja) * 2002-09-24 2008-04-30 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI227550B (en) * 2002-10-30 2005-02-01 Sanyo Electric Co Semiconductor device manufacturing method
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
SG119185A1 (en) 2003-05-06 2006-02-28 Micron Technology Inc Method for packaging circuits and packaged circuits
JP4401181B2 (ja) * 2003-08-06 2010-01-20 三洋電機株式会社 半導体装置及びその製造方法
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US7009296B1 (en) 2004-01-15 2006-03-07 Amkor Technology, Inc. Semiconductor package with substrate coupled to a peripheral side surface of a semiconductor die
US7215018B2 (en) 2004-04-13 2007-05-08 Vertical Circuits, Inc. Stacked die BGA or LGA component assembly
DE102004039906A1 (de) * 2004-08-18 2005-08-18 Infineon Technologies Ag Verfahren zur Herstellung eines elektronischen Bauelements sowie ein elektronisches Bauelement mit mindestens zwei integrierten Bausteinen
US7955504B1 (en) 2004-10-06 2011-06-07 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Microfluidic devices, particularly filtration devices comprising polymeric membranes, and method for their manufacture and use
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
WO2007066409A1 (ja) * 2005-12-09 2007-06-14 Spansion Llc 半導体装置およびその製造方法
TWI324800B (en) * 2005-12-28 2010-05-11 Sanyo Electric Co Method for manufacturing semiconductor device
KR100753528B1 (ko) 2006-01-04 2007-08-30 삼성전자주식회사 웨이퍼 레벨 패키지 및 이의 제조 방법
TWI293499B (en) 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
TWI287273B (en) * 2006-01-25 2007-09-21 Advanced Semiconductor Eng Three dimensional package and method of making the same
WO2008014633A1 (en) 2006-06-29 2008-02-07 Intel Corporation Apparatus, system, and method for wireless connection in integrated circuit packages
US7888185B2 (en) * 2006-08-17 2011-02-15 Micron Technology, Inc. Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device
US20080108122A1 (en) * 2006-09-01 2008-05-08 State of Oregon acting by and through the State Board of Higher Education on behalf of Oregon Microchemical nanofactories
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7759166B2 (en) * 2006-10-17 2010-07-20 Tessera, Inc. Microelectronic packages fabricated at the wafer level and methods therefor
KR100923562B1 (ko) * 2007-05-08 2009-10-27 삼성전자주식회사 반도체 패키지 및 그 형성방법
US8421244B2 (en) 2007-05-08 2013-04-16 Samsung Electronics Co., Ltd. Semiconductor package and method of forming the same
US8723332B2 (en) 2007-06-11 2014-05-13 Invensas Corporation Electrically interconnected stacked die assemblies
WO2009020572A2 (en) 2007-08-03 2009-02-12 Tessera Technologies Hungary Kft. Stack packages using reconstituted wafers
US8043895B2 (en) * 2007-08-09 2011-10-25 Tessera, Inc. Method of fabricating stacked assembly including plurality of stacked microelectronic elements
US8704379B2 (en) 2007-09-10 2014-04-22 Invensas Corporation Semiconductor die mount by conformal die coating
US20090096076A1 (en) * 2007-10-16 2009-04-16 Jung Young Hy Stacked semiconductor package without reduction in stata storage capacity and method for manufacturing the same
TW200924148A (en) * 2007-11-26 2009-06-01 Ind Tech Res Inst Structure of three-dimensional stacked dies with vertical electrical self-interconnections and method for manufacturing the same
US20090211977A1 (en) * 2008-02-27 2009-08-27 Oregon State University Through-plate microchannel transfer devices
TWI515863B (zh) 2008-03-12 2016-01-01 英維瑟斯公司 載體安裝式電氣互連晶粒組成件
US7863159B2 (en) * 2008-06-19 2011-01-04 Vertical Circuits, Inc. Semiconductor die separation method
US9153517B2 (en) 2008-05-20 2015-10-06 Invensas Corporation Electrical connector between die pad and z-interconnect for stacked die assemblies
JP5639052B2 (ja) * 2008-06-16 2014-12-10 テッセラ，インコーポレイテッド ウェハレベルでの縁部の積重ね
US7846772B2 (en) * 2008-06-23 2010-12-07 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7868442B2 (en) * 2008-06-30 2011-01-11 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US7767494B2 (en) * 2008-06-30 2010-08-03 Headway Technologies, Inc. Method of manufacturing layered chip package
KR20100056247A (ko) * 2008-11-19 2010-05-27 삼성전자주식회사 접착층을 구비하는 반도체 패키지
US8466542B2 (en) * 2009-03-13 2013-06-18 Tessera, Inc. Stacked microelectronic assemblies having vias extending through bond pads
US8236599B2 (en) 2009-04-09 2012-08-07 State of Oregon acting by and through the State Board of Higher Education Solution-based process for making inorganic materials
US8801922B2 (en) * 2009-06-24 2014-08-12 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Dialysis system
EP2445615B1 (en) * 2009-06-24 2017-05-17 Oregon State University Microfluidic devices for dialysis
US8680687B2 (en) * 2009-06-26 2014-03-25 Invensas Corporation Electrical interconnect for die stacked in zig-zag configuration
CN102034796B (zh) * 2009-10-01 2014-08-27 精材科技股份有限公司 晶片封装体及其制造方法
TWI497658B (zh) * 2009-10-07 2015-08-21 精材科技股份有限公司 晶片封裝體及其製造方法
US9147583B2 (en) 2009-10-27 2015-09-29 Invensas Corporation Selective die electrical insulation by additive process
US7902677B1 (en) * 2009-10-28 2011-03-08 Headway Technologies, Inc. Composite layered chip package and method of manufacturing same
TWI544604B (zh) 2009-11-04 2016-08-01 英維瑟斯公司 具有降低應力電互連的堆疊晶粒總成
US8753515B2 (en) 2009-12-05 2014-06-17 Home Dialysis Plus, Ltd. Dialysis system with ultrafiltration control
US8580161B2 (en) 2010-05-04 2013-11-12 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Fluidic devices comprising photocontrollable units
JP2011243790A (ja) * 2010-05-19 2011-12-01 Panasonic Electric Works Co Ltd 配線方法、並びに、表面に配線が設けられた構造物、半導体装置、配線基板、メモリカード、電気デバイス、モジュール及び多層回路基板
US8501009B2 (en) 2010-06-07 2013-08-06 State Of Oregon Acting By And Through The State Board Of Higher Education On Behalf Of Oregon State University Fluid purification system
US8421243B2 (en) 2010-06-24 2013-04-16 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203215B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8203216B2 (en) 2010-07-13 2012-06-19 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US8362602B2 (en) * 2010-08-09 2013-01-29 Headway Technologies, Inc. Layered chip package and method of manufacturing same
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
US8652877B2 (en) * 2010-12-06 2014-02-18 Headway Technologies, Inc. Method of manufacturing layered chip package
US8536712B2 (en) * 2011-01-26 2013-09-17 Sae Magnetics Ltd. Memory device and method of manufacturing the same
WO2012126377A1 (en) * 2011-03-22 2012-09-27 Nantong Fujitsu Microelectronics Co., Ltd. System-level packaging methods and structures
CA2851245C (en) 2011-10-07 2019-11-26 Home Dialysis Plus, Ltd. Heat exchange fluid purification for dialysis system
US8867870B2 (en) 2012-02-05 2014-10-21 Mellanox Technologies Ltd. Optical module fabricated on folded printed circuit board
US8871570B2 (en) * 2012-03-14 2014-10-28 Mellanox Technologies Ltd. Method of fabricating integrated optoelectronic interconnects with side mounted transducer
US8870467B2 (en) 2012-05-06 2014-10-28 Mellanox Technologies Ltd. Optical interface and splitter with micro-lens array
US9323014B2 (en) 2012-05-28 2016-04-26 Mellanox Technologies Ltd. High-speed optical module with flexible printed circuit board
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
KR102099878B1 (ko) * 2013-07-11 2020-04-10 삼성전자 주식회사 반도체 패키지
JP6657186B2 (ja) 2014-04-29 2020-03-04 アウトセット・メディカル・インコーポレイテッドＯｕｔｓｅｔ Ｍｅｄｉｃａｌ， Ｉｎｃ． 透析システムおよび方法
US9595485B2 (en) * 2014-06-26 2017-03-14 Nxp Usa, Inc. Microelectronic packages having embedded sidewall substrates and methods for the producing thereof
US9490195B1 (en) 2015-07-17 2016-11-08 Invensas Corporation Wafer-level flipped die stacks with leadframes or metal foil interconnects
US9825002B2 (en) 2015-07-17 2017-11-21 Invensas Corporation Flipped die stack
US9871019B2 (en) 2015-07-17 2018-01-16 Invensas Corporation Flipped die stack assemblies with leadframe interconnects
US9508691B1 (en) 2015-12-16 2016-11-29 Invensas Corporation Flipped die stacks with multiple rows of leadframe interconnects
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
US10566310B2 (en) 2016-04-11 2020-02-18 Invensas Corporation Microelectronic packages having stacked die and wire bond interconnects
US9595511B1 (en) 2016-05-12 2017-03-14 Invensas Corporation Microelectronic packages and assemblies with improved flyby signaling operation
US9728524B1 (en) 2016-06-30 2017-08-08 Invensas Corporation Enhanced density assembly having microelectronic packages mounted at substantial angle to board
WO2018035520A1 (en) 2016-08-19 2018-02-22 Outset Medical, Inc. Peritoneal dialysis system and methods
WO2018182598A1 (en) * 2017-03-29 2018-10-04 Intel Corporation Side mounted interconnect bridges
US10354978B1 (en) * 2018-01-10 2019-07-16 Powertech Technology Inc. Stacked package including exterior conductive element and a manufacturing method of the same
ES3028957T3 (en) 2018-08-23 2025-06-20 Outset Medical Inc Dialysis system and methods
CN113795286A (zh) 2019-04-30 2021-12-14 开端医疗公司 透析系统和方法
JP2021150567A (ja) 2020-03-23 2021-09-27 キオクシア株式会社 半導体装置及びその製造方法
CN111863641B (zh) * 2020-07-28 2022-06-21 南通通富微电子有限公司 一种芯片封装方法
CN113299626B (zh) * 2021-06-29 2022-10-18 广东佛智芯微电子技术研究有限公司 一种多芯片封装用的导电组件及其制作方法
JP2024541923A (ja) * 2021-10-25 2024-11-13 アデイア セミコンダクター ボンディング テクノロジーズ インコーポレイテッド 積層化電子デバイス用の電力分配
US20250287614A1 (en) * 2022-09-26 2025-09-11 nD-HI Technologies Lab, Inc. Cowos ic structure with edge-pad semiconductor die
WO2026015641A1 (en) * 2024-07-09 2026-01-15 Board Of Regents, The University Of Texas System System with 3d conductive exterior routing and method of fabrication

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3029495A (en) * 1959-04-06 1962-04-17 Norman J Doctor Electrical interconnection of miniaturized modules
US3748479A (en) * 1970-02-26 1973-07-24 K Lehovec Arrays of electro-optical elements and associated electric circuitry
US4551629A (en) * 1980-09-16 1985-11-05 Irvine Sensors Corporation Detector array module-structure and fabrication
US4525921A (en) * 1981-07-13 1985-07-02 Irvine Sensors Corporation High-density electronic processing package-structure and fabrication
DE3367699D1 (en) * 1982-08-10 1987-01-02 David Brown Chip carrier
JPS59205747A (ja) * 1983-05-09 1984-11-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US4727410A (en) * 1983-11-23 1988-02-23 Cabot Technical Ceramics, Inc. High density integrated circuit package
EP0161740B1 (en) * 1984-05-09 1991-06-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor substrate
JPS6135547A (ja) * 1984-07-27 1986-02-20 Nec Corp 三次元実装回路モジユ−ル
WO1993013557A1 (fr) * 1985-02-14 1993-07-08 Yoshiyuki Sato Structure de montage tridimensionnel de puces a semi-conducteurs
JPS61288455A (ja) * 1985-06-17 1986-12-18 Fujitsu Ltd 多層半導体装置の製造方法
US4706166A (en) * 1986-04-25 1987-11-10 Irvine Sensors Corporation High-density electronic modules--process and product
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
US4801992A (en) * 1986-12-01 1989-01-31 Motorola Inc. Three dimensional interconnected integrated circuit
US4764846A (en) * 1987-01-05 1988-08-16 Irvine Sensors Corporation High density electronic package comprising stacked sub-modules
US4862249A (en) * 1987-04-17 1989-08-29 Xoc Devices, Inc. Packaging system for stacking integrated circuits
US4901136A (en) * 1987-07-14 1990-02-13 General Electric Company Multi-chip interconnection package
WO1989004113A1 (en) * 1987-10-20 1989-05-05 Irvine Sensors Corporation High-density electronic modules, process and product
US4983533A (en) * 1987-10-28 1991-01-08 Irvine Sensors Corporation High-density electronic modules - process and product
US4794092A (en) * 1987-11-18 1988-12-27 Grumman Aerospace Corporation Single wafer moated process
US4784970A (en) * 1987-11-18 1988-11-15 Grumman Aerospace Corporation Process for making a double wafer moated signal processor
JPH0217644A (ja) * 1988-07-06 1990-01-22 Hitachi Ltd 集積回路
US5019946A (en) * 1988-09-27 1991-05-28 General Electric Company High density interconnect with high volumetric efficiency
US5107586A (en) * 1988-09-27 1992-04-28 General Electric Company Method for interconnecting a stack of integrated circuits at a very high density
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4978639A (en) * 1989-01-10 1990-12-18 Avantek, Inc. Method for the simultaneous formation of via-holes and wraparound plating on semiconductor chips
JPH02207562A (ja) * 1989-02-08 1990-08-17 Hitachi Ltd モジュールの実装構造
US4930216A (en) * 1989-03-10 1990-06-05 Microelectronics And Computer Technology Corporation Process for preparing integrated circuit dies for mounting
US4925808A (en) * 1989-03-24 1990-05-15 Sprague Electric Company Method for making IC die with dielectric isolation
FR2645681B1 (fr) * 1989-04-07 1994-04-08 Thomson Csf Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
US4990462A (en) * 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
US5075253A (en) * 1989-04-12 1991-12-24 Advanced Micro Devices, Inc. Method of coplanar integration of semiconductor IC devices
US5104820A (en) * 1989-07-07 1992-04-14 Irvine Sensors Corporation Method of fabricating electronic circuitry unit containing stacked IC layers having lead rerouting
US5217916A (en) * 1989-10-03 1993-06-08 Trw Inc. Method of making an adaptive configurable gate array
US5293061A (en) * 1990-04-09 1994-03-08 Seiko Instruments Inc. Semiconductor device having an isolation layer region on the side wall of a groove
JP2610703B2 (ja) * 1990-09-05 1997-05-14 住友電気工業株式会社 半導体素子の製造方法
JPH04276645A (ja) * 1991-03-04 1992-10-01 Toshiba Corp 化合物半導体ウエーハのダイシング方法
US5162251A (en) * 1991-03-18 1992-11-10 Hughes Danbury Optical Systems, Inc. Method for making thinned charge-coupled devices
US5270261A (en) * 1991-09-13 1993-12-14 International Business Machines Corporation Three dimensional multichip package methods of fabrication
JP2836334B2 (ja) * 1992-01-23 1998-12-14 三菱電機株式会社 高出力半導体装置の製造方法
US5313096A (en) * 1992-03-16 1994-05-17 Dense-Pac Microsystems, Inc. IC chip package having chip attached to and wire bonded within an overlying substrate
US5266833A (en) * 1992-03-30 1993-11-30 Capps David F Integrated circuit bus structure
US5380681A (en) * 1994-03-21 1995-01-10 United Microelectronics Corporation Three-dimensional multichip package and methods of fabricating
US5466634A (en) * 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5648684A (en) 1995-07-26 1997-07-15 International Business Machines Corporation Endcap chip with conductive, monolithic L-connect for multichip stack

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8999810B2 (en) 2006-10-10 2015-04-07 Tessera, Inc. Method of making a stacked microelectronic package
US9048234B2 (en) 2006-10-10 2015-06-02 Tessera, Inc. Off-chip vias in stacked chips
US9378967B2 (en) 2006-10-10 2016-06-28 Tessera, Inc. Method of making a stacked microelectronic package
US9899353B2 (en) 2006-10-10 2018-02-20 Tessera, Inc. Off-chip vias in stacked chips
JP2010515259A (ja) * 2006-12-28 2010-05-06 テッセラ，インコーポレイテッド 積重ねパッケージ
US8883562B2 (en) 2007-07-27 2014-11-11 Tessera, Inc. Reconstituted wafer stack packaging with after-applied pad extensions
JP2009071095A (ja) * 2007-09-14 2009-04-02 Spansion Llc 半導体装置の製造方法
US8367466B2 (en) 2007-09-14 2013-02-05 Spansion Llc Manufacturing stacked semiconductor device
JP2009188234A (ja) * 2008-02-07 2009-08-20 Minami Kk 半導体のスタック方法及びその方法によりスタックした半導体を用いる半導体パッケージ
JP2010016375A (ja) * 2008-06-30 2010-01-21 Headway Technologies Inc 積層チップパッケージおよびその製造方法
JP2012109523A (ja) * 2010-11-18 2012-06-07 Headway Technologies Inc メモリデバイスおよび積層半導体基板並びにこれらの製造方法
JP2011135098A (ja) * 2011-03-22 2011-07-07 Seiko Instruments Inc ウエハレベルｃｓｐの製造方法

Also Published As

Publication number Publication date
KR970008442A (ko) 1997-02-24
KR100201672B1 (ko) 1999-06-15
JP3229206B2 (ja) 2001-11-19
US5648684A (en) 1997-07-15
US5571754A (en) 1996-11-05

Similar Documents

Publication Publication Date Title
JP3229206B2 (ja) マルチチップ・スタック用の導電性モノリシックｌ接続を備えたエンドキャップ・チップおよびその製造方法
US5019943A (en) High density chip stack having a zigzag-shaped face which accommodates connections between chips
CN1314117C (zh) 集成电路封装结构及集成电路封装方法
US8367472B2 (en) Method of fabricating a 3-D device
CN218482232U (zh) 半导体器件
US5646067A (en) Method of bonding wafers having vias including conductive material
US5618752A (en) Method of fabrication of surface mountable integrated circuits
US7919844B2 (en) Tier structure with tier frame having a feedthrough structure
JP3544974B2 (ja) 一体化積層体
US7871925B2 (en) Stack package and method for manufacturing the same
KR100294747B1 (ko) 수직접속된반도체부품을형성하기위한방법
US5608264A (en) Surface mountable integrated circuit with conductive vias
US5682062A (en) System for interconnecting stacked integrated circuits
US5380681A (en) Three-dimensional multichip package and methods of fabricating
US5668409A (en) Integrated circuit with edge connections and method
US20050207238A1 (en) Clock distribution networks and conductive lines in semiconductor integrated circuits
WO1996002071A1 (en) Packaged integrated circuit
CN102272904A (zh) 通过用于晶圆到晶圆结合的化学机械抛光工艺来形成沟道式电容器和通孔连接的方法
US20100291735A1 (en) Stackable semiconductor chip layer comprising prefabricated trench interconnect vias
TWI854732B (zh) 具有高深寬比tsv的電連接結構及其製造方法
US10403510B2 (en) Method of fabricating a carrier-less silicon interposer using photo patterned polymer as substrate
TW200939442A (en) Semiconductor chip having TSV (through silicon via) and stacked assembly including the chips
WO2003073505A1 (en) Integrated circuit device and method of manufacturing thereof
CN113035809A (zh) 硅通孔结构、封装结构及其制造方法
JPH01191460A (ja) 半導体集積回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees