JPH0945877A - 容量素子の製造方法 - Google Patents
容量素子の製造方法Info
- Publication number
- JPH0945877A JPH0945877A JP7194578A JP19457895A JPH0945877A JP H0945877 A JPH0945877 A JP H0945877A JP 7194578 A JP7194578 A JP 7194578A JP 19457895 A JP19457895 A JP 19457895A JP H0945877 A JPH0945877 A JP H0945877A
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal film
- forming
- diffusion barrier
- barrier layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 40
- 230000004888 barrier function Effects 0.000 claims abstract description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 34
- 239000010936 titanium Substances 0.000 claims abstract description 34
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 34
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 14
- 238000010438 heat treatment Methods 0.000 claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 9
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 239000002184 metal Substances 0.000 claims description 46
- 229910000510 noble metal Inorganic materials 0.000 claims description 24
- 238000004544 sputter deposition Methods 0.000 claims description 17
- 239000007789 gas Substances 0.000 claims description 15
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 8
- 229910052760 oxygen Inorganic materials 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims 2
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims 1
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 56
- 229910052697 platinum Inorganic materials 0.000 abstract description 28
- 238000000034 method Methods 0.000 abstract description 25
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 abstract description 20
- -1 nitrogen ions Chemical class 0.000 abstract description 10
- 150000002500 ions Chemical class 0.000 abstract description 3
- 238000002513 implantation Methods 0.000 abstract description 2
- 239000010408 film Substances 0.000 description 135
- 239000010410 layer Substances 0.000 description 26
- 239000012790 adhesive layer Substances 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 4
- 229910001882 dioxygen Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000005621 ferroelectricity Effects 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000003980 solgel method Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 絶縁基板の上に強誘電体膜を容量絶縁膜とす
る容量素子を形成する際に、下電極の下に安定した下地
積層膜を形成する。 【構成】 少なくとも表面が絶縁膜で覆われた基板３１
上にチタン膜３２を形成する工程と、チタン膜３２に窒
素イオン３３をイオン注入する工程と、熱処理して拡散
障壁層となるチタン窒化膜３４を形成する工程と、白金
膜３５を形成する工程と、その上に金属酸化物からなる
強誘電体膜３６、白金膜３７を形成する工程と、以降白
金膜３７、強誘電体膜３６、白金膜３５、チタン窒化膜
３４およびチタン膜３２をそれぞれ選択エッチングする
工程とを有する。 【効果】 拡散障壁層を窒素イオンのイオン注入と熱処
理により形成することにより、下電極と基板の接着性に
必要なチタン膜の厚さを確保した状態で、白金とチタン
との反応を防止する拡散障壁層を形成できる。
る容量素子を形成する際に、下電極の下に安定した下地
積層膜を形成する。 【構成】 少なくとも表面が絶縁膜で覆われた基板３１
上にチタン膜３２を形成する工程と、チタン膜３２に窒
素イオン３３をイオン注入する工程と、熱処理して拡散
障壁層となるチタン窒化膜３４を形成する工程と、白金
膜３５を形成する工程と、その上に金属酸化物からなる
強誘電体膜３６、白金膜３７を形成する工程と、以降白
金膜３７、強誘電体膜３６、白金膜３５、チタン窒化膜
３４およびチタン膜３２をそれぞれ選択エッチングする
工程とを有する。 【効果】 拡散障壁層を窒素イオンのイオン注入と熱処
理により形成することにより、下電極と基板の接着性に
必要なチタン膜の厚さを確保した状態で、白金とチタン
との反応を防止する拡散障壁層を形成できる。
Description
【０００１】
【産業上の利用分野】本発明は、強誘電性を有する誘電
体薄膜を容量誘電体膜として用いた容量素子の製造方法
に関する。
体薄膜を容量誘電体膜として用いた容量素子の製造方法
に関する。
【０００２】
【従来の技術】近年、強誘電性を有する誘電体薄膜（以
下強誘電体薄膜という）を容量誘電体膜とする容量素子
について、単位面積あたりの容量の大きさや自発分極に
よる不揮発性を利用して高集積ＤＲＡＭ（Dynamic Rand
om Access Memory）や不揮発性ＲＡＭ（Random Access
Memory）への実用化を目指して活発な開発が行われてい
る。今後は、半導体デバイス上に限らず、回路基板上に
形成される用途も開発されてくることが考えられる。こ
の容量素子に使用される誘電体薄膜は一般に金属酸化物
からなる強誘電体で形成され、強誘電体は反応性に富む
酸素を多く含有している。このような強誘電体薄膜を用
いて容量素子を構成する場合、上電極および下電極とし
て酸化反応に対して安定なたとえば貴金属、貴金属電極
と基板との接着性を保持する接着層、接着層と貴金属膜
との反応を防止する拡散障壁層が不可欠である。
下強誘電体薄膜という）を容量誘電体膜とする容量素子
について、単位面積あたりの容量の大きさや自発分極に
よる不揮発性を利用して高集積ＤＲＡＭ（Dynamic Rand
om Access Memory）や不揮発性ＲＡＭ（Random Access
Memory）への実用化を目指して活発な開発が行われてい
る。今後は、半導体デバイス上に限らず、回路基板上に
形成される用途も開発されてくることが考えられる。こ
の容量素子に使用される誘電体薄膜は一般に金属酸化物
からなる強誘電体で形成され、強誘電体は反応性に富む
酸素を多く含有している。このような強誘電体薄膜を用
いて容量素子を構成する場合、上電極および下電極とし
て酸化反応に対して安定なたとえば貴金属、貴金属電極
と基板との接着性を保持する接着層、接着層と貴金属膜
との反応を防止する拡散障壁層が不可欠である。
【０００３】図４は強誘電体膜を容量誘電体膜とする容
量素子を内蔵した半導体集積回路の要部断面図である。
図４に示すように、シリコン基板１には素子分離用絶縁
膜２ａによって囲まれた領域に拡散領域３、ゲート絶縁
膜４ａ、ゲート電極４からなるトランジスタ５が形成さ
れている。トランジスタ５およびその他の回路素子の上
には層間絶縁膜２が形成されており、この層間絶縁膜２
の上に下電極９、強誘電体膜からなる容量誘電体膜１０
および上電極１１で構成される容量素子が形成されてい
る。一般に下電極９はチタン膜６、窒化チタン膜７およ
び白金膜８で構成される。以上のように形成された容量
素子を覆って保護膜１２が形成されており、保護膜１２
に設けられた開口１３を介して、拡散層３に達する電極
配線１４および容量素子の下電極９および上電極１１に
達する電極配線１５が形成されている。さらに図４には
示していないが、トランジスタや容量素子などの回路素
子を覆って、保護膜が形成される。
量素子を内蔵した半導体集積回路の要部断面図である。
図４に示すように、シリコン基板１には素子分離用絶縁
膜２ａによって囲まれた領域に拡散領域３、ゲート絶縁
膜４ａ、ゲート電極４からなるトランジスタ５が形成さ
れている。トランジスタ５およびその他の回路素子の上
には層間絶縁膜２が形成されており、この層間絶縁膜２
の上に下電極９、強誘電体膜からなる容量誘電体膜１０
および上電極１１で構成される容量素子が形成されてい
る。一般に下電極９はチタン膜６、窒化チタン膜７およ
び白金膜８で構成される。以上のように形成された容量
素子を覆って保護膜１２が形成されており、保護膜１２
に設けられた開口１３を介して、拡散層３に達する電極
配線１４および容量素子の下電極９および上電極１１に
達する電極配線１５が形成されている。さらに図４には
示していないが、トランジスタや容量素子などの回路素
子を覆って、保護膜が形成される。
【０００４】次に従来の容量素子の製造方法について説
明する。図５は従来の容量素子の要部断面図である。従
来の容量素子は図５に示すように、まず絶縁基板２１の
上にチタン膜２２、窒化チタン膜２３、白金膜２４から
なる下電極２５が形成される。これらの膜の上に金属酸
化物からなる強誘電体膜２６がスパッタ蒸着等により形
成される。次に白金膜２７、チタン膜２８およびアルミ
ニウム膜２９からなる上電極３０が形成される。このよ
うな構成から必要部分のみを残して不要部をエッチング
除去することにより、上電極３０、容量絶縁膜としての
強誘電体膜２６、および下電極２５からなる容量素子が
形成される。上述の構成において、下電極２５を構成す
るチタン膜２２は絶縁基板２１との密着性向上、窒化チ
タン膜２３はチタン膜２２と白金膜２４との反応を防止
する拡散障壁層として働くものである。一般に、下電極
２５、上電極３０を構成する各々の膜はスパッタ蒸着に
より形成され、金属酸化物からなる強誘電体膜２６はス
パッタ蒸着またはゾル−ゲル法により形成される。
明する。図５は従来の容量素子の要部断面図である。従
来の容量素子は図５に示すように、まず絶縁基板２１の
上にチタン膜２２、窒化チタン膜２３、白金膜２４から
なる下電極２５が形成される。これらの膜の上に金属酸
化物からなる強誘電体膜２６がスパッタ蒸着等により形
成される。次に白金膜２７、チタン膜２８およびアルミ
ニウム膜２９からなる上電極３０が形成される。このよ
うな構成から必要部分のみを残して不要部をエッチング
除去することにより、上電極３０、容量絶縁膜としての
強誘電体膜２６、および下電極２５からなる容量素子が
形成される。上述の構成において、下電極２５を構成す
るチタン膜２２は絶縁基板２１との密着性向上、窒化チ
タン膜２３はチタン膜２２と白金膜２４との反応を防止
する拡散障壁層として働くものである。一般に、下電極
２５、上電極３０を構成する各々の膜はスパッタ蒸着に
より形成され、金属酸化物からなる強誘電体膜２６はス
パッタ蒸着またはゾル−ゲル法により形成される。
【０００５】
【発明が解決しようとする課題】上記の従来の構成にお
いて、下電極を構成するチタン膜、窒化チタン膜および
白金膜は通常それぞれチタン、窒化チタン、白金をター
ゲットとするスパッタ蒸着により形成されるが、チタン
膜を形成した後チャンバ内に窒素ガスを導入して反応性
スパッタリングにより窒化チタン膜を形成する方法がと
られている。この場合、チタン膜と窒化チタン膜、もし
くは窒化チタン膜と白金膜の密着性が問題になり、特に
金属酸化物からなる強誘電体膜を熱処理するときにクラ
ックや剥離などを生ずることがある。
いて、下電極を構成するチタン膜、窒化チタン膜および
白金膜は通常それぞれチタン、窒化チタン、白金をター
ゲットとするスパッタ蒸着により形成されるが、チタン
膜を形成した後チャンバ内に窒素ガスを導入して反応性
スパッタリングにより窒化チタン膜を形成する方法がと
られている。この場合、チタン膜と窒化チタン膜、もし
くは窒化チタン膜と白金膜の密着性が問題になり、特に
金属酸化物からなる強誘電体膜を熱処理するときにクラ
ックや剥離などを生ずることがある。
【０００６】本発明は、上記の従来の課題を解決するも
のであり、基板との接着層として働く第１の金属膜と容
量素子の電極として働く貴金属膜との反応を防止するた
めの拡散障壁層を形成する方法を含む、容量素子の製造
方法を提供することを目的とする。
のであり、基板との接着層として働く第１の金属膜と容
量素子の電極として働く貴金属膜との反応を防止するた
めの拡散障壁層を形成する方法を含む、容量素子の製造
方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】この目的を達成するため
に本発明の容量素子の製造方法は、基板との接着層とし
て働く第１の金属膜を形成する工程と、第１の金属膜と
反応して拡散障壁層を形成する元素を第１の金属膜の表
面にイオン注入する工程と、熱処理によってイオン注入
された元素と第１の金属膜とを反応させて拡散障壁層を
形成する工程とを有するものであり、また他の方法とし
て、第１の金属膜の上に貴金属膜を形成した後に第１の
金属膜と反応して拡散障壁層を形成する元素を第１の金
属膜と貴金属膜との界面にイオン注入する工程と、熱処
理によってイオン注入された元素と第１の金属膜とを反
応させて拡散障壁層を形成する工程とを有するものであ
り、さらには、第１の金属膜を希ガス中のスパッタ蒸着
により形成した後、窒素ガス、酸素ガス、もしくは窒素
と酸素との混合ガスを導入してスパッタ蒸着し拡散障壁
層を形成する工程を有するものである。
に本発明の容量素子の製造方法は、基板との接着層とし
て働く第１の金属膜を形成する工程と、第１の金属膜と
反応して拡散障壁層を形成する元素を第１の金属膜の表
面にイオン注入する工程と、熱処理によってイオン注入
された元素と第１の金属膜とを反応させて拡散障壁層を
形成する工程とを有するものであり、また他の方法とし
て、第１の金属膜の上に貴金属膜を形成した後に第１の
金属膜と反応して拡散障壁層を形成する元素を第１の金
属膜と貴金属膜との界面にイオン注入する工程と、熱処
理によってイオン注入された元素と第１の金属膜とを反
応させて拡散障壁層を形成する工程とを有するものであ
り、さらには、第１の金属膜を希ガス中のスパッタ蒸着
により形成した後、窒素ガス、酸素ガス、もしくは窒素
と酸素との混合ガスを導入してスパッタ蒸着し拡散障壁
層を形成する工程を有するものである。
【０００８】
【作用】イオン注入された元素を第１の金属膜と反応さ
せて拡散障壁層を形成する方法では、厚さの制御が確実
で第１の金属膜と基板との接着性を損なうことなく拡散
障壁層を形成することができる。またスパッタ蒸着中に
窒素ガス、酸素ガスまたは窒素と酸素の混合ガスを導入
して拡散障壁層を形成する方法では、混合ガスの比率を
順次高めて行くことにより第１の金属膜側から傾斜をも
って組成が変わるため、強誘電体膜の熱処理時にクラッ
クや剥離を生じない拡散障壁層を形成することができ
る。
せて拡散障壁層を形成する方法では、厚さの制御が確実
で第１の金属膜と基板との接着性を損なうことなく拡散
障壁層を形成することができる。またスパッタ蒸着中に
窒素ガス、酸素ガスまたは窒素と酸素の混合ガスを導入
して拡散障壁層を形成する方法では、混合ガスの比率を
順次高めて行くことにより第１の金属膜側から傾斜をも
って組成が変わるため、強誘電体膜の熱処理時にクラッ
クや剥離を生じない拡散障壁層を形成することができ
る。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】（実施例１）図１（ａ）〜（ｇ）は本発明
の第１の実施例における容量素子の製造方法の工程断面
図である。
の第１の実施例における容量素子の製造方法の工程断面
図である。
【００１１】まず図１（ａ）の工程で、絶縁基板３１の
上にチタン膜３２をスパッタ蒸着などにより形成する。
次に図１（ｂ）の工程で、チタン膜３２の表面に窒素イ
オン３３をイオン注入した後、不活性ガス雰囲気中で高
温で絶縁基板３１を熱処理し、イオン注入された層を最
終的に拡散障壁層となるチタン窒化膜３４に変換する。
このとき、イオン注入条件（加速電圧、注入量等）を適
切に設定することによって、チタン窒化膜３４の厚さを
制御することができる。次に図１（ｃ）の工程で、チタ
ン窒化膜３４の上に下電極となる白金膜３５を形成す
る。次に図１（ｄ）の工程で、白金膜３５の上に誘電体
材料をスパッタ蒸着またはゾル−ゲル法を用いて塗布し
て強誘電体膜３６を形成し、熱処理する。この誘電体材
料としては、たとえば（Ｐｂ1-xＬａx）（ＺｒyＴ
ｉ1-y）Ｏ3，（Ｓｒ1-xＢａx）ＴｉＯ3，Ｂｉ2ＳｒＴａ
2Ｏ9，Ｂｉ2ＳｒＮｂ2Ｏ9およびその固溶体に代表され
る金属酸化物からなる強誘電体材料を使用することがで
きる。次に図１（ｅ）の工程で、強誘電体膜３６の上に
上電極となる白金膜３７を形成する。次に図１（ｆ）の
工程で、白金膜３７と強誘電体膜３６とを所定の形状に
エッチングして、上電極３８および容量誘電体膜３９を
形成する。次に図１（ｇ）の工程で、白金膜３５、チタ
ン窒化膜３４とチタン膜３２とを所定の形状にエッチン
グして下電極４０、下地積層膜４１を形成する。次に全
体に保護膜４２を形成した後、保護膜４２の所定の領域
に開口４３を形成し、開口４３を通して下電極４０、上
電極３８に達する電極配線４４を形成する。なお、電極
配線としてアルミニウム膜を用いる場合には、白金とア
ルミニウムとの反応を防止するために、白金膜３７の上
にあらかじめチタン膜、窒化チタン膜またはチタン・タ
ングステン膜などを障壁層として形成しておくことが望
ましい。
上にチタン膜３２をスパッタ蒸着などにより形成する。
次に図１（ｂ）の工程で、チタン膜３２の表面に窒素イ
オン３３をイオン注入した後、不活性ガス雰囲気中で高
温で絶縁基板３１を熱処理し、イオン注入された層を最
終的に拡散障壁層となるチタン窒化膜３４に変換する。
このとき、イオン注入条件（加速電圧、注入量等）を適
切に設定することによって、チタン窒化膜３４の厚さを
制御することができる。次に図１（ｃ）の工程で、チタ
ン窒化膜３４の上に下電極となる白金膜３５を形成す
る。次に図１（ｄ）の工程で、白金膜３５の上に誘電体
材料をスパッタ蒸着またはゾル−ゲル法を用いて塗布し
て強誘電体膜３６を形成し、熱処理する。この誘電体材
料としては、たとえば（Ｐｂ1-xＬａx）（ＺｒyＴ
ｉ1-y）Ｏ3，（Ｓｒ1-xＢａx）ＴｉＯ3，Ｂｉ2ＳｒＴａ
2Ｏ9，Ｂｉ2ＳｒＮｂ2Ｏ9およびその固溶体に代表され
る金属酸化物からなる強誘電体材料を使用することがで
きる。次に図１（ｅ）の工程で、強誘電体膜３６の上に
上電極となる白金膜３７を形成する。次に図１（ｆ）の
工程で、白金膜３７と強誘電体膜３６とを所定の形状に
エッチングして、上電極３８および容量誘電体膜３９を
形成する。次に図１（ｇ）の工程で、白金膜３５、チタ
ン窒化膜３４とチタン膜３２とを所定の形状にエッチン
グして下電極４０、下地積層膜４１を形成する。次に全
体に保護膜４２を形成した後、保護膜４２の所定の領域
に開口４３を形成し、開口４３を通して下電極４０、上
電極３８に達する電極配線４４を形成する。なお、電極
配線としてアルミニウム膜を用いる場合には、白金とア
ルミニウムとの反応を防止するために、白金膜３７の上
にあらかじめチタン膜、窒化チタン膜またはチタン・タ
ングステン膜などを障壁層として形成しておくことが望
ましい。
【００１２】なお、チタン膜３２の代わりにタンタル膜
を、白金膜３５，３７の代わりに他の貴金属膜をそれぞ
れ用いてもよい。また、窒素イオンの代わりに酸素イオ
ンと窒素イオンをイオン注入しても同様の効果が得られ
る。
を、白金膜３５，３７の代わりに他の貴金属膜をそれぞ
れ用いてもよい。また、窒素イオンの代わりに酸素イオ
ンと窒素イオンをイオン注入しても同様の効果が得られ
る。
【００１３】本実施例では、イオン注入と熱処理により
拡散障壁層を所定の厚さに精度よく形成することができ
るため、絶縁基板３１との間の接着層として働くチタン
膜の厚さを確保しながら、白金膜とチタン膜との反応を
防止する拡散障壁層を必要な厚さに形成することができ
る。さらには、マスクを用いてイオン注入することによ
り所定の領域にのみ拡散障壁層を形成できる。
拡散障壁層を所定の厚さに精度よく形成することができ
るため、絶縁基板３１との間の接着層として働くチタン
膜の厚さを確保しながら、白金膜とチタン膜との反応を
防止する拡散障壁層を必要な厚さに形成することができ
る。さらには、マスクを用いてイオン注入することによ
り所定の領域にのみ拡散障壁層を形成できる。
【００１４】（実施例２）次に本発明の第２の実施例に
おける容量素子の製造方法について、図面を参照しなが
ら説明する。なお、本実施例は基本的には図１（ａ）〜
（ｇ）に示す工程と類似しており、異なる点についての
み説明する。
おける容量素子の製造方法について、図面を参照しなが
ら説明する。なお、本実施例は基本的には図１（ａ）〜
（ｇ）に示す工程と類似しており、異なる点についての
み説明する。
【００１５】図２（ａ），（ｂ）は本発明の第２の実施
例における容量素子の製造方法で第１の実施例と異なる
工程を示す工程断面図である。第２の実施例が第１の実
施例と異なる点は、図１（ａ）〜（ｃ）の工程を図２
（ａ），（ｂ）で置き換えたことである。すなわち、本
実施例においては、まず図２（ａ）の工程で絶縁基板３
１の上にチタン膜３２と白金膜３５をスパッタ蒸着など
により形成する。次に図１（ｂ）の工程で、チタン膜３
２と白金膜３５の界面でチタン膜３２側に窒素イオン３
３をイオン注入した後、不活性ガス雰囲気中で熱処理
し、チタン窒化膜３４を形成する。以降の工程は図１
（ｄ）〜（ｇ）と同じである。
例における容量素子の製造方法で第１の実施例と異なる
工程を示す工程断面図である。第２の実施例が第１の実
施例と異なる点は、図１（ａ）〜（ｃ）の工程を図２
（ａ），（ｂ）で置き換えたことである。すなわち、本
実施例においては、まず図２（ａ）の工程で絶縁基板３
１の上にチタン膜３２と白金膜３５をスパッタ蒸着など
により形成する。次に図１（ｂ）の工程で、チタン膜３
２と白金膜３５の界面でチタン膜３２側に窒素イオン３
３をイオン注入した後、不活性ガス雰囲気中で熱処理
し、チタン窒化膜３４を形成する。以降の工程は図１
（ｄ）〜（ｇ）と同じである。
【００１６】なお、チタン膜３２の代わりにタンタル膜
を、白金膜３５，３７の代わりに他の貴金属膜を用いて
もよい。また、窒素イオンの代わりに酸素イオンと窒素
イオンをイオン注入しても同様の効果が得られる。
を、白金膜３５，３７の代わりに他の貴金属膜を用いて
もよい。また、窒素イオンの代わりに酸素イオンと窒素
イオンをイオン注入しても同様の効果が得られる。
【００１７】本実施例では、第１の実施例の効果に加え
て、チタン膜３２と白金膜３５とを連続してスパッタ蒸
着することによりチタン膜の表面が清浄に保持される効
果がある。
て、チタン膜３２と白金膜３５とを連続してスパッタ蒸
着することによりチタン膜の表面が清浄に保持される効
果がある。
【００１８】（実施例３）次に本発明の第３の実施例に
おける容量素子の製造方法について、図面を参照しなが
ら説明する。なお、本実施例は基本的には図１（ａ）〜
（ｇ）に示す工程と類似しており、異なる点についての
み説明する。
おける容量素子の製造方法について、図面を参照しなが
ら説明する。なお、本実施例は基本的には図１（ａ）〜
（ｇ）に示す工程と類似しており、異なる点についての
み説明する。
【００１９】図３（ａ），（ｂ）は本発明の第３の実施
例における容量素子の製造方法で第１の実施例と異なる
工程を示す工程断面図である。第３の実施例が第１の実
施例と異なる点は、図１（ａ）〜（ｃ）で示すイオン注
入を用いた方法を図３（ａ），（ｂ）で示すスパッタ蒸
着を用いた方法に置き換えたことである。すなわち、本
実施例においては、まず図３（ａ）の工程で絶縁基板３
１の上に希ガス中のスパッタ蒸着によりチタン膜３２を
形成する、次に連続して希ガス中に窒素ガスを混入しス
パッタ蒸着することによりチタン窒化膜３４を形成す
る。次に図３（ｂ）の工程でチタン窒化膜３４の上に貴
金属膜３５を形成する。以降の工程は、図１（ｄ）〜
（ｇ）と同じである。
例における容量素子の製造方法で第１の実施例と異なる
工程を示す工程断面図である。第３の実施例が第１の実
施例と異なる点は、図１（ａ）〜（ｃ）で示すイオン注
入を用いた方法を図３（ａ），（ｂ）で示すスパッタ蒸
着を用いた方法に置き換えたことである。すなわち、本
実施例においては、まず図３（ａ）の工程で絶縁基板３
１の上に希ガス中のスパッタ蒸着によりチタン膜３２を
形成する、次に連続して希ガス中に窒素ガスを混入しス
パッタ蒸着することによりチタン窒化膜３４を形成す
る。次に図３（ｂ）の工程でチタン窒化膜３４の上に貴
金属膜３５を形成する。以降の工程は、図１（ｄ）〜
（ｇ）と同じである。
【００２０】なお、チタン膜３２の代わりにタンタル膜
を、白金膜３５，３７の代わりに他の貴金属膜を用いて
もよい。また、窒素ガスの代わりに酸素ガスと窒素ガス
を用いても同様の効果が得られる。
を、白金膜３５，３７の代わりに他の貴金属膜を用いて
もよい。また、窒素ガスの代わりに酸素ガスと窒素ガス
を用いても同様の効果が得られる。
【００２１】本実施例では、チタン膜３２を所定の膜厚
に形成した後希ガス中に窒素ガスを混入してチタン窒化
膜３４を形成しているため層間の密着性が高く、さらに
スパッタ蒸着を継続しながら窒素ガスの比率を増やして
いくことにより傾斜的に組成を変えることができるため
熱膨張に関して安定した下地積層膜を形成することがで
きる。
に形成した後希ガス中に窒素ガスを混入してチタン窒化
膜３４を形成しているため層間の密着性が高く、さらに
スパッタ蒸着を継続しながら窒素ガスの比率を増やして
いくことにより傾斜的に組成を変えることができるため
熱膨張に関して安定した下地積層膜を形成することがで
きる。
【００２２】
【発明の効果】本発明は、絶縁性の基板上に金属膜を形
成し、その金属膜と反応して拡散障壁層を形成する元素
を金属膜表面にイオン注入し、熱処理することによって
拡散障壁層を形成した後、下電極となる貴金属膜を形成
する工程を有し、容量素子の下電極と基板との接着性を
損なうことなく接着層としての金属膜と下電極との反応
を防止できる優れた容量素子の製造方法を実現すること
ができる。
成し、その金属膜と反応して拡散障壁層を形成する元素
を金属膜表面にイオン注入し、熱処理することによって
拡散障壁層を形成した後、下電極となる貴金属膜を形成
する工程を有し、容量素子の下電極と基板との接着性を
損なうことなく接着層としての金属膜と下電極との反応
を防止できる優れた容量素子の製造方法を実現すること
ができる。
【００２３】また上述の構成以外に、絶縁性の基板上に
金属膜と貴金属膜とを連続してスパッタ蒸着により形成
した後、金属膜と貴金属膜との界面に金属膜と反応して
拡散障壁層を形成する元素をイオン注入し、熱処理して
拡散障壁層を形成してもよく、また絶縁性の基板上に希
ガス中のスパッタ蒸着により金属膜を形成し、引き続き
窒素ガスもしくは酸素ガスと窒素ガスとの混合ガスを含
有する希ガス中のスパッタ蒸着により拡散障壁層を形成
してもよい。
金属膜と貴金属膜とを連続してスパッタ蒸着により形成
した後、金属膜と貴金属膜との界面に金属膜と反応して
拡散障壁層を形成する元素をイオン注入し、熱処理して
拡散障壁層を形成してもよく、また絶縁性の基板上に希
ガス中のスパッタ蒸着により金属膜を形成し、引き続き
窒素ガスもしくは酸素ガスと窒素ガスとの混合ガスを含
有する希ガス中のスパッタ蒸着により拡散障壁層を形成
してもよい。
【図１】（ａ）〜（ｇ）は本発明の第１の実施例におけ
る容量素子の製造方法の工程断面図
る容量素子の製造方法の工程断面図
【図２】（ａ），（ｂ）は本発明の第２の実施例におけ
る容量素子の製造方法で第１の実施例と異なる工程を示
す工程断面図
る容量素子の製造方法で第１の実施例と異なる工程を示
す工程断面図
【図３】（ａ），（ｂ）は本発明の第３の実施例におけ
る容量素子の製造方法で第１の実施例と異なる工程を示
す工程断面図
る容量素子の製造方法で第１の実施例と異なる工程を示
す工程断面図
【図４】強誘電体膜を容量絶縁膜とする容量素子を内蔵
した一般的な半導体集積回路の要部断面図
した一般的な半導体集積回路の要部断面図
【図５】従来の容量素子の製造方法を説明するための断
面図
面図
３１ 絶縁基板 ３２ チタン膜（第１の金属膜） ３３ 窒素イオン（イオン） ３４ チタン窒化膜（拡散障壁層） ３５ 白金膜（貴金属膜） ３６ 強誘電体膜 ３７ 白金膜（第２の金属膜） ３８ 上電極 ３９ 容量絶縁膜 ４０ 下電極 ４１ 下地積層膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/10 ４５１ (72)発明者 井上 敦雄 大阪府高槻市幸町１番１号 松下電子工業 株式会社内 (72)発明者 井筒 康文 大阪府高槻市幸町１番１号 松下電子工業 株式会社内
Claims (7)
- 【請求項１】 少なくとも表面が第１の絶縁膜で覆われ
た基板上に第１の金属膜を形成する工程と、前記第１の
金属膜に第１の金属膜と反応して拡散障壁層を形成する
元素をイオン注入する工程と、前記基板を熱処理し第１
の金属膜の表面に拡散障壁層を形成する工程と、前記拡
散障壁層の上に貴金属膜を形成する工程と、前記貴金属
膜の上に金属酸化物からなる強誘電体膜を形成する工程
と、前記強誘電体膜の上に第２の金属膜を形成する工程
と、前記第２の金属膜および前記強誘電体膜を選択的に
エッチングして上電極および容量絶縁膜を形成する工程
と、前記貴金属膜を選択的にエッチングして下電極を形
成する工程と、前記拡散障壁層および前記第１の金属膜
を選択的にエッチングして下地積層膜を形成する工程と
を有する容量素子の製造方法。 - 【請求項２】 少なくとも表面が第１の絶縁膜で覆われ
た基板上に第１の金属膜と貴金属膜とを積層して形成す
る工程と、前記第１の金属膜と反応して拡散障壁層を形
成する元素を前記第１の金属膜と貴金属膜との界面にイ
オン注入する工程と、前記基板を加熱して前記第１の金
属膜と貴金属膜との界面に拡散障壁層を形成する工程
と、前記貴金属膜の上に金属酸化物からなる強誘電体膜
を形成する工程と、前記強誘電体膜の上に第２の金属膜
を形成する工程と、前記第２の金属膜および前記強誘電
体膜を選択的にエッチングして上電極および容量絶縁膜
を形成する工程と、前記第２の金属膜および前記強誘電
体膜を選択的にエッチングして上電極および容量絶縁膜
を形成する工程と、前記貴金属膜を選択的にエッチング
して下電極を形成する工程と、前記拡散障壁層および前
記第１の金属膜をエッチングして下地積層膜を形成する
工程とを有する容量素子の製造方法。 - 【請求項３】 第１の金属膜と反応して拡散障壁層を形
成する元素が、窒素または酸素と窒素である請求項１ま
たは２記載の容量素子の製造方法。 - 【請求項４】 第１の金属膜が、チタンまたはタンタル
である請求項１または２記載の容量素子の製造方法。 - 【請求項５】 少なくとも表面が第１の絶縁膜で覆われ
た基板上に希ガス中のスパッタ蒸着により第１の金属膜
を形成する工程と、真空を破ることなく窒素ガスまたは
酸素と窒素の混合ガスを含有する希ガスを導入した後ス
パッタ蒸着を継続して金属窒化物または金属窒化酸化物
からなる拡散障壁層を形成する工程と、前記拡散障壁層
の上に貴金属膜を形成する工程と、前記貴金属膜の上に
金属酸化物からなる強誘電体膜を形成する工程と、前記
強誘電体膜の上に第２の金属膜を形成する工程と、前記
第２の金属膜および前記強誘電体膜を選択的にエッチン
グして上電極および容量絶縁膜を形成する工程と、前記
貴金属膜を選択的にエッチングして下電極を形成する工
程と、前記拡散障壁層および前記第１の金属膜をエッチ
ングして下地積層膜を形成する工程とを有する容量素子
の製造方法。 - 【請求項６】 第１の金属膜がチタンまたはタンタルで
ある請求項５記載の容量素子の製造方法。 - 【請求項７】 拡散障壁層を形成する工程において、窒
素ガスまたは窒素と酸素の混合ガスの希ガスに対する割
合を一定値に達するまで徐々に変化させることを特徴と
する請求項６記載の容量素子の製造方法。
Priority Applications (14)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194578A JPH0945877A (ja) | 1995-07-31 | 1995-07-31 | 容量素子の製造方法 |
| CN95119333A CN1075243C (zh) | 1994-12-28 | 1995-11-30 | 集成电路用电容元件及其制造方法 |
| EP99118170A EP0971392B1 (en) | 1994-12-28 | 1995-12-06 | Capacitor for an intergrated circuit and its fabrication method |
| EP95119216A EP0720213B1 (en) | 1994-12-28 | 1995-12-06 | Capacitor for integrated circuit and its fabrication method |
| EP99118171A EP0971393B1 (en) | 1994-12-28 | 1995-12-06 | Method of fabricating a capacitor for integrated circuit |
| DE69525827T DE69525827T2 (de) | 1994-12-28 | 1995-12-06 | Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung |
| DE69531070T DE69531070T2 (de) | 1994-12-28 | 1995-12-06 | Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren |
| DE69527160T DE69527160T2 (de) | 1994-12-28 | 1995-12-06 | Herstellungsverfahren eines Kondensators für integrierte Schaltkreise |
| US08/573,134 US5929475A (en) | 1994-12-28 | 1995-12-15 | Capacitor for integrated circuit and its fabrication method |
| KR1019950061431A KR960026878A (ko) | 1994-12-28 | 1995-12-28 | 집적회로용 용량소자 및 그 제조방법 |
| US09/177,620 US6214660B1 (en) | 1994-12-28 | 1998-10-23 | Capacitor for integrated circuit and its fabrication method |
| US09/238,157 US6204111B1 (en) | 1994-12-28 | 1999-01-28 | Fabrication method of capacitor for integrated circuit |
| US09/768,170 US6468875B2 (en) | 1994-12-28 | 2001-01-24 | Fabrication method of capacitor for integrated circuit |
| CNB011176083A CN1180465C (zh) | 1994-12-28 | 2001-04-30 | 集成电路用电容元件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7194578A JPH0945877A (ja) | 1995-07-31 | 1995-07-31 | 容量素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0945877A true JPH0945877A (ja) | 1997-02-14 |
Family
ID=16326879
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7194578A Pending JPH0945877A (ja) | 1994-12-28 | 1995-07-31 | 容量素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0945877A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990057857A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
| US6078072A (en) * | 1997-10-01 | 2000-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor |
| US6239462B1 (en) | 1997-07-24 | 2001-05-29 | Matsushita Electronics Corporation | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same |
| US6300212B1 (en) | 1997-07-29 | 2001-10-09 | Nec Corporation | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide |
| WO2001093320A1 (en) * | 2000-06-01 | 2001-12-06 | Korea Institute Of Science And Technology | Platinum electrode structure for semiconductor and method for enhancing adhesion between semiconductor substrate and platinum electrode |
| EP0955679A3 (en) * | 1998-05-08 | 2002-01-16 | Siemens Aktiengesellschaft | Stack capacitor with improved plug conductivity |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
-
1995
- 1995-07-31 JP JP7194578A patent/JPH0945877A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6239462B1 (en) | 1997-07-24 | 2001-05-29 | Matsushita Electronics Corporation | Semiconductor capacitive device having improved anti-diffusion properties and a method of making the same |
| US6809000B2 (en) | 1997-07-24 | 2004-10-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
| US6300212B1 (en) | 1997-07-29 | 2001-10-09 | Nec Corporation | Method of fabricating semiconductor device having memory capacitor including ferroelectric layer made of composite metal oxide |
| US6078072A (en) * | 1997-10-01 | 2000-06-20 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a capacitor |
| KR19990057857A (ko) * | 1997-12-30 | 1999-07-15 | 김영환 | 반도체 장치의 캐패시터 형성 방법 |
| EP0955679A3 (en) * | 1998-05-08 | 2002-01-16 | Siemens Aktiengesellschaft | Stack capacitor with improved plug conductivity |
| KR100333641B1 (ko) * | 1999-06-30 | 2002-04-24 | 박종섭 | 하부전극 손상을 방지할 수 있는 강유전체 메모리 소자의 캐패시터 형성 방법 |
| WO2001093320A1 (en) * | 2000-06-01 | 2001-12-06 | Korea Institute Of Science And Technology | Platinum electrode structure for semiconductor and method for enhancing adhesion between semiconductor substrate and platinum electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5929475A (en) | Capacitor for integrated circuit and its fabrication method | |
| US6468875B2 (en) | Fabrication method of capacitor for integrated circuit | |
| JP2573384B2 (ja) | 半導体記憶装置とその製造方法 | |
| US6495413B2 (en) | Structure for masking integrated capacitors of particular utility for ferroelectric memory integrated circuits | |
| US6078072A (en) | Semiconductor device having a capacitor | |
| US6335551B2 (en) | Thin film capacitor having an improved bottom electrode and method of forming the same | |
| JP2003289134A (ja) | 半導体装置及びその製造方法 | |
| US5714402A (en) | Method for fabricating a capacitor of a semiconductor device and the structure of the same | |
| KR100235949B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| US6828190B2 (en) | Method for manufacturing capacitor of semiconductor device having dielectric layer of high dielectric constant | |
| JPH0945877A (ja) | 容量素子の製造方法 | |
| KR100321694B1 (ko) | 반도체소자의캐패시터전극용백금막형성방법 | |
| KR100325439B1 (ko) | 고ε유전 또는 강유전 코팅의 제조 방법 | |
| JPH10229176A (ja) | コンデンサ電極の製造方法 | |
| JPH0745475A (ja) | 薄膜コンデンサ及びその製造方法 | |
| KR100459796B1 (ko) | 스토리지 커패시터의 제조방법 및 이 방법으로 제조된스토리지 커패시터를 이용하여 제조된 반도체 구성요소 | |
| KR100325458B1 (ko) | 반도체메모리소자의제조방법 | |
| KR100275332B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100293716B1 (ko) | 반도체 장치의 커패시터 형성 방법_ | |
| JPH06204430A (ja) | 誘電体薄膜の製造方法 | |
| JP2000208727A (ja) | 強誘電体メモリデバイスの製造方法 | |
| JPH1197637A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR20010016811A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR20030056842A (ko) | 반도체소자의 커패시터 제조방법 | |
| KR20040003127A (ko) | 캡핑층을 갖는 ｍｉｍ 캐패시터 및 그의 제조방법 |