JPH0945959A

JPH0945959A - 発光素子

Info

Publication number: JPH0945959A
Application number: JP19318495A
Authority: JP
Inventors: Yukio Watanabe; 幸雄渡辺; Hiromoto Fujita; 宏元藤田; Akira Saeki; 亮佐伯; Katsuaki Kondou; 且章近藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1995-07-28
Filing date: 1995-07-28
Publication date: 1997-02-14

Abstract

(57)【要約】【課題】ブラッグ型多層反射膜を具備するＬＥＤにお
いて順方向降下電圧が小さく、高効率、高輝度でしかも
波長純度の高いＬＥＤを得る。【解決手段】ダブルヘテロ構造等のｐｎ接合発光層１
３，１４，１５と半導体基板１０との間に、ブラッグ型
半導体多層反射膜１２を有するＬＥＤにおいて、ｐｎ接
合発光層１３，１４，１５に印加する電流が、多層反射
膜１２を介することなく供給できるように工夫された構
造であって、たとえば表面から所定の深さに達する溝部
を設け、この溝部底部１７にＬＥＤの一方の電極１８を
配置する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体発光素子に
関する。具体的にいうと、ブラッグ型の多層反射膜を有
する発光ダイオード等の半導体発光素子に関する。

【０００２】

【従来の技術】半導体発光ダイオード（ＬＥＤ）は、半
導体材料やその構造を選定することにより種々の色、輝
度を有した製品等が知られている。これら半導体ＬＥＤ
は、一般には半導体単結晶基板上に、基板の持つ欠陥に
起因する不良品の発生を防ぐため、品質のよい単結晶
を、エピタキシャル成長させることにより作られてい
る。そして、これらのＬＥＤでは、エピタキシャル成長
により多層構造として形成されたｐｎ接合により電子と
正孔を再結合させることにより発光させている。ｐｎ接
合はエピタシャル成長中もしくは、結晶成長後にｐ型お
よびｎ型の不純物をドーピングすることにより形成する
のが一般的であり、通常その電流経路は基板表面に形成
された多層構造の各面に対して垂直となる方向であり、
電極はｐｎ接合層をはさんで表面側と裏面側とに分けら
れ対向して設けられている。そしてＬＥＤの重要な特性
の一つである輝度については、少しでも高輝度の製品を
得るべく、いわゆるブラッグ型の多層反射膜を用いて一
方向から効率良く光を取り出す工夫が試みられている。
またｐｎ接合により、より効率よく光を発光させるため
に活性層の両側にヘテロ構造を設け、電子と正孔とを活
性層に閉じ込めるダブルヘテロ（ＤＨ）構造が採用され
ている。

【０００３】図５は、従来のブラッグ型多層反射膜を有
したＡｌＧａＩｎＰダブルヘテロ構造ＬＥＤの構造の一
例を示す（例えば、高効率ＩｎＧａＡＩＰ緑色発色ダイ
オード；１９９１年のインターナショナル・コンファレ
ンス・オブ・ソリッド−ステートーデバイスアンド・マ
テリアルのエクステンデッドアブストラクト，横浜，Hi
gh-Efficiency InGaAlP Green Light-Emitting Diode；
Extended Abstract ofthe 1991 International Confere
nce on Solid State Device and Materials，Yokohama,
1991 p741〜742 を参照）。図５に示したＬＥＤは、ｎ
−ＧａＡｓ基板３０の上にｎ−ＧａＡｓバッファ層３
１，ブラッグ型多層反射膜３２，ｎ−（Ａｌ_xＧ
ａ_1-x）_0.5Ｉｎ_0.5Ｐクラッド層３３，アンドープ−
（Ａｌ_yＧａ_1-y）_0.5Ｉｎ_0.5Ｐ活性層３４，ｐ−
（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐクラッド層３５，ｐ
−ＧａＡｓキャップ層３６が順次積層され、ｐ−ＧａＡ
ｓキャップ層３６の上にｐ型電極３８が形成され、ｎ−
ＧａＡｓ基板３０の下にｎ型電極が形成されている。こ
の様な構造とすることにより、発光した光が半導体多層
反射膜３２で反射され、裏面側のｎ−ＧａＡｓ基板に吸
収されること無く有効に表面側のｐ−ＡｌＧａＩｎＰク
ラッド層３５側より取り出される。ＬＥＤの発光波長を
λ、屈折率をｎとしたときに、この半導体多層膜３２
は、高屈折率のλ／４ｎ膜と低屈折率膜のλ／４ｎ膜を
多層形成したブラッグ反射膜を構成している。ここで高
屈折率膜はｎ−（Ａｌ_zＧａ_1-z）_0.5Ｉｎ_0.5Ｐ（０
≦ｚ＜１）で、低屈折率膜は、ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐ
である。この様な構造とすることにより、発光波長領域
で高い反射率の反射膜を形成することができる。活性層
から発せられ基板側へ向かう光は多層反射膜で反射され
素子の上面から出射されるため、光取り出し効率を向上
させることができる。なお、光取り出し面となるｐ−
（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐクラッド層３５の表
面には、光取り出し効率を向上させるため、その一部に
のみｐ−ＧａＡｓキャップ層１６を介して金属電極であ
るｐ型電極３８が形成されている。

【０００４】

【発明が解決しようとする課題】図５に示すように、多
層反射膜３２をＤＨ構造を構成するｎ−（Ａｌ_xＧａ_1-
_x）_0.5Ｉｎ_0.5Ｐクラッド層３３とＧａＡｓ基板３０
の間に設けることにより、高い光取り出し効率を実現す
ることが可能になったが、多層反射膜３２を設けること
に起因する素子抵抗の増加という新たな問題が発生し
た。多層反射膜に用いられているＡｌＧａＩｎＰ系の材
料は、高屈折率膜と低屈折率膜との接合界面における価
電子帯のバンドオフセットが大きいため、特にｐ型多層
反射膜を形成した場合等には、正孔の注入が容易に行え
ず、素子抵抗の増加が顕著になるという欠点があった。
この素子抵抗の増加は、順方向電圧の増加につながり、
消費電力の増加や発熱など素子特性にも悪影響を与える
という欠点があった。たとえばダイオード電流２０ｍＡ
において０．１Ｖ程度の順方向電圧が増大していた。ま
た、近年では、より高反射率を得るために高屈折率膜と
してＧａＡｓが使用されるようになってきており、多層
反射膜を構成するそれぞれのヘテロ接合界面におけるバ
ンドオフセットは、さらに大きくなり素子抵抗の増加が
顕著になって来ている。また図５に示したＡｌＧａＩｎ
ＰＬＥＤでは、黄色や緑の発光色を得るため、発光層の
Ａｌ組成を高くするに従い、クラッド層とのヘテロ障壁
の高さは小さくなるため、キャリアはオーバーフローし
やすくなり、オーバーフローしたキャリアによるＧａＡ
ｓバッファ層での赤外発光が問題になった。近年注目さ
れている通信用光ファイバーにこの様な素子を用いる場
合、遠距離ではロスの少ない特定の波長領域のみが選択
的に送信されるため問題は少ないが、この赤外成分は、
黄色発光のＬＥＤで発光量全体の５０％に達することが
あり、短距離の通信では、赤外発光の成分まで送信さ
れ、トータルの受光量が大きくなり過ぎるため誤作動の
要因になりやすいという問題があった。

【０００５】本発明はかかる点に鑑みて成されたもの
で、ブラッグ型多層反射膜が設けられたＤＨ構造ＬＥＤ
等に於いて光取り出し効率の向上という長所を生かしつ
つ、多層反射膜に起因する素子抵抗の増加、ひいては順
方向電圧の増加を回避するための電流注入用電極構造を
有する発光素子、及び赤外発光を防止するための電流注
入用電極構造を有する発光素子を提供するものである。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、本発明による発光素子は図１または図２に示すよう
に、半導体基板１０，２０と、半導体基板１０，２０の
上部に設けられたブラッグ型半導体多層反射膜１２（以
下反射膜という）と、反射膜１２の上部に設けられたｐ
ｎ接合からなる発光層１３，１４，１５と、このｐｎ接
合からなる発光層１３，１４，１５に所定の電流を印加
するための第１の金属電極１８および第２の金属電極１
９とを少なく共具備するＬＥＤ等の発光素子であり、ｐ
ｎ接合に印加する主電流が、反射膜１２を介さず流れる
ように、この主電流の経路が選定され、かつ第１の金属
電極１８および第２の金属電極が配置されていることを
特徴とする（請求項１参照）。

【０００７】好ましくは図１又は図２に示すように、ｐ
ｎ接合からなる発光層は第１導電型の第１の半導体領域
１３と、第２導電型の第２の半導体領域１５とを少なく
とも具備した発光層であり、第１の半導体領域１３は反
射膜１２の上部に形成され、第２の半導体領域１５は第
１の半導体領域１３の上部に形成されてｐｎ接合をな
し、第１の金属電極１８は、第２の半導体領域１５の上
部側から第２の半導体領域１５を貫通し、第１の半導体
領域１３に達する溝部の底部に形成され、第２の金属電
極１９は、第２の半導体領域１５の上部に形成されてい
ることである（請求項２参照）。すなわち第１の金属電
極１８と第２の金属電極１９とは同一主表面から共に取
り出されている。ここで第１導電型とは、たとえば、ｎ
型導電型を意味し、第２導電型とは第１導電型と反対導
電型のｐ型導電型を意味する。この場合第１の金属電極
１８とはｎ型のオーミック電極を、第２の金属電極１９
とはｐ型のオーミック電極ということになる。ただし、
導電型を全く逆にして第１導電型をｐ型、第２導電型を
ｎ型としてもよいことはもちろんである。

【０００８】より好ましくは、図１又は図２に示すよう
に、反射膜１２と半導体基板１０，２０との間に第１導
電型のバッファ層１１，２１が形成され（請求項３参
照）、あるいは、第２の半導体領域１５と第２の金属電
極１９との間に第２導電型のキャップ層１６が形成され
ていることである（請求項４参照）。

【０００９】本発明の第１の特徴の構成において、さら
に好ましくは、前記ｐｎ接合からなる発光層は、第１導
電型の第１のクラッド層１３と、第２導電型の第２のク
ラッド層１５と、第１および第２のクラッド層に挟まれ
たアンドープの活性層１４からなるダブルヘテロ接合
（ＤＨ）構造を具備することである（請求項５参照）。
このＤＨ構造は、代表的には、クラッド層は（Ａｌ_xＧ
ａ_1-x）_0.5Ｉｎ_0.5Ｐ層であり、活性層が（Ａｌ_yＧ
ａ_1-y）_0.5Ｉｎ_0.5Ｐ層であり（請求項６参照）、ｎ
型のクラッド層とｎ型のクラッド層１３とｐ型のクラッ
ド層１５とによりアンドープの活性層１４がサンドイッ
チ状に挟まれるような構造をいう。クラッド層のＡＩの
組成ｘは０．７＜ｘ＜１程度が望ましく、活性層のＡＩ
の組成ｙは０＜ｙ＜０．６程度が望ましい。ＤＨ構造は
ＡｌＧａＡｓ系等他のＤＨ構造でもよい。ここでアンド
ープとは故意には不純物をドープしていないということ
を意味し、１×１０¹⁴〜２×１０¹⁶ｃｍ^-3程度の残留不
純物があってもかまわない。

【００１０】さらに好ましくは、図２に示すように半導
体基板は半絶縁性ＧａＡｓ基板２０であることである。

【００１１】本発明の第２の特徴は図３に示すように、
半導体基板１０と、半導体基板１０の上部に設けられた
反射膜１２と、反射膜１２の上部に設けられたｐｎ接合
からなる発光層１３，１４，１５と、このｐｎ接合から
なる発光層１３，１４，１５に所定の電流を印加するた
めの第１の金属電極１８および第２の金属電極１９とを
少なくとも具備するＬＥＤ等の発光素子であり、ｐｎ接
合からなる発光層は第１導電型の第１の半導体領域１３
と、第２導電型の第２の半導体領域１５とを少なくとも
具備し、第１の半導体領域１３は反射層１２の上部に形
成され、第２の半導体領域１５は第１の半導体領域１３
の上部に形成され、第１の金属電極１８は、半導体基板
１０の裏面から、反射層を貫通し、第１の半導体領域１
３に達する溝部の底部に形成され、第２の金属電極１９
は、第２の半導体領域１５の上部に形成され、ｐｎ接合
に印加する主電流が反射膜１２を介さずに流れるように
主電流の経路が選定されていることである（請求項８参
照）。

【００１２】好ましくは、ｐｎ接合からなる発光層は、
第１導電型の第１のクラッド層１３と、第２導電型の第
２のクラッド層１５と、第１および第２のクラッド層に
挟まれたアンドープの活性層１４とから構成されること
である。

【００１３】本発明の第３の特徴は、図４に示すよう
に、半導体基板１０と、半導体基板１０の上部に設けら
れた反射膜１２と、反射膜１２の上部に設けられたｐｎ
接合からなる発光層１３，１４，１５と、このｐｎ接合
からなる発光層１３，１４，１５に所定の電流を印加す
るための第１の金属電極１８および第２の金属電極１９
とを少なくとも具備するＬＥＤ等の発光素子であり、ｐ
ｎ接合からなる発光層は第１導電型の第１の半導体領域
１３と、第２導電型の第２の半導体領域１５とを少なく
とも具備し、第１の半導体領域１３は反射層１２の上部
に形成され、第２の半導体領域１５は第１の半導体領域
１３の上部に形成され、第１の金属電極１８は、反射膜
１２の一部を貫通して設けられた第１の半導体領域１３
と半導体基板１０とを電気的に短絡する短絡４５領域を
介して、第１の半導体領域１３と電気的に接続されるべ
く、半導体基板１０の裏面に形成され、第２の金属電極
１９は、第２の半導体領域１５の上部に形成され、ｐｎ
接合に印加する主電流が反射膜１２を介さずに流れるよ
うに主電流の経路が選定されていることである（請求項
９参照）。電気的に短絡とはその間の電圧降下がＬＥＤ
の順方向電圧降下に影響を与えない程度の小さな抵抗値
となるように電気的に接続することをいう。

【００１４】好ましくは、ｐｎ接合からなる発光層は、
第１導電型の第１のクラッド層１３と、第２導電型の第
２のクラッド層１５と、第１および第２のクラッド層に
挟まれたアンドープの活性層１４とから構成されること
である。

【００１５】好ましくは、図４に示すように短絡領域４
５の上部に絶縁領域４４を設けたことである（請求項１
０参照）。絶縁領域４４としては空隙（エヤーギャッ
プ）を用いてもよい。

【００１６】上述した本発明の特徴によれば、ブラッグ
型半導体多層反射膜１２上にＤＨ構造等からなるｐｎ接
合発光層を有する発光素子において、ｐｎ接合発光層に
電流を注入するためのｐ型電極又はｎ型電極のうちのい
ずれか一方は多層反射膜１２上、若しくは多層反射膜１
２と接する層（たとえばクラッド層）に形成し、もう一
方の電極はｐｎ接合発光層を構成する層のうち多層反射
膜と接する層とは反対側の層の側に形成することにより
多層反射膜１２を電流が貫通することなく、発光層に電
流が注入可能となる。したがって、本発明の構造によれ
ば、多層反射膜に起因する素子抵抗の増加、ひいては順
方向電圧の増加を回避することが出来、同時に光取り出
し効率の向上という長所も生かせる。また、本発明の特
徴によれば、半導体多層膜構造上に設けられたＤＨ構造
からオーバーフローしたキャリアが、半導体多層膜を通
過し、半導体基板側に達し、ＧａＡｓバッファ層等で赤
外光を発する事もなくなる。

【００１７】

【発明の実施の形態】以下、本発明の詳細を以下の図に
示す実施の形態によって説明する。図１は本発明の第１
の実施の形態に係る多層反射膜を具備するＤＨ型ＬＥＤ
構造を示す。図１において、ｎ−ＧａＡｓ基板１０の上
に、ｎ−ＧａＡｓバッファ層１１を介して、厚さλ／４
ｎとした高屈折率膜ｎ−（Ａｌ_0.5Ｇａ_0.5）_0.5Ｉｎ
_0.5Ｐ及び低屈折率膜ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐの周期構
造からなるブラッグ型半導体多層反射膜１２が形成され
ている。この上にｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１
３，アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活
性層１４，ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１５から
なるＤＨ構造が形成され、さらにこのＤＨ構造の上にｐ
−ＧａＡｓキャップ層１６が形成されている。図１に示
すようにｐ−ＧａＡｓキャップ層１６はｐ−Ａｌ_0.5Ｉ
ｎ_0.5Ｐクラッド層１５の一部の上にのみ形成され、こ
のｐ−ＧａＡｓキャップ層１６の上にＡｕＺｎ合金から
なるｐ型電極が１９が形成されている。ｐ−Ａｌ_0.5Ｉ
ｎ_0.5Ｐクラッド層１５，アンドープ（Ａｌ_0.45Ｇａ
_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４を貫通し、ｎ−Ａｌ
_0.5Ｉｎ_0.5Ｐクラッド層１３に達する溝の底部に、Ａ
ｕＧｅ合金からなるｎ型電極１８がｐ−Ａｌ_0.5Ｉｎ
_0.5Ｐクラッド層１３と電気的に接続するように形成さ
れている。図示を省略するが、図１に示す素子は、リー
ドフレームに導電性接着剤でｎ−ＧａＡｓ基板１０側を
下に所定のステムあるいはフレームにマウントし、ｎ電
極１８および、ｐ電極１９へワイヤボンディングを行う
か、あるいはｎ電極１８から導電性接着剤で直接フレー
ムへ接続することにより、外部回路との電気的接続を可
能とする。あるいは図１に示す素子を他のスイッチング
素子とモノリシックに集積化してもよい。図１に示した
構造はオーミックコンタクトをなす金属電極であるｎ電
極１８およびｐ電極１９が同一表面側にあるのでモノリ
シック化が容易である。

【００１８】図１においてブラッグ型の多層反射膜はＬ
ＥＤの発光波長λに対し、λ／４ｎの膜厚の高屈折率膜
とλ／４ｎの膜厚の低屈折率膜とをたとえば、２０周期
積層すればよい。なお、多層反射膜の反射率は１０周期
程度で９０％以上の反射率となるので、１０周期の積層
でもかまわない。また、ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッ
ド層１３はＳｉドープで不純物密度４×１０¹⁷ｃｍ^-3〜
１×１０¹⁸ｃｍ^-3，厚さ０．３〜１μｍとし，アンドー
プ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４は不
純物密度１×１０¹⁵〜１×１０¹⁶ｃｍ^-3，厚さ０．２〜
０．６μｍとし，ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１
５はＺｎドープで、不純物密度４×１０¹⁷〜１×１０¹⁸
ｃｍ^-3，厚さ０．５〜１μｍとし，ｐ−ＧａＡｓキャッ
プ層１６は不純物密度１×１０¹⁸〜１×１０¹⁹ｃｍ^-3で
厚さ１０ｎｍ〜５０ｎｍとすればよい。なお、本発明の
第１の実施の形態におけるクラッド層１３，１５はより
一般的には（ＡＩ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐ層（０．
７＜ｘ＜１）としてもよく、活性層１４は（ＡＩ_yＧａ
_1-y）_0.5Ｉｎ_0.5Ｐ層（０＜ｙ＜０．６）としてもよ
い。

【００１９】図１の構造では半導体多層反射膜１２を介
さずに発光層に電流が注入されるため半導体多層反射膜
が無い素子と同等の低い素子抵抗とすることができ、Ｌ
ＥＤの順方向電圧が低下し、発熱、消費電力が大幅に低
下する。また、図１の構造により半導体多層反射膜構造
上に設けられたＤＨ構造からオーバーフローしたキャリ
アは、半導体多層反射膜を通過し、ＧａＡｓバッファ層
１１に達し、赤外光を発する事もない。

【００２０】なお、より順方向降下電圧を低下させるた
めにはｎ型電極１８の下部に５×１０¹⁸ｃｍ^-3〜２×１
０¹⁹ｃｍ^-3程度のｎ⁺コンタクト領域を、必要に応じ
て、形成すればよい（ｎ⁺コンタクト領域は図示を省略
する）。

【００２１】本発明の第１の実施の形態に示したＤＨ構
造ＬＥＤは、以下のような製造方法により製造できる。

【００２２】（ａ）まず、有機金属気相成長法（ＭＯＣ
ＶＤ法）、ＣＢＥ（ＣｈｅｍｉｃａｌＢｅａｍＥｐ
ｉｔａｘｙ）法、ＭＢＥ（ＭｏｌｅｃｕｌａｒＢｅａ
ｍＥｐｉｔａｘｙ）法、ＡＬＥ（ＡｔｏｍｉｃＬａｙ
ｅｒＥｐｉｔａｘｙ）法あるいはＭＬＥ（Ｍｏｌｅｃ
ｕｌａｒＬａｙｅｒＥｐｉｔａｘｙ）法等のエピタ
キシャル成長技術を用いて、ｎ−ＧａＡｓ基板１０の上
にｎ−ＧａＡｓバッファ層１１，ｎ−（Ａｌ_0.5Ｇａ
_0.5）_0.5Ｉｎ_0.5Ｐ／ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐ多層反
射膜１２，ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１３，ア
ンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活性層１
４，ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１５，ｐ−Ｇａ
Ａｓキャップ層１６の多層連続エピタキシャル成長を行
う。ｎ−ＧａＡｓ基板１としては、例えばＳｉドープの
（１００）面の２〜３０°オフ基板を用いればよい。

【００２３】ＭＯＣＶＤ法としては、常圧ＭＯＣＶＤで
も減圧ＭＯＣＶＤでも可能であるが、望ましくは、減圧
ＭＯＣＶＤ法、特に縦型減圧ＭＯＣＶＤ法によるのがよ
い。III 族の原料ガスとしてはトリエチルガリウム（Ｔ
ＥＧ）、ＴＭＡＡＩ（トリメチルアミンアラン）、ＴＭ
ＡＩ（トリメチルアルミニウム）、トリメチルインジウ
ム（ＴＭＩ）など、Ｖ族の原料ガスとしてはホスフィン
（ＰＨ₃）、アルシン（ＡｓＨ₃）などを用いる。ある
いはターシャリー・ブチル・フォスフィン（（（Ｃ₄Ｈ
₉）ＰＨ₂；ＴＢＰ）、ターシャリー・ブチル・アルシ
ン（（Ｃ₄Ｈ₉）ＡｓＨ₂；ＴＢＡ）などを用いてもよ
い。ｎ型のドーパントガスとしては、モノシラン（Ｓｉ
Ｈ₄）、ジシラン（Ｓｉ₂Ｈ₆）、あるいはジエチルセ
レン（ＤＥＳｅ）、ジエチルテルル（ＤＥＴｅ）等を用
いればよいが、モノシランが好ましい。ｐ型のドーパン
トガスとしてはジエチル亜鉛（ＤＥＺｎ）あるいはトリ
メチルガリウム（ＴＭＧ）を用いてよい。これらの原料
ガスおよびドーパントガスはマスフローコントローラ等
を用いて５ｋＰａ〜１０ｋＰａの減圧に制御された反応
管中に導入される。Ｖ族の原料ガスとIII 族の原料ガス
との比、いわゆるＶ／III 比は、たとえば１２０〜１７
０程度で行えばよい。成長時の基板温度はたとえば６５
０℃〜７００℃程度で行えばよい。あるいはＣＢＥ法で
成長する場合、圧力１．３×１０^-3Ｐａにおいて、基板
温度５２０℃で、ＴＥＧとＡｓＨ₃を導入しｎ−ＧａＡ
ｓバッファ層１１，ｐ−ＧａＡｓキャップ層１６を成長
し、基板温度４８０〜５２０℃でＴＥＧ、ＴＭＡＩ、Ｔ
ＭＩとＰＨ₃によりｎ−（Ａｌ_0.5Ｇａ_0.5）_0.5Ｉｎ
_0.5Ｐ層を成長し、さらに、ＴＭＡＩ、ＴＭＩとＰＨ₃
とにより多層反射膜のｎ−Ａｌ_0.5Ｉｎ_0.5Ｐ層、ｎ−
Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１３等を成長すればよ
い。

【００２４】なお、ＣＢＥ法に用いるソースガスを交互
導入し、半導体基板上の交換表面反応を用いればＭＬＥ
法となる。たとえば基板温度４８０℃、圧力６×１０^-4
Ｐａ、においてＴＥＧを４秒導入、３秒真空排気、Ａｓ
Ｈ₃を２０秒導入、その後３秒真空排気という一連のガ
ス導入１サイクルでＧａＡｓ１分子層が成長できるの
で、ＭＬＥ法によれば図１の積層ウエハは分子層単位の
精度を有した構造となる。特に多層反射膜１２をλ／４
ｎの厚さで精密に制御して形成する場合には、ＭＬＥ法
が好適である。また厚みや、その厚みの精度に応じて、
ＭＬＥ法とＭＯＣＶＤ法（あるいはＣＢＥ法）とを組み
合わせて成長してもよい。

【００２５】（ｂ）次に、このように連続エピタキシャ
ル成長した多層構造のウェハを反応管より取り出し、フ
ォトリソグラフィーにより所定の部分をフォトレジスト
（以下レジストという）でカバーしそれ以外の部分を、
硫酸系エッチング液でｐ−ＧａＡｓキャップ層１６をエ
ッチングし、続けて熱燐酸でｐ−ＡＩ_0.5Ｉｎ_0.5Ｐク
ラッド層１５をエッチングし、さらにこのフォトレジス
トをマスクとしＢｒ系エッチング液を用いて、アンドー
プ（ＡＩ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４をエ
ッチング除去し、再び熱リン酸でｎ−Ａｌ_0.5Ｉｎ_0.5
Ｐクラッド層１３の一部を残すように連続的にエッチン
グする。あるいはこのエッチングは、ｎ−ＡＩ_0.5Ｉｎ
_0.5Ｐクラッド層１３の一部を残さずに多層反射膜に達
するまで行ってもよい。

【００２６】そしてこのｐ−ＧａＡｓキャップ層１６，
ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１５，アンドープ
（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４，およ
びｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１３のエッチング
に用いたレジストを除去し、溝部底部にオーミックコン
タクトをなす金属電極であるｎ型電極１８を形成する。
ｎ型電極１８の形成はいわゆるリフトオフ法を用いれば
よい。すなわち、リフトオフのためレジストを全面に塗
布し、フォトリソグラフィーによりｎ型電極１８形成予
定以外の部分に所定のレジストパターンを形成し、その
上からＡｕＧｅ膜を真空蒸着あるいはスパッタリングに
より堆積する。たとえば２００ｎｍ〜１μｍの厚さのＡ
ｕ−Ｇｅ（１２ｗｔ％）膜をＥＢ蒸着法にて形成する。
その後レジストを除去すれば、図１に示したような形状
のｎ型電極１８が形成される。リフトオフ法を用いず、
通常のフォトリソグラフィーで、ＫＩ／Ｉ₂溶液等のハ
ロゲン／ハロゲン化塩系のエッチャントあるいはシアン
系エッチャント等所定のエッチャントでエッチングして
も同様なパターンは得られるが、リフトオフ法の方が簡
便である。その後、Ｈ₂雰囲気中あるいはＮ₂等の不活
性ガス雰囲気で３６０〜４５０℃で電極のシンタリング
を行う。３６０℃で２秒程度のシンタリングが好まし
い。なお、ｎ型電極１８の下部にイオン注入法又は選択
エピタキシャル成長法を用いて５×１０¹⁸〜２×１０¹⁹
ｃｍ^-3程度のｎ⁺−ＡＩ_0.5Ｉｎ_0.5Ｐコンタクト領域
を形成し、その後にＡｕ−Ｇｅ膜等を堆積する方がコン
タクト抵抗が低減化されるので好ましい。

【００２７】（ｃ）ｎ型電極１８形成後、同様に、図１
に示すようにｐ−ＧａＡｓキャップ層１６の所定の場所
にのみ、ｐ型オーミック金属電極としてＡｕＺｎ電極１
９を形成する。ＡｕＺｎ電極のパターニングも、ＡｕＧ
ｅ電極１８と同様にリフトオフ法あるいは、ハロゲン／
ハロゲン化塩系等の所定のエッチャントを用いて行えば
よい。その後、Ｈ₂雰囲気中あるいはＮ₂等の不活性ガ
ス雰囲気中で３６０〜４５０℃でＡｕＺｎ電極１９のシ
ンタリングを行う。そしてこのＡｕＺｎ電極１９をマス
クとして、ＡｕＺｎ電極１９の下部を除き、ｐ−ＧａＡ
ｓキャップ層１６をエッチングすれば図１に示すＤＨ型
ＬＥＤが完成する。

【００２８】（ｄ）なお、この後、図１のＬＥＤは、リ
ードフレームに導電性接着剤でｎ−ＧａＡｓ基板１０側
を下にしてマウントし、Ａｕ線等を用いてワイヤボンデ
ィング、あるいは導電性接着剤で直接フレームへ接続す
る。

【００２９】以上のような製造方法により、本発明の第
１の実施の形態のＤＨ型ＬＥＤは容易かつ、高歩留りで
製造することができる。しかもｎ−ＧａＡｓ基板側に電
流が流れないので、ＧａＡｓ基板１の結晶の不完全性に
起因する劣化もないので、長寿命のＬＥＤが生産性高く
製造できる。またマウント、ボンディング工程も、電極
が表面側にあるので容易である。なお、図１には片側が
欠けたＬ字型の溝が示されているが、ｎ−Ａｌ_0.5Ｉｎ
_0.5Ｐクラッド層１３に電流が供給できる溝ならば形状
は問わない。すなわちＵ字型溝やＶ字型溝、あるいは逆
メサ形状の溝でもよい。

【００３０】図２は本発明の第２の実施の形態に係るＤ
Ｈ型ＬＥＤの断面構造を示す。本発明は基板側に電流を
流さないことが特徴であるので、基板は本発明の第１の
実施の形態のようなｎ−ＧａＡｓ基板である必要はな
い、第２の実施の形態においては半絶縁性ＧａＡｓ基板
２０が用いられている。半絶縁性ＧａＡｓ基板としては
アンドープもしくはＩｎドープの液体封止引上げ法（Ｌ
ＥＣ）基板又は、最適Ａｓ圧印加ＣＺ基板（ＰＣＺ基
板）、あるいはＣｒ−Ｏドープの半絶縁性ＧａＡｓ基板
を用いればよい。好ましくは転位密度１０００ｃｍ^-2以
下のＰＣＺ基板を用いる。半絶縁性ＧａＡｓ基板２０の
上に厚さ０．５〜７μｍの高抵抗ＧａＡｓバッファ層２
１が形成され、その上にブラッグ型半導体多層反射膜２
２が形成され、その上にｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッ
ド層２３，アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ
_0.5Ｐ活性層２４，ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層
からなるＤＨ構造が形成され、ｐ−ＧａＡｓキャップ層
１６を介してｐ型電極１９が形成されている。

【００３１】本発明の第２の実施の形態のブラッグ型半
導体多層反射膜２２は、高屈折率膜として、厚さλ／４
ｎのｎ−ＧａＡｓ膜、低屈折率膜として厚さλ／４ｎの
高抵抗Ａｌ_0.5Ｉｎ_0.5Ｐ膜から成り、この構造を１５
〜３０周期積層して構成する。また、ｎ−Ａｌ_0.5Ｉｎ
_0.5Ｐクラッド層２３はＳｉドープで不純物密度４×１
０¹⁷ｃｍ^-3〜１×１０¹⁸ｃｍ^-3，厚さ０．３〜１μｍと
し，アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ活
性層２４は不純物密度１×１０¹⁵〜１×１０¹⁶ｃｍ^-3，
厚さ０．２〜０．６μｍとし，ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐ
クラッド層２５はＺｎドープで、不純物密度４×１０¹⁷
〜１×１０¹⁸ｃｍ^-3，厚さ０．５〜１μｍとすればよ
い。

【００３２】本発明の第１の実施の形態と同様に、部分
的に硫酸系、熱燐酸系及びＢｒ系エッチング液用いて、
ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１５の一部を残す
か、若しくは多層反射膜に達するまでエッチングを行
い、図２に示すような溝部を形成し、この溝部の底部の
エッチング表面２７にｎ型電極１８としてＡｕＧｅ電極
が形成されている。ＡｕＺｎのｐ型電極１９の下部を除
きｐ−ＧａＡｓキャップ層１６はエッチング除去され、
より高効率に光が取り出せるようになっている。図２の
断面構造のＤＨ型ＬＥＤは図示を省略するが、リードフ
レームに導電性接着剤で基板側を下にマウントされ、さ
らにｎ電極１８及び、ｐ電極１９へワイアボンディング
を行って本発明の発光素子の構造が組み立てられてい
る。ｎ電極１８から、導電性接着剤で直接フレームへ接
続してもよい。

【００３３】本発明の第１の実施の形態と同様に、半導
体多重反射膜２２やＤＨ構造の各層２３，２４，２５等
は、ＭＯＣＶＤ法、ＣＢＥ法、ＭＢＥ法、ＡＬＥ法、あ
るいはＭＬＥ法等のエピタキシャル成長により連続的に
堆積すればよい。

【００３４】図２に示した本発明の第２の実施の形態に
よれば、バンドオフセットの大きなＧａＡｓ−ＡｌＩｎ
Ｐ半導体多層膜を設けた場合にも、半導体多層膜が無い
素子と同等の低い素子抵抗とすることができ、順方向電
圧が低下する。また、半導体多層膜構造上に設けられた
ダブルヘテロ構造からオーバーフローしたキャリアが、
半導体多層膜を通過し、ＧａＡｓ層に達し、赤外光を発
生する事もなくなる。さらに、基板に電流が流れないこ
とから基板の欠陥等に起因する劣化を防止することが出
来る。また図２の構造は半絶縁性ＧａＡｓ基板２０を用
いているので、光集積回路（光ＩＣ）を構成する場合、
素子分離が容易であり、しかもｎ型電極１８，Ｐ型電極
１９とが同一表面側にあるため集積化の際の配線も容易
となる。

【００３５】上述した本発明の第１および第２の実施の
形態では、表面側に設けられた段差形状を基本として説
明したが、ブラッグ型半導体多層反射膜を電流が貫通す
ることなく供給されるような電極構造を有していること
が本発明の趣旨であり、裏面、すなわち基板側から反射
層表面またはクラッド層の一部まで貫通する電極を形成
したものでも、多層反射層に部分的に反射層が短絡状態
になるような領域を形成されたものでも構わない。図３
および図４はそのような実施の形態を示すものである。
すなわち、図３は本発明の第３の実施の形態に係るＤＨ
型ＬＥＤの断面構造を示すが、ｎ−ＧａＡｓ基板１側か
らブラッグ型半導体多層反射膜１２を貫通する溝が形成
され、この溝の底部にｎ型電極１８が形成され、ｎ−Ａ
ｌ_0.5Ｉｎ_0.5Ｐクラッド層１３に裏面側から電流が供
給できるように構成されている。すなわち、本発明の第
３の実施の形態のＤＨ型ＬＥＤはｎ−ＧａＡｓ基板１０
の上部にｎ−ＧａＡｓバッファ層１１，高屈折率膜ｎ−
（Ａｌ_0.5Ｇａ_0.5）_0.5Ｉｎ_0.5Ｐおよび、低屈折率
膜ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐからなる半導体多層反射膜１
２が形成され、さらにこの上にｎ−Ａｌ_0.5Ｉｎ_0.5Ｐ
クラッド層１３，アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5
Ｉｎ_0.5Ｐ活性層１４，ｎ−Ａｌ_0.5Ｉｎ_0. ₅Ｐクラッ
ド層１５からなるＤＨ構造およびその上のｐ−ＧａＡｓ
キャップ層１６を順次堆積した構造を基本としている。
図３に示すように裏面側から部分的に硫酸系、熱燐酸系
及び、Ｂｒ系エッチング液等所定のエッチング液を用い
て、ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１３の一部が残
るようにエッチングして溝を形成し、溝の底部のエッチ
ング表面にｎ型電極１８としてＡｕＧｅ電極を形成して
いる。次にｐ−ＧａＡｓキャップ層１６上にはｐ型電極
１９としてＡｕＺｎ電極が形成され、ｐ型電極１９の下
部を除きｐ−ＧａＡｓキャップ層１６をエッチング除去
されている。このようにして作成された素子は、リード
フレームに導電性接着剤で基板側を下にマウントし、ｐ
電極１９をワイアボンディングし、ｎ電極１８からは、
導電性接着剤で直接フレームへ接続する。

【００３６】本発明の第３の実施の形態において半絶縁
性ＧａＡｓ基板を用いてもよく、ブラッグ型半導体多層
反射膜はＧａＡｓ／ＡｌＩｎＰ層からなる多層膜を用い
てもよい。又は溝の形状はＵ字型でもＶ字型あるいは逆
メサ形状でもよく、さらに、図３に示すように端部近傍
に溝を形成するのでなく、中央部に溝を形成してもよ
い。

【００３７】図４は本発明の第４の実施の形態に係るＤ
Ｈ型ＬＥＤの模式的な断面構造を示し、ブラッグ型半導
体多層反射膜１２を短絡状態にする短絡領域４５を具備
する場合である。図４において、ｎ−ＧａＡｓ基板１０
の上部にｎ−ＧａＡｓバッファ層１１を介して（Ａｌ
_0.5Ｇａ_0.5）_0.5Ｉｎ_0.5Ｐ／Ａｌ_0.5Ｉｎ_0.5Ｐか
らなる半導体多層反射膜１２，およびにｎ−Ａｌ_0.5Ｉ
ｎ_0.5Ｐクラッド層１３，アンドープ（Ａｌ_0.45Ｇａ
_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４，ｎ−Ａｌ_0.5Ｉｎ
_0.5Ｐクラッド層１５からなるＤＨ構造が堆積され、最
上層はｐ−ＧａＡｓキャップ層１６が形成されている。
そして、ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１３から半
導体多層反射膜１２を貫通して、ｎ−ＧａＡｓ基板１０
に達するＳｉやＳｅ等のｎ型不純物を高濃度に拡散した
短絡領域４５が形成されている。短絡領域４５の上部に
は絶縁領域４４が形成されている。ｎ−ＧａＡｓ基板１
０の裏面には、ｎ型電極１８としてＡｕＧｅ電極が形成
されている。ｐ−ＧａＡｓキャップ層１６上にはｐ型電
極１９としてＡｕＺｎ電極が形成され、ｐ型電極１９の
下部を除きｐ−ＧａＡｓキャップ層１６はエッチング除
去され、有効に光が取り出せるようになされている。図
４には図示を省略するがこの素子は、リードフレームに
導電性接着剤で基板側を下にマウントし、ｐ電極１９へ
ワイアボンディングがなされる。

【００３８】図４のＤＨ型ＬＥＤはＭＯＣＶＤ、ＭＢＥ
法等を用いてｎ−ＧａＡｓ基板１上にバッファ層１１，
半導体多層反射層１２，ＡｌＩｎＰ／ＡｌＧａＩｎＰ
ＤＨ構造１３，１４，１５，ｐ−ＧａＡｓキャップ層１
６を連続エピタキシャル成長により堆積後、その表面を
フォトリソグラフィーにより発光領域部分をＡｌ等のメ
タルマスクでカバーし、１ＭｅＶ〜１０ＭｅＶの間で加
速電圧を順次変えながら多段のイオン注入を行ない、Ｓ
ｉやＳｅのイオンを半導体多層反射層等を貫通する所定
の深さに選択的にイオン注入し、その後熱処理すること
により短絡領域４５を形成する。さらにＢ（ボロン）又
は水素（Ｈ）をイオン注入し、ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐ
クラッド層１５，およびアンドープ（Ａｌ_0.45Ｇ
ａ_0.55）_0.5Ｉｎ_0.5Ｐ活性層１４の所定の部分を選択
的に高抵抗領域とし、絶縁領域４４を形成すればよい。
イオン注入によるダメージが問題となる時は、本発明の
第１の実施の形態と同様に硫酸系、熱燐酸系およびＢｒ
系エッチング液等を用いて、ｐ−ＧａＡｓキャップ層１
６，ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層１５，………，
ｎ−ＧａＡｓバッファ層１１を選択的にエッチング除去
し、Ｕ型あるいはＶ型の溝等を形成し、この溝内を１×
１０¹⁸〜５×１０¹⁸ｃｍ^-3程度のｎ⁺ＧａＡｓあるいは
ｎ⁺Ａｌ_0.5Ｉｎ_0.5Ｐ層で埋め戻すようにエピタキシ
ャル成長する方法、あるいはＷ，Ｔｉ等の高融点金属の
選択ＣＶＤ、あるいはＷＳｉ₂等の高融点金属シリサイ
ドの選択ＣＶＤで溝内を所定の深さまで埋め戻して短絡
領域４５を形成してもよい。選択ＣＶＤもしくはエピタ
キシャル成長により形成した短絡領域４５の上部は空隙
として、いわゆるエヤーキャップの絶縁領域４４として
もよく、ＳｉＯ₂等をＣＶＤ、蒸着、スパッタリングで
形成して絶縁領域４４を形成してもよい。あるいはＧａ
Ａｓの陽極酸化によって絶縁領域４４を形成してもよ
い。なお、本発明の第４の実施の形態における半導体多
層反射層１２はＧａＡｓ／ＡｌＩｎＰ層からなる反射層
でもよく、さらに別のブラッグ型反射層でもよい。

【００３９】なお、以上の実施の形態では（Ａｌ_0.45Ｇ
ａ_0.55）_0.5Ｉｎ_0.5Ｐ系のＤＨ型ＬＥＤについて述べ
たが、本発明はＧａＡｓ系，ＡｌＧａＡｓ系，ＩｎＡｌ
ＧａＡｓ系あるいはＺｎＳｅ系等他のＤＨ型ＬＥＤにも
適用できることはもちろんである。また以上の実施の形
態の説明においてｐとｎとを全く逆に置き換えてもよ
い。

【００４０】

【発明の効果】本発明によれば、半導体多層膜を設けた
場合にも、半導体多層膜が無い素子と同等の低い素子抵
抗とすることができ、またそのため、順方向電圧が低下
し、発熱、消費電力が大幅に低下する。たとえば従来の
半導体多層膜を有するＬＥＤの順方向電圧は２０ｍＡで
２．０Ｖであるが、本発明では１．９Ｖとなった。

【００４１】また、本発明によれば、半導体多層膜構造
上に設けられたＤＨ構造からオーバーフローしたキャリ
アは、半導体多層膜を通過し、ＧａＡｓ基板側に達し、
ＧａＡｓバッファ層での赤外光を発する事もなくなり、
赤外光の低減に効果がある。したがって、近年注目され
ている通信用の光ファイバーにこの様な素子を用いれ
ば、誤作動が防止でき、そのメリットは大きい。同時
に、キャリアのＧａＡｓ基板側へのオーバーフローの心
配がなくなるので、黄色や、緑色の発光色を得るため
に、Ａｌ組成を最適値に選定することが容易となり、し
たがってＬＥＤの設計も容易となり、工業的価値は大き
い。

【００４２】さらに、ブラッグ型多層反射膜のバンドオ
フセットの問題を心配しなくてよいので、任意の材料、
任意の組成を選定でき、また２０周期以上の厚い多層反
射膜も自由に形成できるため極めて高効率の反射膜が実
現できる。そのためＬＥＤの高輝度化、高効率化が容易
となる。

【００４３】また、本発明によれば基板に電流が流れな
いことから基板の結晶欠陥等の結晶の不完全性に起因す
る劣化や損失を防止することが出来、そのためＬＥＤの
長寿命化および高効率化が可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るＤＨ型ＬＥＤ
の断面構造を示す模式図である。

【図２】本発明の第２の実施の形態に係るＤＨ型ＬＥＤ
の断面構造を示す模式図である。

【図３】本発明の第３の実施の形態に係るＤＨ型ＬＥＤ
の断面構造を示す模式図である。

【図４】本発明の第４の実施の形態に係るＤＨ型ＬＥＤ
の断面構造を示す模式図である。

【図５】従来技術におけるＤＨ型ＬＥＤの断面構造を示
す模式図である。

【符号の説明】

１０ｎ型のＧａＡｓ基板１１ｎ型のＧａＡｓバッファ層１２ｎ型の半導体多層反射膜１３ｎ−（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐクラッド
層１４アンドープ（Ａｌ_yＧａ_1-y）_0.5Ｉｎ_0.5Ｐ活
性層１５ｐ−（Ａｌ_xＧａ_1-x）_0.5Ｉｎ_0.5Ｐクラッド
層１６ｐ−ＧａＡｓキャップ層１７多層反射膜表面１８ｎ型電極１９ｐ型電極２０半絶縁性ＧａＡｓ基板２１高抵抗ＧａＡｓバッファ層２２半導体多層反射膜２３ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層２４アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ
活性層２５ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層２７多層反射膜表面３０ｎ型のＧａＡｓ基板３１ｎ型のＧａＡｓバッファ層３２ｎ型の半導体多層反射膜３３ｎ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層３４アンドープ（Ａｌ_0.45Ｇａ_0.55）_0.5Ｉｎ_0.5Ｐ
活性層３５ｐ−Ａｌ_0.5Ｉｎ_0.5Ｐクラッド層３６ｐ−ＧａＡｓキャップ層３７ｎ型電極３８ｐ型電極４４絶縁領域４５短絡領域

フロントページの続き (72)発明者近藤且章神奈川県川崎市幸区堀川町72番地株式会社東芝堀川町工場内

Claims

【特許請求の範囲】

【請求項１】半導体基板と、該半導体基板の表面の上
部に設けられたブラッグ型半導体多層反射膜（以下反射
膜という）と、該反射膜の上部に設けられたｐｎ接合か
らなる発光層と、該ｐｎ接合に電流を印加するための第
１の金属電極および第２の金属電極とを少なくとも具備
する発光素子であって、該ｐｎ接合に印加する電流が、該反射膜を介さずに流れ
るべく、第１の金属電極及び該第２の金属電極を配置し
たことを特徴とする発光素子。
【請求項２】前記ｐｎ接合からなる発光層は、第１導
電型の第１の半導体領域と、第２導電型の第２の半導体
領域とを少なくとも具備し、該第１の半導体領域は前記
反射膜の上部に形成され、該第２の半導体領域は該第１
の半導体領域の上部に形成され、前記第１の金属電極は、該第２の半導体領域の上部側よ
り該第２の半導体領域を貫通し、該第１の半導体領域に
達する溝部の底部に形成され、前記第２の金属電極は、該第２の半導体領域の上部に形
成したことを特徴とする請求項１記載の発光素子。
【請求項３】前記反射膜と前記半導体基板の間に第１
導電型のバッファ層が形成されたことを特徴とする請求
項２記載の発光素子。
【請求項４】前記第２の半導体領域と前記第２の金属
領域との間に第２導電型のキャップ層が形成されたこと
を特徴とする請求項２記載の発光素子。
【請求項５】前記ｐｎ接合からなる発光層は、第１導
電型の第１のクラッド層と、第２導電型の第２のクラッ
ド層と、該第１および第２のクラッド層に挟まれたアン
ドープの活性層からなるダブルヘテロ接合構造を具備す
ることを特徴とする請求項１記載の発光素子。
【請求項６】前記クラッド層は（Ａｌ_xＧａ_1-x）
_0.5Ｉｎ_0.5Ｐ層であり、前記活性層は（Ａｌ_yＧａ
_1-y）_0.5Ｉｎ_0.5Ｐ層であることを特徴とする請求項
５記載の発光素子。
【請求項７】前記半導体基板は半絶縁性ＧａＡｓ基板
であることを特徴とする請求項１記載の発光素子。
【請求項８】前記ｐｎ接合からなる発光層は第１導電
型の第１の半導体領域と、第２導電型の第２の半導体領
域とを少なくとも具備し、該第１の半導体領域は前記反
射膜の上部に形成され、該第２の半導体領域は該第１の
半導体領域の上部に形成され、前記第１の金属電極は、前記半導体基板の裏面から、前
記反射膜を貫通し、前記第１の半導体領域に達する溝部
の底部に形成され、前記第２の金属電極は、該第２の半導体領域の上部に形
成したことを特徴とする請求項１記載の発光素子。
【請求項９】前記ｐｎ接合からなる発光層は第１導電
型の第１の半導体領域と、第２導電型の第２の半導体領
域とを少なくとも具備し、該第１の半導体領域は前記反
射膜の上部に形成され、該第２の半導体領域は該第１の
半導体領域の上部に形成され、前記第１の金属電極は、前記反射膜の一部を貫通して設
けられた前記第１の半導体領域と前記半導体基板との間
を電気的に短絡する領域（以下短絡領域という）を介し
て、前記第１の半導体領域と電気的に接続されるべく、
前記半導体基板の裏面に形成され、前記第２の金属電極は、該第２の半導体領域の上部に形
成されたことを特徴とする請求項１記載の発光素子。
【請求項１０】前記短絡領域の上部に絶縁領域を設け
たことを特徴とする請求項１０記載の発光素子。