JPH0946312A - レベルカウンタ - Google Patents
レベルカウンタInfo
- Publication number
- JPH0946312A JPH0946312A JP19436895A JP19436895A JPH0946312A JP H0946312 A JPH0946312 A JP H0946312A JP 19436895 A JP19436895 A JP 19436895A JP 19436895 A JP19436895 A JP 19436895A JP H0946312 A JPH0946312 A JP H0946312A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- selector
- timing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 6
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 下位のカウンタのキャリー信号で上位のカウ
ンタを制御していたので、集積回路内に配置されるレベ
ルカウンタの配線パターン設計が困難であった。 【解決手段】 ＳＤＨ伝送装置におけるＳＴＭ−Ｎフレ
ームカウンタの多重度をカウントするためのレベルカウ
ンタは、カウント値の上限が制御信号により切り換えら
れる単一のカウンタ（１００）と、所定のカウント値を
デコードする複数のデコーダを含むデコード回路（１０
１）と、セレクタ回路（１０２）を有する。そして、必
要とするカウント値に対応するデコード値を、セレクタ
信号によって選択し、単一のキャリとして出力する。
ンタを制御していたので、集積回路内に配置されるレベ
ルカウンタの配線パターン設計が困難であった。 【解決手段】 ＳＤＨ伝送装置におけるＳＴＭ−Ｎフレ
ームカウンタの多重度をカウントするためのレベルカウ
ンタは、カウント値の上限が制御信号により切り換えら
れる単一のカウンタ（１００）と、所定のカウント値を
デコードする複数のデコーダを含むデコード回路（１０
１）と、セレクタ回路（１０２）を有する。そして、必
要とするカウント値に対応するデコード値を、セレクタ
信号によって選択し、単一のキャリとして出力する。
Description
【０００１】
【発明の属する技術分野】この発明は、広帯域ＩＳＤＮ
（サービス総合ディジタル網）において多重伝送される
フレーム情報を、伝送装置で多重度のレベルを切り換え
て送受信するために使用されるレベルカウンタに関す
る。
（サービス総合ディジタル網）において多重伝送される
フレーム情報を、伝送装置で多重度のレベルを切り換え
て送受信するために使用されるレベルカウンタに関す
る。
【０００２】
【従来の技術】広帯域ＩＳＤＮにおける同期伝送方式の
ひとつであるバイトインタリーブ多重伝送方式では、同
期ディジタル階層構造を有する伝送フレームをＳＤＨ伝
送装置によって取り扱うことができる。
ひとつであるバイトインタリーブ多重伝送方式では、同
期ディジタル階層構造を有する伝送フレームをＳＤＨ伝
送装置によって取り扱うことができる。
【０００３】図３は、ＳＴＭ−Ｎ（同期転送モジュール
レベルＮ）をカウントするフレームカウンタを示すブロ
ック図である。このカウンタは、多重伝送されるフレー
ム情報の多重度をカウントするレベルカウンタ１０と、
ＳＴＭ−１フレームをカウントするＳＴＭ−１フレーム
カウンタ２０とを備え、レベルカウンタ１０のキャリ信
号はカスケード接続したフレームカウンタ２０のキャリ
入力とされ、２つのカウンタ１０、２０の出力がカウン
ト値１とカウント値２として出力されている。
レベルＮ）をカウントするフレームカウンタを示すブロ
ック図である。このカウンタは、多重伝送されるフレー
ム情報の多重度をカウントするレベルカウンタ１０と、
ＳＴＭ−１フレームをカウントするＳＴＭ−１フレーム
カウンタ２０とを備え、レベルカウンタ１０のキャリ信
号はカスケード接続したフレームカウンタ２０のキャリ
入力とされ、２つのカウンタ１０、２０の出力がカウン
ト値１とカウント値２として出力されている。
【０００４】このようなカウンタによって、伝送装置に
おけるＳＴＭ−Ｎの多重化レベルを切り換える場合に
は、従来、図４に示すＳＴＭ−Ｎフレームカウンタを使
用していた。図４では、ｍ個のカウンタ回路１１、１２
…１Ｍによって構成されたレベルカウンタを示してい
る。ここでレベルカウンタ１０は、要求されているＳＴ
Ｍ−Ｎ多重度の約数に相当する個数のカウンタ回路を用
意し、各カウンタ回路のキャリ信号によって上位のカウ
ンタ回路のカウント値を制御するように構成される。そ
して、セレクタ信号を制御信号として各カウンタ回路を
それぞれ所定のカウント値で停止させることにより、カ
ウント値の上限が選択される。また、これら各カウンタ
回路１１、１２…１Ｍのカウント値の組み合わせが、Ｓ
ＴＭ−Ｎ多重度のカウント値となる。
おけるＳＴＭ−Ｎの多重化レベルを切り換える場合に
は、従来、図４に示すＳＴＭ−Ｎフレームカウンタを使
用していた。図４では、ｍ個のカウンタ回路１１、１２
…１Ｍによって構成されたレベルカウンタを示してい
る。ここでレベルカウンタ１０は、要求されているＳＴ
Ｍ−Ｎ多重度の約数に相当する個数のカウンタ回路を用
意し、各カウンタ回路のキャリ信号によって上位のカウ
ンタ回路のカウント値を制御するように構成される。そ
して、セレクタ信号を制御信号として各カウンタ回路を
それぞれ所定のカウント値で停止させることにより、カ
ウント値の上限が選択される。また、これら各カウンタ
回路１１、１２…１Ｍのカウント値の組み合わせが、Ｓ
ＴＭ−Ｎ多重度のカウント値となる。
【０００５】
【発明が解決しようとする課題】しかし、従来のレベル
カウンタでは下位のカウンタ回路のキャリ信号がすべて
上位のカウンタ回路へのキャリ入力となっているため、
ｍ個のカウンタ回路を必要とする場合には、最上位のカ
ウンタ回路に入力するキャリ信号の本数はｍ本となる。
したがって、レベルカウンタに要求される多重度Ｎの値
によってはカウンタ回路の種類が増大するとともに、フ
ァンアウトが多くなって、フレーム数をカウントする際
の動作速度に制約が生じるという問題があった。
カウンタでは下位のカウンタ回路のキャリ信号がすべて
上位のカウンタ回路へのキャリ入力となっているため、
ｍ個のカウンタ回路を必要とする場合には、最上位のカ
ウンタ回路に入力するキャリ信号の本数はｍ本となる。
したがって、レベルカウンタに要求される多重度Ｎの値
によってはカウンタ回路の種類が増大するとともに、フ
ァンアウトが多くなって、フレーム数をカウントする際
の動作速度に制約が生じるという問題があった。
【０００６】ところで、下位のキャリ信号を統合して、
上位のカウンタ回路のキャリ入力とすれば、信号線の本
数を減少させることは可能である。しかし、図４のレベ
ルカウンタでは、各カウンタ回路はそれぞれキャリ信号
を生成するための回路を含んでおり、更に、そのような
キャリ信号の統合回路を配置すれば、全体として回路規
模が大きくなる。したがって、集積回路内に配置される
レベルカウンタの配線パターン設計が困難になるという
問題もあった。
上位のカウンタ回路のキャリ入力とすれば、信号線の本
数を減少させることは可能である。しかし、図４のレベ
ルカウンタでは、各カウンタ回路はそれぞれキャリ信号
を生成するための回路を含んでおり、更に、そのような
キャリ信号の統合回路を配置すれば、全体として回路規
模が大きくなる。したがって、集積回路内に配置される
レベルカウンタの配線パターン設計が困難になるという
問題もあった。
【０００７】この発明は、上述のような課題を解決する
ためになされたもので、その目的は、キャリ信号線の本
数を１本としたレベルカウンタを提供することである。
ためになされたもので、その目的は、キャリ信号線の本
数を１本としたレベルカウンタを提供することである。
【０００８】
【課題を解決するための手段】請求項１に係る発明は、
多重伝送されるフレーム情報の多重度をカウントするレ
ベルカウンタにおいて、カウント値の上限がキャリ信号
により切り換えられる計数手段と、前記計数手段に接続
され所定のカウント値をデコードする複数のデコード手
段と、前記複数のデコード手段の中から特定のデコード
出力を選択して前記キャリ信号として出力する手段とを
備えたことを特徴とする。
多重伝送されるフレーム情報の多重度をカウントするレ
ベルカウンタにおいて、カウント値の上限がキャリ信号
により切り換えられる計数手段と、前記計数手段に接続
され所定のカウント値をデコードする複数のデコード手
段と、前記複数のデコード手段の中から特定のデコード
出力を選択して前記キャリ信号として出力する手段とを
備えたことを特徴とする。
【０００９】
【発明の実施の形態】以下、添付した図面を参照して、
この発明の実施の形態を説明する。
この発明の実施の形態を説明する。
【００１０】図１は、本発明のレベルカウンタの一実施
形態を示すブロック図である。図において、カウンタ１
００は６ビットバイナリカウンタであって、ここにはリ
セットパルス（初期化信号）Ａ、クロック信号Ｂ、及び
キャリ信号（制御信号）Ｆが入力されている。このカウ
ンタ１００の計数内容は自走、またはリセットパルス
Ａ、キャリ信号Ｆにより初期化され、クロック信号Ｂに
よってカウントアップされる。
形態を示すブロック図である。図において、カウンタ１
００は６ビットバイナリカウンタであって、ここにはリ
セットパルス（初期化信号）Ａ、クロック信号Ｂ、及び
キャリ信号（制御信号）Ｆが入力されている。このカウ
ンタ１００の計数内容は自走、またはリセットパルス
Ａ、キャリ信号Ｆにより初期化され、クロック信号Ｂに
よってカウントアップされる。
【００１１】デコード回路１０１は、上記カウンタ１０
０のカウント値Ｄが入力される複数のデコーダを含み、
それぞれが所定のカウント値に応答して、必要とする各
カウント値の初期化のタイミング信号Ｇ1,…,Ｇnを生成
する。セレクタ１０２は、デコード回路１０１からのタ
イミング信号Ｇ1,…,Ｇnをセレクタ信号Ｃによって選択
し、そのうちの１つをタイミング信号Ｅとして出力す
る。ラッチ回路１０３は、セレクタ１０２と接続され、
タイミング信号Ｅをラッチし、上記クロック信号Ｂのタ
イミングでキャリ信号Ｆとして出力する。
０のカウント値Ｄが入力される複数のデコーダを含み、
それぞれが所定のカウント値に応答して、必要とする各
カウント値の初期化のタイミング信号Ｇ1,…,Ｇnを生成
する。セレクタ１０２は、デコード回路１０１からのタ
イミング信号Ｇ1,…,Ｇnをセレクタ信号Ｃによって選択
し、そのうちの１つをタイミング信号Ｅとして出力す
る。ラッチ回路１０３は、セレクタ１０２と接続され、
タイミング信号Ｅをラッチし、上記クロック信号Ｂのタ
イミングでキャリ信号Ｆとして出力する。
【００１２】次に、上記構成のレベルカウンタの動作を
説明する。図２は、レベルカウンタの動作波形を示す図
であって、同図（ａ）はＳＴＭ−４選択時の動作波形、
同図（ｂ）はＳＴＭ−１６選択時の動作波形、同図
（ｃ）はＳＴＭ−６４選択時の動作波形である。
説明する。図２は、レベルカウンタの動作波形を示す図
であって、同図（ａ）はＳＴＭ−４選択時の動作波形、
同図（ｂ）はＳＴＭ−１６選択時の動作波形、同図
（ｃ）はＳＴＭ−６４選択時の動作波形である。
【００１３】まず、リセットパルスＡがカウンタ１００
に入力されると、カウンタ１００の計数は初期化され
て、カウント値Ｄは０から、クロック信号Ｂのタイミン
グでカウントアップされていく。ここでは、例えばカウ
ント値は０〜３（４進カウンタ）、０〜１５（１６進カ
ウンタ）、または０〜６３（６４進カウンタ）の３通り
に切り換えられるものとする。カウンタ１００のカウン
ト値Ｄは、デコード回路１０１に入力され、各デコーダ
からは、例えばカウンタ１００のカウント値が２、１
４、６２のタイミングで、それぞれタイミング信号Ｇ
1 ，Ｇ2 ，Ｇ3 を出力することになる。セレクタ１０２
に入力されたタイミング信号Ｇ1 ，Ｇ2 ，Ｇ3は、この
セレクタ１０２に供給されているセレクタ信号Ｃによっ
ていずれか１つが選択され、さらにセレクト信号Ｅとし
てラッチ回路１０３に入力される。ラッチ回路１０３で
はクロック信号Ｂのタイミングでセレクト信号Ｅがラッ
チされ、クロック信号Ｂに同期するタイミングでキャリ
信号Ｆが生成される。そして、キャリ信号Ｆはカウンタ
１００に入力され、計数は初期化される。
に入力されると、カウンタ１００の計数は初期化され
て、カウント値Ｄは０から、クロック信号Ｂのタイミン
グでカウントアップされていく。ここでは、例えばカウ
ント値は０〜３（４進カウンタ）、０〜１５（１６進カ
ウンタ）、または０〜６３（６４進カウンタ）の３通り
に切り換えられるものとする。カウンタ１００のカウン
ト値Ｄは、デコード回路１０１に入力され、各デコーダ
からは、例えばカウンタ１００のカウント値が２、１
４、６２のタイミングで、それぞれタイミング信号Ｇ
1 ，Ｇ2 ，Ｇ3 を出力することになる。セレクタ１０２
に入力されたタイミング信号Ｇ1 ，Ｇ2 ，Ｇ3は、この
セレクタ１０２に供給されているセレクタ信号Ｃによっ
ていずれか１つが選択され、さらにセレクト信号Ｅとし
てラッチ回路１０３に入力される。ラッチ回路１０３で
はクロック信号Ｂのタイミングでセレクト信号Ｅがラッ
チされ、クロック信号Ｂに同期するタイミングでキャリ
信号Ｆが生成される。そして、キャリ信号Ｆはカウンタ
１００に入力され、計数は初期化される。
【００１４】このようにレベルカウンタを構成すれば、
カウンタのキャリ信号の信号線を１本として、セレクタ
によって特定のデコード信号を選択することにより、複
数のカウント値に切り換えることができる。したがっ
て、レベルカウンタを集積回路内に配置する場合に、そ
の配線パターン設計を容易化でき、配線効率を高めるこ
とができる。
カウンタのキャリ信号の信号線を１本として、セレクタ
によって特定のデコード信号を選択することにより、複
数のカウント値に切り換えることができる。したがっ
て、レベルカウンタを集積回路内に配置する場合に、そ
の配線パターン設計を容易化でき、配線効率を高めるこ
とができる。
【００１５】また、キャリ信号が単一で済むために、高
速回路を設計する上でも有利となる。さらに、複数種類
のキャリ信号を単一のカウンタによって生成できるか
ら、フレームカウンタ回路の小型化にも寄与する。
速回路を設計する上でも有利となる。さらに、複数種類
のキャリ信号を単一のカウンタによって生成できるか
ら、フレームカウンタ回路の小型化にも寄与する。
【図１】 本発明のレベルカウンタの一実施形態を示す
ブロック図である。
ブロック図である。
【図２】 本発明のレベルカウンタの動作波形を示す図
である。
である。
【図３】 ＳＴＭ−１のフレーム情報における多重度を
カウントするフレームカウンタを示すブロック図であ
る。
カウントするフレームカウンタを示すブロック図であ
る。
【図４】 従来のレベルカウンタの構成を示すブロック
図である。
図である。
１００ カウンタ、１０１ デコード回路、１０２ セ
レクタ、１０３ ラッチ回路。
レクタ、１０３ ラッチ回路。
Claims (1)
- 【請求項１】 多重伝送されるフレーム情報の多重度を
カウントするレベルカウンタにおいて、 カウント値の上限がキャリ信号により切り換えられる計
数手段と、 前記計数手段に接続され所定のカウント値をデコードす
る複数のデコード手段と、 前記複数のデコード手段の中から特定のデコード出力を
選択して前記キャリ信号として出力する手段とを備えた
ことを特徴とするレベルカウンタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19436895A JPH0946312A (ja) | 1995-07-31 | 1995-07-31 | レベルカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19436895A JPH0946312A (ja) | 1995-07-31 | 1995-07-31 | レベルカウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0946312A true JPH0946312A (ja) | 1997-02-14 |
Family
ID=16323432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19436895A Withdrawn JPH0946312A (ja) | 1995-07-31 | 1995-07-31 | レベルカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0946312A (ja) |
-
1995
- 1995-07-31 JP JP19436895A patent/JPH0946312A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7269130B2 (en) | Redundant add/drop multiplexor | |
| JPH0767099B2 (ja) | デイジタル広帯域信号の伝送方法 | |
| US5878039A (en) | Bus rate adaptation and time slot assignment circuit for a sonet multiplex system | |
| US5442636A (en) | Circuit and method for alignment of digital information packets | |
| JPH0640637B2 (ja) | 多重化システム | |
| AU608722B2 (en) | Multiplexer apparatus adaptable for two kinds of transmission rates | |
| JPH0122781B2 (ja) | ||
| US5511077A (en) | Frame transmission system | |
| US7145922B2 (en) | Composite add/drop multiplexor with crisscross loop back | |
| US7161965B2 (en) | Add/drop multiplexor with aggregate serializer/deserializers | |
| US7110424B2 (en) | Bi-directional serializer/deserializer with discretionary loop-back | |
| JPH0946312A (ja) | レベルカウンタ | |
| CA2042298C (en) | Data transfer connection between a primary device and a plurality of secondary devices with a reduced number of links | |
| US6034974A (en) | Channel-selection-type demultiplexing circuit | |
| EP0843434A2 (en) | Line interface circuit for wideband transmission | |
| US5528580A (en) | Add-drop control apparatus | |
| US5574719A (en) | Transmission system | |
| US6049571A (en) | Encoding circuit with a function of zero continuous-suppression in a data transmission system | |
| KR0164109B1 (ko) | 동기식 전송시스템에서 시험 액세스를 위한 3 x 6N 교차 스위칭 장치 | |
| KR100243697B1 (ko) | 신호 변환 및 위상 정렬 장치 | |
| KR200240576Y1 (ko) | 동기식 디지털 계위 프레임 카운터 | |
| KR100366790B1 (ko) | 동기식 전송장치의 계위단위 스위치 | |
| JP3310694B2 (ja) | Ｍ系列擬似ランダム信号発生装置 | |
| KR950005611B1 (ko) | 비트 인터리빙 다중화된 신호에 대한 채널 번호와 스킵 펄스를 이용한 리프레임 회로 | |
| KR0168921B1 (ko) | 동기식 전송시스템에서 시험액세스를 위한 24x3교차 스위치 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021001 |