JPH0946322A - エラー測定回路 - Google Patents

Abstract

(57)【要約】 【課題】 受信したデータに依存されず、正確なビット
エラーの計数を行うことができるエラー測定回路を提供
すること。 【解決手段】 受信データを監視し、この受信データが
擬似ランダムパターンに同期していると同期検出信号を
出力する同期検出回路７と、同期検出信号を入力すると
受信データをラッチして擬似ランダムパターン発生回路
２に出力するラッチ回路５と、同期検出信号を入力する
とラッチ回路５の出力を初期値として擬似ランダムパタ
ーンを発生する擬似ランダムパターン発生回路２と、受
信データ入力端子１に入力された受信データを蓄え、同
期検出回路７の同期検出信号を入力すると、蓄積した順
に受信データを出力するＦＩＦＯバッファ８と、擬似ラ
ンダムパターン発生回路２より入力した基準データと、
ＦＩＦＯバッファ８より入力した受信データとを比較
し、ビットエラーを検出する比較回路３とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明はビットエラー評価
装置についてのものであり、具体的には送信装置側より
送られてきた擬似ランダムパターン（以下、ＰＮパター
ンと称す）を、受信装置内に持つＰＮパターン発生回路
の発生する基準のＰＮパターンと比較することによりエ
ラーを検出するエラー測定回路についてのものである。

【０００２】

【従来の技術】通信用のデバイス、伝送装置、伝送線路
等の試験には、ＰＮパターンが良く使用される。ＰＮパ
ターンを送受信して試験を行う試験装置において、受信
装置では受信した信号と内部で発生する基準信号との同
期を取り、受信したデータと基準信号との比較を行い、
誤っているビット数をカウントし、受信データの評価を
行う。

【０００３】すなわち、この種の試験では、送信装置で
発生したＰＮパターンは、デバイス、あるいは伝送装置
等を経由して受信装置で受信され、受信装置内に持つＰ
Ｎパターン発生回路の発生する基準のＰＮパターンと比
較される。そして、送信装置で発生したＰＮパターン
は、受信装置内のＰＮパターン発生回路の発生する基準
のＰＮパターンと比較され、受信データのビット誤りの
発生数が計数出力される。

【０００４】次に、受信データのビット誤りの発生数を
カウントするエラー測定回路の従来技術を図３を参照し
て説明する。図３は従来技術におけるエラー測定回路の
ブロック図である。図３で、１は受信データ入力端子、
２は受信装置内の基準データを出力するＰＮパターン発
生回路、３は比較回路、４はカウンタ回路、５はラッチ
回路、６はエラーカウント値出力端子である。

【０００５】受信装置で入力された受信データは、受信
データ入力端子１に入力される。ラッチ回路５は受信デ
ータのある連続した一部のパターンをラッチし、ラッチ
したデータをＰＮパターン発生回路２に出力する。ＰＮ
パターン発生回路２はラッチ回路５が出力したデータを
初期値として、これを基にして基準データとなるＰＮパ
ターンを出力する。

【０００６】比較回路３は受信データ入力端子１に入力
された受信データとＰＮパターン発生回路２が出力した
基準データとを比較し、これらが相違する度に検出パル
スを出力する。カウンタ回路４はそのパルスの個数をカ
ウントし、カウント値をエラーカウント出力端子６に出
力する。

【０００７】図８は図３に示した従来のエラー測定回路
の動作を説明するタイムチャートである。このタイムチ
ャートでは、理解を容易にするためにＰＮパターンの各
ビットにＰＮ−ｎ（ｎは１以上の整数）というように符
号を付けてある。そして、図８のタイムチャートの例で
は、受信データ入力端子１には最初の受信データは誤り
のない正しい受信データが入力され、受信されてからｙ
番目のビットで始めて誤っている受信データＰＮ−ｙが
入力された場合を示している（図８では上にバーを示し
ている）。また、図８において、ｙの値（ビット数）は
ＰＮパターン発生に必要なビット数ａよりも十分大きい
値である。

【０００８】ラッチ回路５は、受信データが受信される
と、受信データの先頭からエラー測定を行うために、Ｐ
Ｎ−１〜ＰＮ−ａを保持する。ここで、ａはＰＮパター
ン発生回路２がスタートするのに必要なビット数以上の
整数である。一般にＰＮパターン発生回路２がＰＮ段数
ｘを出力しようとしたときには、ａは少なくともｘ以上
の値が必要となる。

【０００９】ラッチ回路５が受信データを保持した後、
ＰＮパターン発生回路２はラッチ回路５の出力を初期値
として、基準のＰＮパターンＰＮ−１，ＰＮ−
２，．．．を出力する。比較回路３は、受信データ入力
端子１に入力された受信データとＰＮパターン発生回路
２の出力した基準データとを比較する。図８の場合、Ｐ
Ｎ−ｙで受信データが基準のＰＮパターンと異なってい
るので、その時点でパルスを出力する。カウンタ回路４
は、このパルスをカウントし、カウンタの値をＮからＮ
＋１にして出力する。

【００１０】

【発明が解決しようとする課題】しかし、このような従
来のエラー測定回路では、最初にラッチ回路５が保持す
るデータＰＮ−１〜ＰＮ−ａが誤っていると、正確にエ
ラー測定は行えない。すなわち、ｙの値がａよりも小さ
いときには、その受信データを基準にすると正確なエラ
ー測定は行えなくなる。その時の実例を図４のタイムチ
ャートに示す。

【００１１】図４では、誤りのある受信データＰＮ−ｙ
がＰＮ−ａよりも小さい値で、ラッチ回路５がこの誤っ
た受信データを保持し、ＰＮパターン発生回路２がこの
受信データを初期値として基準データを発生した場合を
示している。したがって、初期値のデータＰＮ−１〜Ｐ
Ｎ−ｙ〜ＰＮ−ａの箇所は受信データとＰＮパターン発
生回路２の出力（基準データ）が同一となり、ＰＮ−ｙ
でエラーのカウントが行われない。

【００１２】また、それ以後ではＰＮパターン発生回路
２は、誤った初期値でスタートしているので、受信デー
タに同期したパターンではなく、受信データに同期して
いないＰＮパターンＰＮ−ｘｘ，．．．を発生する。受
信データとＰＮパターン発生回路２の出力するデータが
同期していないため、カウンタ回路４の値は不定とな
る。このようにｙがａよりも小さいときには、正確なエ
ラー測定が行われなくなる。

【００１３】このように従来のエラー測定回路では、ラ
ッチ回路５がラッチするデータは誤ったパターンであっ
てはならなかった。誤った受信データが受信され、ラッ
チ回路５がその誤ったパターンをラッチした場合には、
ＰＮパターン発生回路２は誤った初期値によりスタート
する。このため、受信データに同期したＰＮパターンを
出力できず、エラーの測定が正確に行えないという問題
があった。

【００１４】一方、送信側から受信側にデータが送られ
る場合、実際にはバースト的にデータが送られる場合が
多い。以下、図５に示すパターンを送信装置で送信し、
受信データ入力端子１に入力された場合を説明する。図
５のパターンでは、ＰＮパターンがバースト的に発生
し、データが存在しない区間１１、ＰＮパターンが存在
する区間１２とに分かれている。また、ＰＮパターンが
存在する区間はいつ発生するか、区間の長さ、ＰＮパタ
ーンがどのパターンからスタートするかは未知のものと
する。

【００１５】従来技術のブロック図で図５のようなパタ
ーンの評価を行う場合には、データが存在する区間の最
初のデータをラッチ回路５がラッチし、それを初期値と
してＰＮパターン発生回路２は基準のＰＮパターンを出
力し、データの存在する区間のみエラーの数を測定す
る。

【００１６】しかし、図５のようにデータが存在しない
区間１１とデータが存在する区間１２がある場合、デー
タの存在する区間１２の最初のパターンは、パターン効
果のためにデータの存在する区間の途中のパターンより
も誤る可能性が高い。データの存在する区間１２の最初
のパターンが誤って受信された場合、ラッチ回路５は誤
ったパターンをラッチするため、ＰＮパターン発生回路
２が誤った初期値によりスタートする。そのために、受
信信号と基準信号のＰＮパターン発生回路２が出力する
信号は同期出来ず、エラーの測定は行えないという問題
があった。

【００１７】この発明はデータが存在しない区間１１と
データが存在する区間１２があるような試験パターンが
受信されて、パターン効果等によりデータの存在する区
間の最初のパターンが誤って受信されたとしても、正確
なビットエラーの計数を行うことが出来るエラー測定回
路を提供することを目的とする。

【００１８】

【課題を解決するための手段】この目的を達成するため
に、この発明は、受信データ入力端子１に入力される受
信データと、擬似ランダムパターン発生回路２の出力す
る基準データとを比較し、カウンタ回路４により受信デ
ータのビット誤りを計数するエラー測定回路は、受信デ
ータ入力端子１に入力された受信データを監視し、この
受信データが擬似ランダムパターンに同期していること
を検出すると、同期検出信号を出力する同期検出回路７
と、同期検出回路７より同期検出信号を入力すると、受
信データ入力端子１に入力された受信データをラッチ
し、このラッチした受信データを出力するラッチ回路５
と、同期検出回路７の同期検出信号を入力すると、ラッ
チ回路５の出力を初期値として擬似ランダムパターンを
発生することにより基準データを出力する擬似ランダム
パターン発生回路２と、受信データ入力端子１に入力さ
れた受信データを蓄え、同期検出回路７の同期検出信号
を入力すると、蓄積した順に受信データを出力するＦＩ
ＦＯバッファ８と、擬似ランダムパターン発生回路２よ
り入力した基準データと、ＦＩＦＯバッファ８より入力
した受信データとを比較し、ビットエラーを検出する比
較回路３とを有する。

【００１９】

【発明の実施の形態】次に、本発明の実施の形態を詳細
に説明する。図１は本発明による実施の形態を示すブロ
ック図である。図１で１は受信データ入力端子、２はＰ
Ｎパターン発生回路、３は比較回路、４はカウンタ回
路、５はラッチ回路、６はカウント値出力端子、７は同
期検出回路、８はＦＩＦＯバッファである。

【００２０】受信データ入力端子１はＦＩＦＯバッファ
８とラッチ回路５と同期検出回路７に接続される。同期
検出回路７は受信信号を監視し、ＰＮパターンに同期し
ていると検出できたら同期検出信号を出力する。

【００２１】本発明のエラー測定回路では、受信データ
入力端子１に入力される受信データは、まずＦＩＦＯバ
ッファ８に蓄えられる。そして、受信データがＰＮパタ
ーンと同期できたと検出できるまで、すなわち、同期検
出回路７が同期検出信号を出力するまで受信データはＦ
ＩＦＯバッファ８に蓄えられる。そして、同期検出回路
７の同期検出信号により、ＦＩＦＯバッファ８は蓄えた
データを、またＰＮパターン発生回路２は基準のＰＮパ
ターンをそれぞれ比較回路３に出力する。

【００２２】比較回路３はそれら２つの比較を行い、異
なったビットの数だけパルスを出力し、カウンタ回路４
は比較回路３の出力するパルスを計数する。このように
本発明では、受信信号がＰＮパターンに同期したことを
確認してからエラーの測定を行うので、例えば、図５に
しめすように、データが存在しない区間１１とデータが
存在する区間１２を持つような試験データを送信し、た
とえパターン効果等によりデータの存在する区間１２の
最初のデータが誤って受信されたとしても正確なエラー
の計数を行うことが出来る。

【００２３】次に、図６に同期検出回路７の一構成例を
示す。図６の同期検出回路７の構成例では、受信したＰ
Ｎパターンのある部分連続したパターンが１周期後にも
存在しているかどうかにより同期判定を行っている。

【００２４】図６において、１３は受信データ入力端
子、１４はラッチ回路、１５はカウンタ回路、１６は比
較回路、１７はＤＦＦ回路、１８は保護回路、１９は同
期検出信号出力端子である。

【００２５】図６のブロック図の動作を図７のタイムチ
ャートにより説明する。図７のタイムチャートでは、図
４のタイムチャートと同様に各ビットにはＰＮ−１、Ｐ
Ｎ−２、．．．と符号が付けられる。また、（ＰＮ−
１）’，（ＰＮ−２）’，．．．はＰＮ−１、ＰＮ−２
から１周期後のパターン、（ＰＮ−１）”，（ＰＮ−
２）”，．．．は更に１周期後のパターンである。そし
てこれらパターンはＰＮ−ｎ＝（ＰＮ−ｎ）’＝（ＰＮ
−ｎ）”が成り立つものとする。なお、図６のタイムチ
ャートの例では上にバーが記されたＰＮ−２が誤って受
信された場合を示している。

【００２６】ラッチ回路１４は受信データが入力される
と先頭からａビットをラッチする。ａは例えばＰＮパタ
ーンのＰＮ段数がｘの場合にはｘ以上の値が必要であ
る。カウンタ回路１５は受信データ入力端子１（図１参
照）に入力された受信データの数をカウントし、ラッチ
回路１４が受信データをラッチしてからＰＮパターンの
１周期後にパルスをＤＦＦ回路１７のクロック入力に出
力する。

【００２７】ＤＦＦ回路１７はカウンタ回路１５がパル
スを出力しているときの比較回路１６の出力を保持す
る。ラッチ回路１４はラッチしてから１周期後に比較し
た比較結果が違っていれば、また新たな受信データ（Ｐ
Ｎ−１）’〜（ＰＮ−ａ）’をラッチする。

【００２８】図７のタイムチャートでは最初に受信され
たＰＮ−２が誤っているため、一周期後の（ＰＮ−
１）’，（ＰＮ−２）’，．．．では同期が確立してい
ると判断されていない。そのため、ラッチ回路１４は新
たに（ＰＮ−１）’〜（ＰＮ−ａ）’をラッチし、さら
に１周期後の（ＰＮ−１）”，（ＰＮ−２）”，．．．
と比較して同期していると判断されている。保護回路１
８では、ＤＦＦ回路１７の出力を保護し、同期検出信号
として出力している。

【００２９】図１に戻って、ＦＩＦＯバッファ８は、受
信データ入力端子１に受信データに入力されると、先
ず、受信データを蓄える。そして、同期検出回路７が同
期信号を出力したら、蓄えていたデータを受信した順番
で比較回路３の一端に出力する。

【００３０】また、ＰＮパターン発生回路２は同期検出
回路７が同期検出信号を出力すると、ラッチ回路５の出
力を初期値として基準となるＰＮパターンを比較回路３
のもう一端に出力する。比較検出回路３は２入力の比較
を行い、２つが異なっていればパルスを出力し、カウン
タ回路４はそのパルスを計数し、結果をカウント値出力
端子４に出力する。

【００３１】次に、図２に図１のブロック図の動作を説
明するタイムチャートを示す。図２のタイムチャートで
は、図７と同様なパターンが受信データに入力された場
合を示している。図１のブロック図では同期検出回路７
が同期検出信号を出力するまで受信データがＦＩＦＯバ
ッファ８に蓄えられるのでＦＩＦＯバッファ８はそれま
ではデータを出力しない。同期検出回路７は、図２のタ
イムチャートの例ではデータがスタートしてから２周期
後の（ＰＮ−１）’，（ＰＮ−２）’，．．．が受信さ
れた時に受信データがＰＮパターンに同期していると判
断し、同期検出信号を出力している。

【００３２】同期検出信号により、ＦＩＦＯバッファ８
は蓄えていたデータを出力し、ラッチ回路５は（ＰＮ−
１）”〜（ＰＮ−ａ）”をラッチし、ＰＮパターン発生
回路２はラッチ回路５がラッチした（ＰＮ−１）”〜
（ＰＮ−ａ）”を初期値として基準のＰＮパターンを出
力する。比較回路３はＦＩＦＯバッファ８の出力とＰＮ
パターン発生回路８の出力を比較する。図２のタイムチ
ャートではＰＮ−２が誤っているので、その時点でパル
スを出力し、カウンタ回路４はそのパルスをカウント
し、カウンタ値Ｎに１加算してＮ＋１を出力する。

【００３３】

【発明の効果】この発明によれば、受信データがＰＮパ
ターンに同期していると検出されるまで受信データはＦ
ＩＦＯバッファ８に蓄えられ、受信データがＰＮパター
ンに同期していると検出できてから受信データのエラー
測定を行うので、例えば、図５のようなデータが存在し
ない区間１１とデータが存在する区間１２を持つような
試験データを送信し、パターン効果等によりたとえ受信
装置でデータの存在する区間１２の最初のデータが誤っ
て受信されたとしても正確なエラーの計数が行うことが
できる。

【図面の簡単な説明】

【図１】この発明によるエラー測定回路の実施の形態を
示すブロック図である。

【図２】図１のブロック図の動作を説明するタイムチャ
ートである。

【図３】従来技術によるエラー測定回路を示すブロック
図である。

【図４】図３のブロック図において、誤動作するときの
動作を説明するタイムチャートである。

【図５】エラー測定回路に送られてくる受信データの一
例を示す説明図である。

【図６】図１に示した実施の形態における同期検出回路
の一構成例を示すブロック図である。

【図７】図６のブロック図の動作を説明するタイムチャ
ートである。

【図８】図３に示した従来技術の動作を説明するタイム
チャートである。

【符号の説明】

１ 受信データ入力端子 ２ ＰＮパターン発生回路 ３ 比較回路 ４ カウンタ回路 ５ ラッチ回路 ６ エラーカウント値出力端子 ７ 同期検出回路 ８ ＦＩＦＯバッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 受信データ入力端子(1) に入力される受
   信データと、擬似ランダムパターン発生回路(2) の出力
   する基準データとを比較し、カウンタ回路(4) により前
   記受信データのビット誤りの発生数を計数するエラー測
   定回路において、 受信データ入力端子(1) に入力された前記受信データを
   監視し、この受信データが擬似ランダムパターンに同期
   していることを検出すると、同期検出信号を出力する同
   期検出回路(7) と、 同期検出回路(7) より前記同期検出信号を入力すると、
   受信データ入力端子(1) に入力された受信データをラッ
   チし、このラッチした受信データを出力するラッチ回路
   (5) と、 同期検出回路(7) の同期検出信号を入力すると、ラッチ
   回路(5) の出力を初期値として擬似ランダムパターンの
   基準データを発生する擬似ランダムパターン発生回路
   (2) と、 受信データ入力端子(1) に入力された前記受信データを
   蓄え、同期検出回路(7) の同期検出信号を入力すると、
   蓄積した順に前記受信データを出力するＦＩＦＯバッフ
   ァ(8) と、 擬似ランダムパターン発生回路(2) より入力した前記基
   準データと、ＦＩＦＯバッファ(8) より入力した前記受
   信データとを比較し、ビットエラーを検出する比較回路
   (3) とを有することを特徴とするエラー測定回路。
2. 【請求項２】 請求項１に記載のエラー測定回路におい
   て、前記同期検出回路(7) は、前記受信データとして入
   力した擬似ランダムパターンの所定の部分が１周期後も
   同一の場合に、前記同期検出信号を出力することを特徴
   とするエラー測定回路。