JPH0946702A - 処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 汎用型の処理装置におけるプログラムをロー
ドする時間などのオーバーヘッドをなくし、連続して入
力されるデータストリームに対処し、高速で処理できる
処理装置を提供する。 【解決手段】 階層構造をとった画像データなどのデー
タストリームを処理する復号装置において、それぞれの
層（レイヤー）に対応して複数のサブステートメント部
２０ａ〜２０ｆを設け、それぞれに対応するレイヤーの
データの処理手順に従って構成されたワイヤードロジッ
ク回路２１を設ける。サブステートメント部２０ａ〜２
０ｆのワイヤードロジック回路２１を対応するレイヤー
のデータグループを処理するために特化できるので簡素
化でき、オーバーヘッドがなく処理速度が速いというワ
イヤードロジック回路のメリットを活かした処理装置を
提供できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、圧縮符号化された
画像データなどの処理手順の異なる複数種類のデータが
含まれるデータストリームを高速で処理するのに適した
処理装置に関するものである。

【０００２】

【従来の技術】記録媒体や通信端末などから連続して入
力される画像情報などのビットストリーム（データスト
リーム）を処理する方式に、図３に示すような汎用型の
高速プロセッサー（ＣＰＵ）１を用いたものがある。こ
の方式では、ＲＯＭ２に格納されたプログラムをＣＰＵ
１にロードし、入出力ユニット６を介してバッファ７に
入力されたデータストリームを処理する。そして、バッ
ファ８から入出力ユニット９を介して出力する。データ
によって処理手順が異なる場合は、データの種類毎にＲ
ＯＭ２から対応するプログラムをＣＰＵ１へロードし処
理を行う。したがって、この方式は汎用性に富み処理手
順の変更等も容易であるが、プログラムのロードやデー
タの入出力を交互に行い、フェッチ動作が多くなるの
で、システム制御のために費やす時間（オーバーヘッ
ド）が大きい。符号化によって圧縮して送られてきた画
像データからなるデータストリームを復号化する場合な
どにおいては、データストリームの処理に費やせる時間
は限られている。従って、オーバーヘッドが大きくなる
と、処理速度や処理できる情報量などの点で問題が生じ
る。

【０００３】図４に示したマイクロプログラムを用いた
方式では、マイクロプログラムメモリー５ににあらかじ
めマイクロ命令が格納されており、制御ロジック３によ
って指示されたアドレスがプログラムカウンター４に設
定されると、指定されたアドレスから一群のマイクロ命
令が順番に実行される。このようなマイクロプログラム
方式を用いた処理装置は、マイクロプログラムメモリー
５の内容を変更すれば処理手順を変えられるので汎用性
はあり、また、プログラムをロードする時間は不要なの
でフェッチ動作によるオーバーヘッドは小さい。しかし
ながら、マイクロプログラムメモリー５は、オペレーシ
ョン毎にその内容のいかんに係わらず一定のメモリーが
必要となるので、チップ上におけるメモリーの面積が大
きくなる。また、指定されたアドレスから一群のマイク
ロ命令が順々に行われるので、これらのマイクロ命令の
中に予想される処理を全て組み込んでおく必要があり、
この点でもマイクロプログラムメモリーの面積が大きく
なりチップサイズも増大する。

【０００４】これらに対しワイヤードロジック回路、す
なわち論理回路を電子回路素子によって構成した処理装
置は、電子回路素子（ゲート素子）を用いて回路を構成
しているので高速であり、オーバーヘッドはないので上
記のプログラムを用いた方式に対し処理速度は速い。し
かしながら複雑なロジックになるとクリティカルパスが
長くなり動作周波数に限界がある。また、エラー処理な
どを含めると分岐に伴う配線およびゲート素子数が非常
に多くなるので、回路が複雑となり動作速度が低下し、
さらに、チップサイズも大きくなるといった問題があ
る。また、回路の変更は不可能なので汎用性はなく、処
理手順に変更が発生すると装置そのものを作りなおすこ
とになる。このため、単純な処理手順で済む場合を除き
ワイヤードロジック回路は処理装置に用いられていな
い。

【０００５】

【発明が解決しようとする課題】圧縮された画像情報を
復号化する処理などのように処理時間が限られており、
高速化が重要な処理を考えると、オーバーヘッドがな
く、処理速度も速いワイヤードロジック回路を用いた処
理装置は適している。しかしながら、復号化のような種
類の異なるデータを複雑な論理によって処理を行う回路
をワイヤードロジックによって構成すると、クリティカ
ルパスが長くなり、さらに、エラー処理などの例外的な
処理を加えると回路が複雑に成りすぎて従来のワイヤー
ドロジック回路を用いては、このような処理装置を実現
することは不可能である。

【０００６】そこで、本発明においては、処理対象とな
るデータストリームの構成に着目し、いくつかのワイヤ
ードロジック回路を組み合わせることにより個々のワイ
ヤードロジック回路が複雑になったり、パスが延びるの
を防止し、ワイヤードロジック回路のメリットを活かし
て複雑な処理を高速で行える処理装置を提供することを
目的としている。さらに、エラー処理などの例外的な処
理を個々のワイヤードロジック回路から分離すること
で、個々のワイヤードロジック回路で実現すべき処理手
順を削減し、複雑な回路構成でなくとも多くの機能を実
現できる処理装置を提供することを目的としている。そ
して、ワイヤードロジック回路を簡素化することによっ
てチップサイズも小さくし、安価に製造できる処理装置
を提供することも本発明の目的の１つである。

【０００７】

【課題を解決するための手段】ＭＰＥＧ１（Moving Pic
ture Experts Group 1) あるいはＭＰＥＧ２（MovingPi
cture Experts Group 2) といった標準に従った画像デ
ータなど、連続して処理をする必要のあるデータストリ
ームはグループとしてまとまりのあるデータが次々と送
られてくるものがほとんどである。さらにデータストリ
ームに現れるこれらのグループ化されたデータは、複数
のグループが順次繰り返されたり、あるいは階層構造を
とっていることが多い。例えば、ＭＰＥＧ１あるいはＭ
ＰＥＧ２の標準では、画像サイズや画像レートなどの情
報を示す層、画面単位の情報を示す層などから変換係数
そのものを示す層まで複数種類のデータのグループが階
層を成している。本願発明者は、このようなデータスト
リームの構成と、さらに、それぞれのグループ化された
データに対し一定の処理手順を適用できることに着目
し、それぞれのグループ化されたデータの処理のために
特化したワイヤードロジック回路を用いることにより回
路を複雑にすることなくワイヤードロジック回路の高速
性を活かした処理装置を実現している。

【０００８】すなわち、本発明に係る処理装置は、グル
ープ化されたデータを備えたデータストリームを処理す
る処理装置であり、これらのグループの処理手順に従っ
て構成されたワイヤードロジック回路を備えた複数のサ
ブステートメント部と、データストリームに現れたグル
ープに対応してサブステートメント部を選択するワイヤ
ードロジック回路を備えたメインステートメント部とを
有することを特徴としている。本発明の処理装置は、各
々のグループのデータの処理手順に対応したワイヤード
ロジック回路と、特定のサブステートメント部を選択す
る機能を有するワイヤードロジック回路を設けてあるの
で、それぞれの回路で実現すべき処理を限定でき、複雑
なワイヤードロジック回路を用いずに、異なる種類のデ
ータを含んだデータストリームを処理する装置を提供で
きる。このため、本発明の処理装置に用いられる各々の
ワイヤードロジック回路のクリティカルパスは短くな
り、処理装置全体の処理速度を向上できる。このよう
に、上記の構成によって、オーバーヘッドが不要で処理
速度が速いというワイヤードロジック回路のメリットを
活かした処理装置を実現できる。

【０００９】本発明の処理装置においては、メインステ
ートメント部のワイヤードロジック回路と、サブステー
トメント部のワイヤードロジック回路のいずれかとが交
互に処理を行い、それぞれのワイヤードロジック回路に
おいてデータの処理を完結させてクリティカルパスが延
びるのを防止している。サブステートメント部のワイヤ
ードロジック回路の操作を進めるポインターを設けて、
メインステートメント部によってサブステートメント部
のワイヤードロジック回路のいずれかの操作を開始する
値に設定し、データグループに対応するワイヤードロジ
ック回路の処理を進めることができる。さらに、このポ
インターの値をメインステートメント部においても参照
し、この値によってサブステートメント部のワイヤード
ロジック回路の操作が終了するとメインステートメント
部のワイヤードロジック回路が操作を開始する。

【００１０】さらに、ワイヤードロジック回路の操作を
進めるポインターと、ワイヤードロジック回路に対し例
外的な処理、例えば、エラー処理や、複数のワイヤード
ロジック回路に対し共通な処理、あるいはワイヤードロ
ジック回路の操作を一時中断すべき処理を検出する例外
処理部を設け、この例外処理部によってポインターを制
御することが望ましい。エラー処理などを一括して共通
の部分で行うときは、例外処理部によってポインターの
値をホールドして各ワイヤードロジック回路の処理を中
断したり、処理状況に適したポインターの値を各ワイヤ
ードロジック回路に与えて適当な処理を行わせることが
できる。これによって、ワイヤードロジック回路に例外
的な処理を全て取り込む必要がなくなり、ワイヤードロ
ジック回路の構成をさらに簡素化できる。従って、ワイ
ヤードロジック回路を構成するゲート素子の数や配線を
大幅に削減することが可能となり、動作速度の向上と共
に、チップサイズの縮減とコストの低減を図れる。さら
に、消費電力を低減できるという効果もある。

【００１１】

【発明の実施の形態】以下に、符号化された画像情報を
復号化する装置を例として本発明をさらに詳しく説明す
る。図１に本発明を適用した復号化装置の概略構成を示
してある。また、図２にＭＰＥＧ１あるいはＭＰＥＧ２
の標準に従った画像情報のデータ構造を示してある。こ
れらの標準に従うと圧縮符号化された画像データはシー
ケンス層、グループオブピクチャー（ＧＯＰ）層５２、
ピクチャー層５４、スライス層５６、マイクロブロック
（ＭＢ）層５８およびブロック層６０の６層の階層構造
をもったビットストリーム（データストリーム）として
供給される。シーケンス層は、画面グループの属性、例
えば画像サイズや画像レートなどを規定するデータグル
ープであるシーケンスデータグループ５１とＧＯＰ層５
２から構成される。ＧＯＰ層５２は、画面グループの最
小単位のデータグループであってこれらの画像グループ
のシーケンス先頭からの時間などを規定するＧＯＰデー
タグループ５３と、ピクチャー層５４から構成される。
同様に、ピクチャー層５４は、１枚の画面に共通する属
性を規定するピクチャーデータグループ５５と、スライ
ス層５６から構成される。また、スライス層５６は、１
枚の画面を任意の長さに分割した小画面に共通の情報を
規定するスライスデータグループ５７と、マイクロブロ
ックー層５８から構成される。さらに、マイクロブロッ
ク層５８は、画素ブロックに共通する情報を規定するＭ
Ｂデータグループ５９とブロック層６０から構成され、
ブロック層６０は変換係数からなるブロックデータグル
ープ６１から構成される。

【００１２】このようなグループ化された画像データを
復号する本例の復号装置は、メインステートメント部１
０と、複数のサブステートメント部２０ａ〜２０ｆを備
えている。サブステートメント部２０ａ〜２０ｆはそれ
ぞれが上述した画像データを構成する６つの層（レイヤ
ー）の各々に対応して設けられている。さらに、各サブ
ステートメント部２０ａ〜２０ｆは、対応するレイヤー
を構成するデータグループを処理するワイヤードロジッ
ク回路２１をそれぞれ備えている。例えば、サブステー
トメント部２０ａはシーケンス層に対応しており、シー
ケンスデータグループ５１の処理手順に従った、デコー
ダーとしての機能を有するワイヤードロジック回路２１
を備えている。同様のサブステートメント部２０ｂはＧ
ＯＰ層５２に対応して構成されＧＯＰデータグループ５
３を処理するワイヤードロジック回路を備えており、他
のサブステートメント部２０ｃ〜２０ｆについても同様
である。さらに、ワイヤードロジック回路２１における
操作を進めるサブステート状態レジスター２３が設けら
れており、このレジスター２３をポインターとしてワイ
ヤードロジック回路２１が制御される。レジスター２３
の値は、セレクター２２の出力によって変わり、このセ
レクター２２には、メインステートメント部１０からの
信号および選択されたサブステートメント部２０から次
の操作を指示する信号が入力されている。

【００１３】メインステートメント部１０は、データス
トリームに現れたデータグループから対応するレイヤー
を判断するデコード機能を備えており、そのレイヤー情
報をカレントレイヤーレジスター１５にセットする。さ
らに、メインステートメント部１０はワイヤードロジッ
ク回路１１を備えており、このワイヤードロジック回路
１１は、データストリームに現れたレイヤーに応じて、
そのレイヤーに対応するサブステートメント部２０ａ〜
２０ｆのワイヤードロジック回路２１が操作を開始する
値をサブステート状態レジスター２３に設定する。メイ
ンステートメント部１０のワイヤードロジック回路１１
の動作はメインステート状態レジスター１２をポインタ
ーとして進み、このレジスター１２の操作はメインステ
ートメント部１０の次の操作を指示する信号によって変
わる。

【００１４】本例の復号装置は、メインステートメント
部１０およびサブステートメント部２０ａ〜２０ｆとは
別に、エラー処理、サブステートメント部やメインステ
ートメント部に共通な処理、あるいはその他のワイヤー
ドロジック回路に対し例外的な処理の発生およびそのよ
うな処理の終了を検出する処理部３０を設けてある。

【００１５】メインステートメント部１０のワイヤード
ロジック回路１１を操作するレジスター１２の出力はセ
レクター１３を介してワイヤードロジック回路１１に供
給されており、このセレクター１３は例外処理部３０か
らの信号によって操作される。

【００１６】すなわち、例外処理部３０がワイヤードロ
ジック回路１１および２１に対する例外的な処理を検出
したときは、例外処理部３０の指示に基づきセレクター
１３によってレジスター１２の値がホールドされ、ワイ
ヤードロジック回路１１の操作は進まない。例外的な処
理が終わったことを例外処理部３０が検出するとセレク
ター１３をオープンし、レジスター１２の値によってワ
イヤードロジック回路１１の処理が再開する。

【００１７】また、セレクター１３には例外処理部３０
からの値も入力されており、例外処理部３０の検出した
状態によっては、例外処理部３０からセレクター１３を
介してポインターの値がワイヤードロジック回路１１に
供給され、ワイヤードロジック回路１１において例外的
な処理や、あるいは例外的な状態に適した処理が行える
ようになっている。

【００１８】サブステートメント部２０ａ〜２０ｆのワ
イヤードロジック回路２１についても同様である。サブ
ステート状態レジスター２３の出力は例外処理部３０に
よって制御されるセレクター２４を介してワイヤードロ
ジック回路２１に供給される。このため、例外処理部３
０が例外的な処理の必要性、あるいはそのような処理が
行われていることを検出したり、また、ワイヤードロジ
ック回路２１を一時的に停止させた方が良いと判断した
ときなどは、レジスター２３の値がホールドされ、ワイ
ヤードロジック回路２１の操作は進まない。例外処理部
３０が例外的な処理の終わりを検出するなど、ワイヤー
ドロジック回路２１の操作を再開させるときは、セレク
ター２４を介してレジスター２３の値がワイヤードロジ
ック回路２１に供給され、次の操作が行われる。セレク
ター１３と同様にセレクター２４を介してワイヤードロ
ジック回路２１に例外処理部３０からポインターの値を
供給できる。従って、ワイヤードロジック回路２１を用
いて選択的に例外的な処理を行わせたり、あるいは例外
的な状態に適した処理を行わせることも可能である。も
ちろん、例外処理部３０において、エラー処理や、その
他の共通した処理を行っても良い。

【００１９】セレクター２４の出力はメインステートメ
ント部１０に戻されており、メインステートメント部１
０はこの出力によってサブステートメント部のワイヤー
ドロジック回路２１における進行状況を監視している。
従って、レジスタ２３の値によってサブステートメント
部のワイヤードロジック回路２１における処理の終了が
判別でき、これによってメインステートメント部１０の
処理が再開される。本例の処理装置は、レジスタをポイ
ンターとして用いてサブステートメント部の状態が参照
されており、メインステートメント部からサブステート
メント部へ、また、サブステートメント部からメインス
テートメント部へと処理主体がダイナミックに入れ替わ
り、データストリームの処理を継続して行う。

【００２０】このように、本例の復号装置においては、
入力されたデータストリームを処理する回路が複数のワ
イヤードロジック回路２１によって実現されているの
で、処理速度は非常に速い。また、これらのワイヤード
ロジック回路２１は、複数のサブステートメント部２０
ａ〜２０ｆに別れて構成されており、これらのサブステ
ートメント部２０ａ〜２０ｆは処理手順の異なるデータ
グループ、本例の画像情報を伝達するデータストリーム
においては各レイヤーのデータグループ５１、５３、５
５、５７、５９および６１に対応して設けられている。
さらに、これらのサブステートメント部２０ａ〜２０ｆ
は、データストリームに現れたデータグループに基づき
メインステートメント部１０よって選択され、メインス
テートメント部１０がサブステート状態レジスター２３
をポインターとして処理を進める。

【００２１】このため、個々のサブステートメント部に
おけるワイヤードロジック回路２１で実現すべき処理内
容は、対応するデータグループに含まれるデータの処理
だけに限定できる。それぞれのサブステートメント部に
設けられたワイヤードロジック回路２１は限られた機能
を果たせば良いので、回路が複雑化するのを防止でき、
クリティカルパスを短くすることが可能となる。従っ
て、オーバーヘッドがなく、処理速度が速いといったワ
イヤードロジック回路のメリットを最大限に発揮でき
る。

【００２２】メインステートメント部１０も、その機能
はデータストリームに現れたデータグループに対応した
サブステートメント部を選択して処理を進めることに限
定されている。このため、ワイヤードロジック回路を用
いて実現することが可能であり、高速で処理を行える。
また、サブステート状態レジスター２３の値を参照する
ことによって、サブステートメント部の処理が終了する
と、処理装置の制御がメインステートメント部１０の側
に自動的に移される。従って、メインステートメント部
１０からサブステートメント部２０ａ〜２０ｆのいずれ
かに処理がわたり、次にメインステートメント部１０に
処理が移るといった、メインステートメント部１０とサ
ブステートメント部２０の間で交替制御が行われる。こ
れによって、メインステートメント部１０のワイヤード
ロジック回路１１で実現する処理内容と、サブステート
メント部２０のワイヤードロジック回路２１で実現する
処理内容を明確に分離し、それぞれのワイヤードロジッ
ク回路１１および２１の構成が複雑になるのを阻止して
いる。また、メインステートメント部１０とサブステー
トメント部２０との間でダイナミックに交替制御される
ので、移行におけるオーバーヘッドはなく、処理速度の
低下も防止できる。

【００２３】このようなワイヤードロジック回路は、近
年、ＨＤＬあるいはＶＨＤＬといったハードウェア記述
言語による設計が行われており、回路の開発に必要な時
間が大幅に短縮され、回路の変更も容易に行えるように
なっている。従って、本例の復号装置のようにワイヤー
ドロジック回路を用いた装置であっても設計・開発に要
する時間は短縮され、また、仕様変更などにも柔軟な対
応が可能となっている。このため、汎用性という面にお
いても従来のプログラムあるいはマイクロプログラムを
用いた処理装置に十分に対抗でき、より処理速度の速い
処理装置を提供することができる。また、マイクロプロ
グラムメモリーと異なり、必要最小限の素子を回路上に
用意すれば良いので、チップサイズを小さくできる。

【００２４】さらに、本例の復号装置においては、各ワ
イヤードロジック回路１１および２１の操作を進めるレ
ジスター１２および２３の出力をセレクター１３および
２４を介して供給している。そして、これらのセレクタ
ー１３および２４を例外処理部３０によって操作し、ワ
イヤードロジック回路１１および２１に供給されるポイ
ンターの値を制御している。従って、例外処理部３０に
おける処理、例えばエラー処理が必要になると、メイン
ステートメント部１０および各サブステートメント部２
０ａ〜２０ｆに供給されるレジスター１２および２３の
値をホールドし、それぞれのワイヤードロジック回路１
１および２１における操作を中断して、エラー処理を行
える。同様に、ワイヤードロジック回路１１および２１
にエラー処理に適した処理を行われせることも可能であ
る。そして、エラー処理が終了するとレジスター１２お
よび２３の値がセレクター１３および２４を介して各ワ
イヤードロジック回路１１および２１に供給されるの
で、それぞれのワイヤードロジック回路において継続し
た処理を行える。

【００２５】従来のワイヤードロジック回路において
は、エラー処理などの例外処理も操作の各段階で判断し
処理しているので、ロジックが複雑となり多くのゲート
素子と長い配線が必要となっていた。このため、スルー
プットが低下し、さらに、回路の占める面積が大きくな
るのでチップサイズが大きく、また価格も高くなる。

【００２６】これに対し、本例の復号装置においては、
エラー処理などの例外処理を個々のワイヤードロジック
回路から分離し共通化したり、例外処理部の制御によっ
てワイヤードロジック回路で所定の操作を行うことが可
能となる。従って、ワイヤードロジック回路の構成を簡
略化でき、少ないゲート素子と短い配線で回路を構成で
きる。さらに、個々のワイヤードロジック回路の各操作
ステップに例外的な処理を考慮しなくて良いので、処理
対象となるデータグループに対応した最適な回路構成を
採用でき、開発および設計に費やす時間も短縮すること
ができる。この結果、ワイヤードロジック回路の専有面
積を大幅に縮減でき、ＬＳＩ等の復号装置の搭載された
処理装置の小型化と低価格化を図れる。さらに、ゲート
素子が少なくなり、回路も短くなるので、処理速度の向
上はもちろん、消費電力の低減にも有効である。

【００２７】なお、本例においてはＭＰＥＧ１およびＭ
ＰＥＧ２で標準化された画像データの構成を基に、圧縮
符号化されたデータを復号化する装置を例に説明したが
本発明はこれに限定されない。ＪＰＥＧ（Joint Photog
raphic Coding Experts Group)あるいはＨ．２６１（Ｉ
ＴＵ−Ｔ勧告第２６１号）などの標準における画像デー
タの構成もほぼ同様の階層構造をもっており、これらの
データグループに対応したサブステートメント部を設け
ることによって上記と同様の処理装置を実現することは
もちろん可能である。さらに、同様のデータ構造を用い
てオーディオ信号を符号化するための標準化も進んでい
る。

【００２８】

【発明の効果】以上に説明したように、本発明の処理装
置は複数のサブステートメント部を設けてあり、それぞ
れのサブステートメント部がデータグループの処理手順
に従って構成されたワイヤードロジック回路を備えてい
る。そして、メインステートメント部によってデータス
トリームに現れたデータグループに対応したサブステー
トメント部が選択され処理が行われる。このため、個々
のワイヤードロジック回路は対応するデータグループを
処理するために特化したより簡素な回路となる。

【００２９】従って、オーバーヘッドをなくし、また、
装置を小型化できるので、複数のタイプのデータを取り
扱う煩雑な処理装置をワイヤードロジック回路のメリッ
トを活かして構成でき、処理速度の速い装置を提供でき
る。

【００３０】さらに、エラー処理などの例外的な処理を
行う部分を共通化でき、例外的な処理が必要となるとワ
イヤードロジック回路の操作をホールドできる。これに
よって、例外的な処理を行うために従来のワイヤードロ
ジック回路が必要としていた多くのゲート素子と配線を
省き、ワイヤードロジック回路を簡素化できる。これに
より、さらに処理速度が速く、チップサイズを縮減し安
価に製造可能な処理装置を提供できる。

【００３１】このように本発明の処理装置は、所定の標
準に従ってグループ化されたデータによるデータストリ
ームを高速で処理できるものであり、ビデオ信号などの
画像情報をリアルタイムで圧縮符号化したり、圧縮符号
化されて送られた画像データを復号化する処理装置に好
適なものである。

【図面の簡単な説明】

【図１】本発明の実施例に係る復号装置の概略構成を示
すブロック図である。

【図２】ＭＰＥＧの標準による画像データの概略構成を
示す図である。

【図３】従来のプログラマブルなプロセッサーを用いた
処理装置の概略構成を示すブロック図である。

【図４】従来のマイクロプログラムを用いた処理装置の
概略構成を示すブロック図である。

【符号の説明】

１・・ＣＰＵ ２・・プログラムの記憶媒体としてのＲＯＭ ３・・制御ロジック ４・・プログラムカウンター ５・・マイクロプログラムメモリー ６，９・・入出力ユニット ７，８・・バッファー １０・・メインステートメント部 １１・・メインステートメント部のワイヤードロジック
回路 １２・・メインステート状態レジスター １３、２２、２４・・セレクター １５・・カレントレイヤーレジスター ２０・・サブステートメント部 ２１・・サブステートメント部のワイヤードロジック回
路 ２３・・サブステート状態レジスター

Claims (5)

【特許請求の範囲】
1. 【請求項１】 グループ化された複数のデータを備えた
   データストリームを処理する処理装置であって、 前記グループの処理手順に従って構成されたワイヤード
   ロジック回路を備えた複数のサブステートメント部と、 前記データストリームに現れた前記グループに対応して
   前記サブステートメント部のいずれかを選択するワイヤ
   ードロジック回路を備えたメインステートメント部とを
   有することを特徴とする処理装置。
2. 【請求項２】 請求項１において、前記メインステート
   メント部のワイヤードロジック回路と、前記サブステー
   トメント部のワイヤードロジック回路のいずれかとが交
   互に処理を行うことを特徴とする処理装置。
3. 【請求項３】 請求項１において、前記サブステートメ
   ント部のワイヤードロジック回路の操作を進めるポイン
   ターを有し、このポインターは前記メインステートメン
   ト部によって前記サブステーション部のワイヤードロジ
   ック回路のいずれかの操作を開始する値に設定され、さ
   らに、このポインターの値を前記メインステートメント
   部が参照し、前記サブステートメント部のワイヤードロ
   ジック回路における操作が終了すると前記メインステー
   トメント部のワイヤードロジック回路における操作が開
   始されることを特徴とする処理装置。
4. 【請求項４】 請求項１において、前記ワイヤードロジ
   ック回路の操作を進めるポインターと、前記ワイヤード
   ロジック回路に対し例外的な処理を検出する例外処理部
   とを有し、この例外処理部によって前記ポインターの値
   が制御可能であることを特徴とする処理装置。
5. 【請求項５】 請求項１において、前記データストリー
   ムは、ＭＰＥＧ１あるいはＭＰＥＧ２に従った画像デー
   タであり、前記グループが階層構造をなしていることを
   特徴とする処理装置。