JPH0950335A - 伝送インターフェイス - Google Patents
伝送インターフェイスInfo
- Publication number
- JPH0950335A JPH0950335A JP20492595A JP20492595A JPH0950335A JP H0950335 A JPH0950335 A JP H0950335A JP 20492595 A JP20492595 A JP 20492595A JP 20492595 A JP20492595 A JP 20492595A JP H0950335 A JPH0950335 A JP H0950335A
- Authority
- JP
- Japan
- Prior art keywords
- line
- transmission interface
- line driver
- input
- robots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】
【課題】 １台のラインドライバで従来のものに比して
多数のラインレシーバを安定して駆動することができ、
かつノイズをもカットすることができる伝送インターフ
ェイスを得ること。 【解決手段】 本発明による伝送インターフェイスにお
ける入力回路は、ラインドライバ２と、出力端子Ａ、Ｂ
とサーボアンプ４1〜４nの各々の入力端子Ａ1〜Ａn、Ｂ
1〜Ｂnとの間に接続された通信線３1、３2と、サーボア
ンプ４1〜４nの入力端子Ａ1〜Ａn、Ｂ1〜Ｂnとラインレ
シーバ７1〜７nの２つの入力端との間に介挿された入力
回路８1〜８n、９1〜９nとを有し、入力回路８1〜８n、
９1〜９nは、直列接続されたインダクタンスＬ1、Ｌ2
と、ａ点と接地との間に介挿されたキャパシタンスＣ1
とから各々構成されている。
多数のラインレシーバを安定して駆動することができ、
かつノイズをもカットすることができる伝送インターフ
ェイスを得ること。 【解決手段】 本発明による伝送インターフェイスにお
ける入力回路は、ラインドライバ２と、出力端子Ａ、Ｂ
とサーボアンプ４1〜４nの各々の入力端子Ａ1〜Ａn、Ｂ
1〜Ｂnとの間に接続された通信線３1、３2と、サーボア
ンプ４1〜４nの入力端子Ａ1〜Ａn、Ｂ1〜Ｂnとラインレ
シーバ７1〜７nの２つの入力端との間に介挿された入力
回路８1〜８n、９1〜９nとを有し、入力回路８1〜８n、
９1〜９nは、直列接続されたインダクタンスＬ1、Ｌ2
と、ａ点と接地との間に介挿されたキャパシタンスＣ1
とから各々構成されている。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、複数台の
産業用ロボットと、該産業用ロボットを制御するパーソ
ナルコンピュータ（以下、パソコンと称する）との間を
接続する伝送インターフェイスに関する。
産業用ロボットと、該産業用ロボットを制御するパーソ
ナルコンピュータ（以下、パソコンと称する）との間を
接続する伝送インターフェイスに関する。
【０００２】
【従来の技術】近年、ファクトリーオートメーション化
に伴い、工場内においては、複数台の産業用のロボット
を、例えば、ＲＳ４２２規格の伝送用インターフェイス
を介して、１台のパソコンによって制御する方法がとら
れている。
に伴い、工場内においては、複数台の産業用のロボット
を、例えば、ＲＳ４２２規格の伝送用インターフェイス
を介して、１台のパソコンによって制御する方法がとら
れている。
【０００３】図４は、従来の伝送用インターフェイスに
よって接続されたパソコンおよびロボットの構成を示す
ブロック図である。この図において、１は、後述するロ
ボット１０1〜１０ｎのモータ（図示略）を制御するパ
ソコンであり、制御信号Ｓ1を生成する。２は、ライン
ドライバ（例えば、ＲＳ４２２規格）であり、パソコン
１で生成された制御信号Ｓ1を送信するものである。こ
のラインドライバ２は、制御データＳ1が”１”の場
合、出力端子Ａに負の電圧（例えば、−５Ｖ）を、出力
端子Ｂに正の電圧（＋５Ｖ）を各々印加し、また、制御
データＳ1が”０”の場合、出力端子Ａに正の電圧（＋
５Ｖ）を、出力端子Ｂに負の電圧（−５Ｖ）を各々印加
する。３1、３2は、通信線であり、出力端子Ａ、Ｂとサ
ーボアンプ４1〜４nの各入力端子Ａ1〜Ａn、Ｂ1〜Ｂnと
の間に各々接続されており、上記制御信号Ｓ1を伝送す
る。
よって接続されたパソコンおよびロボットの構成を示す
ブロック図である。この図において、１は、後述するロ
ボット１０1〜１０ｎのモータ（図示略）を制御するパ
ソコンであり、制御信号Ｓ1を生成する。２は、ライン
ドライバ（例えば、ＲＳ４２２規格）であり、パソコン
１で生成された制御信号Ｓ1を送信するものである。こ
のラインドライバ２は、制御データＳ1が”１”の場
合、出力端子Ａに負の電圧（例えば、−５Ｖ）を、出力
端子Ｂに正の電圧（＋５Ｖ）を各々印加し、また、制御
データＳ1が”０”の場合、出力端子Ａに正の電圧（＋
５Ｖ）を、出力端子Ｂに負の電圧（−５Ｖ）を各々印加
する。３1、３2は、通信線であり、出力端子Ａ、Ｂとサ
ーボアンプ４1〜４nの各入力端子Ａ1〜Ａn、Ｂ1〜Ｂnと
の間に各々接続されており、上記制御信号Ｓ1を伝送す
る。
【０００４】４1〜４nは、各々ロボット１０1〜１０nの
各モータを駆動するサーボアンプである。５1〜５nは、
サーボアンプ４1〜４nの入力端子Ａ1〜Ａnと後述するラ
インレシーバ７1〜７nの一方の入力端との間に各々介挿
された入力回路である。この入力回路５1〜５nは、直列
接続された抵抗Ｒ、Ｒと、同図に示すａ点と接地との間
に介挿されたキャパシタンスＣとから構成されるＲＣ低
域通過フィルタからなり、通信線３1、３2に誘導された
ノイズをカットする役目をしている。６1〜６nは、上記
入力回路５1〜５nと同一構成の入力回路であり、サーボ
アンプ４1〜４nの入力端子Ｂ1〜Ｂnとラインレシーバ７
1〜７nの他方の入力端との間に各々介挿されている。
各モータを駆動するサーボアンプである。５1〜５nは、
サーボアンプ４1〜４nの入力端子Ａ1〜Ａnと後述するラ
インレシーバ７1〜７nの一方の入力端との間に各々介挿
された入力回路である。この入力回路５1〜５nは、直列
接続された抵抗Ｒ、Ｒと、同図に示すａ点と接地との間
に介挿されたキャパシタンスＣとから構成されるＲＣ低
域通過フィルタからなり、通信線３1、３2に誘導された
ノイズをカットする役目をしている。６1〜６nは、上記
入力回路５1〜５nと同一構成の入力回路であり、サーボ
アンプ４1〜４nの入力端子Ｂ1〜Ｂnとラインレシーバ７
1〜７nの他方の入力端との間に各々介挿されている。
【０００５】ラインレシーバ７1〜７nは、サーボアンプ
４1〜４nに各々内蔵されており、ラインドライバ２から
送信される制御信号Ｓ1を通信線３1、３2、および入力
回路５1〜５n、６1〜６nを介して受信して、制御信号Ｓ
2としてロボット１０1〜１０nのモータへ出力する。こ
のサーボアンプ４1〜４nは、一方の入力端に印加される
電圧が、他方の入力端に印加される電圧に比して小の場
合、”１”を出力し、また、一方の入力端に印加される
電圧が、他方の入力端に印加される電圧に比して大の場
合、”０”を出力する。ＲTは、サーボアンプ４nの入力
端子Ａn、Ｂn間に接続された終端抵抗である。
４1〜４nに各々内蔵されており、ラインドライバ２から
送信される制御信号Ｓ1を通信線３1、３2、および入力
回路５1〜５n、６1〜６nを介して受信して、制御信号Ｓ
2としてロボット１０1〜１０nのモータへ出力する。こ
のサーボアンプ４1〜４nは、一方の入力端に印加される
電圧が、他方の入力端に印加される電圧に比して小の場
合、”１”を出力し、また、一方の入力端に印加される
電圧が、他方の入力端に印加される電圧に比して大の場
合、”０”を出力する。ＲTは、サーボアンプ４nの入力
端子Ａn、Ｂn間に接続された終端抵抗である。
【０００６】
【発明が解決しようとする課題】ところで、上述した従
来の伝送インターフェイスにおいては、サーボアンプ４
1〜４nの台数が増えるに従って、ラインドライバ２から
みた負荷が増加する。このため、以下に述べる理由によ
りラインドライバ２が駆動不能になるという問題があっ
た。
来の伝送インターフェイスにおいては、サーボアンプ４
1〜４nの台数が増えるに従って、ラインドライバ２から
みた負荷が増加する。このため、以下に述べる理由によ
りラインドライバ２が駆動不能になるという問題があっ
た。
【０００７】図５は、図４に示すラインドライバ２から
見た負荷、すなわち、入力回路５1〜５n、６1〜６nの等
価回路を示す。この図においては、図４に示す各抵抗
Ｒ、Ｒ、・・・は、合成抵抗Ｒ／ｎ、Ｒ／ｎで、同様に
キャパシタンスＣ、Ｃ、・・・は合成キャパシタンスｎ
Ｃで各々表すことができる。この図において、例えば、
通信線３1に電圧Ｖが印加されると、同図に示すように
電流ｉが合成抵抗Ｒ／ｎ、合成キャパシタンスｎＣを経
て接地に流れる。この電流ｉは、図６に示すように時刻
ｔ＝０（ラインドライバ２の駆動時、または制御信号Ｓ
1の論理の反転時）で最大（ｉ＝ｎＶ／Ｒ）となり、そ
の後、指数関数的に減少するという、いわゆるＲＣ直列
回路における過渡現象の特性を示す。一方、通信線３2
に電圧−Ｖが印加されると、同様にして接地から合成キ
ャパシタンスｎＣ、合成抵抗Ｒ／ｎを経て通信線３2へ
電流ｉが流れる。このように、ラインドライバ２は、駆
動時または制御信号Ｓ1の論理の反転時において瞬間的
に電流ｉ（ｎＶ／Ｒ）を出力することになる。該電流ｉ
がサーボアンプ４1〜４nの台数ｎに比例することから、
台数ｎが一定数を越えると、電流ｉがラインドライバ２
の定格出力電流値を越え、ラインドライバ２が駆動不能
になる。
見た負荷、すなわち、入力回路５1〜５n、６1〜６nの等
価回路を示す。この図においては、図４に示す各抵抗
Ｒ、Ｒ、・・・は、合成抵抗Ｒ／ｎ、Ｒ／ｎで、同様に
キャパシタンスＣ、Ｃ、・・・は合成キャパシタンスｎ
Ｃで各々表すことができる。この図において、例えば、
通信線３1に電圧Ｖが印加されると、同図に示すように
電流ｉが合成抵抗Ｒ／ｎ、合成キャパシタンスｎＣを経
て接地に流れる。この電流ｉは、図６に示すように時刻
ｔ＝０（ラインドライバ２の駆動時、または制御信号Ｓ
1の論理の反転時）で最大（ｉ＝ｎＶ／Ｒ）となり、そ
の後、指数関数的に減少するという、いわゆるＲＣ直列
回路における過渡現象の特性を示す。一方、通信線３2
に電圧−Ｖが印加されると、同様にして接地から合成キ
ャパシタンスｎＣ、合成抵抗Ｒ／ｎを経て通信線３2へ
電流ｉが流れる。このように、ラインドライバ２は、駆
動時または制御信号Ｓ1の論理の反転時において瞬間的
に電流ｉ（ｎＶ／Ｒ）を出力することになる。該電流ｉ
がサーボアンプ４1〜４nの台数ｎに比例することから、
台数ｎが一定数を越えると、電流ｉがラインドライバ２
の定格出力電流値を越え、ラインドライバ２が駆動不能
になる。
【０００８】本発明は、このような背景の下になされた
もので、１台のラインドライバで従来のものに比して多
数のラインレシーバを安定して駆動することができ、か
つノイズをもカットすることができる伝送インターフェ
イスを提供することを目的とする。
もので、１台のラインドライバで従来のものに比して多
数のラインレシーバを安定して駆動することができ、か
つノイズをもカットすることができる伝送インターフェ
イスを提供することを目的とする。
【０００９】
【課題を解決するための手段】請求項１に記載の発明
は、複数のロボットを制御する制御信号を生成するコン
ピュータと前記複数のロボットとの間に接続され、前記
制御信号を伝送する伝送インターフェイスにおいて、前
記制御信号を送信するラインドライバと、前記複数のロ
ボットに各々対応して設けられ、通信線を介して前記ラ
インドライバに並列接続され、前記制御信号を受信する
複数のラインレシーバと、前記複数のラインレシーバの
各々の入力端と前記通信線との間に介挿されたＬＣ低域
通過フィルタ回路とを具備することを特徴としている。
は、複数のロボットを制御する制御信号を生成するコン
ピュータと前記複数のロボットとの間に接続され、前記
制御信号を伝送する伝送インターフェイスにおいて、前
記制御信号を送信するラインドライバと、前記複数のロ
ボットに各々対応して設けられ、通信線を介して前記ラ
インドライバに並列接続され、前記制御信号を受信する
複数のラインレシーバと、前記複数のラインレシーバの
各々の入力端と前記通信線との間に介挿されたＬＣ低域
通過フィルタ回路とを具備することを特徴としている。
【００１０】請求項２に記載の発明は、請求項１に記載
の伝送インターフェイスにおいて、ＬＣ低域通過フィル
タ回路は、直列接続された２本のインダクタンスと、前
記２本のインダクタンスの接続点と接地との間に介挿さ
れたキャパシタンスとから構成されていることを特徴と
している。
の伝送インターフェイスにおいて、ＬＣ低域通過フィル
タ回路は、直列接続された２本のインダクタンスと、前
記２本のインダクタンスの接続点と接地との間に介挿さ
れたキャパシタンスとから構成されていることを特徴と
している。
【００１１】
【作用】本発明によれば、ラインドライバから制御信号
が送信されると、該制御信号は、通信線を介して各々の
入力回路に入力される。このとき、入力回路を流れる電
流はＬＣ直列回路における過渡現象、すなわち、ゼロか
ら徐々に増加して、ある時点で最大値となり、その後徐
々に減少する特性となる。このため、ラインドライバ側
からみれば、瞬間的に出力される電流が抑えられるた
め、従来のものに比して多数のラインレシーバを並列接
続しても、ラインドライバを安定駆動することができ
る。また、通信線に誘導されたノイズは、ＬＣ低域通過
フィルタの作用によってカットされる。
が送信されると、該制御信号は、通信線を介して各々の
入力回路に入力される。このとき、入力回路を流れる電
流はＬＣ直列回路における過渡現象、すなわち、ゼロか
ら徐々に増加して、ある時点で最大値となり、その後徐
々に減少する特性となる。このため、ラインドライバ側
からみれば、瞬間的に出力される電流が抑えられるた
め、従来のものに比して多数のラインレシーバを並列接
続しても、ラインドライバを安定駆動することができ
る。また、通信線に誘導されたノイズは、ＬＣ低域通過
フィルタの作用によってカットされる。
【００１２】
【発明の実施の形態】以下、図面を参照して、本発明の
実施形態について説明する。図１は本発明の一実施形態
による伝送インターフェイスによって接続されたパソコ
ンおよびロボットの構成を示す図であり、この図におい
て、図４の各部に対応する部分には同一の符号を付け、
その説明を省略する。この図においては、図４に示す入
力回路５1〜５n、６1〜６nに代えて、入力回路８1〜８
n、９1〜９nが設けられている。上記入力回路８1〜８
n、９1〜９nは、図４に示す抵抗Ｒ、Ｒに代えてインダ
クタンスＬ1、Ｌ2と、同じくキャパシタンスＣに代えて
キャパシタンスＣ1とからなるＬＣ低域通過フィルタか
ら構成されている。
実施形態について説明する。図１は本発明の一実施形態
による伝送インターフェイスによって接続されたパソコ
ンおよびロボットの構成を示す図であり、この図におい
て、図４の各部に対応する部分には同一の符号を付け、
その説明を省略する。この図においては、図４に示す入
力回路５1〜５n、６1〜６nに代えて、入力回路８1〜８
n、９1〜９nが設けられている。上記入力回路８1〜８
n、９1〜９nは、図４に示す抵抗Ｒ、Ｒに代えてインダ
クタンスＬ1、Ｌ2と、同じくキャパシタンスＣに代えて
キャパシタンスＣ1とからなるＬＣ低域通過フィルタか
ら構成されている。
【００１３】図２は、図１に示すラインドライバ２から
みた負荷、すなわち入力回路８1〜８n、９1〜９nの等価
回路であり、この図において図１に示すインダクタンス
Ｌ1、Ｌ1、・・・は合成インダクタンスＬ1／ｎで、同
様にインダクタンスＬ2、Ｌ2、・・・は合成インダクタ
ンスＬ2／ｎで、同様にキャパシタンスＣ1は合成キャパ
シタンスｎＣ1で各々表すことができる。この図におい
て、ラインドライバ２が駆動されて通信線３1に電圧Ｖ
が印加されると、同図に示すように電流ｉが合成インダ
クタンスＬ1／ｎ、合成キャパシタンスｎＣ1を経て接地
に流れる。この電流ｉは、図３に実線で示すように時刻
ｔ＝０（ラインドライバ２の駆動時、または制御信号Ｓ
1の論理反転時）でゼロであり、その後、除々に増加し
て、時刻ｔ1で最大値（ｎＶ／Ｌ1）となり、さらに時刻
ｔ1を過ぎると除々に減少するという、いわゆるＬＣ直
列回路における過渡現象の特性を示す。また、当然なが
ら図１に示す入力回路８1〜８n、９1〜９nは、通信線３
1、３2に誘導されたノイズをＬＣ低域通過フィルタの作
用によりカットする。
みた負荷、すなわち入力回路８1〜８n、９1〜９nの等価
回路であり、この図において図１に示すインダクタンス
Ｌ1、Ｌ1、・・・は合成インダクタンスＬ1／ｎで、同
様にインダクタンスＬ2、Ｌ2、・・・は合成インダクタ
ンスＬ2／ｎで、同様にキャパシタンスＣ1は合成キャパ
シタンスｎＣ1で各々表すことができる。この図におい
て、ラインドライバ２が駆動されて通信線３1に電圧Ｖ
が印加されると、同図に示すように電流ｉが合成インダ
クタンスＬ1／ｎ、合成キャパシタンスｎＣ1を経て接地
に流れる。この電流ｉは、図３に実線で示すように時刻
ｔ＝０（ラインドライバ２の駆動時、または制御信号Ｓ
1の論理反転時）でゼロであり、その後、除々に増加し
て、時刻ｔ1で最大値（ｎＶ／Ｌ1）となり、さらに時刻
ｔ1を過ぎると除々に減少するという、いわゆるＬＣ直
列回路における過渡現象の特性を示す。また、当然なが
ら図１に示す入力回路８1〜８n、９1〜９nは、通信線３
1、３2に誘導されたノイズをＬＣ低域通過フィルタの作
用によりカットする。
【００１４】このように、本発明の一実施形態による伝
送インターフェイスによれば、図３に破線で示す従来の
伝送インターフェイスの電流ｉの特性と比較して明らか
なように、ラインドライバ２の駆動時（時刻ｔ＝０）に
おいて電流ｉが緩やかに立ち上がる特性となり、かつ電
流ｉの最大値が従来の伝送インターフェイスの電流ｉ
（図３破線参照）より小さい。これにより、１台のライ
ンドライバ２で従来のものに比して、多数のサーボアン
プ４1〜４n（ラインレシーバ７1〜７n）を安定駆動する
ことができる。
送インターフェイスによれば、図３に破線で示す従来の
伝送インターフェイスの電流ｉの特性と比較して明らか
なように、ラインドライバ２の駆動時（時刻ｔ＝０）に
おいて電流ｉが緩やかに立ち上がる特性となり、かつ電
流ｉの最大値が従来の伝送インターフェイスの電流ｉ
（図３破線参照）より小さい。これにより、１台のライ
ンドライバ２で従来のものに比して、多数のサーボアン
プ４1〜４n（ラインレシーバ７1〜７n）を安定駆動する
ことができる。
【００１５】
【発明の効果】以上説明したように、本発明によれば、
入力回路を流れる電流がＬＣ直列回路における過渡現象
の特性となり、ラインドライバ側からみれば、瞬間的に
出力される電流が抑えられるため、従来の伝送インター
フェイスに比して多数のラインレシーバを並列接続して
も、ラインドライバを安定駆動することができるととも
に、通信線に誘導されるノイズをもカットすることがで
きる。
入力回路を流れる電流がＬＣ直列回路における過渡現象
の特性となり、ラインドライバ側からみれば、瞬間的に
出力される電流が抑えられるため、従来の伝送インター
フェイスに比して多数のラインレシーバを並列接続して
も、ラインドライバを安定駆動することができるととも
に、通信線に誘導されるノイズをもカットすることがで
きる。
【図１】本発明の一実施形態による伝送インターフェイ
スによって接続されたパソコンおよびロボットの構成を
示す図である。
スによって接続されたパソコンおよびロボットの構成を
示す図である。
【図２】図１に示すラインドライバ２から見た入力回路
８1〜８n、９1〜９nの等価回路を示す図である。
８1〜８n、９1〜９nの等価回路を示す図である。
【図３】図２および図５に示す等価回路における電流ｉ
の特性を示す図である。
の特性を示す図である。
【図４】従来の伝送用インターフェイスによって接続さ
れたパソコンおよびロボットの構成を示すブロック図で
ある。
れたパソコンおよびロボットの構成を示すブロック図で
ある。
【図５】図４に示すラインドライバ２から見た入力回路
５1〜５n、６1〜６nの等価回路を示す図である。
５1〜５n、６1〜６nの等価回路を示す図である。
【図６】図５に示す等価回路における電流ｉの特性を示
す図である。
す図である。
１ パソコン ２ ラインドライバ ３1、３2 通信線 ４1〜４n サーボアンプ ７1〜７n ラインレシーバ ８1〜８n、９1〜９n 入力回路 １０1〜１０n ロボット Ｌ1、Ｌ2 インダクタンス Ｃ1 キャパシタンス Ｓ1、Ｓ2 制御信号
Claims (2)
- 【請求項１】 複数のロボットを制御する制御信号を生
成するコンピュータと前記複数のロボットとの間に接続
され、前記制御信号を伝送する伝送インターフェイスに
おいて、 前記制御信号を送信するラインドライバと、 前記複数のロボットに各々対応して設けられ、通信線を
介して前記ラインドライバに並列接続され、前記制御信
号を受信する複数のラインレシーバと、 前記複数のラインレシーバの各々の入力端と前記通信線
との間に介挿されたＬＣ低域通過フィルタ回路と、 を具備することを特徴とする伝送インターフェイス。 - 【請求項２】 ＬＣ低域通過フィルタ回路は、直列接続
された２本のインダクタンスと、前記２本のインダクタ
ンスの接続点と接地との間に介挿されたキャパシタンス
とから構成されていること、 を特徴とする請求項１に記載の伝送インターフェイス。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20492595A JPH0950335A (ja) | 1995-08-10 | 1995-08-10 | 伝送インターフェイス |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20492595A JPH0950335A (ja) | 1995-08-10 | 1995-08-10 | 伝送インターフェイス |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0950335A true JPH0950335A (ja) | 1997-02-18 |
Family
ID=16498641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20492595A Pending JPH0950335A (ja) | 1995-08-10 | 1995-08-10 | 伝送インターフェイス |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0950335A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298539A (ja) * | 1999-01-08 | 2000-10-24 | Littelfuse Inc | データ及びパワーコネクタポート |
-
1995
- 1995-08-10 JP JP20492595A patent/JPH0950335A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000298539A (ja) * | 1999-01-08 | 2000-10-24 | Littelfuse Inc | データ及びパワーコネクタポート |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2715937B1 (en) | Balanced impedance method for differential signaling | |
| CN111819820A (zh) | 用于总线系统的发送/接收装置和其运行方法 | |
| US3843834A (en) | Bidirectional line driver-receiver circuit | |
| JPH0454414B2 (ja) | ||
| JPH0563124U (ja) | 差動ラインドライバ | |
| US4994690A (en) | Split level bus | |
| EP2506513A2 (en) | Full duplex communication circuit and method therefor | |
| KR100390386B1 (ko) | 범용수신장치 | |
| US6922073B2 (en) | Circuit configuration for signal balancing in antiphase bus drivers | |
| JPH0752870B2 (ja) | 通信装置 | |
| EP0721254B1 (en) | CMOS-PECL level conversion circuit | |
| JPH0950335A (ja) | 伝送インターフェイス | |
| KR102335001B1 (ko) | 싱글-와이어 통신 시스템 및 이의 제어 방법 | |
| JP2003152522A (ja) | ユニバーサルｐｅｃｌ／ｌｖｄｓ出力構成回路 | |
| WO2002037781A3 (en) | Transmitter with active differential termination | |
| US20030057994A1 (en) | Electronic circuit with a driver circuit | |
| JP3577541B2 (ja) | 受信回路 | |
| US5404057A (en) | Output circuit for outputting signals having different logical amplitudes | |
| CN101031899A (zh) | 用于传输信号的装置 | |
| US5783955A (en) | Driver circuit arrangement used in a local area network | |
| JP2943542B2 (ja) | 差動型データ伝送装置 | |
| JPH0345045A (ja) | 信号入出力インタフェース回路 | |
| EP1410590B1 (en) | Low swing communication system | |
| JP3099689B2 (ja) | フイールドバスインターフエイス回路 | |
| US7064581B2 (en) | Bus interface and method for coupling a bus device to a bus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Effective date: 20040203 Free format text: JAPANESE INTERMEDIATE CODE: A02 |