JPH09504160A

JPH09504160A - パルス幅変調ｄｃ／ｄｃブーストコンバータ

Info

Publication number: JPH09504160A
Application number: JP8500772A
Authority: JP
Inventors: ソレン，クリステル
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1994-06-08
Filing date: 1995-06-07
Publication date: 1997-04-22
Also published as: CN1041984C; FI960569A7; DE69522169T2; BR9506002A; EP0712546B1; NO960493D0; NO960493L; US5543704A; WO1995034120A1; FI960569L; FI960569A0; CA2169160A1; DE69522169D1; CN1129497A; EP0712546A1; AU704193B2; AU2688295A; ES2161899T3

Abstract

(57)【要約】スイッチングロスが最小限に抑えられるパルス幅変調ＤＣ／ＤＣブーストコンバータ回路（３００）。本回路は定周波数で（定電流で）連続モードで作動する。スイッチングデバイス（３０２）が導通状態へ切り替えられる前に主スイッチングデバイス（３０２）の寄生固有容量を放電させ、出力整流器（３２０）がターンオフする時に回路の出力整流器からの逆回復電流を低減することによりターンオンロスが最小限に抑えられる。スイッチングデバイスのターンオフロスはターンオフ時にスイッチングデバイスの両端間にゼロ電圧状態を生じることにより最小限に抑えられる。

Description

【発明の詳細な説明】パルス幅変調ＤＣ／ＤＣブーストコンバータ発明の背景本発明はＤＣ／ＤＣ電圧コンバータに関し、特にゼロ電圧スイッチング技術を使用してコンバータの半導体デバイスのスイッチングロスを最小限に抑えるＤＣ／ＤＣブーストコンバータに関する。ＤＣ／ＤＣブーストコンバータは通常ＡＣ／ＤＣコンバータのフロントエンド電力段として選択される。ＤＣ／ＤＣコンバータは２種類あり、パルス幅変調（ＰＷＭ）コンバータおよび共振コンバータである。ＰＷＭコンバータは電力流を遮断しデューティサイクルを制御して電力を処理する。共振コンバータは正弦波形式で電力を処理する。ＰＷＭコンバータは定周波数可変パルス幅で作動し、共振コンバータは可変周波数定パルス幅で作動する。回路が単純で制御が容易であるため今日ＰＷＭコンバータが広く使用されている。ＰＷＭブーストコンバータ回路ではスイッチが高速でオンとされてインダクタの両端間に高電圧が生じる。スイッチがターンオフとされると、インダクタ電流によりダイオードを介して出力キャパシタが充電され元の供給電圧よりも高い電圧が出力に生じる。第１図にＭＯＳＦＥＴパワートランジスタ（ＭＯＳＦＥＴ）１０２、インダクタ１０４、ダイオード１０６およびキャパシタ１０８からなる基本的な（ＰＷＭ）ブーストコンバータ回路１００を示す。ＭＯＳＦＥＴ１０２のゲート端子“ｇ”は外部パルススイッチング電圧源（Ｖｓｗｉｔｃｈ）１１６に接続されている。ＭＯＳＦＥＴ１０２のドレーン端子“ｄ”はインダクタ１０４およびダイオード１０６に接続されている。ＭＯＳＦＥＴ１０２のソース端子 “Ｓ”は接地されている。第１図において電圧源（Ｖｉｎ）１１２は回路１００の入力に接続され、負荷１１４が回路１００の出力においてキャパシタ１０８に並列接続されている。第１図にはインダクタ１０４を流れる基準電流ＩＬ１０４、ダイオード１０６を流れる基準電流ＩＤ１０６、ＭＯＳＦＥＴ１０２を流れる基準電流ＩＤＳ１０２、およびインダクタ１０４の両端間電圧ＶＬ１０４、ＭＯＳＦＥＴ１０２の両端間電圧ＶＤＳ１０２、キャパシタ１０８の両端間電圧ＶＣ１０８、負荷１１４の両端間電圧ＶＬも図示されている。ＭＯＳＦＥＴ１０２はインダクタ１０４を流れる電流ＩＬ１０４を制御する電子スイッチとして機能する。コンバータのスイッチングサイクル中にＶｓｗｉｔｃｈ１１６によりＭＯＳＦＥＴ１０２のゲートへパルス電圧が印加される。このパルス電圧によりＭＯＳＦＥＴ１０２は“オン”（導通）状態から“オフ”（非導通）状態へ巡回される。ＭＯＳＦＥＴ１０２がオンとされて導通すると、ＭＯＳＦＥＴ１０２両端間のドレーン−ソース電圧ＶＤＳ１０２がゼロとなりＶｉｎからインダクタ１０４およびＭＯＳＦＥＴ１０２を介してグランドヘ電流ＩＬ１０４が流れる。この時インダクタ１０４の電流ＩＬ１０４とＭＯＳＦＥＴ（１０２）の電流ＩＤＳ１０２は等しい。スイッチングサイクルのこの段階中に前のサイクルで充電されたキャパシタ１０８の電圧ＶＣ１０８により負荷へＶＬが印加される。ダイオード１０６によりキャパシタ１０８からＭＯＳＦＥＴ１０２およびグランドへの逆電流が阻止される。ＭＯＳＦＥＴ１０２がオフとされると、そこを流れる電流ＩＤＳ１０２の遮断によりインダクタ１０４の両端間に高い電圧が生じる。オフとされると、インダクタ１０４の両端間電圧ＶＬ１０４は極性が瞬時に変化してＶｉｎとＶＬとの差まで上昇する。ダイオード１０６は順バイアスされてインダクタ１０４に蓄えられたエネルギがダイオード１０６を流れる電流ＩＤ１０６によりキャパシタ１０８および負荷１０４へ放電される。インダクタ１０４を流れる電流は減少しキャパシタ１０８の電圧ＶＣ１０８は増大する。ＭＯＳＦＥＴ１０２をオンオフする前記サイクルが繰り返される。設定時間後にＭＯＳＦＥＴ１０２は再びオンとされる。コンバータはインダクタ１０４の平均電流が負荷電流に等しくなるように自動制御される。Ｖｉｎからインダクタ１０４およびＭＯＳＦＥＴ１０２を介してグランドヘ再び電流が流れ、キャパシタ１０８により前のサイクル中に蓄えられたエネルギが負荷１１４へ供給される。キャパシタ１０８の平均電圧はＶｓｗｉｔｃｈ１１６の出力のパルス幅によって決まる。ＭＯＳＦＥＴ１０２のオンオフスイッチングサイクルは非常に高速に繰り返される。Ｖｓｗｉｔｃｈ１１６により印加されるパルス電圧は代表的には３０−５０ｋＨｚとすることができる。周波数が高いと値およびサイズの小さいインダクタを使用できるため、コンバータのスイッチング周波数は高いほうが望ましい。そうすればコンバータは小さい容積にパッケージして軽量とすることができる。しかしながら、コンバータを高いスイッチング周波数で作動させる時の一つの欠点はスイッチング電力損失がスイッチング周波数と共に増大することである。実際上、このようなスイッチングロスはスイッチング周波数を選択する際の制約要因となる。コンバータを設計する際にそのスイッチング素子のスイッチングロスを最小限に抑えながら高い周波数で作動させることが一つの目標となっている。第１図のブースト回路１００ではＭＯＳＦＥＴ１０２のターンオンおよびターンオフの両期間中にロスが生じる。ＭＯＳＦＥＴ１０２等のＭＯＳＦＥＴは実際上ドレーン・ソース端子間の容量である内部寄生容量を有している。このドレーン・ソース容量によりＭＯＳＦＥＴ１０２は誘導的にターンオフされ容量的にターンオンされる。ターンオフ期間中に、漏洩インダクタンスにより誘起される電圧スパイクによりノイズおよび電圧応力が生じる。ターンオン期間中に、ＭＯＳＦＥＴ１０２のドレーン・ソース容量に蓄えられたエネルギは内部で消費される。ターンオンロスはスイッチング周波数およびドレーン・ソース容量に蓄えられたエネルギによって決まる。ブースト回路１００におけるスイッチングロスのもう一つの原因は、ターンオフされる前のダイオード１０６の逆回復電流によるスイッチングトランジスタＭＯＳＦＥＴ１０２のターンオンロスである。ＭＯＳＦＥＴ１０２がターンオンされる時に、ダイオード１０６の電荷の再結合に必要な制限時間が存在する。ダイオード１０６のこのような電荷が再結合されるまで、ダイオード１０６には逆回復電流の負のスパイクが生じる。この電流スパイクからのエネルギはＭＯＳＦＥＴ１０２内で消費される。ＭＯＳＦＥＴ１０２のドレーン・ソース容量およびダイオード１０６の逆回復電流によるターンオンスイッチングロスを第２Ａ図−第２Ｄ図に示すが、そこにはスイッチングサイクルのＭＯＳＦＥＴ１０２ターンオン部分に対する電流および電圧波形が示されている。第２Ａ図にはＭＯＳＦＥＴ１０２のドレーン・ソース電圧ＶＤＳ１０２が示されている。第２Ｂ図にはダイオード１０６を流れる電流ＩＤ１１６が示されている。第２Ｃ図にはＭＯＳＦＥＴ１０２のドレーン・ソース電流ＩＤＳ１０２が示されている。第２Ｄ図にはＭＯＳＦＥＴ１０２の印加ゲート・ソース電圧Ｖｓｗｉｔｃｈが示されている。第２Ａ図−第２Ｄ図から判るように、スイッチングサイクルのＭＯＳＦＥＴ１０２ターンオン部分は５つの時間間隔Ｉ−Ｖへ分割することができる。期間Ｉの間、ＶｓｗｉｔｃｈはゼロでありＭＯＳＦＥＴ１０２はオフとされる。ＶＤＳ１０２は出力電圧値プラスダイオード１０６の両端間電圧降下に等しい。期間IIの始めに、Ｖｓｗｉｔｃｈはハイパルスとされて立ち上がりＭＯＳＦＥＴ１０２をターンオンする。期間IIの間、ＶｓｗｉｔｃｈはＭＯＳＦＥＴ１０２をターンオンするのに必要な閾値電圧よりも低い。期間IIIの間に、Ｖｓｗｉｔｃｈがターンオン閾値を越えるとＭＯＳＦＥＴ１０２がオンとされる。ＭＯＳＦＥＴ１０２のドレーン・ソース容量が放電されると、ＶＤＳ１０２が減少しダイオード１０６は逆バイアスされてターンオフ開始する。ダイオード１０６の逆回復電流の大きいパルスにより電流ＩＤ１０６は負となる。ＭＯＳＦＥＴ１０２およびダイオード１０６と直列接続された制限抵抗が無いため、電流ＩＤ１０６は比較的大きい。電圧ＶＤＳ１０２はやはり高いため、ＭＯＳＦＥＴ１０２内に大きい電力損失が生じる。期間ＩＶにおいて、ダイオード１０６はターンオフされている。ＶＤＳ１０２がゼロになるとＭＯＳＦＥＴ１０２内にさらに損失が生じる。期間Ｖにおいて、Ｖｓｗｉｔｃｈは立ち上がりＭＯＳＦＥＴ１０２は飽和して完全にターンオンする。ターンオンサイクルの期間IIIおよびIV中のＭＯＳＦＥＴ１０２の損失は、ＭＯＳＦＥＴ１０２の両端間電圧ＶＤＳ１０２、および、スイッチングサイクルのターンオン部分中にＭＯＳＦＥＴ１０２へ流れるダイオード１０６の逆回復電流ＩＤ１０６を最小限に抑えることにより制限することができる。理想的なターンオン状態はＭＯＳＦＥＴ１０２の両端間のＶＤＳ１０２を０Ｖに設定することである。ターンオン期間中にＶＤＳ１０２が０Ｖであるため、ＭＯＳＦＥＴ１０２の電圧と電流の積、したがって消費電力、はゼロとなる。第１図の基本的なブーストコンバータ回路に周知のゼロ電圧スイッチング技術を適用することによりこの目標を実現することができる。ゼロ電圧スイッチングはＭＯＳＦＥＴ１０２のドレーン・ソース容量を擬正弦波で放電させて両端間電圧がゼロとなる瞬間にデバイスをスイッチできるようにする技術である。従来、ゼロ電圧スイッチング技術は、ＰＷＭコンバータをＰＷＭと共振のハイブリッドコンバータへ変換するのに使用されている。このようなハイブリッドは擬共振コンバータとして知られている。このような擬共振コンバータによりスイッチング電力損失は最小限に抑えられるが、真のＰＷＭコンバータとしては作動しない。擬共振コンバータではスイッチングデバイスの両端間電圧は出力電圧の２倍となることがある。したがって、出力電圧にしか耐えられないスイッチングデバイスを必要とするＰＷＭコンバータに較べて、擬共振コンバータは出力電圧の２倍を越える電圧に耐えられるスイッチングデバイスを必要とする。擬共振コンバータは可変周波数で作動することもできる。しかしながら、定周波数で、（定電流において）連続モードで作動しスイッチングロスがごく僅かであるＰＷＭブーストコンバータが望まれる。本発明によりターンオン時にゼロ電圧スイッチングが可能でスイッチングロスがごく僅かであるＰＷＭコンバータの設計が提供される。このような設計のＰＷＭブーストコンバータは真のＰＷＭコンバータとして作動する。さらに、それはより高い周波数で作動することができサイズが小さく軽量である。また、定周波数で作動するため本発明のコンバータ回路により単純な入力および出力フィルタを使用することができる。発明の要約一つの観点において、本発明によれば、回路の入力端子へ供給される順電流を受電する第１の誘導手段および第１の誘導手段に接続された第１の電子スイッチを含むブーストコンバータ回路が提供される。固有の寄生容量を有する第１の電子スイッチが、第１の誘導手段から第１の電子スイッチへ順電流が流れる導通状態と、第１の誘導手段から回路の出力端子へ順電流が流れる非導通状態との間で周期的にスイッチングされる。この回路には出力端子に接続された第１の容量手段および第１の誘導手段と第１の容量手段との間に接続された第１の整流手段も含まれている。第１の容量手段は出力電圧を供給し第１の電子スイッチが非導通状態である時に充電される。第１の整流手段は第１の電子スイッチが非導通状態である時に第１の容量手段へ順電流を通し、スイッチが導通状態である時に第１の容量手段からの逆電流を阻止する。本発明の回路には、さらに第１の誘導手段と第１の整流手段間に接続された第２の誘導手段を具備する第１の電子スイッチの寄生容量を放電する手段、および第２の誘導手段に接続された第２の電子スイッチが含まれている。第２の電子スイッチは第１の電子スイッチが非導通状態であって順電流を第１の整流手段から第２の誘導手段へ転流する時に周期的に導通状態へ切り替えられる。次に第１の電子スイッチから第２の誘導手段へ流れる電流により寄生容量が放電される。第２の誘導手段は、第２の電子スイッチが導通する時に、第１の誘導手段からの順電流、および第１の整流手段からの逆回復電流を制限するように作動する。別の観点において、本発明によれば、第１の誘導素子および第１の誘導素子から第１の整流素子への順電流を制御する第１の電子スイッチを含むブーストコンバータ回路に適用される方法が提供される。寄生容量を有する第１のスイッチは周期的にオンオフされて第１の整流素子への順電流が制御される。本発明の方法によれば、第１のスイッチのターンオンロスおよび第１の整流素子からの逆回復電流によるロスを最小限に抑えながら、第１のスイッチの寄生容量を放電することができる。本方法には、第１の誘導素子からの順電流および整流素子からの逆回復電流を第２の誘導素子へ向けることにより、第１のスイッチがターンオフされたら寄生容量の放電を行うようにするステップが含まれている。本方法には、第１のスイッチがターンオンしたら第２の誘導素子からの電流を第２の整流素子へ向けるステップも含まれている。第２の電子スイッチがターンオンされると第１の誘導素子からの順電流、および整流素子からの逆回復電流が第２の誘導素子へ向けられ、ターンオフされると第２の誘導素子からの電流が第２の整流素子へ向けられる。図面の簡単な説明本発明をより詳細に理解し、他の目的および利点を理解するために、添付図と共に以下の説明を参照し、ここに、第１図は従来技術のブーストコンバータの略回路図、第２Ａ図−第２Ｄ図は第１図の回路のターンオン電力損失を示す電圧および電流波形を示し、第３図は本発明の教示を組み込んだ第１のブーストコンバータ回路の略回路図であり、第４Ａ図−第４Ｆ図は第３図の回路のスイッチングサイクルを示す電圧および電流波形を示し、第５図は本発明の教示を組み込んだ第２のブーストコンバータ回路の略回路図であり、第６Ａ図−第６Ｆ図は第５図の回路のスイッチングサイクルを示す電圧および電流波形を示す。詳細な説明最初に第３図を参照して、本発明の教示に従って構成されたブーストコンバータ回路３００の第１の実施例を示す。回路３００はＭＯＳＦＥＴパワートランジスタ（ＭＯＳＦＥＴ）３０２、インダクタ３０４、ダイオード３０６、キャパシタ３０８、ＭＯＳＦＥＴパワートランジスタ（ＭＯＳＦＥＴ）３１０、インダクタ３１２、可飽和インダクタ３１４、ダイオード３１６、ダイオード３１８、ダイオード３２０、および抵抗３２２を具備している。電圧源（Ｖｉｎ）３２４が回路３００の入力に接続され負荷３２６が回路３００の出力に接続されている。ＭＯＳＦＥＴ３０２のゲートはパルススイッチング電圧源（Ｖｓｗiｔｃh）３２８に接続されＭＯＳＦＥＴ３１０のゲートは補助スイッチング電圧源（Ｖｓｗｉｔｃｈ）３３０に接続されている。Ｖｓｗｉｔｃｈ３２８はＭＯＳＦＥＴ３０２のゲートにパルス電圧を印加してＭＯＳＦＥＴ３０２をオンオフする。Ｖｓｗｉｔｃｈ３３０はＭＯＳＦＥＴ３１０のゲートにパルス電圧を印加してＭＯＳＦＥＴ３１０をオンオフする。第３図にはインダクタ３０４を流れる基準電流ＩＬ３０４、ダイオード３０６を流れる基準電流ＩＤ３０６、インダクタ３１２を流れる基準電流ＩＬ３１２、ダイオード３２０を流れる基準電流ＩＤ３２０、抵抗３２２を流れる基準電流ＩＲ３２２、ＭＯＳＦＥＴ３０２のドレーン・ソース間基準電圧ＶＤＳ３０２、ＭＯＳＦＥＴ３１０のドレーン・ソース間基準電圧ＶＤ３１０、キャパシタ３０８の両端間基準電圧ＶＣ３０８、ダイオード３１６の両端間基準電圧ＶＤ３１６および負荷３２６の両端間基準電圧ＶＬも示されている。動作について、回路３００は従来のブーストコンバータとして機能し同時にダイオード３０６の逆回復電流によるロスおよびＭＯＳＦＥＴ３０２のターンオンロスを最小限に抑える。回路３００はまたダイオード３２０の逆回復電流によるロスおよびＭＯＳＦＥＴ３１０のターンオンロスが最小となるように設計される。回路３００は共振スイッチング技術を使用し、ＭＯＳＦＥＴ３０２のドレーン・ソース容量はＭＯＳＦＥＴ３０２がターンオンされる前にＭＯＳＦＥＴ３１０を介して共振モードで放電する。ＶＤＳ３０２がゼロに等しくなるとＭＯＳＦＥＴ３０２はオンとする。共振スイッチングはスイッチングサイクルのＭＯＳＦＥＴ３０２ターンオン段でのみ使用される。ＭＯＳＦＥＴ３１０のターンオンロスはインダクタ３１４を使用してターンオン時のＭＯＳＦＥＴ３１０の電流立上りを制限して最小限に抑えられる。第４Ａ図−第４Ｆ図に示すスイッチングサイクル波形を参照すれば回路３００の動作をよく理解することができる。第４Ａ図はＭＯＳＦＥＴ３０２のドレーン・ソース電圧ＶＤＳ３０２を示す。第４Ｂ図はＭＯＳＦＥＴ３１０および補助ダイオード３１６の結合ドレーン・ソース電圧ＶＤ３１０＋ＶＤ３１６を示す。第４Ｃ図はダイオード３０６の電流ＩＤ３０６を示す。第４Ｄ図は補助インダクタ３１２の電流ＩＬ３１２を示す。第４Ｅ図はＭＯＳＦＥＴ３０２のゲートへ印加される電圧Ｖｓｗｉｔｃｈ３２８を示す。第４Ｆ図はＭＯＳＦＥＴ３１０のゲートへ印加される電圧Ｖｓｗｉｔｃｈ３３０を示す。第４Ａ図−第４Ｆ図において、回路３００のスイッチングサイクルは６つの期間Ｉ−VIに分割して示されている。第３図−第４図を参照すると、Ｉの期間中は、Ｖｓｗｉｔｃｈ３２８およびＶｓｗｉｔｃｈ３３０は共にゼロであり、ＭＯＳＦＥＴ３０２およびＭＯＳＦＥＴ３１０はオフとされる。電圧ＶＤＳ３０２およびＶＤ３１０＋ＶＤ３１６は負荷電圧プラスダイオード３０６の両端間電圧降下に等しい。この時間中に、インダクタ３０４の電流ＩＬ３０４およびダイオード３０６の電流ＩＤ３０６は等しく、キャパシタ３０８および負荷３２６へ流れる。期間IIの始めに、Ｖｓｗｉｔｃｈ３３０はパルスとなってＭＯＳＦＥＴ３１０をターンオンする。ＶＤ３１０＋ＶＤ３１６はゼロへ降下し、インダクタ３１２の電流ＩＬ３１２が立ち上がり、ダイオード３０６の電流ＩＤ３０６が減少する。インダクタ３０４のインダクタンスは比較的大きく、例えば１ｍＨ程度であり、ＭＯＳＦＥＴ３１０のターンオン中電流ＩＬ３０４を一定に保持する。したがって、インダクタ３１２の電流ＩＬ３１２が増加すると、ダイオード３０６の電流ＩＤ３０６は同じ割合で減少する。可飽和インダクタ３１４はＭＯＳＦＥＴ３１０からグランドへ流れるインダクタ３１２の電流ＩＬ３１２の立上りを最初に制限する。これによりＭＯＳＦＥＴ３１０のターンオンロスが制限される。最後に、可飽和インダクタ３１４が飽和しインダクタ３１２の電流ＩＬ３１２の増加率はインダクタ３１２の値によって決まる。インダクタ３１２の電流ＩＬ３１２がインダクタ３０４を流れる電流ＩＬ３０４に等しい場合には、ダイオード３０６がターンオフするとダイオード３０６の逆回復電流により電流ＩＤ３０６は負になり始める。逆回復電流は電流ＩＤ３０６の減少率により制限される。ＩＤ３０６の減少率はインダクタ３１２の値によって決まる。ＩＤ３０６のこの負のスパイクによりインダクタ３１２の電流ＩＬ３１２はダイオード３０６が完全にターンオフされるまでインダクタ３０４の電流よりも高い値へ立ち上げられる。ダイオード３０６がターンオフすると期間IIIが始まる。ここではインダクタ３１２の電流ＩＬ３１２はインダクタ３０４を流れる電流よりも大きい。インダクタ３０４を流れる電流ＩＬ３０４を越える値のインダクタ３１２の電流ＩＬ３１２がＭＯＳＦＥＴ３０２からインダクタ３１２へ流れて、インダクタ３１２を流れる電流ＩＬ３１２を一定に保つ。この余剰電流によりＭＯＳＦＥＴ３０２のドレーン・ソース容量が放電する。ドレーン・ソース容量が放電すると、ＭＯＳＦＥＴ３０２のダイオードは余剰電流を流す。ＶＤＳ３０２がゼロに等しくなると、Ｖｓｗｉｔｃｈ３２８がハイとされてＭＯＳＦＥＴ３０２をターンオンする。ドレーン・ソース容量はすでに放電しているため、ターンオンにはドレーン・ソース容量のロスが無い。期間IVの始めに、ＭＯＳＦＥＴ３１０がターンオフされる。インダクタ３１２の電流ＩＬ３１２はダイオード３２０およびキャパシタ３０８へ転流される。インダクタ３１２の電流ＩＬ３１２は出力電圧およびインダクタ３１２の値によって決まる割合で減少する。同時にＭＯＳＦＥＴ３０２の電流が増加して合計電流は一定となり、インダクタ３０４の電流ＩＬ３０４に等しくなる。インダクタ３１２の電流ＩＬ３１２がゼロに近いと、インダクタ３１４は飽和を脱してＩＬ３１２の減少率はさらに緩やかになる。ダイオード３２０の逆回復電流により、ダイオード３２０が逆バイアスされてターンオフ開始するとＩＬ３１２は負電流のスパイクを示す。この逆回復電流はインダクタ３１４により制限される。ダイオード３２０がターンオフすると期間Ｖが始まる。この点において、負電流ＩＤ３２０は電流ＩＲ３２２としてグランドから抵抗３２２、ダイオード３１８およびインダクタ３１２、３１４へ転流される。ダイオード３１６により、グランドからＭＯＳＦＥＴ３１０の本体ダイオードを通ってインダクタ３１２へ電流が流れることが防止される。このようにしてインダクタ３１２の電流ＩＬ３１２は抵抗３２２の値によって決まる割合で減少する。抵抗３２２の抵抗性減衰効果によりインダクタ３１２、インダクタ３１４、ダイオード３１８およびダイオード３０６の過剰リンギングが防止される。これによりダイオード３２０がターンオフするとダイオード３１６およびダイオード３２０の両端間の過剰電圧が防止される。Ｖｓｗｉｔｃｈ３２８がゼロに設定されてＭＯＳＦＥＴ３０２がターンオフすると期間VIのサイクルが完了する。ＭＯＳＦＥＴ３０２の電流はダイオード３０６へ転流されてダイオード３０６はオープンとなり、ダイオード３０６の電流ＩＤ３０６が増加する。次のスイッチングサイクルが期間Ｉにおいて開始され前記したように進行する。第５図に、本発明に従って構成されたブーストコンバータ回路５００の第２の実施例を示す。回路５００はＭＯＳＦＥＴパワートランジスタ（ＭＯＳＦＥＴ）５０２、インダクタ５０４、ダイオード５０６、キャパシタ５０８、スイッチングＭＯＳＦＥＴパワートランジスタ（ＭＯＳＦＥＴ）５１０、インダクタ５１２、可飽和インダクタ５１４、ダイオード５１６、ダイオード５１８、ダイオード５２０、抵抗５２２、ダイオード５３４、およびキャパシタ５３６を含んでいる。電圧源（Ｖｉｎ）５２４が回路５００の入力に接続されており負荷５２６が回路５００の出力に接続されている。Ｖｓｗｉｔｃｈ５２８によりＭＯＳＦＥＴ５０２のゲートへパルス電圧が印加されてＭＯＳＦＥＴ５０２をオンオフし、Ｖｓｗｉｔｃｈ５３０によりＭＯＳＦＥＴ５１０のゲートへパルス電圧が印加されてＭＯＳＦＥＴ５１０をオンオフする。第５図にはインダクタ５０４を流れる基準電流ＩＬ５０４、ダイオード５０６を流れる基準電流ＩＤ５０６、インダクタ５１２を流れる基準電流ＩＬ５１２、ダイオード５２０を流れる基準電流ＩＤ５２０、抵抗５２２を流れる基準電流ＩＲ５２２、ダイオード５３４を流れる基準電流ＩＤ５３４、およびＭＯＳＦＥＴ５０２のドレーン・ソース間基準電圧ＶＤＳ５０２、キャパシタ５０８の両端間電圧ＶＣ５０８、ＭＯＳＦＥＴ５１０のドレーン・ソース間基準電圧ＶＤＳ５１０、キャパシタ５３６の両端間電圧ＶＣ５３６、ダイオード５１６の両端間電圧ＶＤ５１６および負荷５２６の両端間電圧ＶＬも示されている。動作について、回路５００は従来のブーストコンバータとして機能しダイオード５０３の逆回復電流によるロスおよびＭＯＳＦＥＴ５０２のターンオンおよびターンオフロスは本発明により最小限に抑えられる。回路５００はまたダイオード５２０の逆回復電流によるロスおよびＭＯＳＦＥＴ５１０のターンオンおよびターンオフロスが最小となるように設計される。回路５００は共振スイッチング技術を使用し、ＭＯＳＦＥＴ５０２のドレーン・ソース容量はＭＯＳＦＥＴ５０２がターンオンされる前にＭＯＳＦＥＴ５１０を介して共振モードで放電する。共振スイッチングはスイッチングサイクルのＭＯＳＦＥＴ５０２ターンオン段でのみ使用される。ＭＯＳＦＥＴ５０２のターンオフ中に、ＭＯＳＦＥＴ５０２の両端間電圧はキャパシタ５３６の両端間電圧ＶＣ５３６を使用して最小限に抑えられる。ＭＯＳＦＥＴ５１０のターンオンロスはインダクタ５１４を使用してターンオン時にＭＯＳＦＥＴ５１０を流れる電流を制限することにより最小限に抑えられる。ＭＯＳＦＥＴ５１０のターンオフロスはキャパシタ５３６の両端間電圧ＶＣ５３６を使用して最小限に抑えられる。第６Ａ図はＭＯＳＦＥＴ５０２のドレーン・ソース電圧ＶＤＳ５０２の波形を示す。第６Ｂ図はＭＯＳＦＥＴ５１０のドレーン・ソース電圧と補助ダイオード５１６の両端間電圧を結合した電圧ＶＤＳ５１０＋ＶＤ５１６を示す。第６Ｃ図はダイオード５０６を流れる電流ＩＤ５０６を示す。第６Ｄ図は補助インダクタ５１２を流れる電流ＩＬ５１２を示す。第６Ｅ図はＭＯＳＦＥＴ５０２のゲートへ印加される電圧Ｖｓｗｉｔｃｈ５２８を示す。第６Ｆ図はＭＯＳＦＥＴ５１０のゲートへ印加される電圧Ｖｓｗｉｔｃｈ５３０を示す。第５図の回路のスイッチングサイクルは６つの期間Ｉ−VIに分割することができる。時間間隔Ｉ−IIIでは第５図の回路５００の部品５０２−５２２は、それぞれ、第３図の部品３０２−３２２と実質的に同様に機能する。ＭＯＳＦＥＴ５０２もしくはＭＯＳＦＥＴ５１０がターンオフされる時に存在するＶＣ５３６の電圧状態によりＭＯＳＦＥＴ５０２および５１０のターンオフロスが最小限に抑えられる点を除けば、IV−VIの期間中の回路５００の動作は回路３００の対応する動作と実質的に同じである。IV−VI期間中の回路５００の動作については後記する。第５図−第６図を参照すると、期間IVの始めにＶｓｗｉｔｃｈ５３０はゼロへ切り替わりＭＯＳＦＥＴ５１０はターンオフする。このようにしてインダクタ５１２の電流ＩＬ５１２によりダイオード５２０を介してキャパシタ５３６が充電される。キャパシタ５３６は最初に放電されＶＣ５３６はゼロとなる。キャパシタ５３６が充電されている間、ＭＯＳＦＥＴ５１０の両端間電圧ＶＤＳ５１０はキャパシタ５３６の電圧ＶＣ５３６に等しい。ターンオフ時にＶＤＳ５１０およびＶＤ５１６はゼロであるためＭＯＳＦＥＴ５１０のターンオフロスは最小限に抑えられる。その結果第６図の期間IVにおけるＶＤＳ５１０およびＶＤ５１６の立上りは、第４図の期間IVにおけるＶＤＳ３１０およびＶＤ３１６の立上りに較べて緩やかになる。キャパシタ５３６が出力電圧へ放電されると、インダクタ５１２の電流ＩＬ５１２は電流ＩＤ５３４としてダイオード５３４へ流入し、ダイオード５３４は順バイアスされてターンオンする。このようにしてインダクタ５１２の電流ＩＬ５１２は出力電圧ＶＬおよびインダクタ５１２のインダクタンスによって決まる割合で減少する。インダクタ５１２の電流ＩＬ５１２がゼロに近づくと、インダクタ５１４は飽和を脱してＩＬ５１２の減少率はさらに緩やかになる。ダイオード５２０およびダイオード５３４の逆回復電流により、電流ＩＬ５１２はダイオード５２０およびダイオード５３４が逆バイアスされてターンオフ開始すると負の電流スパイクを示す。逆回復電流は次にインダクタ５１４により制限される。期間Ｖの始めに、ダイオード５２０およびダイオード５３４はターンオフし、インダクタ５１２の小さな負の電流ＩＬ５１２が電流ＩＲ５２２として抵抗５２２、ダイオード５１８およびインダクタ５１４、５１２を介してＭＯＳＦＥＴ５０２へ転流される。ダイオード５１６により、グランドからＭＯＳＦＥＴ５１０の本体ダイオードを介してインダクタ５１２へ電流が流れることが防止される。電流ＩＬ５１２は抵抗５２２の値によって決まる減少率で減少する。抵抗５２２の減衰効果によりダイオード５２０のターンオフ時にダイオード５１６およびダイオード５２０の過剰電圧が防止される。このようにして電流はインダクタ５０４およびＭＯＳＦＥＴ５０２へ流れ、キャパシタ５３６の両端間電圧ＶＣ５３６は出力電圧に等しくなる。期間VIの始めに、Ｖｓｗｉｔｃｈ５２８はゼロとなりＭＯＳＦＥＴ５０２はターンオフする。ＶＤＳ５０２はＶＬマイナスキャパシタ５３６の両端間電圧ＶＣ５３６に等しくなり、それはゼロに近い。したがって、ＭＯＳＦＥＴ５０２のターンオフロスは最小となる。インダクタ５０４の電流ＩＬ５０４によりキャパシタ５３６はダイオード５３４を介してゼロへ放電される。その結果第６図の期間 VIにおけるＶＤＳ５０２の立上り率は第４図の期間VIにおけるＶＤＳ３０２の立上り率よりも幾分緩やかになる。キャパシタ５３６が完全に放電すると、ダイオード５０６がターンオンしダイオード５３４はターンオフする。このようにしてスイッチングサイクルが完了する。第３図および第５図のブーストコンバータ回路を構成および作動させるのに使用できる代表的な産業標準部品および回路パラメータの代表的な表を以下に示す。当業者であればこれらの部品の値は代表的な値の例として示したものであり第３図および第５図の回路はさまざまな値の部品および回路パラメータにより実現できることがお判りと思われる。また本発明の精神および範囲を逸脱することなく添付図に示し検討を行ってきたものについて詳細構造をさまざまに変更できることもお判りと思われる。したがって、本発明は図示して説明を行った特定の詳細に制約されるものではない。

Claims

【特許請求の範囲】１．ブーストコンバータ回路であって、該回路は、前記回路の入力端子へ印加される順電流を受電する第１の誘導手段と、前記第１の誘導手段に接続された第１の電子スイッチであって、寄生固有容量を有し、前記第１の誘導手段からの順電流が前記スイッチへ流れる導通状態と前記第１の誘導手段からの順電流が前記回路の出力端子へ流れる非導通状態との間で周期的に切り替えられる前記第１の電子スイッチと、出力電圧を供給する前記出力端子に接続されて、前記第１電子のスイッチが非導通状態である時に充電される第１の容量手段と、前記第１の誘導手段と前記第１の容量手段との間に接続された第１の整流手段であって、前記第１の電子スイッチが非導通状態である時に前記第１の容量手段へ順電流を通し、前記スイッチが導通状態である時に前記第１の容量手段からの逆電流を阻止する前記第１の整流手段と、前記第１の電子スイッチの寄生固有容量を放電させる手段であって、前記第１の誘導手段と前記第１の整流手段との間に接続された第２の誘導手段と、前記第２の誘導手段に接続された第２の電子スイッチであって、前記第１の電子スイッチが非導通状態であって前記第１の整流手段から前記第２の誘導手段へ順電流を転流する時に周期的に導通状態へ切り替えられ、前記第１の電子スイッチから前記第２の誘導手段へ流れる電流により前記寄生容量が放電される前記第２の電子スイッチと、を含む前記放電手段と、を具備する、ブーストコンバータ回路。２．第１項記載のブーストコンバータ回路であって、前記第２の誘導手段は、前記第２の電子スイッチが導通する時に、前記第１の誘導手段からの順電流および前記第１の整流手段からの逆回復電流を制限するように作動する、ブーストコンバータ回路。３．第１項記載のブーストコンバータ回路であって、前記第１の誘導手段は前記第２の誘導手段よりも大きいインダクタンスを有する、ブーストコンバータ回路。４．第１項記載のブーストコンバータ回路であって、前記第２の誘導手段はインダクタと可飽和インダクタの一連の組み合わせからなる、ブーストコンバータ回路。５．第１項記載のブーストコンバータ回路であって、前記放電手段はさらに、前記第２の誘導手段と前記第２の電子スイッチ間に接続された第２の整流手段と、前記第２の誘導手段と前記第１の整流手段間に接続された第３の整流手段と、前記第２および第３の整流手段に接続された第４の整流手段と、を具備する、ブーストコンバータ回路。６．第５項記載のブーストコンバータ回路であって、前記第１および第２の電子スイッチの各々がＭＯＳＦＥＴパワートランジスタを含み、前記第１、第２、第３および第４の整流手段の各々がダイオードを含み、前記第１の容量手段がキャパシタを含む、ブーストコンバータ回路。７．第１項記載のブーストコンバータ回路であって、前記放電手段はさらに、前記第２の誘導手段に接続された第２の容量手段と、前記第２の誘導手段と前記第２の電子スイッチ間に接続された第２の整流手段と、前記第２の誘導手段と前記第２の容量手段間に接続された第３の整流手段と、前記第２および第３の整流手段に接続された第４の整流手段と、前記第１の整流手段と前記第２の容量手段間に接続された第５の整流手段と、を具備する、ブーストコンバータ回路。８．第７項記載のブーストコンバータ回路であって、前記第１および第２の電子スイッチの各々がＭＯＳＦＥＴパワートランジスタを含み、前記第１、第２、第３および第４および第５の整流手段の各々がダイオードを含み、前記第１および第２の容量手段がキャパシタを含む、ブーストコンバータ回路。９．第１の誘導素子と、前記第１の誘導素子から第１の整流素子への順電流を制御する第１の電子スイッチとを含み、前記第１のスイッチは寄生容量を有して周期的にオンオフされるブーストコンバータ回路において、前記第１のスイッチのターンオンロスおよび前記第１の整流素子からの逆回復電流によるロスを最小限に抑えながら、前記第１のスイッチの寄生容量を放電させる方法であって、該方法は、前記第１の誘導素子からの順電流および前記第１の整流素子からの逆回復電流を第２の誘導素子へ向けて、前記第１のスイッチがターンオフされる時に前記寄生容量が放電できるようにするステップと、前記第１のスイッチがターンオンされる時に、前記第２の誘導素子からの電流を第２の整流素子へ向けるステップと、を含む、寄生容量放電方法。１０．第９項記載の方法であって、第２の電子スイッチはターンオンされて前記第１の誘導素子からの順電流および前記第１の整流素子からの逆回復電流を前記第２の誘導素子へ向け、ターンオフされて前記第２の誘導素子からの電流を前記第２の整流素子へ向ける、寄生容量放電方法。１１．第１０項記載の方法であって、前記第２の誘導素子はインダクタと可飽和インダクタの一連の組み合わせからなる、寄生容量放電方法。１２．第１０項記載の方法であって、前記第１の誘導素子は前記第２の誘導素子よりも大きいインダクタンスを有する、寄生容量放電方法。１３．第１０項記載の方法であって、前記第２の整流素子は、前記第１および第２の電子スイッチの各々がターンオフされる時にそれぞれ前記第１および前記第２の電子スイッチの両端間電圧を制限するように働く第１の容量素子に接続されている、寄生容量放電方法。１４．第１３項記載の方法であって、前記第１の整流素子と前記第１の容量素子との間に第３の整流素子が接続されている、寄生容量放電方法。１５．第１４項記載の方法であって、前記第１および第３の整流素子は前記回路の出力において第２の容量素子に接続されている、寄生容量放電方法。１６．第１０項記載の方法であって、第３の整流素子が前記第２の整流素子と前記第２の誘導素子に接続されていて、前記第２のスイッチがターンオフされる時に、グランドから前記第２の誘導素子へ電流を向け、前記第２の整流素子からの逆回復電流の減少を補償する、寄生容量放電方法。１７．ブーストコンバータ回路であって、該回路は、第１の端子および第２の端子を有し、第１の端子が前記回路の入力端子に接続されている第１のインダクタと、導通および非導通状態を有する第１のスイッチであって、前記第１のスイッチが導通状態である時に前記第１のインダクタの第２の端子をグランドに接続し前記第１のスイッチが非導通状態である時に前記第１のインダクタの第２の端子をグランドから切り離す前記第１のスイッチと、前記第１のインダクタの第２の端子に接続された第１の端子と前記回路の出力端子に接続された第２の端子を有する第１の整流器と、前記回路の出力端子に接続された第１の端子とグランドに接続された第２の端子を有するキャパシタと、第１の端子および第２の端子を有し、第１の端子が前記第１のインダクタの第２の端子に接続されている第２のインダクタと、第１の端子および第２の端子を有し、第１の端子が前記第２のインダクタの第２の端子に接続されている第３のインダクタと、前記第３のインダクタの第２の端子に接続された第１の端子と前記回路の出力端子に接続された第２の端子を有する第２の整流器と、第１の端子および第２の端子を有し、第１の端子が前記第３のインダクタの第２の端子に接続されている第３の整流器と、導通状態および非導通状態を有する第２のスイッチであって、前記第２のスイッチが導通状態である時に前記第３の整流器の第２の端子をグランドに接続し前記第２のスイッチが非導通状態である時に前記第３の整流器の第２の端子をグランドから切り離す前記第２のスイッチと、第１の端子および第２の端子を有し、第２の端子が前記第３の整流器の第１の端子に接続されている第４の整流器と、前記第４の整流器の第１の端子に接続された第１の端子とグランドに接続された第２の端子を有する抵抗と、を具備する、ブーストコンバータ回路。１８．ブーストコンバータ回路であって、該回路は、第１の端子および第２の端子を有し、第１の端子が前記回路の入力端子に接続されている第１のインダクタと、導通および非導通状態を有する第１のスイッチであって、前記第１のスイッチが導通状態である時に前記第１のインダクタの第２の端子をグランドに接続し前記第１のスイッチが非導通状態である時に前記第１のインダクタの第２の端子をグランドから切り離す前記第１のスイッチと、前記第１のインダクタの第２の端子に接続された第１の端子と前記回路の出力端子に接続された第２の端子を有する第１の整流器と、前記回路の出力端子に接続された第１の端子とグランドに接続された第２の端子を有する第１のキャパシタと、第１の端子および第２の端子を有し、第１の端子が前記第１のインダクタの第２の端子に接続されている第２のインダクタと、第１の端子および第２の端子を有し、第１の端子が前記第２のインダクタの第２の端子に接続されている第３のインダクタと、第１の端子および第２の端子を有し、第１の端子が前記第３のインダクタの第２の端子に接続されている第２の整流器と、第１の端子および第２の端子を有し、第１の端子が前記第３のインダクタの第２の端子に接続されている第３の整流器と、導通状態および非導通状態をする第２のスイッチであって、前記第２のスイッチが非導通状態である時に前記第３の整流器の第２の端子をグランドに接続し前記第３の整流器の第２の端子をグランドから切り離す前記第２のスイッチと、第１の端子および第２の端子を有し、第２の端子が前記第２の整流器の第１の端子に接続されている第４の整流器と、前記第４の整流器の第１の端子に接続された第１の端子とグランドに接続された第２の端子を有する抵抗と、前記第１の整流器の第１の端子に接続された第１の端子と前記第２の整流器の第２の端子に接続された第２の端子を有する第２のキャパシタと、前記第２のキャパシタの第２の端子に接続された第１の端子と前記回路の出力端子に接続された第２の端子を有する第５の整流器と、を具備する、ブーストコンバータ回路。