JPH09505143A

JPH09505143A - 位相測定装置

Info

Publication number: JPH09505143A
Application number: JP7514149A
Authority: JP
Inventors: シュタインレヒナーズィークベルト
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1993-11-18
Filing date: 1994-11-09
Publication date: 1997-05-20
Also published as: KR960706078A; EP0729583A1; US5723989A; WO1995014236A1; DE4339303A1; DE59405919D1; EP0729583B1

Abstract

(57)【要約】本発明は、第１のディジタル入力信号と第２のディジタル入力信号（Ｓ１，Ｓ２）の位相差を求める装置に関する。第１の構成によれば、第１の計数信号（１８）として第１のカウンタ（１６）へ導かれるクロック信号（ＴＡＫＴ）を発生させており、この第１のカウンタは第１の入力信号（Ｓ１）の所定の側縁（３１）の発生によりリセットされる。この構成により、高い測定レートで０°〜３６０°の範囲内において位相差を得ることができるようになる。第２および第３の構成（これらは有利には統合され必要に応じて第１の構成と組み合わせられる）によれば、第１および第２のスイッチング信号（ＶＯＲ，ＲＵＣＫ）が生成されるように構成されており、これらのスイッチング信号によりアップダウンカウンタ（２０）が制御される。第２および第３の構成は、３６０°の倍数である２つのディジタル入力信号（Ｓ１，Ｓ２）間の位相差を求めるのに適している。本発明による装置はたとえば、ヘテロダイン干渉計に組み込まれた２つのフォト検出器からの出力信号間に生じる位相差を評価するのに適している。

Description

【発明の詳細な説明】位相測定装置従来の技術本発明は、独立請求項の上位概念に記載の２つのディジタル入力信号間の位相差を検出する装置に関する。 U.TietzeおよびCh.Schenk著の専門書”Halbleiter-Schaltungstechnik（半導体回路技術）”、Springer-Verlag，1989，の第２７．４．１〜２７．４．４章、第９５６〜９６７頁から、位相測定装置は公知である。第２７．４．１章および第２７．４．２章に記載されているサンプル・アンド・ホールド素子ならびに同期検波器（これらはそれぞれ位相測定装置として使用されている）の場合、位相のシフトと出力信号との間の関係は、非直線的である。第２７．４．３章および第２７．４．４章で述べられている回路案によれば、アナログの入力信号から既知の振幅を有するディジタル信号を発生させ、この信号はアナログ低域通過フィルタによりろ波される。そして低域通過フィルタの出力側から取り出すことのできる電圧が、位相のシフトに対する尺度となる。第２７．４．４章に記載されている回路によれば、３６０°の値を上回る位相差の検出が可能である。この回路の場合も、位相情報はディジタル信号の平均値に含まれており、これはアナログ低域通過フィルタ処理により供給される。本発明の課題は、高い測定レートを可能にする位相測定装置を提供することにある。この課題は、独立請求項に記載の特徴により解決される。発明の利点第１の構成による本発明の位相測定装置によれば、３６０°までになる可能性のある２つの入力信号間の目下の位相差を求めることができる。第１の入力信号の周波数は、第２の入力信号の周波数とかなり異なっている可能性がある。位相測定の分解能は、クロック信号の周波数を第１の入力信号の周波数の所定の倍数に設定することでまえもって定めることができる。本発明の他の構成による位相測定装置によれば、第２の入力信号の周波数が第１の入力信号の周波数よりも高い場合に、３６０°の倍数の２つの入力信号間の位相差を求めることができる。その際、まずはじめにメモリに第１の入力信号の所定の側縁の出現が記憶される。そして第１の入力信号の次の所定の側縁の前に第２の入力信号においてｙ≧２であるｙ個の所定の側縁が生じると、ｙ−１個のスイッチング信号がカウンタへ供給され、このカウンタの計数状態が３６０°の倍数の位相差に対する尺度として評価される。さらに別の構成による本発明の位相測定装置によれば、第１の入力信号の周波数が第２の入力信号の周波数よりも高い場合に、３６０°の倍数の２つの入力信号間の位相差を求めることができる。その際、まずはじめにメモリに第１の入力信号の所定の側縁の出現が記憶される。第２の入力信号の次の所定の側縁の前に第１の入力信号においてｘ≧１であるｘ個の後続の所定の側縁が生じると、ｘ個のスイッチング信号がカウンタへ供給され、計数状態が３６０°の倍数の位相差に対する尺度として評価される。本発明による位相測定装置の上述のすべての構成の有する利点とは、第２の入力信号の１つの周期の経過後ただちに位相差の目下の測定値が得られることである。これらの構成に共通するのは、それぞれカウンタが２つの入力信号の所定の側縁によりその計数状態が位相差の尺度となるよう制御されることである。平均値形成はもはや不要である。本発明による位相測定装置の種々の構成により、２つの入力信号の周波数が著しく異なっていても精確な測定値が得られる。従属請求項には、本発明による位相測定装置の有利な実施形態が示されている。１つの有利な実施形態によれば、本発明による位相測定装置の第２の構成と第３の構成が組み合わせられ、カウンタとしてアップダウンカウンタを用いればこの実施形態を著しく簡単に実現できる。第１の入力信号の周波数が第２の入力信号の周波数よりも大きいか小さいかに依存して、カウントアップパルスまたはカウントダウンパルスが生成される。したがって計数状態は、２つの入力信号の周波数差とは無関係に両入力信号間の位相差を表す。カウンタの構成に依存して、正の位相差も負の位相差も３６０°の倍数として出力できる。上述の第１の構成の有利な実施形態によれば、クロック周波数は第１の入力信号の２のべき乗である倍数としている。２のべき乗を選ぶことで、２進カウンタを用いて回路技術的に簡単な実現が可能になる。本発明による位相測定装置は、アナログの入力信号にもディジタルの入力信号にも適している。アナログの入力信号を、ディジタル信号を送出するカウンタへそれぞれ導くことができる。平均値形成によって３６０°までの範囲内における位相測定の測定精度を高めることができ、これにより一義的な結果が得られる。本発明による位相測定装置はたとえば、ヘテロダイン干渉計に組み込まれたフォト検出器から出力される信号の位相差を評価するのに適している。このような適用事例では、測定物体の運動に関する情報を得ようとする場合に高い測定レートが必要である。この場合、第１の入力信号を、まえもって定められた既知の一定の周波数を有する基準信号とするとよい。そして第２の入力信号は測定物体の作用を受けた測定信号であり、この信号は測定物体の運動中、可変の周波数を有する。３６０°の任意の倍数の測定範囲における位相差を測定することで、相応に広い位置範囲での測定物体の運動を求めることができる。本発明による位相測定装置のさらに別の有利な実施形態は、以下の説明との関連でその他の従属請求項に示されている。図面第１図は本発明による位相測定装置のブロック図であり、第２〜第４図は第１図による装置において発生するパルスを時間に依存して示す図であり、この場合、第２図では２つの入力信号の周波数は互いに等しく、第３図では第２の入力信号の周波数は第１の入力信号の周波数よりも大きく、第４図では第２の入力信号の周波数は第１の入力信号の周波数よりも小さく、さらに第５図は本発明による位相測定装置において生じるプロセスシーケンスのフローチャートである。第１図の場合、第１の入力信号Ｓ１は第１の比較器１０へ供給され、第２の入力信号Ｓ２は第２の比較器１１へ供給される。第１の比較器１０は第１の側縁検出器１２へ信号を転送し、第２の比較器１１は第２の側縁検出器１３へ信号を転送する。第１の側縁検出器１２は第１の信号Ｆ１を制御回路１４へ供給する。第１の信号Ｆ１は同時に、第１のカウンタ１６に対するリセット信号１５でもある。第２の側縁検出器１３は制御回路１４へ第２の信号Ｆ２を供給する。さらにクロック発生器１７が設けられており、これはクロック信号ＴＡＫＴを第１および第２の側縁検出器１２，１３ならびに制御回路１４へ供給する。このクロック信号ＴＡＫＴはさらに第１の計数信号１８として第１のカウンタ１６へ供給される。第１のカウンタ１６は、計数状態を表すｎビット幅のディジタル出力信号ＶＺをレジスタ１９へ送出し、さらにこのレジスタへは制御回路１４から送出される制御信号Ｆ２Ｅが導かれている。レジスタ１９の出力側から、ｎビット幅の第１のディジタル数値ＰＨを取り出し可能である。制御回路１４はさらに、第１のスイッチング信号ＶＯＲと第２のスイッチング信号ＲＵＣＫをｍビット幅のカウンタ２０へ供給し、このカウンタの出力側からはｍビット幅の第２のディジタル数値ＶＲを取り出し可能である。次に、第１図に示した位相測定装置の動作を第２図〜第４図に示されている信号経過特性に基づき詳細に説明する。第２図〜第４図では、入力信号Ｓ１，Ｓ２がディジタル形式で示されている。入力信号Ｓ１，Ｓ２がディジタル信号でないのであれば、アナログ入力信号Ｓ１，Ｓ２を対応するディジタル信号へ変換する比較器１０，１１を設けることができる。第２図〜第４図には、どの信号が他の信号のレベルまたは側縁の発生に依存して変化しているかを示す矢印が書き込まれている。両方の入力信号Ｓ１，Ｓ２は基本的に、クロック信号ＴＡＫＴに対し時間的関連性を有していない。クロック信号に関連づけられて同期のとられた単純な信号処理を行えるようにする目的で、両方の側縁検出器１２，１３により上述の時間的関連性が形成される。これら両方の側縁検出器１２，１３はクロック信号ＴＡＫＴにより制御される側縁検出器であり、これらはそれぞれ入力信号Ｓ１，Ｓ２の所定の側縁３１，３２に応じて、１クロック周期３０の持続時間を有するパルス３３，３４を第１および第２の信号Ｆ１，Ｆ２として送出する。第２図〜第４図の場合、所定の側縁３１，３２はそれぞれ正の側縁であるものとしている。したがって第１の信号Ｆ１は、第１の入力信号Ｓ１の正の信号側縁３１が発生したことを１クロック周期３０の持続時間にわたり指示しており、第２の信号Ｆ２も相応に、第２の入力信号Ｓ２の正の側縁３２が発生したことを１クロック周期３０の持続時間にわたりシグナリングしている。本発明による装置の第１の構成の場合、３６０°までの値をとる可能性のある両方の入力信号Ｓ１，Ｓ２間の位相差の検出が行われる。クロック信号ＴＡＫＴの周波数は、第１の入力信号Ｓ１の周波数の倍数とする。入力信号Ｓ１を基準信号とし、この基準信号に対し第２の入力信号Ｓ２の位相シフトを求めるものとする。実践では、第１の入力信号Ｓ１の周波数は既知であることが多い。しかし既述のように、クロック信号ＴＡＫＴに対する位相の関連性はない。以下では、倍数として２のべき乗が選択されるものとする。その利点は、第１のカウンタ１６としてｎビット幅の２進カウンタを用いることができる点である。第１のカウンタ１６はたとえばｎビット幅の同期アップカウンタであり、これはクロック信号ＴＡＫＴと同一の第１の計数信号１８の正の側縁が生じるたびにインクリメントされる。このカウンタの特徴は、計数状態（２ⁿ−１）に達すると後続のクロック信号ＴＡＫＴが生じてもその計数状態（２ⁿ−１）にとどまり続けることである（計数状態０，１，２．．．へさらにジャンプしない）。目下の計数状態は、第１のカウンタ１６のｎビット幅の出力信号ＶＺにより表される。第１の信号Ｆ１のパルス３３で指示される第１の入力信号Ｓ１のそのつどの正の信号側縁３１により、第１のカウンタ１６の所定の値（有利にはゼロ）へのリセットがトリガされる。リセット信号１５は第１の信号Ｆ１と同一である。リセット過程を引き起こす第１の信号Ｆ１のアクティブな側縁として、第２図〜第４図ではパルス３３の立ち下がり縁が用いられており、これはクロック信号ＴＡＫＴにおける次のアクティブな（正の）側縁と同期して発生する。これらのアクティブなクロック信号の側縁はそれぞれ矢印で示されている。制御信号Ｆ２Ｅによって、第１のカウンタ１６のｎビット幅の出力信号ＶＺがいつ有効であるかが指示される。この制御信号Ｆ２Ｅは制御回路１４において最も簡単には第２の信号Ｆ２から、パルス３４の立ち下がり縁に続いてクロックに同期して生成される。制御信号Ｆ２Ｅは、たとえば１クロック周期の持続時間３０を有するパルス３５から成る。パルス３５の持続時間中、出力信号ＶＺは有効である。そしてパルス３５の負の側縁によって出力信号ＶＺがレジスタ１９へ転送され、このレジスタは制御信号Ｆ２Ｅの後続のパルスが次に発生するまで第１のカウンタ１６の計数状態を記憶する。レジスタ１９の出力側からｎビット幅の第１の数値ＰＨを取り出し可能であり、これは正の整数と解することができる。第１の数値ＰＨは両方の入力信号Ｓ１とＳ２の間の目下の位相差を表しており、この位相差は０°〜３６０°をとる可能性がある。分解能は３６０°／（２ⁿ）となり、第２図〜第４図では２ⁿが値８を有するものとする。したがってクロック信号ＴＡＫＴの周波数は第１の入力信号Ｓ１の８倍、大きくなる。第２図には、両方の入力信号Ｓ１，Ｓ２の周波数が互いに等しい事例が示されている。この場合、（一定の）位相差を第１の数値ＰＨの値２により表し、これは角度９０°に対応づけられている。第３図および第４図には、両方の入力信号Ｓ１，Ｓ２の周波数が互いに異なる事例が示されている。第３図の場合、第２の入力信号Ｓ２の周波数は第１の入力信号Ｓ１の周波数よりも高く、第４図には逆の事例が示されている。この場合、位相差は常に変化している。とりわけ重要であるのは、第２の入力信号Ｓ２のそのつどの所定の側縁３２の後に位相差の実際値が生じていることである。本発明による位相測定装置の別の構成（これは有利には第１の構成と組み合わせられる）によれば、３６０°の倍数の位相差の一義的な位相測定が可能である。２つの別の構成とも基本的に第２のカウンタ２０を有しており、このカウンタへは第１のスイッチング信号ＶＯＲまたは第２のスイッチング信号ＲＵＣＫが第２または第３の計数信号として導かれている。第１および第２のスイッチング信号ＶＯＲ，ＲＵＣＫは、第１および第２の信号Ｆ１，Ｆ２に依存して制御回路１４により生成される。本発明による位相測定装置の第２の構成と第３の構成の相違点は、第２の構成では第２の入力信号Ｓ２の周波数は第１の入力信号Ｓ１の周波数よりも高いのに対し、第３の構成ではこの関係が逆になっていることである。しかしながら殊に有利には、第２のカウンタ２０をアップダウンカウンタとすることで第２の構成と第３の構成を組み合わせることができ、その際、第１のスイッチング信号ＶＯＲは第２のカウンタへ第２の計数信号として導かれ、第２のスイッチング信号ＲＵＣＫは第２のカウンタ２０へ第３の計数信号として導かれる。次に、第５図に示されているフローチャートに基づき、制御回路１４による第１および第２のスイッチング信号ＶＯＲ，ＲＵＣＫの準備処理について詳細に説明する。このプロセスは初期化４０から始まり、その際、ＳＥＴと称する補助量がゼロにセットされる。この補助量ＳＥＴはたとえば次のようなメモリ内容であって、これは入力信号Ｓ１，Ｓ２の所定の側縁３１，３２が生じたときに、あるいは（第２図〜第４図に示されているクロック信号に同期した信号処理の実例によれば）第１および／または第２の信号Ｆ１，Ｆ２のパルス３３，３４が発生したときに変化するものである。初期化４０の後に側縁検査４１が続く。側縁３１，３２に応じてパルス３３，３４が検出されなかった平凡な事例が生じたならば、側縁検査４１が新たに実行される。側縁検査４１において入力信号Ｓ１の所定の側縁３１に応じて第１の信号Ｆ１のパルス３３の発生が検出されたならば、第１の質問ステップ４２において補助量ＳＥＴ＝１であるか否かが調べられる。ＳＥＴ＝１でなければ、補助量ＳＥＴに値１が割り当てられ、その後、再び側縁検査４１が行われる。これに対し第１の質問ステップ４２において補助量ＳＥＴ＝１であると判明すれば、第１のスイッチング信号ＶＯＲが制御回路１４により生成され、この信号は第３の計数信号として第２のカウンタ２０へ導かれる。第１のスイッチング信号ＶＯＲの発生は、第１の入力信号Ｓ１の周波数が第２の入力信号Ｓ２の周波数よりも高い場合の第４図に示されている事例に対応する。この場合、第２のカウンタ２０の出力側におけるｍビット幅の第２の数値ＶＲは１だけ高められる。１だけ高められるということは、第１の入力信号Ｓ１が第２の入力信号Ｓ２よりも３６０°だけ位相が進んでいることを意味している。側縁検査４１において第２の入力信号Ｓ２の所定の側縁３２に応じて第２の信号Ｆ２のパルス３４の発生が検出されると、第２の質問ステップ４３において補助量ＳＥＴが値１を有しているか否かが調べられる。ＳＥＴが値１を有していれば、次に補助量ＳＥＴがゼロにセットされ、続いて再び側縁検査４１が実行される。第２の質問ステップ４３において補助量ＳＥＴが値ゼロを有していると判明すれば、制御回路１４により第２のスイッチング信号ＲＵＣＫが生成され、これは第３の計数信号として第２のカウンタ２０へ供給される。この事例は第３図に示されており、これは第１の入力信号Ｓ１の周波数が第２の入力信号Ｓ２の周波数よりも小さい場合である。第２のカウンタ２０の出力側におけるｍビット幅の第２の数値ＶＲは、第３の計数信号ＲＵＣＫにより１だけ低減される。１だけ低減されるということは、第１の入力信号Ｓ１が第２の入力信号Ｓ２に対し３６０°だけ位相が遅れていることを意味している。側縁検査４１の実行に際し、両方の信号Ｆ１，Ｆ２のパルス３３，３４が同時に出現する事例の生じる可能性がある。両方の信号Ｆ１，Ｆ２の代わりに両方のディジタル入力信号Ｓ１，Ｓ２を、所定の側縁３１，３２の発生に関してじかに検査しているかぎり、この事例はまれにしか生じない。この場合、所定の信号側縁３１，３２の同時発生は、制限された動作速度しか有していない後続の信号処理に依存することになる。クロック信号ＴＡＫＴと同期のとられている両方の信号Ｆ１，Ｆ２を利用する状況においては、このような特殊な事例が頻繁に出現する。そしてこの出現の確率は、クロック信号ＴＡＫＴの周波数が第１の入力信号Ｆ１の周波数よりも整数倍でどの程度高くなっているかに依存する。２ｎが値８を有しているような第２図〜第４図に示されている事例の場合、両方の信号Ｆ１，Ｆ２の同時出現に対する確率は１／８である。第２図にはこのような特殊事例が示されている。この場合、制御回路１４からは第１のスイッチング信号ＶＯＲも第２のスイッチング信号ＲＵＣＫも発生しない。側縁検査４１においてこのような状況が検出された後、側縁検査４１が新たに実行され、その際、まえもって補助量ＳＥＴがゼロにセットされる。第２のカウンタ２０は到達していた計数状態をそのまま保持する。第１の構成の場合のように、本発明による位相測定装置の他の構成においても、位相差が３６０°の超えるとただちに目下の値がとられるようにすると有利である。ｍビット幅の第２の数値ＶＺをｎビット幅の第１の数値ＰＨと統合することで、ただ１つの（ｍ＋ｎ）ビット幅の数値ＶＺ．ＰＨが得られ、これによって位相測定値が完全に表される。クロック信号ＴＡＫＴの周波数と第１の入力信号Ｓ１の周波数の比が２のべき乗であれば、（ｍ＋ｎ）ビット幅の数値ＶＺ．ＰＨはそのまま、ｍ個の小数点以上の桁とｎ個の小数点以下の桁を有する２の補数と解することができ、これは３６０°の単位で位相差を表すものである。場合によっては測定レートが低減したときでも測定精度を高めるために、複数の位相測定値ＶＺ．ＰＨを合算してから測定値の個数で除算することができる。有利には、平均をとるべき位相測定値の個数は２のべき乗である。そしてこの２のべき乗による除算は、平均結果を表す２進ワードの相応の桁数だけ単純に右にシフトすることで実現できる。

【手続補正書】特許法第１８４条の８【提出日】１９９５年１１月１０日【補正内容】請求の範囲１．第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置において、クロック発生器（１７）が設けられており、該クロック発生器は、第１の入力信号（Ｓ１）の周波数の整数倍の周波数を有するクロック信号（ＴＡＫＴ）を送出し、前記クロック信号（ＴＡＫＴ）は第１の計数信号（１８）として第１のカウンタ（１６）へ導かれ、該第１のカウンタ（１６）は、前記第１の入力信号（Ｓ１）の所定の側縁（３１）によりリセットされ、第２の入力信号（Ｓ２）の所定の側縁（３２）が発生すると、前記第１のカウンタ（１６）の計数状態が０°〜３６０°の範囲内の位相差に対する尺度として評価され、第１の入力信号（Ｓ１）の所定の側縁（３１）が発生し、第２の入力信号（Ｓ２）の次の所定の側縁（３２）の前に前記第１の入力信号（Ｓ１）においてｘ ≧１であるｘ個の後続の所定の側縁（３１）が発生したとき、ｘ個の第１のスイッチング信号（ＶＯＲ）が第２の計数信号としてアップダウンカウンタ（２０）へ導かれ、該アップダウンカウンタ（２０）の計数状態は３６０°の倍数の位相差に対する尺度として評価され、第１の入力信号（Ｓ１）の所定の側縁（３１）が発生し、該第１の入力信号（Ｓ１）の次の所定の側縁（３１）の前に第２の入力信号（Ｓ２）においてｙ≧ ２であるｙ個の所定の側縁（３２）が発生したとき、ｙ−１個の第２のスイッチング信号（ＲＵＣＫ）が第３の計数信号としてアップダウンカウンタ（２０）へ導かれ、該アップダウンカウンタ（２０）の計数状態は３６０°の倍数の位相差に対する尺度として評価されることを特徴とする、第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置。２．前記クロック信号（ＴＡＫＴ）の周波数は、前記第１の入力信号（Ｓ１）の周波数の２のべき乗の倍数に設定されている、請求項１記載の装置。３．比較器（１０，１１）が設けられており、該比較器によりアナログの入力信号（Ｓ１，Ｓ２）から対応のディジタル信号が形成される、請求項１記載の装置。４．評価結果の平均値形成が行われる、請求項１記載の装置。５．第１のカウンタ（１６）としてｎビット幅のアップカウンタが設けられている、請求項１記載の装置。６．前記第１のカウンタ（１６）は、所定の計数状態（２ⁿ−１）に達すれば後続のクロック信号（ＴＡＫＴ）が発生しても該計数状態（２ⁿ−１）にとどまり続ける、請求項５記載の装置。７．ヘテロダイン干渉計に用いられ、前記の２つの入力信号（Ｓ１，Ｓ２）は２つのフォト検出器からの出力信号である、請求項１記載の装置。

Claims

【特許請求の範囲】１．第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置において、クロック発生器（１７）が設けられており、該クロック発生器は、第１の入力信号（Ｓ１）の周波数の整数倍の周波数を有するクロック信号（ＴＡＫＴ）を送出し、前記クロック信号（ＴＡＫＴ）は第１の計数信号（１８）として第１のカウンタ（１６）へ導かれ、該第１のカウンタ（１６）は、前記第１の入力信号（Ｓ１）の所定の側縁（３１）によりリセットされ、第２の入力信号（Ｓ２）の所定の側縁（３２）が発生すると、前記第１のカウンタ（１６）の計数状態が位相差の尺度として評価されることを特徴とする、第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置。２．第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置において、第１の入力信号（Ｓ１）の所定の側縁（３１）が発生し、第２の入力信号（Ｓ２）の次の所定の側縁（３２）の前に前記第１の入力信号（Ｓ１）においてｘ ≧１であるｘ個の後続の所定の側縁（３１）が発生したとき、ｘ個の第１のスイッチング信号（ＶＯＲ）が第２の計数信号として第２のカウンタ（２０）へ導かれ、該第２のカウンタ（２０）の計数状態は３６０°の倍数の位相差に対する尺度として評価されることを特徴とする、第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置。３．第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置において、第１の入力信号（Ｓ１）の所定の側縁（３１）が発生し、該第１の入力信号（Ｓ１）の次の所定の側縁（３１）の前に第２の入力信号（Ｓ２）においてｙ≧ ２であるｙ個の所定の側縁（３２）が発生したとき、ｙ−１個の第２のスイッチング信号（ＲＵＣＫ）が第３の計数信号として第２のカウンタ（２０）へ導かれ、該第２のカウンタ（２０）の計数状態は３６０°の倍数の位相差に対する尺度として評価されることを特徴とする、第１のディジタル入力信号と第２のディジタル入力信号の位相差を求める装置。４．前記第２のカウンタ（２０）はアップダウンカウンタとして構成されており、該アップダウンカウンタは、前記第１のスイッチング信号（ＶＯＲ）によりカウントアップされ前記第２のスイッチング信号（ＲＵＣＫ）によりカウントダウンされる、請求項２または３記載の装置。５．前記クロック信号（ＴＡＫＴ）の周波数は、前記第１の入力信号（Ｓ１）の周波数の２のべき乗の倍数に設定されている、請求項１記載の装置。６．比較器（１０，１１）が設けられており、該比較器によりアナログの入力信号（Ｓ１，Ｓ２）から対応のディジタル信号が形成される、請求項１または２または３記載の装置。７．評価結果の平均値形成が行われる、請求項１または４記載の装置。８．第１のカウンタ（１６）としてｎビット幅のアップカウンタが設けられている、請求項１記載の装置。９．前記第１のカウンタ（１６）は、所定の計数状態（２ⁿ−１）に達すれば後続のクロック信号（ＴＡＫＴ）が発生しても該計数状態（２ⁿ−１）にとどまり続ける、請求項８記載の装置。 10．ヘテロダイン干渉計に用いられ、前記の２つの入力信号（Ｓ１，Ｓ２）は２つのフォト検出器からの出力信号である、請求項１または４記載の装置。