JPH09509465A - 回転子と固定子とを有する磁気軸受けセル - Google Patents

回転子と固定子とを有する磁気軸受けセル

Info

Publication number
JPH09509465A
JPH09509465A JP6516394A JP51639493A JPH09509465A JP H09509465 A JPH09509465 A JP H09509465A JP 6516394 A JP6516394 A JP 6516394A JP 51639493 A JP51639493 A JP 51639493A JP H09509465 A JPH09509465 A JP H09509465A
Authority
JP
Japan
Prior art keywords
permanent magnet
rotor
stator
magnetic
magnet rings
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6516394A
Other languages
English (en)
Inventor
カー フレメレイ,ヨハン
シュナイダー,ヘルムート
ライマー,ペーター
ホダップ,ヨーゼフ
Original Assignee
ライボルト アクチエンゲゼルシャフト
ホルシュングスツェントルム ユーリッヒ ゲゼルシャフト ミット ベシュレンクテル ハフツング
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ライボルト アクチエンゲゼルシャフト, ホルシュングスツェントルム ユーリッヒ ゲゼルシャフト ミット ベシュレンクテル ハフツング filed Critical ライボルト アクチエンゲゼルシャフト
Publication of JPH09509465A publication Critical patent/JPH09509465A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/06Deflection routing, e.g. hot-potato routing
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17337Direct connection machines, e.g. completely connected computers, point to point communication networks
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/173Interprocessor communication using an interconnection network, e.g. matrix, shuffle, pyramid, star, snowflake
    • G06F15/17356Indirect interconnection networks
    • G06F15/17368Indirect interconnection networks non hierarchical topologies
    • G06F15/17381Two dimensional, e.g. mesh, torus
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/10Routing in connection-oriented networks, e.g. X.25 or ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/10Packet switching elements characterised by the switching fabric construction
    • H04L49/101Packet switching elements characterised by the switching fabric construction using crossbar or matrix
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/20Support for services
    • H04L49/205Quality of Service based
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00Packet switching elements
    • H04L49/25Routing or path finding in a switch fabric
    • H04L49/251Cut-through or wormhole routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Magnetic Bearings And Hydrostatic Bearings (AREA)

Abstract

(57)【要約】 本発明は、回転対称的に構成された磁気軸受セル1、それも回転子2と固定子3とを有し、回転子2がセル1の中心軸線10を中心として回転可能に配置され、かつまた軸4と、この軸上に軸方向に間隔をおいて固定され軸方向に磁化された少なくとも2個の永久磁石リング5,6,10を有しており、また固定子3が、極構成部材12,13,16,17と、2個の環状コイル14,15とを有する形式のものに関する。この軸受セルの半径方向スチフネスを改善し、しかも能動的調整のための出費を増大させることのないようにするため、次のようにすることを提案する。すなわち、それぞれ軸方向で外側に位置する2個の永久磁石リング(5,6ないし5,30)の周縁区域に、高い導磁性材料製の極構成部材26,27,38を配属し、これらの部材26,27,38によって、環状コイル14,15により生ぜしめられる磁束を、実質的に無関係な2つの磁束圏28,29に集束させるようにするのである。

Description

【発明の詳細な説明】 回転子と固定子とを有する磁気軸受けセル 本発明は、回転対称的に構成された磁気軸受けセル、それも回転子と固定子と を有し、前記回転子が、セルの中心軸線を中心として回転可能に配置され、かつ 1個の軸と、この軸上に軸方向に間隔をおいて固定され軸方向に磁化された少な くとも2個の永久磁石リングとを有しており、また前記固定子が極構成部材と2 個の環状コイルとを有し、これらの環状コイルのそれぞれ端側が回転子に配属さ れており、しかも、永久磁石の磁束が中心軸線をトロイド状に取囲み環状コイル を包囲するように、回転子と固定子とが相互配置されている形式のものに関する 。 DE−C3409047により、前記特徴を有する磁気軸受セルが公知である 。このセルの回転子は、軸方向に磁化された2個の永久磁石リングを有している 。これらのリングが発生させる磁束は、中心軸線をトロイド状に取囲み、環状コ イルを包囲している。磁束は、軸方向に前後に配置された回転子永久磁石リング と、外部の極構成部材とを貫通しており、その結果、高い半径方向スチフネスが 得られている。しかし、軸方向には軸受は不安定であり、したがって、軸方向に は能動的な調整が必要とされる。この目的のために、 回転子にはそれぞれ端側に環状コイルが配属されている。これらの環状コイルの それぞれは、同じように、中心軸線を取囲むトロイド状の磁束を生じざせ、この 磁束が永久磁石から生じる磁束に重ねられる。この調整は、有利には、回転子が 目標位置ないし目標姿勢に存る場合には、環状コイルが無電流となるよう選定さ れている。回転子が軸方向に目標位置から逸脱すると、環状コイルに給電される のである。電流の強さと電流の方向とは、逸脱の大きさと、方向とに左右される 。環状コイルにより生ぜしめられるトロイド状の磁束は、電流の方向に応じて永 久磁石リングにより生ぜしめられる磁束と等方向か、又は逆方向である。 前述の種類の磁気軸受の半径方向スチフネスを改善するため、回転子の永久磁 石リング数を増加し、加えて、同じく軸方向に磁化された少なくとも1個の固定 子永久磁石リングを備えるようにすることが提案された(DE−A410606 3参照)。これらの措置により、永久磁石により生ぜしめられる磁束は強化され 、したがって軸方向力も大きくなり、半径方向スチフネスも所望の通りに改善さ れる。調整課題を解決するためには、環状コイルは、調整磁束を生じさせ、その 磁束によって軸方向力の増大を補償することができなければならない。こうした ことには、環状コイル横断面の増大と、コイル電流の発生と調整のための費用の 増加とが前提となる。 本発明の根底をなす課題は、冒頭に述べた形式の磁気軸受セルを次のように構 成することにある。すなわち、永久磁石リング数を増加させることで半径方向ス チフネスを改善し、しかも能動調整のための出費を増加させることを要しないよ うにするのである。 本発明によれば、この課題は次のようにすることにより解決された。すなわち 、それぞれ軸方向で外側に位置せしめられた2個の永久磁石リンクの周縁区域に 、良導磁材料製の極構成部材を配属し、これら極構成部材が、環状コイルから生 じる磁束を実質的に無関係な2つの磁束圏へ集束させるようにしたのである。 これらの措置によって、環状コイルに直接に配属される調整磁束の形成が助成 される。これらの措置により、また、双方の環状コイルにより生ぜしめられる実 質的に互いに無関係の磁束が、環状コイルをそれぞれ取囲む極構成部材と、隣接 永久磁石リンクの一部分と、回転子・固定子間の各1つの軸方向ギャップ及び周 辺ギャップとを貫通することになる。大きい抵抗は、したがって、この磁束圏に は存在しない。磁界の軸方向調整に決定的に役立つ磁束は、もはやこのほかの構 成部材(永久磁石、減衰板)やギャップを貫通する必要はない。環状コイルにと って必要な費用(全体の寸法、電流供給)は、したがって、もはや永久磁石の数 とは無関係である。 本発明のその他の利点及び詳細を以下で、図1及び 図2に示した実施例につき説明する。 図1は2個の永久磁石リングを有する磁気軸受セルを示した図である。 図2は4個の永久磁石リングを有する磁気軸受セルを示した図である。 図示の磁気軸受セル1は回転子2と固定子3とを有している。 回転子2の構成部材は、軸4と、軸4に取付けられた永久磁石リング5,6と である。永久磁石リング5,6を軸4に取付けるため、内側ボスリング8,9が 備えられている。永久磁石リング5,6により生ぜしめられる磁束は、中心軸線 10をトロイド状に取囲んでいる。この磁束は矢印11で示されている。 固定子3は、中心軸線10に対し回転対称的に構成された極構成部材12,1 3を有している。これらの部材12,13の共通の横断面は実質的にC字形であ る。C字形の端側区域には環状コイル14,15が配置されている。内側部分1 6,17は回転子2の永久磁石リング5,6に向いた極面18,19を形成して いる。環状コイル14,15の電流通過を制御するため、センサ装置21と、ブ ロックとして示されている電子式調整器22が備えられている。 永久磁石リング5,6間のギャップ23内には、環状ディスク24が配置され ている。この環状ディスク24は、磁化不能の良導電材料製、たとえば銅製であ る。環状ディスク24は、また、円筒形縁部分25が内方から構成部材12,1 3に密着している。実質的に軸方向の相対運動のさい、環状ディスク24内及び 円筒形縁部分25内には渦電流が生ぜしめられるこれら渦電流は、望ましい減衰 を生じさせる。円筒形部分25は、定心作用を有し、その上に、渦電流により発 生する熱の放出を容易にする。 永久磁石リング5,6には、縁部に別の固定子構成部材26,27が配属され ている。これら部材26,27は永久磁石リング5,6を取囲む固定子リングと して構成されている。また、これら部材26,27は、良導磁材料製であり、環 状コイル14,15に2つの磁束圏28,29を生じさせる。これらの磁束圏は 、永久磁石リンク5,6により生ぜしめられる磁束圏11とは逆の磁束圏である 。 図2の実施例の場合、軸方向に磁化された3個の回転永久磁石リング5,6, 30が備えられている。永久磁石リング5,6,30間のギャップ31内には環 状ディスク32が突入している。環状ディスク37は、別の静止ディスク33を 有している。この固定子永久磁石リング36の半径方向寸法は、回転子永久磁石 リング6,30の寸法と合致する。加えて、環状ディスク32は、磁化不能材料 (たとえば高級鋼)製であり、同じく周縁部に円筒形部分34を有し、この部分 34が、内方から定心目的で構成部材13に密着して いる。加えて、この材料が良導電性を有する場合には、減衰特性の改善に役立つ 。 永久磁石リンク5,6,30,33は、軸方向に磁束されることにより、互い に引張り合う力を生じる。極構成部材12,13,16,17と一緒に、前記リ ングは磁束圏(矢印11)を形成する。この磁束圏が半径方向のスチフネスを決 定する。外側の補強リング35,36,37は、回転永久磁石リンクを取囲み、 回転中の比較的高い遠心力の作用による破壊からリングを保護している。 外側永久磁石リング5,30には、周縁部に固定子リング26,27が配属さ れている。これらリングは、環状コイル15,16により生ぜしめられる磁界を 2つの別個の磁束(矢印28,29)に、所望の通り分割する。異なるリング構 成部材25,26,27,34を相互に締付るため、固定子リンク28,29の 区域に皿ばね38又は皿ばねパッケージを必要とする場合には、皿ばねを良導磁 材料製の皿ばねを配置するのが有利である。これらの皿ばねは、固定子リング2 8又は29の代用にすることができる。あるいは又固定子リング28又は29に 加えて用いることもできる。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 フレメレイ,ヨハン カー ドイツ連邦共和国 D―53129 ボン メ ンケメラーシュトラーセ 19 (72)発明者 シュナイダー,ヘルムート ドイツ連邦共和国 D―53909 ツュルピ ッヒ フランケングラーベン 20 (72)発明者 ライマー,ペーター ドイツ連邦共和国 D―50354 ヒュルト キルヒヴェーク 2 (72)発明者 ホダップ,ヨーゼフ ドイツ連邦共和国 D―53879 オイスキ ルヒェン マルネディアー シュトラーセ 23エフ

Claims (1)

  1. 【特許請求の範囲】 1.回転対称的に構成された磁気軸受セル(1)であって、回転子(2)と固定 子(3)とを有しており、回転子(2)がセルの中心軸線(10)を中心として 回転可能に配置され、かつまた、1つの軸(4)と、この軸上に軸方向に間隔を おいて固定され軸方向に磁化された少なくとも2個の永久磁石リング(5,6, 10)とを有しており、更に、前記固定子(3)が、それぞれ回転子(2)の端 側に配属された2個の環状コイル(14,15)と、極構成部材(12,13, 16,17)とを有しており、しかも、回転子と固定子との構成部材の相互配置 により、永久磁石リング(5,6,30)の発生させる磁束(11)が中心軸線 (10)をトロイド状に取囲み、環状コイル(14,15)を包囲する形式のも のにおいて、 それぞれ軸方向外方に位置する2つの永久磁石リング(5,6ないし5,3 0)の周縁区域に、良導磁材料性の極構成部材(26,27,38)が配属され ており、これらの部材が、環状コイル(14,15)により生ぜしめられる磁束 を、実質的に無関係の2つの磁束圏(28,29)に集束させることを特徴とす る、回転対称的に構成された磁気軸受セル。 2.永久磁石リング(5,6ないし5,30)が、極構成部材、すなわち固定子 リング(26,27)により直接に取囲まれていることを特徴とする、請求項1 記載の磁気軸受セル。 3.固定子リング(26,27)に加えて、もしくは固定子リング(26,27 )の代りに、良導磁材料製の単数又は複数の皿ばねが用いられていることを特徴 とする、請求項1又は2記載の磁気軸受セル。
JP6516394A 1993-12-10 1993-12-15 回転子と固定子とを有する磁気軸受けセル Pending JPH09509465A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/165,266 US5583990A (en) 1993-12-10 1993-12-10 System for allocating messages between virtual channels to avoid deadlock and to optimize the amount of message traffic on each type of virtual channel
PCT/US1994/014493 WO1995016240A1 (en) 1993-12-10 1994-12-09 Multidimensional interconnection and routing network for an mpp computer

Publications (1)

Publication Number Publication Date
JPH09509465A true JPH09509465A (ja) 1997-09-22

Family

ID=22598175

Family Applications (2)

Application Number Title Priority Date Filing Date
JP6516394A Pending JPH09509465A (ja) 1993-12-10 1993-12-15 回転子と固定子とを有する磁気軸受けセル
JP7516394A Ceased JPH09506456A (ja) 1993-12-10 1994-12-09 Mppコンピュータのための多次元相互結合・ルーティングネットワーク

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP7516394A Ceased JPH09506456A (ja) 1993-12-10 1994-12-09 Mppコンピュータのための多次元相互結合・ルーティングネットワーク

Country Status (5)

Country Link
US (3) US5583990A (ja)
EP (2) EP1001351A1 (ja)
JP (2) JPH09509465A (ja)
DE (1) DE69434421T2 (ja)
WO (1) WO1995016240A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104374511A (zh) * 2014-12-09 2015-02-25 株洲联诚集团有限责任公司 一种三相感应电机转子轴承径向力测量装置及测量方法
JP2025524715A (ja) * 2022-08-09 2025-07-30 ライボルト ゲゼルシャフト ミット ベシュレンクテル ハフツング 渦電流ダンパ及び真空ポンプ

Families Citing this family (180)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5577204A (en) * 1993-12-15 1996-11-19 Convex Computer Corporation Parallel processing computer system interconnections utilizing unidirectional communication links with separate request and response lines for direct communication or using a crossbar switching device
JP3224963B2 (ja) * 1994-08-31 2001-11-05 株式会社東芝 ネットワーク接続装置及びパケット転送方法
JPH08185380A (ja) * 1994-12-28 1996-07-16 Hitachi Ltd 並列計算機
JP3626784B2 (ja) * 1995-03-17 2005-03-09 富士通株式会社 分散メモリ型並列計算機におけるデータ更新方法およびプログラム変換装置
US5996020A (en) * 1995-07-21 1999-11-30 National Security Agency Multiple level minimum logic network
US6643765B1 (en) 1995-08-16 2003-11-04 Microunity Systems Engineering, Inc. Programmable processor with group floating point operations
US6055618A (en) * 1995-10-31 2000-04-25 Cray Research, Inc. Virtual maintenance network in multiprocessing system having a non-flow controlled virtual maintenance channel
US5898826A (en) * 1995-11-22 1999-04-27 Intel Corporation Method and apparatus for deadlock-free routing around an unusable routing component in an N-dimensional network
US5963731A (en) * 1995-12-25 1999-10-05 Hitachi, Ltd. Method of assisting execution of plural simulation programs for coupled simulation
US5870550A (en) 1996-02-26 1999-02-09 Network Engineering Software Web server employing multi-homed, moldular framework
US8117298B1 (en) 1996-02-26 2012-02-14 Graphon Corporation Multi-homed web server
US5878227A (en) * 1996-07-01 1999-03-02 Sun Microsystems, Inc. System for performing deadlock free message transfer in cyclic multi-hop digital computer network using a number of buffers based on predetermined diameter
US5828858A (en) * 1996-09-16 1998-10-27 Virginia Tech Intellectual Properties, Inc. Worm-hole run-time reconfigurable processor field programmable gate array (FPGA)
US5933428A (en) * 1996-12-10 1999-08-03 International Business Machines Corporation Two-tailed adapter for scalable, non-blocking networks
US6289021B1 (en) 1997-01-24 2001-09-11 Interactic Holdings, Llc Scaleable low-latency switch for usage in an interconnect structure
US5903770A (en) * 1997-03-21 1999-05-11 International Business Machines Corporation Incidence graph based communications and operations method and apparatus for parallel processing architecture
US7039312B1 (en) 1997-05-23 2006-05-02 Ciena Corp Distributed intelligence wavelength division multiplexed network
US6163392A (en) * 1997-05-23 2000-12-19 Ciena Corporation Distributed intelligence wavelength division multiplexed network
US6370145B1 (en) 1997-08-22 2002-04-09 Avici Systems Internet switch router
US6285679B1 (en) * 1997-08-22 2001-09-04 Avici Systems, Inc. Methods and apparatus for event-driven routing
KR100269174B1 (ko) * 1997-09-19 2000-11-01 윤종용 인다이렉트 로테이터 그래프 네트워크
US6094686A (en) * 1997-10-24 2000-07-25 Compaq Computer Corporation Multi-processor system for transferring data without incurring deadlock using hierarchical virtual channels
US6101181A (en) * 1997-11-17 2000-08-08 Cray Research Inc. Virtual channel assignment in large torus systems
US6230252B1 (en) 1997-11-17 2001-05-08 Silicon Graphics, Inc. Hybrid hypercube/torus architecture
US6085303A (en) * 1997-11-17 2000-07-04 Cray Research, Inc. Seralized race-free virtual barrier network
US6205532B1 (en) 1998-05-22 2001-03-20 Avici Systems, Inc. Apparatus and methods for connecting modules using remote switching
US6717942B1 (en) * 1998-06-25 2004-04-06 Avici Systems, Inc. Space-efficient source routing
US6216174B1 (en) 1998-09-29 2001-04-10 Silicon Graphics, Inc. System and method for fast barrier synchronization
US6938094B1 (en) 1999-09-17 2005-08-30 Advanced Micro Devices, Inc. Virtual channels and corresponding buffer allocations for deadlock-free computer system operation
RU2143728C1 (ru) * 1998-12-30 1999-12-27 Щеглов Андрей Юрьевич Система защиты виртуального канала корпоративной сети, построенной на каналах связи и средствах коммутации сети связи общего пользования
US6598145B1 (en) * 1999-02-12 2003-07-22 Avici Systems Irregular network
CA2372644A1 (en) * 1999-05-21 2000-11-30 Avici Systems Fabric router with flit caching
US6802066B1 (en) * 1999-07-22 2004-10-05 Unisys Corporation Method and system to share circular buffer without using locking mechanism
US7310688B1 (en) 1999-08-30 2007-12-18 Ciena Corporation Relative addressing for network elements
US6950438B1 (en) 1999-09-17 2005-09-27 Advanced Micro Devices, Inc. System and method for implementing a separate virtual channel for posted requests in a multiprocessor computer system
US6888843B2 (en) * 1999-09-17 2005-05-03 Advanced Micro Devices, Inc. Response virtual channel for handling all responses
US6674720B1 (en) 1999-09-29 2004-01-06 Silicon Graphics, Inc. Age-based network arbitration system and method
US6751698B1 (en) 1999-09-29 2004-06-15 Silicon Graphics, Inc. Multiprocessor node controller circuit and method
US6628615B1 (en) * 2000-01-18 2003-09-30 International Business Machines Corporation Two level virtual channels
US6961782B1 (en) * 2000-03-14 2005-11-01 International Business Machines Corporation Methods for routing packets on a linear array of processors
US7111163B1 (en) 2000-07-10 2006-09-19 Alterwan, Inc. Wide area network using internet with quality of service
US6826148B1 (en) 2000-07-25 2004-11-30 Sun Microsystems, Inc. System and method for implementing a routing scheme in a computer network using intention packets when fault conditions are detected
US6741561B1 (en) 2000-07-25 2004-05-25 Sun Microsystems, Inc. Routing mechanism using intention packets in a hierarchy or networks
US6925056B1 (en) 2000-07-25 2005-08-02 Sun Microsystems, Inc. System and method for implementing a routing scheme using intention packets in a computer network
US7002975B2 (en) * 2000-08-11 2006-02-21 Texas Instruments Incorporated Multiprocessor network node failure detection and recovery
US7046633B2 (en) * 2000-09-21 2006-05-16 Avici Systems, Inc. Router implemented with a gamma graph interconnection network
US7039058B2 (en) * 2000-09-21 2006-05-02 Avici Systems, Inc. Switched interconnection network with increased bandwidth and port count
US6947433B2 (en) * 2000-09-21 2005-09-20 Avici Systems, Inc. System and method for implementing source based and egress based virtual networks in an interconnection network
US6996504B2 (en) * 2000-11-14 2006-02-07 Mississippi State University Fully scalable computer architecture
US6718428B2 (en) * 2000-12-18 2004-04-06 Sun Microsystems, Inc. Storage array interconnection fabric using a torus topology
US7401161B2 (en) * 2000-12-18 2008-07-15 Sun Microsystems, Inc. High performance storage array interconnection fabric using multiple independent paths
US6874040B2 (en) 2000-12-19 2005-03-29 International Business Machines Corporation Employing a data mover to communicate between dynamically selected zones of a central processing complex
US7072976B2 (en) * 2001-01-04 2006-07-04 Sun Microsystems, Inc. Scalable routing scheme for a multi-path interconnection fabric
US6766464B2 (en) * 2001-02-13 2004-07-20 Sun Microsystems, Inc. Method and apparatus for deskewing multiple incoming signals
CA2438195C (en) * 2001-02-24 2009-02-03 International Business Machines Corporation Optimized scalabale network switch
CA2437036A1 (en) * 2001-02-24 2002-09-06 International Business Machines Corporation Efficient implementation of a multidimensional fast fourier transform on a distributed-memory parallel multi-node computer
JP4688316B2 (ja) * 2001-02-28 2011-05-25 独立行政法人産業技術総合研究所 シミュレーション装置とシミュレーション方法、及び映像生成装置と映像生成方法
US7007189B2 (en) * 2001-05-07 2006-02-28 Sun Microsystems, Inc. Routing scheme using preferred paths in a multi-path interconnection fabric in a storage network
US6909695B2 (en) * 2001-05-07 2005-06-21 Sun Microsystems, Inc. Fault-tolerant, self-healing routing scheme for a multi-path interconnection fabric in a storage network
US6883108B2 (en) * 2001-05-07 2005-04-19 Sun Microsystems, Inc. Fault-tolerant routing scheme for a multi-path interconnection fabric in a storage network
ATE411561T1 (de) 2001-06-28 2008-10-15 Nokia Corp Verfahren zum ermöglichen von übertragung zwischen prozessen und verarbeitungssystem unter verwendung desselben
US20030016677A1 (en) * 2001-07-17 2003-01-23 Karl Mauritz Fabric bus architeture
US7027413B2 (en) * 2001-09-28 2006-04-11 Sun Microsystems, Inc. Discovery of nodes in an interconnection fabric
US7000033B2 (en) * 2001-09-28 2006-02-14 Sun Microsystems, Inc. Mapping of nodes in an interconnection fabric
US6715055B1 (en) * 2001-10-15 2004-03-30 Advanced Micro Devices, Inc. Apparatus and method for allocating buffer space
US7346099B2 (en) * 2002-01-03 2008-03-18 Intel Corporation Network fabric physical layer
EP1367778A1 (en) * 2002-05-31 2003-12-03 Fujitsu Siemens Computers, LLC Networked computer system and method using dual bi-directional communication rings
US20040199894A1 (en) * 2002-07-23 2004-10-07 Klein Robert C. Interconnect structure for electrical devices
AU2003254126A1 (en) * 2002-07-23 2004-02-09 Gatechance Technologies Inc Pipelined reconfigurable dynamic instruciton set processor
AU2002952023A0 (en) * 2002-10-14 2002-10-31 Curtin University Of Technology Implementation of constraints to ensure deadlock avoidance in networks
US6950905B2 (en) * 2003-02-20 2005-09-27 Sun Microsystems, Inc. Write posting memory interface with block-based read-ahead mechanism
US7324564B2 (en) * 2003-02-20 2008-01-29 Sun Microsystems, Inc. Transmitting odd-sized packets over a double data rate link
GB2400195B (en) * 2003-03-31 2005-06-29 Micron Technology Inc Active memory processing array topography and method
US7003594B2 (en) * 2003-05-12 2006-02-21 Sun Microsystems, Inc. Streaming protocol for storage devices
US7379424B1 (en) * 2003-08-18 2008-05-27 Cray Inc. Systems and methods for routing packets in multiprocessor computer systems
US7937557B2 (en) * 2004-03-16 2011-05-03 Vns Portfolio Llc System and method for intercommunication between computers in an array
US8335909B2 (en) * 2004-04-15 2012-12-18 Raytheon Company Coupling processors to each other for high performance computing (HPC)
WO2006088788A1 (en) * 2005-02-17 2006-08-24 The George Washington University Network router based on combinatorial designs
US7581079B2 (en) * 2005-03-28 2009-08-25 Gerald George Pechanek Processor composed of memory nodes that execute memory access instructions and cooperate with execution nodes to execute function instructions
US7904695B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous power saving computer
CN101189843B (zh) * 2005-06-03 2011-06-15 皇家飞利浦电子股份有限公司 电子设备和通信资源分配方法
US20070041392A1 (en) * 2005-08-22 2007-02-22 Aaron Kunze Adaptive message buffering
US7643477B2 (en) * 2005-08-24 2010-01-05 Intel Corporation Buffering data packets according to multiple flow control schemes
US8325768B2 (en) * 2005-08-24 2012-12-04 Intel Corporation Interleaving data packets in a packet-based communication system
CN101507379A (zh) 2005-09-06 2009-08-12 超刀片公司 三维多层模块化计算机体系结构
US7516301B1 (en) * 2005-12-16 2009-04-07 Nvidia Corporation Multiprocessor computing systems with heterogeneous processors
KR100730279B1 (ko) * 2005-12-16 2007-06-19 삼성전자주식회사 스타 토로스 토폴로지를 이용하여 칩 상의 디바이스를연결한 컴퓨터 칩
US7966481B2 (en) 2006-02-16 2011-06-21 Vns Portfolio Llc Computer system and method for executing port communications without interrupting the receiving computer
US7904615B2 (en) * 2006-02-16 2011-03-08 Vns Portfolio Llc Asynchronous computer communication
JP4988829B2 (ja) 2006-05-11 2012-08-01 クゥアルコム・インコーポレイテッド メッシュネットワークにおけるルーティング
US20080059677A1 (en) * 2006-08-31 2008-03-06 Charles Jens Archer Fast interrupt disabling and processing in a parallel computing environment
US20080059676A1 (en) * 2006-08-31 2008-03-06 Charles Jens Archer Efficient deferred interrupt handling in a parallel computing environment
US7962717B2 (en) * 2007-03-14 2011-06-14 Xmos Limited Message routing scheme
US7958183B2 (en) * 2007-08-27 2011-06-07 International Business Machines Corporation Performing collective operations using software setup and partial software execution at leaf nodes in a multi-tiered full-graph interconnect architecture
US8014387B2 (en) 2007-08-27 2011-09-06 International Business Machines Corporation Providing a fully non-blocking switch in a supernode of a multi-tiered full-graph interconnect architecture
US7822889B2 (en) * 2007-08-27 2010-10-26 International Business Machines Corporation Direct/indirect transmission of information using a multi-tiered full-graph interconnect architecture
US7809970B2 (en) * 2007-08-27 2010-10-05 International Business Machines Corporation System and method for providing a high-speed message passing interface for barrier operations in a multi-tiered full-graph interconnect architecture
US7840703B2 (en) 2007-08-27 2010-11-23 International Business Machines Corporation System and method for dynamically supporting indirect routing within a multi-tiered full-graph interconnect architecture
US7793158B2 (en) * 2007-08-27 2010-09-07 International Business Machines Corporation Providing reliability of communication between supernodes of a multi-tiered full-graph interconnect architecture
US8108545B2 (en) * 2007-08-27 2012-01-31 International Business Machines Corporation Packet coalescing in virtual channels of a data processing system in a multi-tiered full-graph interconnect architecture
US7904590B2 (en) * 2007-08-27 2011-03-08 International Business Machines Corporation Routing information through a data processing system implementing a multi-tiered full-graph interconnect architecture
US7958182B2 (en) * 2007-08-27 2011-06-07 International Business Machines Corporation Providing full hardware support of collective operations in a multi-tiered full-graph interconnect architecture
US8140731B2 (en) * 2007-08-27 2012-03-20 International Business Machines Corporation System for data processing using a multi-tiered full-graph interconnect architecture
US7769891B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for providing multiple redundant direct routes between supernodes of a multi-tiered full-graph interconnect architecture
US7769892B2 (en) * 2007-08-27 2010-08-03 International Business Machines Corporation System and method for handling indirect routing of information between supernodes of a multi-tiered full-graph interconnect architecture
US8185896B2 (en) 2007-08-27 2012-05-22 International Business Machines Corporation Method for data processing using a multi-tiered full-graph interconnect architecture
US7827428B2 (en) 2007-08-31 2010-11-02 International Business Machines Corporation System for providing a cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US7921316B2 (en) * 2007-09-11 2011-04-05 International Business Machines Corporation Cluster-wide system clock in a multi-tiered full-graph interconnect architecture
US8407660B2 (en) * 2007-09-12 2013-03-26 Neal Solomon Interconnect architecture in three dimensional network on a chip
US20090198956A1 (en) * 2008-02-01 2009-08-06 Arimilli Lakshminarayana B System and Method for Data Processing Using a Low-Cost Two-Tier Full-Graph Interconnect Architecture
US8077602B2 (en) 2008-02-01 2011-12-13 International Business Machines Corporation Performing dynamic request routing based on broadcast queue depths
US7779148B2 (en) * 2008-02-01 2010-08-17 International Business Machines Corporation Dynamic routing based on information of not responded active source requests quantity received in broadcast heartbeat signal and stored in local data structure for other processor chips
US8122228B2 (en) * 2008-03-24 2012-02-21 International Business Machines Corporation Broadcasting collective operation contributions throughout a parallel computer
WO2009139024A1 (ja) * 2008-05-15 2009-11-19 富士通株式会社 コンピュータを相互接続するネットワーク
US8484440B2 (en) 2008-05-21 2013-07-09 International Business Machines Corporation Performing an allreduce operation on a plurality of compute nodes of a parallel computer
US8327114B1 (en) 2008-07-07 2012-12-04 Ovics Matrix processor proxy systems and methods
US8131975B1 (en) 2008-07-07 2012-03-06 Ovics Matrix processor initialization systems and methods
US8145880B1 (en) 2008-07-07 2012-03-27 Ovics Matrix processor data switch routing systems and methods
US7958341B1 (en) 2008-07-07 2011-06-07 Ovics Processing stream instruction in IC of mesh connected matrix of processors containing pipeline coupled switch transferring messages over consecutive cycles from one link to another link or memory
US20100017513A1 (en) * 2008-07-16 2010-01-21 Cray Inc. Multiple overlapping block transfers
US8281053B2 (en) 2008-07-21 2012-10-02 International Business Machines Corporation Performing an all-to-all data exchange on a plurality of data buffers by performing swap operations
US8531943B2 (en) 2008-10-29 2013-09-10 Adapteva Incorporated Mesh network
US8862538B2 (en) * 2008-12-18 2014-10-14 International Business Machines Corporation Maintaining a network connection of a workload during transfer
JP2010218364A (ja) * 2009-03-18 2010-09-30 Fujitsu Ltd 情報処理システム、通信制御装置および方法
GB2487684B (en) * 2009-11-16 2016-09-14 Ibm Method for scheduling plurality of computing processes including all-to-all (a2a) communication across plurality of nodes (processors) constituting network, p
US8417778B2 (en) * 2009-12-17 2013-04-09 International Business Machines Corporation Collective acceleration unit tree flow control and retransmit
US8819272B2 (en) 2010-02-11 2014-08-26 Massachusetts Institute Of Technology Multiprocessor communication networks
US8401012B2 (en) * 2010-09-15 2013-03-19 Intel Corporation Packet routing
JP5696779B2 (ja) * 2011-03-22 2015-04-08 富士通株式会社 並列計算機システム及び並列計算機システムの制御方法
US8910178B2 (en) 2011-08-10 2014-12-09 International Business Machines Corporation Performing a global barrier operation in a parallel computer
CN103244557A (zh) * 2012-02-08 2013-08-14 张玉宝 一种径轴向磁悬浮轴承
US9495135B2 (en) 2012-02-09 2016-11-15 International Business Machines Corporation Developing collective operations for a parallel computer
US9324126B2 (en) * 2012-03-20 2016-04-26 Massively Parallel Technologies, Inc. Automated latency management and cross-communication exchange conversion
JP6048505B2 (ja) 2012-09-24 2016-12-21 富士通株式会社 並列計算機、ノード装置、及び並列計算機の制御方法
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
CN103777921B (zh) * 2012-10-24 2016-08-31 北京临近空间飞行器系统工程研究所 一种高可靠性指令传输系统
US9009648B2 (en) * 2013-01-18 2015-04-14 Netspeed Systems Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification
US9229688B2 (en) 2013-03-14 2016-01-05 Massively Parallel Technologies, Inc. Automated latency management and cross-communication exchange conversion
CN104179801A (zh) * 2013-05-26 2014-12-03 张玉宝 一种径轴向磁悬浮复合单元
US9166886B1 (en) 2013-06-19 2015-10-20 Google Inc. Systems and methods for determining physical network topology
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US10185691B2 (en) 2013-07-30 2019-01-22 Hewlett Packard Enterprise Development Lp Two-dimensional torus topology
US9473388B2 (en) 2013-08-07 2016-10-18 Netspeed Systems Supporting multicast in NOC interconnect
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US9568970B1 (en) 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
KR102178740B1 (ko) * 2017-11-22 2020-11-13 한국전자통신연구원 토러스 네트워크 기반의 분산 파일 시스템을 위한 서버 및 이를 이용한 방법
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
GB201904266D0 (en) * 2019-03-27 2019-05-08 Graphcore Ltd A networked computer with embedded rings
CN111835652B (zh) * 2019-04-17 2024-04-16 华为技术有限公司 一种数据流的虚拟通道的设置方法及装置
US10756813B1 (en) * 2019-05-03 2020-08-25 Cisco Technology, Inc. Broadband subscriber switchover in a ring network
WO2021191272A1 (en) * 2020-03-26 2021-09-30 Graphcore Limited Embedding rings on a toroid computer network
US11245643B2 (en) 2020-05-20 2022-02-08 Tenstorrent Inc. Speculative resource allocation for routing on interconnect fabrics
US11949595B2 (en) 2020-06-26 2024-04-02 Intel Corporation Reflection routing as a framework for adaptive modular load balancing for multi-hierarchy network on chips
WO2022212598A1 (en) * 2021-03-30 2022-10-06 Siegel Oliver A crowdsourced problem-solution directory
US11792108B2 (en) 2021-04-30 2023-10-17 Bank Of America Corporation Dynamic auto-routing and load balancing for communication systems
US11784930B2 (en) 2021-04-30 2023-10-10 Bank Of America Corporation Communication system with auto-routing and load balancing
US11469988B1 (en) 2021-04-30 2022-10-11 Bank Of America Corporation Communication analysis for dynamic auto-routing and load balancing

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4814973A (en) * 1983-05-31 1989-03-21 Hillis W Daniel Parallel processor
JP2644718B2 (ja) * 1983-12-28 1997-08-25 株式会社日立製作所 コンピュータシステム
US4754394A (en) * 1984-10-24 1988-06-28 International Business Machines Corporation Multiprocessing system having dynamically allocated local/global storage and including interleaving transformation circuit for transforming real addresses to corresponding absolute address of the storage
US4933933A (en) * 1986-12-19 1990-06-12 The California Institute Of Technology Torus routing chip
US4984235A (en) * 1987-04-27 1991-01-08 Thinking Machines Corporation Method and apparatus for routing message packets and recording the roofing sequence
US5170482A (en) * 1987-08-14 1992-12-08 Regents Of The University Of Minnesota Improved hypercube topology for multiprocessor computer systems
US5008882A (en) * 1987-08-17 1991-04-16 California Institute Of Technology Method and apparatus for eliminating unsuccessful tries in a search tree
US5105424A (en) * 1988-06-02 1992-04-14 California Institute Of Technology Inter-computer message routing system with each computer having separate routinng automata for each dimension of the network
US5117350A (en) * 1988-12-15 1992-05-26 Flashpoint Computer Corporation Memory address mechanism in a distributed memory architecture
JP3072646B2 (ja) * 1989-03-20 2000-07-31 富士通株式会社 並列計算機間通信制御方式
US5134690A (en) * 1989-06-26 1992-07-28 Samatham Maheswara R Augumented multiprocessor networks
US5218676A (en) * 1990-01-08 1993-06-08 The University Of Rochester Dynamic routing system for a multinode communications network
US5210705A (en) * 1990-02-28 1993-05-11 Texas Instruments Incorporated Digital filtering with single-instruction, multiple-data processor
US5201044A (en) * 1990-04-16 1993-04-06 International Business Machines Corporation Data processing method for file status recovery includes providing a log file of atomic transactions that may span both volatile and non volatile memory
US5313645A (en) * 1991-05-13 1994-05-17 International Business Machines Corporation Method for interconnecting and system of interconnected processing elements by controlling network density
US5383191A (en) * 1990-12-20 1995-01-17 International Business Machines Corporation Dual ring reconfiguration switching unit
EP0562251A2 (en) * 1992-03-24 1993-09-29 Universities Research Association, Inc. Parallel data transfer network controlled by a dynamically reconfigurable serial network
CA2129825C (en) * 1992-03-25 2000-08-15 Sun Microsystems, Inc. Real time processing system
EP0570729A3 (en) * 1992-05-22 1994-07-20 Ibm Apap i/o programmable router
US5390164A (en) * 1993-10-22 1995-02-14 At&T Corp. Ring interworking between bidirectional line-switched ring transmission systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104374511A (zh) * 2014-12-09 2015-02-25 株洲联诚集团有限责任公司 一种三相感应电机转子轴承径向力测量装置及测量方法
JP2025524715A (ja) * 2022-08-09 2025-07-30 ライボルト ゲゼルシャフト ミット ベシュレンクテル ハフツング 渦電流ダンパ及び真空ポンプ

Also Published As

Publication number Publication date
US5797035A (en) 1998-08-18
EP1001351A1 (en) 2000-05-17
DE69434421T2 (de) 2006-04-27
JPH09506456A (ja) 1997-06-24
EP0733237A1 (en) 1996-09-25
US5737628A (en) 1998-04-07
WO1995016240A1 (en) 1995-06-15
EP0733237B1 (en) 2005-07-06
US5583990A (en) 1996-12-10
DE69434421D1 (de) 2005-08-11

Similar Documents

Publication Publication Date Title
JPH09509465A (ja) 回転子と固定子とを有する磁気軸受けセル
JP3786420B2 (ja) 回転子と固定子とを有する磁気軸受けセル
EP0191225B1 (en) Magnetic bearing device
US6727617B2 (en) Method and apparatus for providing three axis magnetic bearing having permanent magnets mounted on radial pole stack
US6359357B1 (en) Combination radial and thrust magnetic bearing
US6121704A (en) Magnetic bearing
US6717323B1 (en) Rotary electric motor having a plurality of skewed stator poles and/or rotor poles
KR101000188B1 (ko) 액시얼 갭형 회전 전기 기기
CN109707735B (zh) 磁轴承
US6727629B1 (en) Rotary electric motor having a plurality of shifted stator poles and/or rotor poles
US6770995B1 (en) Passive radial magnetic bearing
US6933631B2 (en) Stepping motor
JP2007089270A (ja) アキシャル型電動機及びそのロータ
US6914361B2 (en) Magnetic bearing
CA2483628A1 (en) Rotary electric motor having a plurality of shifted stator poles and/or rotor poles
JP2002257136A (ja) 磁気軸受
JP2005529575A (ja) 相互作用するステータ要素及びロータ要素間のエアギャップが変化する回転永久磁石型電動モータ
JP7781479B2 (ja) 回転機用ダンパおよびそれを備える回転機
JP2001271836A (ja) 磁気軸受装置
JP2002161918A (ja) 磁気軸受装置
US4914334A (en) Permanent magnet DC machine
JP2004316756A (ja) 5軸制御磁気軸受
JPH04312334A (ja) 同期電動機のラジアルタイプロータの構造
JPS5888222A (ja) 磁気軸受用ヨ−ク
JPS58109719A (ja) 磁気軸受