JPH0951067A - リードフレーム - Google Patents
リードフレームInfo
- Publication number
- JPH0951067A JPH0951067A JP7201948A JP20194895A JPH0951067A JP H0951067 A JPH0951067 A JP H0951067A JP 7201948 A JP7201948 A JP 7201948A JP 20194895 A JP20194895 A JP 20194895A JP H0951067 A JPH0951067 A JP H0951067A
- Authority
- JP
- Japan
- Prior art keywords
- inner lead
- protective tape
- lead
- device hole
- lead frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
- H10W70/435—Shapes or dispositions of insulating layers on leadframes, e.g. bridging members
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/40—Leadframes
- H10W70/421—Shapes or dispositions
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 保護テープの接着剤未充填を無くし、インナ
ーリード部の浮きや曲がりを防止すること。 【解決手段】 本発明のリードフレーム１は、略四角形
から成るデバイスホール２の各辺から外側に延出する複
数のインナーリード部３と、このインナーリード部３と
導通するアウターリード部４と、デバイスホール２の外
周部分において各インナーリード部３を保持するために
接着される保護テープ５とを備えており、この保護テー
プ５が接着される領域でインナーリード部３の疎となる
部分に、所定の間隔を備えたダミーリード６を備えてい
る。
ーリード部の浮きや曲がりを防止すること。 【解決手段】 本発明のリードフレーム１は、略四角形
から成るデバイスホール２の各辺から外側に延出する複
数のインナーリード部３と、このインナーリード部３と
導通するアウターリード部４と、デバイスホール２の外
周部分において各インナーリード部３を保持するために
接着される保護テープ５とを備えており、この保護テー
プ５が接着される領域でインナーリード部３の疎となる
部分に、所定の間隔を備えたダミーリード６を備えてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、チップ状の半導体
素子を搭載して外部との電気的な入出力を得るためのリ
ードフレームに関する。
素子を搭載して外部との電気的な入出力を得るためのリ
ードフレームに関する。
【０００２】
【従来の技術】チップ状の半導体素子との電気的な接続
を得て、外部との信号入出力を行うためのリードフレー
ムは、半導体素子に設けられた複数の電極パッドと対応
して複数のインナーリード部およびアウターリード部を
備えているものである。
を得て、外部との信号入出力を行うためのリードフレー
ムは、半導体素子に設けられた複数の電極パッドと対応
して複数のインナーリード部およびアウターリード部を
備えているものである。
【０００３】図４は従来のリードフレームを説明する概
略平面図である。図４（ａ）の全体図に示すように、こ
のリードフレーム１’は、主としてチップ状の半導体素
子（図示せず）が配置される略四角形のデバイスホール
２と、このデバイスホール２の各辺から外側に延出する
複数のインナーリード部３と、各インナーリード部３と
導通するアウターリード部４と、デバイスホール２の外
周部分でインナーリード部３を保持するための保護テー
プ５とを備えている。
略平面図である。図４（ａ）の全体図に示すように、こ
のリードフレーム１’は、主としてチップ状の半導体素
子（図示せず）が配置される略四角形のデバイスホール
２と、このデバイスホール２の各辺から外側に延出する
複数のインナーリード部３と、各インナーリード部３と
導通するアウターリード部４と、デバイスホール２の外
周部分でインナーリード部３を保持するための保護テー
プ５とを備えている。
【０００４】このようなリードフレーム１’に半導体素
子を接続するには、デバイスホール２に合わせて半導体
素子を配置した状態で例えば熱圧着を利用し、半導体素
子の電極パッドと各インナーリード部３とを接続する。
この接続の際には、半導体素子の電極パッドの間隔と各
インナーリード部の間隔とが正確に一致していることが
重要であるため、何らかの外力によってインナーリード
部が曲がったり破損したりしないよう保護テープ５によ
り保持されている。
子を接続するには、デバイスホール２に合わせて半導体
素子を配置した状態で例えば熱圧着を利用し、半導体素
子の電極パッドと各インナーリード部３とを接続する。
この接続の際には、半導体素子の電極パッドの間隔と各
インナーリード部の間隔とが正確に一致していることが
重要であるため、何らかの外力によってインナーリード
部が曲がったり破損したりしないよう保護テープ５によ
り保持されている。
【０００５】なお、この保護テープ５は、例えばポリイ
ミドフィルムに接着剤５１が付けられたものから成り、
金属製のリードフレーム材をエッチング処理してリード
フレーム１’を形成する際に取り付けられている。
ミドフィルムに接着剤５１が付けられたものから成り、
金属製のリードフレーム材をエッチング処理してリード
フレーム１’を形成する際に取り付けられている。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うなリードフレームには次のような問題がある。すなわ
ち、図４に示すような保護テープ５をデバイスホール２
の外周部分に取り付ける際、特にインナーリード部３の
疎となるデバイスホール２の隅部外側では、保護テープ
５に付いている接着剤５１の回り込みが悪く、未充填部
分Ａが発生するという問題が生じる。
うなリードフレームには次のような問題がある。すなわ
ち、図４に示すような保護テープ５をデバイスホール２
の外周部分に取り付ける際、特にインナーリード部３の
疎となるデバイスホール２の隅部外側では、保護テープ
５に付いている接着剤５１の回り込みが悪く、未充填部
分Ａが発生するという問題が生じる。
【０００７】つまり、図４（ｂ）の拡大図に示すよう
に、デバイスホール２の隅部外側では、インナーリード
部３が配置されていない隙間領域が大きく、所定圧力で
保護テープ５を被着する際、この部分ではインナーリー
ド部３が密となっている他の部分に比べて接着剤５１の
広がりが少なくなり、このような未充填部分Ａの発生を
招くことになる。
に、デバイスホール２の隅部外側では、インナーリード
部３が配置されていない隙間領域が大きく、所定圧力で
保護テープ５を被着する際、この部分ではインナーリー
ド部３が密となっている他の部分に比べて接着剤５１の
広がりが少なくなり、このような未充填部分Ａの発生を
招くことになる。
【０００８】これにより、未充填部分Ａと接しているイ
ンナーリード部３では、保護テープ５との密着性が悪く
なり、支持力の低下からインナーリード部３の浮きや曲
がり等が発生して、半導体素子の電極パッドを接続する
際の圧力不足やインナーリード部３と電極パッドとの位
置ずれによる接続不良の原因となる。
ンナーリード部３では、保護テープ５との密着性が悪く
なり、支持力の低下からインナーリード部３の浮きや曲
がり等が発生して、半導体素子の電極パッドを接続する
際の圧力不足やインナーリード部３と電極パッドとの位
置ずれによる接続不良の原因となる。
【０００９】
【課題を解決するための手段】本発明は、このような課
題を解決するために成されたリードフレームである。す
なわち、本発明のリードフレームは、略四角形から成る
デバイスホールの各辺から外側に延出する複数のインナ
ーリード部と、このインナーリード部と導通するアウタ
ーリード部と、デバイスホールの外周部分において各イ
ンナーリード部を保持するために接着される保護テープ
とを備えており、この保護テープが接着される領域でイ
ンナーリード部の疎となる部分に、所定の間隔を備えた
ダミーリードを備えているものである。
題を解決するために成されたリードフレームである。す
なわち、本発明のリードフレームは、略四角形から成る
デバイスホールの各辺から外側に延出する複数のインナ
ーリード部と、このインナーリード部と導通するアウタ
ーリード部と、デバイスホールの外周部分において各イ
ンナーリード部を保持するために接着される保護テープ
とを備えており、この保護テープが接着される領域でイ
ンナーリード部の疎となる部分に、所定の間隔を備えた
ダミーリードを備えているものである。
【００１０】このため、デバイスホールの外側部分に保
護テープを接着する場合、インナーリード部の疎となる
部分に設けられたダミーリードによって接着剤の充填領
域が制限されることとなり、インナーリード部が密とな
っている部分と同様な接着剤の回り込みが行われる。
護テープを接着する場合、インナーリード部の疎となる
部分に設けられたダミーリードによって接着剤の充填領
域が制限されることとなり、インナーリード部が密とな
っている部分と同様な接着剤の回り込みが行われる。
【００１１】
【発明の実施の形態】以下に、本発明のリードフレーム
における実施の形態を図に基づいて説明する。図１は本
発明のリードフレームにおける実施形態を説明する概略
平面図、図２はこの実施形態におけるデバイスホール隅
部の拡大平面図である。
における実施の形態を図に基づいて説明する。図１は本
発明のリードフレームにおける実施形態を説明する概略
平面図、図２はこの実施形態におけるデバイスホール隅
部の拡大平面図である。
【００１２】図１に示すように、本実施形態におけるリ
ードフレーム１は、略四角形から成るデバイスホール２
の各辺から外側に延出する複数のインナーリード部３
と、これら各インナーリード部３と導通するアウターリ
ード部４と、デバイスホール２の外周部分において各イ
ンナーリード部３を保持するために接着される保護テー
プ５とを備えており、さらにデバイスホール２の隅部外
側の保護テープ５が接着される領域でインナーリード部
３の疎となる部分に、所定の間隔を備えたダミーリード
６が設けられている。
ードフレーム１は、略四角形から成るデバイスホール２
の各辺から外側に延出する複数のインナーリード部３
と、これら各インナーリード部３と導通するアウターリ
ード部４と、デバイスホール２の外周部分において各イ
ンナーリード部３を保持するために接着される保護テー
プ５とを備えており、さらにデバイスホール２の隅部外
側の保護テープ５が接着される領域でインナーリード部
３の疎となる部分に、所定の間隔を備えたダミーリード
６が設けられている。
【００１３】このため、保護テープ５は、デバイスホー
ル２の外周部分を囲む状態で各インナーリード部３を保
持するとともにダミーリード６部分にも貼り付けられて
これらを保持している。本実施形態のリードフレーム１
において接着剤５１を介して保護テープ５を貼り付ける
場合、例えばデバイスホール２の外周を基準としてイン
ナーリード部３およびダミーリード６をつなぐ状態で接
着する。
ル２の外周部分を囲む状態で各インナーリード部３を保
持するとともにダミーリード６部分にも貼り付けられて
これらを保持している。本実施形態のリードフレーム１
において接着剤５１を介して保護テープ５を貼り付ける
場合、例えばデバイスホール２の外周を基準としてイン
ナーリード部３およびダミーリード６をつなぐ状態で接
着する。
【００１４】この際、所定の治具（図示せず）を用いて
保護テープ５をインナーリード部３へ押し付けるように
するが、この押し付けで接着剤５１が各インナーリード
部３の隙間へ充填されることになる。さらに、本実施形
態におけるリードフレーム１では、デバイスホール２の
隅部外側におけるインナーリード部３の疎となる部分に
ダミーリード６を備えているため、このダミーリード６
の隙間にも接着剤５１が充填されることになる。
保護テープ５をインナーリード部３へ押し付けるように
するが、この押し付けで接着剤５１が各インナーリード
部３の隙間へ充填されることになる。さらに、本実施形
態におけるリードフレーム１では、デバイスホール２の
隅部外側におけるインナーリード部３の疎となる部分に
ダミーリード６を備えているため、このダミーリード６
の隙間にも接着剤５１が充填されることになる。
【００１５】つまり、インナーリード部３が疎となる部
分に設けられたダミーリード６によって接着剤５１の充
填領域が制限され、インナーリード部３が密となってい
る部分と同様な接着剤５１が回り込みが行われることと
なり、未充填部分を生じさせることなく接着剤５１を充
填できるようになる。
分に設けられたダミーリード６によって接着剤５１の充
填領域が制限され、インナーリード部３が密となってい
る部分と同様な接着剤５１が回り込みが行われることと
なり、未充填部分を生じさせることなく接着剤５１を充
填できるようになる。
【００１６】また、図２に示すように、本実施形態にお
けるリードフレーム１では、ダミーリード６の間隔ｄ１
が、インナーリード部３の間隔ｄ２とほぼ等しくなるよ
うに設定されている。さらに、図示しないが、ダミーリ
ード６はデバイスホール２の隅部に配置されている位置
合わせ用リード７を中心として両側に配置されている。
このため、インナーリード部３が疎となる部分でも、イ
ンナーリード部３の密となる部分と同様な隙間の設定と
なり、保護テープ５の接着領域全体にわたり接着剤５１
を均一に充填することが可能となる。
けるリードフレーム１では、ダミーリード６の間隔ｄ１
が、インナーリード部３の間隔ｄ２とほぼ等しくなるよ
うに設定されている。さらに、図示しないが、ダミーリ
ード６はデバイスホール２の隅部に配置されている位置
合わせ用リード７を中心として両側に配置されている。
このため、インナーリード部３が疎となる部分でも、イ
ンナーリード部３の密となる部分と同様な隙間の設定と
なり、保護テープ５の接着領域全体にわたり接着剤５１
を均一に充填することが可能となる。
【００１７】図３（ａ）、（ｂ）は本発明のリードフレ
ームにおける他の実施形態を説明する拡大平面図であ
る。図３（ａ）に示す実施形態では、デバイスホール２
の隅部外側のインナーリード部３が疎となる部分に、略
Ｌ字型のダミーリード６が所定の間隔で複数設けられて
いる例であり、図３（ｂ）に示す実施形態では、デバイ
スホール２の隅部外側のインナーリード部３が疎となる
部分に、ループ型のダミーリード６が設けられている例
である。
ームにおける他の実施形態を説明する拡大平面図であ
る。図３（ａ）に示す実施形態では、デバイスホール２
の隅部外側のインナーリード部３が疎となる部分に、略
Ｌ字型のダミーリード６が所定の間隔で複数設けられて
いる例であり、図３（ｂ）に示す実施形態では、デバイ
スホール２の隅部外側のインナーリード部３が疎となる
部分に、ループ型のダミーリード６が設けられている例
である。
【００１８】いずれの実施形態においても、ダミーリー
ド６の間隔はインナーリード部３の間隔とほぼ等しく設
定するのが望ましく、インナーリード部３の疎となる部
分において接着剤５１の充填領域を制限し、インナーリ
ード部３の密となる部分と同様な接着剤５１の回り込み
を可能としている。
ド６の間隔はインナーリード部３の間隔とほぼ等しく設
定するのが望ましく、インナーリード部３の疎となる部
分において接着剤５１の充填領域を制限し、インナーリ
ード部３の密となる部分と同様な接着剤５１の回り込み
を可能としている。
【００１９】このように、ダミーリード６の形状は種々
のものが考えられるが、インナーリード部３の疎となる
部分の大きさや形状、粘性等を考慮した接着剤５１の回
り込み特性に基づき最適な形状に設定する。また、この
ダミーリード６を、デバイスホール２に配置するチップ
状の半導体素子（図示せず）の位置合わせマークとして
使用できるような形状にしてもよい。
のものが考えられるが、インナーリード部３の疎となる
部分の大きさや形状、粘性等を考慮した接着剤５１の回
り込み特性に基づき最適な形状に設定する。また、この
ダミーリード６を、デバイスホール２に配置するチップ
状の半導体素子（図示せず）の位置合わせマークとして
使用できるような形状にしてもよい。
【００２０】さらに、本実施形態では、いずれもダミー
リード６をデバイスホール２の隅部外側でインナーリー
ド部３の疎となる部分に設ける例を示したが、デバイス
ホール２の隅部外側以外であってもインナーリード部３
の疎となる部分に設けるようにしてもよい。これによっ
て、保護テープ５の全面において接着剤５１を均一に充
填できるようになり、未充填部分の発生を防止して保護
テープ５の的確な接着を行うことが可能となる。
リード６をデバイスホール２の隅部外側でインナーリー
ド部３の疎となる部分に設ける例を示したが、デバイス
ホール２の隅部外側以外であってもインナーリード部３
の疎となる部分に設けるようにしてもよい。これによっ
て、保護テープ５の全面において接着剤５１を均一に充
填できるようになり、未充填部分の発生を防止して保護
テープ５の的確な接着を行うことが可能となる。
【００２１】
【発明の効果】以上説明したように、本発明のリードフ
レームによれば次のような効果がある。すなわち、イン
ナーリード部の保護テープを接着する際、未充填部分を
発生させることなく接着剤を均一にすることができ、保
護テープを的確に保護してインナーリード部の浮きや曲
がりを確実に防止することが可能となる。これによっ
て、半導体素子の電極パッドとインナーリード部との正
確な位置合わせおよび均一な圧着を行うことができ、信
頼性の高い半導体装置を提供することが可能となる。
レームによれば次のような効果がある。すなわち、イン
ナーリード部の保護テープを接着する際、未充填部分を
発生させることなく接着剤を均一にすることができ、保
護テープを的確に保護してインナーリード部の浮きや曲
がりを確実に防止することが可能となる。これによっ
て、半導体素子の電極パッドとインナーリード部との正
確な位置合わせおよび均一な圧着を行うことができ、信
頼性の高い半導体装置を提供することが可能となる。
【図１】本発明のリードフレームにおける実施形態を説
明する概略平面図である。
明する概略平面図である。
【図２】デバイスホール隅部の拡大平面図である。
【図３】他の実施形態（ａ）、（ｂ）を説明する拡大平
面図である。
面図である。
【図４】従来例を説明する概略平面図である。
１ リードフレーム ２ デバイスホール ３ インナーリード部 ４ アウターリード部 ５ 保護テープ ６ ダミーリード ５１ 接着剤
Claims (2)
- 【請求項１】 略四角形から成るデバイスホールの各辺
から外側に延出する複数のインナーリード部と、該イン
ナーリード部と導通するアウターリード部と、該デバイ
スホールの外周部分において各インナーリード部を保持
するために接着される保護テープとを備えるリードフレ
ームであって、 前記保護テープが接着される領域で前記インナーリード
部の疎となる部分には、所定の間隔を備えたダミーリー
ドが設けられていることを特徴とするリードフレーム。 - 【請求項２】 前記ダミーリードの間隔は、前記複数の
インナーリード部の間隔とほぼ等しいことを特徴とする
請求項１記載のリードフレーム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201948A JPH0951067A (ja) | 1995-08-08 | 1995-08-08 | リードフレーム |
| US08/694,214 US5812381A (en) | 1995-08-08 | 1996-08-08 | Lead frame and integrated circuit package using the lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7201948A JPH0951067A (ja) | 1995-08-08 | 1995-08-08 | リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951067A true JPH0951067A (ja) | 1997-02-18 |
Family
ID=16449439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7201948A Pending JPH0951067A (ja) | 1995-08-08 | 1995-08-08 | リードフレーム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5812381A (ja) |
| JP (1) | JPH0951067A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735701A (zh) * | 2017-04-13 | 2018-11-02 | 恩智浦美国有限公司 | 具有用于包封期间的毛刺缓解的虚设引线的引线框架 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1022443A (ja) * | 1996-07-05 | 1998-01-23 | Hitachi Cable Ltd | リードフレーム |
| JPH10112521A (ja) * | 1996-10-04 | 1998-04-28 | Toshiba Corp | 半導体装置の製造方法 |
| JP3487173B2 (ja) * | 1997-05-26 | 2004-01-13 | セイコーエプソン株式会社 | Ｔａｂ用テープキャリア、集積回路装置及び電子機器 |
| JP2000058578A (ja) | 1998-08-04 | 2000-02-25 | Texas Instr Japan Ltd | 半導体装置 |
| US6570099B1 (en) * | 1999-11-09 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Thermal conductive substrate and the method for manufacturing the same |
| JP2001185585A (ja) * | 1999-12-24 | 2001-07-06 | Hitachi Ltd | 半導体装置およびその製造方法 |
| JP4162583B2 (ja) * | 2003-12-19 | 2008-10-08 | 三井金属鉱業株式会社 | プリント配線板および半導体装置 |
| US7511364B2 (en) | 2004-08-31 | 2009-03-31 | Micron Technology, Inc. | Floating lead finger on a lead frame, lead frame strip, and lead frame assembly including same |
| WO2006028421A1 (en) * | 2004-09-09 | 2006-03-16 | United Test And Assembly Center Limited | Multi-die ic package and manufacturing method |
| TWI267972B (en) * | 2005-02-05 | 2006-12-01 | Himax Tech Ltd | Substrate with slot |
| CN100393184C (zh) * | 2005-03-09 | 2008-06-04 | 奇景光电股份有限公司 | 具有导槽的基板 |
| US8148825B2 (en) * | 2007-06-05 | 2012-04-03 | Stats Chippac Ltd. | Integrated circuit package system with leadfinger |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR950012925B1 (ko) * | 1992-12-31 | 1995-10-23 | 삼성전자주식회사 | 반도체 리이드 프레임 |
| JPH06291234A (ja) * | 1993-04-01 | 1994-10-18 | Mitsubishi Electric Corp | 半導体装置用リードフレームおよびこれを使用した半導体装置の製造方法 |
| US5637914A (en) * | 1994-05-16 | 1997-06-10 | Hitachi, Ltd. | Lead frame and semiconductor device encapsulated by resin |
-
1995
- 1995-08-08 JP JP7201948A patent/JPH0951067A/ja active Pending
-
1996
- 1996-08-08 US US08/694,214 patent/US5812381A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108735701A (zh) * | 2017-04-13 | 2018-11-02 | 恩智浦美国有限公司 | 具有用于包封期间的毛刺缓解的虚设引线的引线框架 |
| CN108735701B (zh) * | 2017-04-13 | 2021-12-24 | 恩智浦美国有限公司 | 具有用于包封期间的毛刺缓解的虚设引线的引线框架 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5812381A (en) | 1998-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001185651A (ja) | 半導体装置およびその製造方法 | |
| JPH0951067A (ja) | リードフレーム | |
| CN101587879A (zh) | 引线框架及树脂密封型半导体器件 | |
| JP2002373969A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0777228B2 (ja) | テ−プキヤリア | |
| JPH02155256A (ja) | 半導体装置 | |
| KR100473464B1 (ko) | 반도체장치 | |
| JP3612155B2 (ja) | 半導体装置および半導体装置用のリードフレーム | |
| JPH07161876A (ja) | 半導体集積回路装置およびその製造方法ならびにその製造に用いるモールド金型 | |
| CN1835227B (zh) | 半导体封装 | |
| JP2815984B2 (ja) | 半導体装置 | |
| JP3510520B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| JP3821865B2 (ja) | 半導体装置の製造方法 | |
| JP2661115B2 (ja) | Ｉｃカード | |
| JPH0366150A (ja) | 半導体集積回路装置 | |
| JP2019024084A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH06120403A (ja) | 電子回路素子搭載用リードフレーム | |
| JP4071121B2 (ja) | 半導体装置 | |
| JPH04133344A (ja) | フレキシブル基板 | |
| JPH09219463A (ja) | 半導体装置 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH01161840A (ja) | フレキシブルプリント配線板 | |
| JPH11297880A (ja) | 樹脂封止型半導体装置及びその製造方法並びにリードフレーム及びその製造方法 | |
| JP2005252295A (ja) | 半導体装置およびその製造方法 |