JPH09510830A - 縦型集積用半導体デバイス及びその製造方法 - Google Patents
縦型集積用半導体デバイス及びその製造方法Info
- Publication number
- JPH09510830A JPH09510830A JP7524891A JP52489195A JPH09510830A JP H09510830 A JPH09510830 A JP H09510830A JP 7524891 A JP7524891 A JP 7524891A JP 52489195 A JP52489195 A JP 52489195A JP H09510830 A JPH09510830 A JP H09510830A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- contact
- metallization
- layer
- contact rod
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
デバイスの上面上の層パターンの電気的接続のために備えられた金属化部6上にある開口を有する絶縁層7の上面に接触金属化部8を施し、パターン化する。覆っている誘電体中に形成された孔を金属で満たすことによりこの接触金属化部8上に載置される接触棒12を形成し、層パターン内に固定されている接触金属化部8のデバイスを囲んでいる開口内の露出部分上にある接触棒12は弾力的に可動である。このことはデバイスをこのデバイスに垂直に配設されている別のデバイスとの両面接触化を可能にし、その際互いに対向している平坦な上面を別のデバイスの接触部15上に押圧された接触棒12は開口14内に押し戻されるため密着することができ、接触金属化部8の弾力により十分に確実な接触部の接続が達成される。
Description
【発明の詳細な説明】
縦型集積用半導体デバイス及びその製造方法
本発明は、両面接触のために特別に形成された接続端子を有する縦型集積用の
半導体デバイス及びその製造方法に関する。
半導体デバイスを縦型に集積すること、即ち異なる機能面を上下に配置するこ
とは、これらのデバイスを僅かな経費で一平面内で導電接続する並列の連絡を可
能にし、更に速度を制限するチップ間接続を回避させる。更にこのような垂直に
集積された半導体チップは機能を高められているにも拘らず同じ容器内に収納可
能である。これらのデバイスの形成にもまたそこに集積された個々の回路面に必
要な検査のためにも、両面接触の可能性を極めて小型化された接続部を有するこ
れらの回路面に利用できることが必要である。
本発明の課題は、両面用の縦型の集積、特に複数の回路面を検査する目的に適
している半導体デバイスを提供することにある。更にこのようなデバイスの製造
方法を提供することにある。
この課題は本発明の請求項1に記載の特徴を有する半導体デバイスにより解決
される。幾つかの実施態様、特にその製造方法及び使用方法は従属請求項に明ら
かにされている。
本発明による半導体デバイスでは垂直な接触化のための接続端子が上面に施さ
れている。これらの接続端子はデバイスの層パターン由に固定されているパター
ン化された金属層の上に載っており、板ばね状に半導体材料中の開口内に突出し
ている。この開口内に突出しているこれらの例えば条片状の金属層の端部にそれ
ぞれ接触部があり、他のデバイスの接続面との垂直接合の際に2つのデバイスの
互いに向き合う上面を互いに接触させる場合にこれらの接触部が他のデバイスの
接続面に押圧されるようにデバイスの当該上面に突出している。板ばね状の金属
層により各金属接触部は可動的に装着されるので、デバイスの上面に多少凹凸が
あっても互いに押圧可能となり、その際接触部は開口内に押し戻され、同時に電
気的接続にとって十分な確実な圧力を対向する接触面上に及ぼす。このようにし
て垂直に上下に配設されている個々のデバイス面がそれぞれ互いに平坦な表面を
有し、同時に弾力性の押圧力の形で一方のデバイスの接触部が他方のデバイスの
接続面に押圧されることが達成される。異なる回路面間の電気的接続が接続端子
を互いに永久的に接続する必要なくこのように形成されるので、異なる回路面の
両面の垂直な電気的接続が可能となる。これは本発明による半導体デバイスを他
のデバイス面と検査目的で接続しなければならない場合に特に有利である。同様
に垂直に集積されたチップを形成する際その都度仕上げられた積層体の一部の機
能を検査する場合及び機能に欠陥のある場合最後に付加される回路面を再び除去
し、他の回路面と取り替える場合に特に有利である。垂直に接続された回路面の
機能が完全である場合、最後に付加された面(これは本発明により実現されてい
る)は例えばそれを加熱し、それにより予め施されている接着層を活性化するよ
うにして残りの積層体部分と永久的に接続することができる。
本発明による半導体デバイス及びその製造方法を図1〜図6に基づき以下に詳
述する。
図1〜図4は本発明による半導体デバイスの製造方法の種々の工程後の断面図
を示すものである。
図5は本発明によるデバイスの典型的な実施例の断面図である。
図6は本発明によるデバイスを他のデバイスと垂直に組み合わせたものを例と
して示すものである。
図1には基板1上に完成デバイスの予定の機能に対して層パターンが施されて
いる状態が示されている。例としてここでは基板1上に下方誘電層2例えば絶縁
酸化物が絶縁材として施されている。準絶縁性基板を使用する場合にはこの層は
省略可能である。横方向を制限されている層3はデバイス内に集積される機能素
子を表すものである。シリコン上のICではこの層3は例えばトランジスタのゲ
ート用のポリシリコン層であってもよい。この導電性パターンは他の誘電層4、
5内に埋め込まれ、その際第1の誘電層4は表面の平坦化の作用をする。これら
の誘電層4、5内には上方の誘電層5の上面に施されている金属化部6に対する
機能素子のパターンの電気的接続のために相応する接触孔が設けられる。この金
属化部6、例えば接続端子又は導電路は絶縁層7で覆われ、そこに金属化部6を
露出するための開口が形成される。
次に図2に示すように金属層が施され、パターン化され、この金属層の残りの
部分が接触金属化部8として金属化部6の露出している接続面と接続される。更
に上面は同様に誘電層9に埋め込まれる。
次に上方の誘電層9内に接触金属化部8の表面上まで垂直に孔をエッチングす
る。以後の方法にとっては、上方の誘電体が第1の誘導層9、エッチングストッ
プ層10及びその上に施される第2の誘電層11からなる3つの成層から構成さ
れると有利である。エッチングされた孔は別の金属化物で満たされる。この別の
金属化物は例えばタングステンであってもよく、まず上方の誘電層、この場合即
ち第2の誘電層11の上面を覆うような高さに充填される。引続いてのバックエ
ッチによりこの金属化物は接触棒12として図3に示されるように最上の誘電層
の上面に達するように形成される。誘電体としては例えばSiO2が考えられる
。図示されているパターンの場合エッチングストップ層10は例えばSi3N4で
ある。
その後の工程で誘電体は接触棒12が図4に示されるように上面に高さ13だ
け突出する程度に除去される。この高さ13は例えば典型的には2μmである。
図4のパターンを形成するこの工程においてはエッチングストップ層10が有利
に作用する。即ち第2の誘電層11を湿式化学的にエッチングストップ層10ま
で完全に除去可能である。更に適切な層厚を選択することにより接触棒12がエ
ッチングストップ層10の上面を所定の高さ13まで突出することが達成される
。更に必要な場合には金属化部又は導電路の上面の接続面をエッチングして露出
させてもよい。
次に接触棒12及びこの接触棒12が載っている接触金属化部8の部分の周囲
をエッチングして露出(図5の開口14)させると、完成デバイスは図5の断面
図のような状態になる。金属化部6はこのようにして接触金属化部8及び接触棒
12により上面に突出しているが押圧されると弾力的にたわむ接続端子を備えら
れる。
図6に示されているようにこのデバイスと別のデバイスとを接続する際に互い
に対向する上面が接続されるが、その際本発明によるデバイスの接触棒12は別
のデバイスの接触開口16内で接触部15の露出している上面に押圧される。2
つのデバイスを押圧する際接触棒12はこれを囲んでいる開口14内に押し戻さ
れるので2つのデバイスの上面は密着することになり、その際上面に凹凸があっ
ても一層確実な電気的接触が形成される。
図6の配置では本発明によるデバイスは例えば保持具に取り付けられ、従って
接触棒12は下方に向けられている。デバイスは次にベースIC(図6の上方の
デバイス)の検査のために使用可能である。この場合回路のレイアウトはこの検
査に相応して設計されなければならない。このようにして本発明によるデバイス
で検査すべきICの両面に順次接触化することができる。
本発明によるデバイスの他の用途としては回路面が縦型集積の場合に生じる。
異なる回路面は本発明によるデバイスに相応して接触棒を備えられる。縦型接続
の場合検査時のように電気的接触化はまず両面で行われる。積層体の一部がその
機能を満たさないことが確認されると最後に付加された回路面を除去し、別の回
路面と取り替えることができる。例えば本発明によるデバイスの使用下に積層体
部分がその機能を満たすことが検査で確認されると、最後に付加された回路面は
例えば接続面に予め施されている接着層を例えば加熱することにより活性化する
ようにして永久的に残りの積層体部分に接続することができる。この接着層又は
粘着層は回路面を積層体部分に合わせる前に既に接合されている積層体部分の上
面に施される。この接着層の被着後、接触面をその後の回路面と電気的に接続す
るために露出用の開口が形成される。その際これらの領域内の接着層は同時に除
去される。
本発明によるデバイスは原則として任意に多数の弾力的に支持された接触棒を
有してもよい。2つの互いに接続すべき半導体デバイスは互いに接続すべき上面
にそれぞれこのような接触棒も接続面も有することができる。製造に使用された
基板を除去する場合デバイスの対向する上面にも弾力的に戻る接触棒を備えるこ
とができる。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 ベルタグノリ、エンメリツヒ
ドイツ連邦共和国 デー−80799 ミユン
ヘン ノルデントシユトラーセ 5
(72)発明者 ケツペ、ジークマール
ドイツ連邦共和国 デー−30880 ラーツ
エン アム カンプ 18
(72)発明者 ヒユープナー、 ホルガー
ドイツ連邦共和国 デー−85598 バルト
ハム ハムスターヴエーク 10
Claims (1)
- 【特許請求の範囲】 1.他の半導体デバイスと接続するために備えられている上面を有する半導体デ バイスにおいて、 この上面から突出する金属製の接触棒(12)が設けられ、 この接触棒(12)が接触金属化部(8)上に載置され、 この接触金属化部(8)が半導体デバイスの層パターン内に固定されているパ ターン化された金属層であり、その接触棒(12)を備えられている部分が半導 体デバイス内にある開口(14)内で可動であり、 この接触金属化部(8)が接触棒(12)を半導体デバイス内に集積されてい る機能素子の端子と導電接続する ようにしたことを特徴とする縦型集積用半導体デバイス。 2.端子が金属化部(6)により形成されていることを特徴とする請求項1記載 の半導体デバイス。 3.上面が他の半導体デバイスと永久的な接続を形成することのできる接着層を 備えられていることを特徴とする請求項1又は2記載の半導体デバイス。 4.第1の工程で基板(1)上に半導体デバイスの予定された機能により規定さ れる層パターンを施し、 第2の工程で電気的接続のために設けらる領域を開けておく絶縁層(7)を施 し、 第3の工程で接触金属化部(8)を施しかつこれをパターン化し、 第4の工程で全面的に誘電体を施し、 第5の工程でこの誘電体内に孔を形成し、それにより接触金属化部(8)を露 出させ、 第6の工程でこの孔を接触棒(12)を形成するための金属で満たし、 第7の工程で接触棒(12)が予定したように上面から突出するように誘電体 を除去し、 第8の工程で接触棒(12)及びそれと接する接触金属化部(8)の部分をこ れらの周囲に開口(14)をエッチングすることにより露出させる ことを特徴とする請求項1乃至3の1つに記載の半導体デバイスの製造方法。 5.第4の工程を全面的に第1の誘電層(9)、エッチングストップ層(10) 及び第2の誘電層(11)を施すようにして実施し、 第5の工程をこれらの誘電層(9、11)及びエッチングストップ層(10) 内に孔をエッチングし、接触金属化部(8)が露出されるようにして実施し、 第7の工程を第2の誘電層(11)をエッチングストップ層(10)まで除去 するようにして実施する ことを特徴とする請求項4記載の方法。 6.半導体デバイスが別の半導体デバイスの検査に適した機能パターンを備えて おり、 一方の半導体デバイスの接触棒(12)を他方の半導体デバイスの接触部に導 電接続するために十分に確実に押し付けられるように半導体デバイスを互いに接 触させる ことを特徴とする請求項1乃至3の1つに記載の半導体デバイスを別の半導体デ バイスの検査に使用する方法。 7.半導体デバイスの上面を接触棒(12)が別の半導体デバイスの接触部(1 5)に導電接続のために十分に確実に押し付けられるようにこの上面と垂直に接 続すべき別の半導体デバイスの表面と接触させ、 この装置が申し分なく機能する場合これらの半導体デバイスの永久的な接続が 形成される ことを特徴とする縦型集積されたデバイスを構成するために請求項1乃至3の1 つに記載の半導体デバイスを使用する方法。 8.少なくとも一方の半導体デバイスが他方の半導体デバイスと接続すべき表面 上に接着層を備えられており、 この半導体デバイスの永久的な接続をこの接着層の接着特性を活性化すること により生じさせる ことを特徴とする請求項7記載の半導体デバイスの使用方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4410947A DE4410947C1 (de) | 1994-03-29 | 1994-03-29 | Halbleiterbauelement für vertikale Integration und Herstellungsverfahren |
| DE4410947.4 | 1994-03-29 | ||
| PCT/DE1995/000313 WO1995026568A1 (de) | 1994-03-29 | 1995-03-07 | Halbleiterbauelement für vertikale integration und herstellungsverfahren |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09510830A true JPH09510830A (ja) | 1997-10-28 |
Family
ID=6514189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7524891A Pending JPH09510830A (ja) | 1994-03-29 | 1995-03-07 | 縦型集積用半導体デバイス及びその製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5930596A (ja) |
| EP (1) | EP0753204B1 (ja) |
| JP (1) | JPH09510830A (ja) |
| KR (1) | KR970702580A (ja) |
| DE (2) | DE4410947C1 (ja) |
| WO (1) | WO1995026568A1 (ja) |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7579269B2 (en) * | 1993-11-16 | 2009-08-25 | Formfactor, Inc. | Microelectronic spring contact elements |
| US6184053B1 (en) * | 1993-11-16 | 2001-02-06 | Formfactor, Inc. | Method of making microelectronic spring contact elements |
| US6727580B1 (en) | 1993-11-16 | 2004-04-27 | Formfactor, Inc. | Microelectronic spring contact elements |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
| US6143655A (en) | 1998-02-25 | 2000-11-07 | Micron Technology, Inc. | Methods and structures for silver interconnections in integrated circuits |
| US5920121A (en) * | 1998-02-25 | 1999-07-06 | Micron Technology, Inc. | Methods and structures for gold interconnections in integrated circuits |
| US6121126A (en) * | 1998-02-25 | 2000-09-19 | Micron Technologies, Inc. | Methods and structures for metal interconnections in integrated circuits |
| US6492694B2 (en) | 1998-02-27 | 2002-12-10 | Micron Technology, Inc. | Highly conductive composite polysilicon gate for CMOS integrated circuits |
| US6025261A (en) | 1998-04-29 | 2000-02-15 | Micron Technology, Inc. | Method for making high-Q inductive elements |
| US6696746B1 (en) | 1998-04-29 | 2004-02-24 | Micron Technology, Inc. | Buried conductors |
| US6815303B2 (en) * | 1998-04-29 | 2004-11-09 | Micron Technology, Inc. | Bipolar transistors with low-resistance emitter contacts |
| US6288437B1 (en) | 1999-02-26 | 2001-09-11 | Micron Technology, Inc. | Antifuse structures methods and applications |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6521970B1 (en) * | 2000-09-01 | 2003-02-18 | National Semiconductor Corporation | Chip scale package with compliant leads |
| DE10149688B4 (de) * | 2001-10-09 | 2004-09-09 | Infineon Technologies Ag | Verfahren zum Herstellen einer Mikrokontaktfeder auf einem Substrat |
| US6624515B1 (en) | 2002-03-11 | 2003-09-23 | Micron Technology, Inc. | Microelectronic die including low RC under-layer interconnects |
| US6640501B1 (en) * | 2002-04-23 | 2003-11-04 | Darren E. Hussey | Collapsible stair cover |
| US9070851B2 (en) | 2010-09-24 | 2015-06-30 | Seoul Semiconductor Co., Ltd. | Wafer-level light emitting diode package and method of fabricating the same |
| CN205944139U (zh) | 2016-03-30 | 2017-02-08 | 首尔伟傲世有限公司 | 紫外线发光二极管封装件以及包含此的发光二极管模块 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3760238A (en) * | 1972-02-28 | 1973-09-18 | Microsystems Int Ltd | Fabrication of beam leads |
| CA954635A (en) * | 1972-06-06 | 1974-09-10 | Microsystems International Limited | Mounting leads and method of fabrication |
| JPS5843554A (ja) * | 1981-09-08 | 1983-03-14 | Mitsubishi Electric Corp | 半導体装置 |
| DE3176140D1 (en) * | 1981-10-30 | 1987-05-27 | Ibm Deutschland | Contact device for the detachable connection of electrical components |
| KR900008647B1 (ko) * | 1986-03-20 | 1990-11-26 | 후지쓰 가부시끼가이샤 | 3차원 집적회로와 그의 제조방법 |
| US4813129A (en) * | 1987-06-19 | 1989-03-21 | Hewlett-Packard Company | Interconnect structure for PC boards and integrated circuits |
| JP3219909B2 (ja) * | 1993-07-09 | 2001-10-15 | 株式会社東芝 | 半導体装置の製造方法 |
| US5521406A (en) * | 1994-08-31 | 1996-05-28 | Texas Instruments Incorporated | Integrated circuit with improved thermal impedance |
| IT1281944B1 (it) * | 1994-09-30 | 1998-03-03 | Nadia Paolini | Sistema di accelerazione e sincronizzazione per alimentazione dei materiali inerti, in fase con il passaggio dei martelli applicabile |
| US5521104A (en) * | 1995-01-31 | 1996-05-28 | Texas Instruments Incorporated | Method for dry etching of post-processing interconnection metal on hybrid integrated circuits |
-
1994
- 1994-03-29 DE DE4410947A patent/DE4410947C1/de not_active Expired - Fee Related
-
1995
- 1995-03-07 JP JP7524891A patent/JPH09510830A/ja active Pending
- 1995-03-07 US US08/721,980 patent/US5930596A/en not_active Expired - Lifetime
- 1995-03-07 DE DE59502350T patent/DE59502350D1/de not_active Expired - Lifetime
- 1995-03-07 KR KR1019960705301A patent/KR970702580A/ko not_active Ceased
- 1995-03-07 WO PCT/DE1995/000313 patent/WO1995026568A1/de not_active Ceased
- 1995-03-07 EP EP95911212A patent/EP0753204B1/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE4410947C1 (de) | 1995-06-01 |
| EP0753204B1 (de) | 1998-05-27 |
| KR970702580A (ko) | 1997-05-13 |
| DE59502350D1 (de) | 1998-07-02 |
| EP0753204A1 (de) | 1997-01-15 |
| US5930596A (en) | 1999-07-27 |
| WO1995026568A1 (de) | 1995-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09510830A (ja) | 縦型集積用半導体デバイス及びその製造方法 | |
| US6881274B2 (en) | Carrier for cleaning sockets for semiconductor components having contact balls | |
| US5187020A (en) | Compliant contact pad | |
| US6208157B1 (en) | Method for testing semiconductor components | |
| US5834945A (en) | High speed temporary package and interconnect for testing semiconductor dice and method of fabrication | |
| TW439163B (en) | Probe card and method for forming it | |
| JP3056919B2 (ja) | 電子部品の一時的電気接続方法 | |
| US20020093361A1 (en) | Engagement probes | |
| JP4578807B2 (ja) | 導電性接触子用ホルダ | |
| JPH04355086A (ja) | 電気接続要素の製造方法 | |
| US6544461B1 (en) | Test carrier with molded interconnect for testing semiconductor components | |
| US3766308A (en) | Joining conductive elements on microelectronic devices | |
| US6396291B1 (en) | Method for testing semiconductor components | |
| KR101728399B1 (ko) | 켈빈 테스트용 프로브, 켈빈 테스트용 프로브 모듈 및 그 제조방법 | |
| KR950013605B1 (ko) | 번인 테스트용 칩 홀딩장치 및 그 제조방법 | |
| RU2498449C1 (ru) | Контактирующее устройство | |
| CN101375384A (zh) | 包括不同器件的集成电路的制造 | |
| JP2842416B2 (ja) | 半導体装置用ソケット | |
| JPH0421105Y2 (ja) | ||
| KR102830441B1 (ko) | 필름형 프로브 유닛 및 그 제조 방법 | |
| JPH0915289A (ja) | 多層プリント配線板の検査装置 | |
| CN111584386B (zh) | 测试结构、测试方法以及半导体结构 | |
| JPH1172512A (ja) | プローブカードおよびその形成方法 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JP5428001B2 (ja) | 耐性評価用ウェハ及び耐性評価方法 |