JPH09510855A - 多重拡散スペクトル信号用のパイプライン化されたセル位置のベース局受信機 - Google Patents

Abstract

(57)【要約】 拡散スペクトル通信システムで使用するための集積モデム（110）である。モデムは受信された多重通路信号をデスプレッドする復調器フロントエンド（122）を含んでいる。時間スライスベースで動作する単一の変換エンジン（120）は各デスプレッドされた多重通路信号を復調する。変換プロセッサエンジン（120）の出力は最大検出回路（160）とパイプラインプロセッサ（126）に与えられる。時間スライスベースで動作するパイプラインプロセッサ（126）は復調された多重通路信号を結合してさらに処理し、それによって、受信されたデータを回復するようにデインターリーバ／デコーダ（130）でデインターリーブおよびエラー補正デコードのためソフトな決定データを与える。モデム（110）はさらにエンコーダ／デインターリーバ（138）と、復調器（140）と、送信用の拡散スペクトルの変調されたデータのための送信合計器（142）とを含んでいる。

Description

【発明の詳細な説明】 多重拡散スペクトル信号用の パイプライン化されたセル位置のベース局受信機 ［発明の技術的背景］ １．技術分野 本発明は拡散スペクトル通信システム、特にセル電話通信システムの信号処理 に関する。 ２．関連技術の説明 無線電話通信システムでは、多数の使用者がワイヤ線の電話システムへ接続す るために無線チャンネル上で通信する。無線チャンネルによる通信は限定された 周波数スペクトルで多数の使用者を容易にする種々の多重アクセス技術の１つで ある。これらの多重アクセス技術は時分割多重化アクセス（ＴＤＭＡ）、周波数 分割多重化アクセス（ＦＤＭＡ）、コード分割多重化アクセス（ＣＤＭＡ）を含 んでいる。ＣＤＭＡ技術は多数の利点を有し、１例のＣＤＭＡシステムは1990年 ２月13日出願のK．Gilhousenによる“SPREAD SPECTRUM MULTIPLE ACCESS COMMUN ICATION SYSTEM USING SATELLITE OR TERRESTRIAL REPEATERS”と題する米国特 許第4,901,307号明細書に記載されている。 この特許では、多重化アクセス技術が開示され、ここではそれぞれトランシー バを有する多数の自動車電話システム使用者がＣＤＭＡ拡散スペクトル通信信号 を使用して衛星中継器または地上ベース局を通して通信する。ＣＤＭＡ通信を使 用して、周波数スペクトルは多数回、再使用され、従ってシステム使用者容量の 増加を許容する。 米国特許第4,901,307号明細書に記載されているＣＤＭＡ変調技術は衛星また は地上チャンネルを使用して通信システムで使用されている狭帯域変調技術にま さる多数の利点を提供する。地上チャンネルは通信システム、特に多通路信号に 関して特別な問題を有する。ＣＤＭＡ技術の使用は地上チャンネルの特別な問題 が多通路の悪影響、例えばフェーディングを軽減し利点を開発することによって 克服されることを許容する。 米国特許第4,901,307号明細書で開示されているようにＣＤＭＡ技術は自動車 衛星通信のリンクの両方向のコヒーレントな変調および復調の使用を考察する。 従って、ここで示されているのは衛星から自動車ユニットへのリンクとベース局 から自動車ユニットへのリンクのコヒーレントな位相基準としてパイロット搬送 波信号を使用することである。しかしながら、地上セル環境では自動車ユニット からパイロット搬送波信号を送信するのに必要なパワーと共に、チャンネルの結 果的な位相崩壊を有する多重通路フェーディングの厳密さにより自動車ユニット からベース局へのリンクのコヒーレントな復調技術の使用が妨げられる。“SYST EM AND METHOD FOR GENERATING SIGNAL WAVEFORMS IN A CDMA CELLULAR TELEPHO NE SYSTEM”と題する1990年６月25日出願の米国特許第5,102,459号明細書はコヒ ーレントではない変調および復調技術の使用により自動車ユニットからベース局 のリンクの多重通路の悪影響を克服する手段を提供する。 ＣＤＭＡセル電話システムでは、同一の周波数帯域が全てのベース局における 通信に使用されることができる。ベース局受信機で、位置通路のラインおよびビ ルディングからの反射等の分離可能な多重通路は強化されたモデム性能のために ダイバーシティ結合されることができる。処理利得を提供するＣＤＭＡ波形特性 は同一周波数帯域を占有する信号間の弁別にも使用される。さらに、高速度疑似 雑音（ＰＮ）変調は、通路遅延の差がＰＮチップ継続期間を超過するならば、同 一信号の多数の異なった伝播通路が分離されることを可能にする。約１ＭＨｚの ＰＮチップ速度がＣＤＭＡシステムで使用されるならば、拡散帯域幅とシステム データ速度との比に等しい十分な拡散スペクトル処理利得は１マイクロ秒以上異 った遅延を有する通路に対して使用されることができる。１マイクロ秒の通路遅 延の差は約３００計量の差通路距離に対応する。都会の環境は典型的に１マイク ロ秒を越える差通路遅延を与える。 地上チャンネルの多重通路特性は、幾つかの異なった伝播通路を伝導する受信 信号で発生する。多重通路チャンネルの１特性はチャンネルを通って送信される 信号で導入される時間拡散である。例えば、理想的なインパルスが多重通路チャ ンネルで送信されるならば、受信信号はパルス流として現れる。別の多重通路チ ャンネル特性は、チャンネルを通る各通路が異なった減衰係数を生じさせる。例 えば、理想的なインパルスが多重通路チャンネル上で送信されるならば、受信さ れたパルス流の各パルスは通常他の受信パルスとは異なった信号強度を有する。 多重通路チャンネルの別の特性は、チャンネルを通る各通路が信号で異なった位 相を生じることである。例えば、理想的なインターフェイスパルスが多重通路チ ャンネル上で伝送されるならば、受信されたパルス流の各パルスは通常他の受信 されたパルスとは異なった位相を有する。 自動車無線チャンネルでは、多重通路はビルディング、木、自動車、人物のよ うな環境の障害物からの信号反射により生成される。通常、自動車無線チャンネ ルは多重通路を生成する構造物の相対的運動による時間的に変化する多重通路チ ャンネルである。例えば、理想的なインパルスが時間的に変化する多重化チャン ネルで送信されるならば、受信されたパルス流は時間位置、減衰、理想的なイン パルスが送信された時間関数としての位相において変化する。 チャンネルの多重通路特性は信号フェーディングを生じることができる。フェ ーディングは多重通路チャンネルの位相特性の結果である。多重通路ベクトルが 破壊的に加算されるときにフェードが生じ、個々のベクトルよりも小さい受信信 号を生じる。例えば、正弦波が２つの通路を有する多重通路チャンネルを通って 送信され、ここで第１の通路がＸｄＢの減衰係数と、位相シフトθラジアンを有 する時間遅延δを有し、第２の通路がＸｄＢの減衰係数と、位相シフトθ＋πラ ジアンを有する時間遅延δを有するならば、チャンネルの出力において信号は受 信されない。 通常の無線電話システムにより使用されるアナログＦＭ変調のような狭帯域幅 の変調システムでは、無線チャンネル中に多重通路が存在すると厳しい多重通路 フェーディングを起こす。しかしながら、広帯域幅のＣＤＭＡに関して前述した ように、異なった通路は復調プロセスで弁別されることができる。この弁別は多 重通路フェーディングの厳しさを非常に減少するだけでなくＣＤＭＡシステムに 利点を提供する。 ダイバーシティはフェーディングの有害な効果を軽減する１方法である。それ 故、システムがフェーディングを減少することを許容するある形態のダイバーシ ティが与えられることが所望される。３つの主要なタイプのダイバーシティ、即 ち時間ダイバーシティ、周波数ダイバーシティ、空間／通路ダイバーシティが存 在する。 時間ダイバーシティは反復、時間インターリーブ、エラー補正、冗長度を導く 検出コード化の使用により最良に得られることができる。本発明を構成するシス テムは時間ダイバーシティの形態としてこれらの各技術を使用してもよい。 固有の広帯域幅特性によるＣＤＭＡは信号エネルギを広帯域幅にわたって拡散 することにより１形態の周波数ダイバーシティを提供する。それ故、周波数選択 フェーディングはＣＤＭＡ信号の帯域幅の一部のみに影響する。 ２以上のベース局を通る自動車ユニットからの同時的なリンクを通る多重信号 通路を与え、単一のベース局で２以上の間隔を隔てられたアンテナ素子を使用す ることによって空間および通路ダイバーシティが得られる。さらに、通路ダイバ ーシティは、前述したように異なった伝播遅延で到着する信号が受信され別々に 処理されることにより拡散スペクトル処理を通じて多重通路環境を利用すること により得られる。通路ダイバーシティの例は“SOFT HANDOFF IN A CDMA CELLULA R TELEPHONE SYSTEM”と題する1992年３月21日出願の米国特許第5,101,501号明 細書と、“DIVERSITY RECEIVER IN A CDMA CELLULAR TELEPHONE SYSTEM”と題す る1992年４月28日出願の米国特許第5,109,390号明細書に示されている。 フェーディングの有害な影響はさらに送信機パワーの制御によりＣＤＭＡシス テム中においてある程度制御されることができる。ベース局および自動車ユニッ トパワー制御のシステムは1991年10月８日出願の“METHOD AND APPARATUS FOR C ONTROLLING TRANSMISSION POWER IN A CDMA CELLULAR MOBILE TELEPHONE SYSTEM ”と題する米国特許第5,056,109号明細書に開示されている。 米国特許第4,901,307号明細書に開示されているＣＤＭＡ技術は各自動車ユニ ットの使用者が異なったＰＮシーケンスを割り当てられた比較的長いＰＮシーケ ンスの使用を考察する。ゼロ以外の全ての時間シフトに対する異なったＰＮシー ケンスとＰＮシーケンスの自動相関の間の相互相関は、両者ともほぼゼロの平均 値を有し、これは受信するとき異なった使用者信号が弁別されることを可能にす る。（自動相関と相互相関は論理“０”が値“１”を取り、論理“１”が“−１ ”の値を取ることを必要とするか、またはゼロ平均値が得られるように類似のマ ッ ピングを必要とする。） しかしながら、このようなＰＮ信号は直交ではない。相互相関は基本的にシー ケンスの長さ全体にわたってゼロに平均されるが、情報ビット時間等の短い時間 間隔に対しては相互相関は二項分布のランダム変数である。このように、相互の 信号干渉は、同一のパワースペクトル密度での広帯域幅のガウス雑音である場合 と同一である。従って、他の使用者信号または相互干渉雑音は最終的に達成可能 な容量を限定する。 それぞれ長さがｎであり、ｎは２のｎ乗である１組のｎ直交２進シーケンスが 構成されることが技術でよく知られている（“Digital Communications with Sp ace Applications”、S.W.Golomb、Prentice-Hall社、1964年、45〜64頁参照） 。実際に、直交２進シーケンスの組は４の倍数で２００よりも少ないほとんどの 長さに対しても知られている。発生しやすいこのようなシーケンスの１クラスは ウォルシュ関数とよばれており、アダマール（Hadamard）マトリックスとして知 られている。 オーダーｎのウォルシュ関数は以下のように反復的に限定されることができる 。 ここでＷ´はＷとＷ（１）＝｜０｜の論理的補数を示している。従って、 ウォルシュシーケンスまたはコードはウォルシュ関数マトリックスの行の１つ である。オーダーｎのウォルシュ関数マトリックスはｎシーケンスを含んでおり 、それぞれの長さｎはウォルシュチップである。各ウォルシュコードは対応する ウォルシュ指数を有し、ここでウォルシュ指数はウォルシュコードが発見される 行に対応する数（１からｎ）を意味する。例えばｎ＝８に対する前述のウォルシ ュ関数マトリックスでは、全てのゼロ行はウォルシュ指数１に対応し、ウォルシ ュコード０，０，０，０，１，１，１，１はウォルシュコード指数５に対応する 。 （長さｎの他の直交関数と同様に）オーダーｎのウォルシュ関数マトリックス はｎビットの間隔にわたってセット内の全ての異なったシーケンス間の相互相関 がゼロである特性を有する。このことは丁度半分のビットにおいてあらゆるシー ケンスが１つおきのシーケンスとは異なることを留意することによって理解され よう。全てのゼロを含む１シーケンスと、半分１と半分ゼロを含む全ての他のシ ーケンスが常に存在することも留意すべきである。半分１とゼロの代りに全ての 論理的ゼロを含むウォルシュ符号はウォルシュゼロ符号と呼ばれる。 自動車ユニットからベース局までの逆方向リンクチャンネルでは、位相基準を 与えるためのパイロット信号は存在しない。それ故、低いＥｂ／Ｎｏ（１ビット 当りのエネルギ／雑音パワー密度）を有するフェーディングチャンネルに高品質 リンクを提供するための方法が必要とされる。逆方向リンク上のウォルシュ関数 変調は６４ウォルシュコードにマップされる１組の６コード符号にわたるコヒー レンスで６４ａｒｙ変調を得る簡単な方法である。地上チャンネルの特性は、位 相の変化速度が比較的低い。それ故、チャンネル上の位相の変化速度と比較して 短いウォルシュコード継続時間を選択することにより、１ウォルシュコードの長 さにわたるコヒーレントな復調が可能である。 逆方向リンクチャンネルでは、ウォルシュコードは自動車ユニットから送信さ れる情報により決定される。例えば、３ビット情報符号が前述の８シーケンスＷ （８）へマップされる。もとの情報符号の評価へのウォルシュコード化された符 号の“アンマッピング”は高速アダマール変換（ＦＨＴ）により受信機で達成さ れてもよい。好ましい“アンマッピング”または選択プロセスは可能性が最大で デコードするためデコーダへ与えられることができるソフトな決定データを生成 する。 ＦＨＴは“アンマッピング”プロセスを行うために使用される。ＦＨＴは受信 されたシーケンスをそれぞれの可能なウォルシュシーケンスと相関する。選択回 路は最も可能性のある相関値を選択するために使用され、これはスケールされ、 ソフトな決定データとして与えられる。 ダイバーシティまたは“レイク（rake）”受信機設計の拡散スペクトル受信機 はフェーディングの影響を緩和するために多数のデータ受信機を具備している。 典型的に、各データ受信機は多重アンテナの使用またはチャンネルの多重通路特 性による異なった通路を伝導する信号を復調するために割当てられる。直交信号 方式にしたがって変調された信号の復調では、各データ受信機はＦＨＴを使用し て受信信号を各可能なマッピング値と相関する。各データ受信機のＦＨＴ出力は 結合され、選択回路は復調されたソフトな決定符号を生成するために最大の結合 ＦＨＴ出力に基づいて最も可能性のある相関値を選択する。 米国特許第5,102,459号明細書で記載されているシステムでは、呼び信号は１ 秒当たり９６００ビットの情報ソースとして開始し、これは速度１／３の順方向 エラー訂正エンコーダにより１秒当り２８，８００符号の出力流へ変換される。 これらの符号は一度に６グループにされ、１秒当り４８００ウォルシュ符号を形 成し、それぞれのウォルシュ符号は継続期間が６４のウォルシュチップである６ ４の直交ウォルシュ関数のうち１つを選択する。ウォルシュチップは使用者特定 ＰＮシーケンス発生器で変調される。使用者特定ＰＮ変調データは２つの信号に 分割され、その１つは同位相（Ｉ）チャンネルのＰＮシーケンスで変調され、そ の１つは直角（Ｑ）チャンネルＰＮシーケンスで変調される。Ｉチャンネル変調 とＱチャンネル変調との両者は１．２２８８ＭＨｚのＰＮ拡散速度で１ウォルシ ュチップ当り４つのＰＮチップを提供する。ＩおよびＱ変調データは送信のため に結合されたオフセット直角位相シフトキー（ＯＱＰＳＫ）である。 前述参照の米国特許第4,901,307号明細書で記載されているＣＤＭＡセルシス テムでは、それぞれのベース局は限定された地理的領域にカバー区域を与え、セ ルシステムスイッチを通じてそのカバー区域中の自動車ユニットを公共交換電話 回路網（ＰＳＴＮ）に連結する。自動車ユニットが新しいベース局のカバー区域 に移動するとき、使用者呼びの経路は新しいベース局へ転送される。ベース局か ら自動車ユニットへの信号送信通路は順方向リンクと呼ばれ、自動車ユニットか らベース局の信号送信通路は逆方向リンクと呼ばれる。 前述したように、ＰＮチップ間隔は２つの通路が結合されるために具備しなけ ればならない最小の分離を限定する。異なった通路が復調されることができる前 に、受信信号の通路の相対的な到着時間（またはオフセット）が最初に決定され なければならない。チャンネル素子のモデムは潜在通路オフセットのシーケンス を通して“探索”し、各潜在通路オフセットで受信されたエネルギを測定するこ とによりこの機能を行う。潜在オフセットに関連するエネルギがあるしきい値を 超過するならば、信号復調素子はそのオフセットに割当てられてもよい。通路オ フセットに存在する信号はそれぞれのオフセットで他の復調素子の貢献と合計さ れることができる。探索装置復調素子エネルギレベルに基づく復調素子の割当て 方法および装置は1993年10月28日出願の“DEMODULATION ELEMENT ASSIGNMENT IN A SYSTEM CAPABLE OF RECEIVING MULTIPLE SIGNALS”と題する米国特許第08/14 4,902号明細書に開示されている。このようなダイバーシティまたはレイク受信 機は全ての通路が結合された信号が劣化する前に共にフェードしなければならな いので頑丈なデジタルリンクを与える。 図１はベース局に到着する単一の自動車ユニットからの１組の信号の１例を示 している。垂直軸はデシベル（ｄＢ）スケールで受信されたパワーを表している 。水平軸は多重通路遅延による信号の到着時間の遅延を表している。紙面に垂直 な方向の軸（図示せず）は時間のセグメントを表している。ページの共通面の各 信 号スパイクは共通の時間に到着するが、異なった時間に自動車ユニットにより送 信されたものである。共通平面では、右側のピークは左側のピークよりも自動車 ユニットにより初期の時間で送信されたものである。例えば、最も左側のピーク スパイク２は最も最近に送信された信号に対応する。各信号スパイク２乃至７は 異なった通路を伝播し、それ故、異なった時間遅延と異なった振幅応答を示す。 スパイク２乃至７により表された６つの異なった信号スパイクは厳しい多重通路 環境の表示である。典型的な都会環境では使用可能な通路の生成は少数である。 システムの雑音フロアーはピークと低いエネルギレベルを有するディップにより 表される。探索装置素子の仕事は、潜在的な復調素子割当てのため信号スパイク ２乃至７の水平軸により測定されるときの遅延を識別することである。復調素子 の仕事は単一出力に結合するように１組の多重通路ピークを復調することである 。復調素子のさらに別の仕事は時間内に移動したときピークを追跡するために多 重通路ピークに一度割当てられることである。 水平軸はまたＰＮオフセットのユニットを有するものとも考えられることがで きる。所定の時間に、ベース局は種々の信号を単一の自動車ユニットから受信し 、それぞれは他とは異なった通路で伝送され、異なった遅延を有する。自動車ユ ニットの信号はＰＮシーケンスにより変調される。ＰＮシーケンスのコピーもま たベース局で発生される。ベース局で、各多重通路信号はそのタイミングに整列 されたＰＮシーケンスコードで個々に復調される。水平軸の座標はその座標で信 号を復調するために使用されるＰＮシーケンスコードオフセットに対応するもの と考えられることができる。 各多重通路ピークは各多重通路ピークの不均一なリッジにより示されているよ うに時間の関数として振幅が変化する。示されている限定された時間では、多重 通路ピークには主要な変化は存在しない。より拡張した時間範囲にわたって、多 重通路ピークは消滅し、新しい通路が時間の進行と共に生成される。ピークはま た通路距離が変化するときに、即ち自動車ユニットがベース局のカバー範囲周辺 で移動するとき初期のオフセットまたは後期のオフセットにスライドすることも できる。各復調素子はそれに割当てられた信号中のこれらの小さい変化を追跡す る。 典型的な無線電話通信システムでは、自動車ユニット送信機は可変速度のフォ ーマットで音声情報をエンコードするボコードシステムを使用してもよい。例え ば、データ速度は音声活動の中断により低下されてもよい。低下されたデータ速 度は自動車ユニット送信により生じる他の使用者への干渉レベルを減少する。受 信機または受信機に関連する他のものでは、ボコードシステムは音声情報の再構 成に使用される。音声情報に加えて、音声ではない情報のみまたはこれらの混合 は自動車ユニットにより送信されてもよい。 この環境における応用に適したボコーダは1991年６月11日出願の“VARIABLE R ATE VOCODER”と題する米国特許第07/713,661号明細書に記載されている。この ボコーダは２０ミリ秒（ｍｓ）のフレーム期間中の音声活動に基づいて例えば１ 秒当り約８，０００ビット（ｂｐｓ）、４，０００ｂｐｓ、２，０００ｂｐｓ、 １，０００ｂｐｓの４つの異なった速度で音声情報をエンコードしたデータのデ ジタルサンプルから発生する。ボコーダデータの各フレームは９，６００ｂｐｓ 、４，８００ｂｐｓ、２，４００ｂｐｓ、１，２００ｂｐｓデータフレームとし てオーバーヘッドビットでフォーマットされる。９，６００ｂｐｓフレームに対 応する最高速度のデータフレームは“全速度”フレームと呼ばれ、４，８００ｂ ｐｓデータフレームは“半速度”フレームと呼ばれ、２，４００ｂｐｓデータフ レームは“１／４速度”フレームと呼ばれ、１，２００ｂｐｓデータフレームは “１／８速度”フレームと呼ばれる。エンコードプロセスもフレームフォーマッ トプロセスにもデータに含まれる速度情報はない。自動車ユニットが全速度より 低い速度でデータを送信するとき、自動車ユニットの送信信号のデューティサイ クルはデータ速度と同一である。例えば、１／４速度で、信号は１／４時間のみ 自動車ユニットから送信される。他の３／４時間中には自動車ユニットから送信 される信号はない。自動車ユニットはデータバーストランダム化装置を含んでい る。一定のデータ速度の信号を送信すると、データバーストランダム化装置は自 動車ユニットが送信する時間スロット期間と、自動車ユニットが送信しない時間 スロット期間を決定する。データバーストランダム化装置についてのさらに詳細 は1992年３月５日出願の“DATA BURST RANDOMIZER”と題する米国特許第07/846, 312号明細書に開示されている。 ベース局で、各個々の自動車ユニットの信号は自動車ユニットのもとの呼び信 号へ復調されるために受信される呼び信号の集団から識別されなければならない 。ベース局で受信された自動車ユニット信号を復調するシステムおよび方法は例 えば米国特許第5,102,459号明細書で開示されている。図２は逆方向リンクの自 動車ユニット信号を復調するための米国特許第5,102,459号明細書で開示された ベース局装置のブロック図である。 典型的な従来技術のベース局は多数の独立した探索装置と復調素子を具備して いる。探索装置と復調素子はマイクロプロセッサにより制御される。この例示的 な実施例では、高システム容量を維持するため、システムの各自動車ユニットは パイロット信号を送信しない。逆方向リンクにパイロット信号がない状態は自動 車ユニット信号が受信される全ての可能な時間オフセットの調査を行うのに必要 な時間を増加する。典型的にパイロット信号は通信支持信号よりも高パワーで送 信され、従って受信された通信チャンネル信号と比較して受信されたパイロット 信号の信号対雑音比を増加する。対照的に、理想的に各自動車ユニットは１つお きの自動車ユニットから受信したパワーレベルに等しい信号レベルで到達し、そ れ故低い信号対雑音比を有する逆方向リンク信号を送信する。またパイロットチ ャンネルはデータの既知のシーケンスを送信する。パイロット信号なしで、探索 プロセスはデータが送信される全ての可能性を試験しなければならない。 図２は従来技術のベース局の１実施形態を示している。図２のベース局はＣＤ ＭＡ逆方向リンクの自動車ユニット信号14を受信する１以上のアンテナ12を有す る。典型的に、都会のベース局のカバー区域はセクタと呼ばれる３つの部分領域 に分割される。１セクタ当り２アンテナで、典型的なベース局は全部で６個の受 信アンテナを有する。受信された信号はアナログ受信機16によりベースバンドへ 下方変換され、アナログ受信機16は受信信号のＩおよびＱチャンネルを量子化し これらのデジタル値を信号ライン18上でチャンネル素子モデム20へ送信する。典 型的なベース局はチャンネル素子モデム20（図２では図示せず）のような多重チ ャンネル素子モデムを具備している。各チャンネル素子モデム20は単一の使用者 を支援する。好ましい実施例では、チャンネル素子モデム20は４つの復調素子22 と８つの探索装置26を具備している。マイクロプロセッサ34は復調素子22と探索 装置26の動作を制御する。各復調素子22と探索装置26における使用者ＰＮコード はそのチャンネル素子モデム20に割当てられた自動車ユニットのコードに設定さ れる。マイクロプロセッサ34は探索窓と呼ばれる１組のオフセットを通じて探索 装置26をステップし、これは復調素子22の割当てに適した多重通路信号ピークを 含む可能性がある。各オフセットに対して、探索装置26はマイクロプロセッサ34 に対するオフセットで発見したエネルギを報告する。復調素子22はマイクロプロ セッサ34により探索装置26によって識別された通路へ割当てられる。一度、１つ の復調素子22がその割当てられたオフセットにおいて信号へロックされると、こ れは通路がフェードするまで、またはマイクロプロセッサ34により新しい通路へ 割当てられるまで、マイクロプロセッサ34から管理されずに通路を追跡する。 各復調素子22は他と構造上高い類似性がある。図３は図２の復調素子22をさら に詳細に示している。図３ではデジタル化された入力信号は同位相（Ｉ）および 直角位相（Ｑ）信号サンプルを有する直角位相シフトキー（ＱＰＳＫ）信号であ るものと仮定される。それぞれ多重ビット値であるＩおよびＱ信号サンプルはデ シメータおよびデスプレッダ46へ入力される。典型的にＩおよびＱ信号サンプル は入力がチップ速度よりも高いデータ速度で受信される点でオーバーサンプルさ れる。デシメータおよびデスプレッダ46においてデータはオーバーサンプルされ たデータ速度からＰＮチップ速度にデシメートされる。データはこの信号を自動 車ユニットで変調するために使用される同じＰＮシーケンスを用いてデシメータ およびデスプレッダ46によりデスプレッドされる。 デシメータおよびデスプレッダ46はデスプレッドされたＩおよびＱ信号成分を 累算装置48へ出力する。累算装置48は累算されたＩおよびＱチップデータを発生 するためにウォルシュチップ期間にわたってデスプレッドされたＩおよびＱ信号 成分を累算する。累算されたＩおよびＱチップデータは高速度のアダマール変換 （ＦＨＴ）および選択装置52により処理される。ＦＨＴおよび選択装置52のＦＨ Ｔ部分は累算されたＩおよびＱチップデータを全ての可能なウォルシュシーケン スと相関する。各ＩおよびＱ相関の結果は対応するウォルシュ符号の大きさを評 価することに使用される。各ＩおよびＱ相関結果からの大きさの評価は相互に比 較される。最大の大きさを有するＩおよびＱ相関結果に対応するウォルシュ符号 は復調ウォルシュ符号としてＦＨＴおよび選択装置52の選択装置部分により選択 される。復調されたウォルシュ符号はウォルシュ符号の対応する評価された大き さと共に出力される。 異なった復調素子に割当てられた信号通路の異なった到着時間により、復調素 子22はまた符号のデスキュー（deskew）を行う。結合器28（図２）への出力はデ スキューバッファ54により遅延されなければならず、それによって各復調素子22 は他の復調素子に関連して同期されるデータを提供する。 エネルギ累算装置およびロック検出器44は一連の連続的なウォルシュ符号の大 きさを合計する。結果的な合計はマイクロプロセッサ34（図２）へ出力される。 結果的な合計はまたエネルギアキュムレータおよびロック検出器44によりロック またはロックされていない状態を示すためにしきい値と比較される。 復調素子22に割当てられた信号通路の到着時間は自動車ユニットの移動または 自動車ユニットの周囲状況の変化のために時間で変化される可能性がある。それ 故、復調素子22は時間追跡回路を具備する。デシメータおよびデスプレッダ46は 時間追跡処理で使用されるデスプレッドされたＩおよびＱ信号成分の初期および 後期のものを出力する。アキュムレータ50は累算された初期および後期のＩおよ びＱチップデータを生成するためウォルシュチップ期間にわたって初期および後 期のデスプレッドされたＩおよびＱ信号成分を累算する。遅延装置40はＦＨＴお よび選択装置52の結果が得られるまでアキュムレータ50の出力を遅延する。遅延 装置40は大きなブロックのデータを記憶しなければならず、集積回路チップ構造 に大きなダイ領域を必要とすることに留意する必要がある。初期および後期の計 量発生装置38は復調されたウォルシュ符号に対応するウォルシュシーケンスによ り、累算された初期および後期のＩおよびＱチップデータを乗算し、初期および 後期のＩおよびＱウォルシュ符号の大きさを発見するためにその結果を累算する 。初期の符号の大きさはエラー量を生成するために後期の符号の大きさから減算 される。エラー量は時間追跡回路36へ出力される。時間追跡回路36はデシメータ およびデスプレッダ46のデスプレッド動作が時間前、時間後、定時的に進行する か否かを決定するためにエラー量を使用する。マイクロプロセッサ34は復調素子 22の絶対的な復調通路時間の追跡を維持する。 図２を再度参照すると、各復調素子22のＦＨＴおよび選択装置52の出力は結合 器28により他の復調素子の出力と結合される。結合器28の出力は“ソフトな決定 ”の復調符号であり、これはもとの送信されたウォルシュ符号を正確に識別する 確信により加重される。ソフトな決定はもとの呼び信号を回復するようにさらに 処理するため順方向エラー訂正デコーダ29へ通過される。この呼び信号は呼びを 公共交換電話回路網（ＰＳＴＮ）32へ経路設定するＴ１またはＥ１リンク等のデ ジタルリンク30を介して送信される。 それぞれの復調素子22のように、各探索装置26はウォルシュ符号期間に等しい 時間期間中に１つのＦＨＴ変換を行うことができるＦＨＴプロセッサを有する復 調データ通路を含んでいる。ＦＨＴプロセッサは毎回のウォルシュチップ期間に １値がＦＨＴへ入力され、１値がＦＨＴから出力される意味で“実時間”に追従 動作される。迅速な探索プロセスを与えるために、１以上の探索装置素子が使用 されなければならない。探索装置素子26はマイクロプロセッサ34により制御され るとき連続して特定の自動車ユニットの情報信号の探索において走査する。処理 される各オフセットに対して、各探索装置26は、アンテナサンプルをデスプレッ ドし、ＦＨＴ変換に入力されるウォルシュチップへこれらを累算し、ＦＨＴ変換 を行い、探索装置がオフセットで休止する各ウォルシュ符号に対する最大のＦＨ Ｔ出力エネルギを合計することによりそのオフセットで相関エネルギを発見する 。最終的な合計はマイクロプロセッサ34へ戻され報告される。 多重通路環境は自動車ユニットおよび他の反射物体がベース局のカバー区域に ついて移動するとき常に変化している。必要とされる復調素子の数は時間のあら ゆる点で通常使用可能であると考えられている通路数の関数である。これらの必 要性を満たすため、図２のシステムは使用される４個の復調集積回路（ＩＣ）の それぞれに対して２個の探索装置26と１つの復調素子24とを有し、１チャンネル 素子モデム当り全体で４個の復調素子と８個の探索装置が使用される。これらの １２の処理素子はそれぞれ完全な復調データ通路を含み、集積回路で構成するの に比較的大きく、高価である領域面積を占有するＦＨＴプロセッサを含んでいる 。４個の復調器ＩＣに加えて、チャンネル素子モデムはまた全部で６個のＩＣチ ップに対する復調器ＩＣおよび順方向エラー訂正デコーダＩＣを有する。パワー が あり高価なマイクロプロセッサは復調素子および探索装置を管理し調整する。図 ２のモデムで構成されているように、これらの回路は完全に独立し、正確なオフ セットを通じて配列しＦＨＴ出力を管理するようにマイクロプロセッサ34の近接 した誘導が必要である。全てのウォルシュ符号マイクロプロセッサ34はＦＨＴ出 力を処理するため割込みを受信する。この割込み速度は単独で高パワーのマイク ロプロセッサを必要とする。 モデムに必要とされる６個のＩＣが、マイクロプロセッサ支援の必要性が少な い単一のＩＣに減少され、従って直接のＩＣ価格とモデムのボードレベル生産価 格を減少し、廉価のマイクロプロセッサへの移動（または代りに単一の高パワー のマイクロプロセッサが一度に幾つかのチャンネル素子モデムを支援する）を可 能にするならば有効である。単にＩＣ製造プロセスの収縮した特徴サイズに依存 し、６個のチップを共に単一のダイに配置することは十分ではない。復調器の基 本的なアーキテクチャは実際に価格が効率的な単一のチップモデム用に再設計さ れることを必要とする。前述したことから、廉価で、より構造的に実効的な方法 で、拡散スペクトル呼び信号を復調することができる信号受信および処理装置の 必要性が存在することが明白である。 ［発明の要約］ 多重通路拡散スペクトル通信信号のパイプライン化された復調技術は複数の復 調素子フロントエンドブロックをサービスする単一の集積復調プロセッサを使用 する。時間スライスされた動作は復調プロセッサ内の単一の一連の処理ブロック が複数の通路のダイバース信号を処理するために使用されることを可能にし、こ の信号は最終的に単一の出力信号を発生するように結合される。並列の１組の復 調素子フロントエンドブロックからの信号はパイプライン化された集積復調プロ セッサブロックを通って処理され、従って、各ブロックは連続時間スライスで復 調素子フロントエンドブロックの１つ１つから発生する信号でアナログ動作を行 う。 各復調素子フロントエンドブロックは時間整列した疑似雑音（ＰＮ）シーケン スにより入来する拡散スペクトル通信信号の異なった多重通路部分をデスプレッ ドする。各復調素子フロントエンドブロックの出力は、データ価値のウォルシュ チップがデスプレッドする度に、記憶バッファに出力される。チップ価値のウォ ルシュ符号が累算されるまで、記憶バッファは各復調素子フロントエンドブロッ クからウォルシュチップを記憶する。待ち行列アービタは単一の共有変換エンジ ンへの完全なウォルシュ符号の送信を支配し、このエンジンは復調プロセスのパ イプライン化された時間スライス動作を開始するデコードされた出力を生成する 。 第１の時間スライス期間中に、データ価値のウォルシュ符号は共有された変換 エンジンによりデコードされる。第２の時間スライス期間中に、変換エンジンの デコードされた出力は最大の検出ブロックと結合器とにより処理され、変換エン ジンは利用できる他の完全なウォルシュ符号を処理するために利用可能である。 結合器は他の復調素子フロントエンドブロックに対応する変換された出力と結果 的に合計するために変換された出力を記憶する。最大の検出ブロックは最大の変 換出力のエネルギとその出力に対応する指数とを検出する。 第３の時間スライス期間に、最大の検出ブロックの最大のエネルギ出力がロッ ク検出ブロックと、時間追跡ブロックにより使用される最大のエネルギに対応す る指数により処理される。ロック検出ブロックは最大のエネルギ出力を累算しフ ィルタ処理する。時間追跡ブロックは最大のエネルギに対応する指数を使用して 対応する復調素子フロントエンドブロックからの初期および後期のウォルシュ符 号をカバーせず、初期の結果を後期の結果と比較する。時間スライス動作を維持 して、第３の時間スライス期間中に、変換エンジンが利用可能である他の完全な ウォルシュ符号をプロセスするために有効であり、最大の検出ブロックおよび結 合器は変換エンジンの利用可能な出力をプロセスするのに有効である。 第４の時間スライス期間中に、時間追跡ブロックは比較の出力のフィルタ処理 および累算の第２の時間追跡動作を行う。第４の時間スライス期間中に、先のブ ロックはパイプライン化方法で次の変調素子のフロントエンドブロック出力を処 理するために連続して利用可能である。 一連の次の時間スライス期間中に、有効な多重通路信号に現在割当てられる各 復調素子フロントエンドブロックはパイプライン化プロセスを縦続的に受ける出 力信号を提供する。単一の送信されたウォルシュ符号に対応する各復調素子フロ ントエンドブロック出力が変換器により処理されるとき、合計された出力は二重 最大計量装置ブロックにより最初に通過処理される。次のスライス期間中に、二 重最大計量装置ブロックの第１の通過出力はパワー制御決定ブロックに通過され 、二重最大計量装置はソフトな決定データを生成するため第２の通過を完了する 。 ［図面の簡単な説明］ 図１は厳しい多重通路信号状態の１例を表している。 図２は従来技術の通信回路網の復調システムのブロック図である。 図３は従来技術の通信回路網の復調システムの復調素子のブロック図である。 図４は本発明にしたがって構成されたＣＤＭＡ通信システムの１例を表してい る。 図５は本発明にしたがって構成されたチャンネル素子モデムのブロック図であ る。 図６は復調器フロントエンドおよびパイプライン化された復調器プロセッサの ブロック図を含んでいる本発明にしたがって構成された復調レイク受信機の概略 図である。 図７は一連の時間スライスにおける典型的なパイプライン化された復調器プロ セッサ割当てを示しているタイミング図である。 図８は復調素子フロントエンドのブロック図である。 図９は復調素子待ち行列アービタブロックのブロック図である。 図１０は時間追跡ブロックのブロック図である。 図１１はロック検出器ブロックのブロック図である。 図１２は二重最大計量装置ブロックのブロック図である。 図１３はパワー制御決定ブロックのブロック図である。 ［好ましい実施例の詳細な説明］ 本発明は広範囲のデータ送信応用で実施されることができ、図４で示されてい る好ましい実施例は音声およびデータ送信用システム100内で構成され、ここで 自動車電話交換局（ＭＴＳＯ）102と呼ばれるシステム制御装置およびスイッチ はベース局106を通って自動車ユニット104との呼び通信を許容するためインター フェイスおよび制御機能を行う。ＭＴＳＯ102は自動車ユニット104へまたはそこ から送信するために公共交換電話回路網（ＰＳＴＮ）108とベース局106間の呼び 経路設定を制御する。 図５はＣＤＭＡ方法と前述参照した特許明細書に記載されているデータフォー マットにしたがって動作するチャンネル素子モデム110Ａ−110Ｎとベース局下部 構造の他の素子を示している。複数のアンテナ112は受信した逆方向リンク信号1 14をアナログ送信機−受信機トランシーバ116へ提供する。トランシーバ116は信 号をベースバンドに下方向変換し、前述したようにＣＤＭＡ受信信号のＰＮチッ プ速度の８倍の速度で波形を抽出する。トランシーバ116はベース局ＲＸ背面信 号118によってデジタルアンテナサンプルをチャンネル素子モデム110Ａ−110Ｎ へ提供する。ベース局との活性通信が設定されるとき、各チャンネル素子モデム 110Ａ−110Ｎは図４の１つの自動車ユニット104に割当てられる。各チャンネル 素子モデム110Ａ−110Ｎが構造上ほぼ同一である。 チャンネル素子モデム110Ａが活性呼びに割当てられるとき、復調器フロント エンド122と集積された探索プロセッサ128は前述参照の特許および特許出願明細 書に説明されているようにＰＮシーケンスの使用によって逆方向リンク信号114 に含まれている複数の呼び信号からの特定の呼びから信号を分離する。チャンネ ル素子モデム110Ａは復調器フロントエンド122により使用されることができる多 重通路信号を識別するために単一の集積された探索プロセッサ128を含んでいる 。好ましい実施例では、時間スライスされたＦＨＴプロセッサエンジン120は集 積された探索プロセッサ128と復調器フロントエンド122との両者をサービスする 。共有のＦＨＴプロセッサエンジン120および関連する最大検出ブロック160以外 の、集積された探索プロセッサ128は独立型で自己制御で内蔵型である。探索プ ロセスは1994年９月30日出願の“MULTIPATH SEARCH PROCESSOR FOR A SPREAD SP ECTRUM MULTIPLE ACCESS COMMUNICATION SYSYTEM”と題する米国特許第08/316,1 77号明細書に詳細に記載されている。 ＦＨＴプロセッサエンジン120は復調プロセスの心臓部である。好ましい実施 例ではＦＨＴプロセッサエンジン120は６４ウォルシュチップ値の受信シーケン スを自動車ユニットにより送信されてもよい可能なウォルシュ符号のそれぞれと 相関する。ＦＨＴプロセッサエンジン120は各可能なウォルシュ指数に対応する 相関エネルギを出力し、ここでより高い相関エネルギレベルはウォルシュ指数に 対応する符号が自動車ユニットにより通信される高い可能性に対応する。最大検 出ブロック160は６４ＦＨＴ変換エネルギ出力の最大値を決定する。最大検出ブ ロック160からの最大の相関エネルギおよび対応するウォルシュ指数と各６４相 関エネルギはＦＨＴプロセッサエンジン120から出力され、以下詳細に説明する ようにさらに信号処理するためにパイプライン化された復調器プロセッサ126に 送られる。 パイプライン化された復調プロセッサ126からのソフトな決定符号流はデイン ターリーバ／順方向エラー訂正デコーダ130へ出力され、ここでデインターリブ されデコードされる。チャンネル素子マイクロプロセッサ136は復調プロセス全 体を管理し、マイクロプロセッサバスインターフェイス134を経てデインターリ ーバ／順方向エラー訂正デコーダ130から回復されたデータを獲得する。データ はデジタル逆方向中継リンク121を通ってＭＴＳＯ102へ導かれ、これはＰＳＴＮ 108を通って呼びを接続する。 順方向リンクデータ通路は逆方向リンクに関して示した機能のほぼ逆に進行す る。信号はＭＴＳＯ102を通ってＰＳＴＮ108からデジタル逆方向中継リンク12１ へ与えられる。デジタル逆方向中継リンク121はチャンネル素子マイクロプロセ ッサ136を通ってエンコーダ／インターリーバ138へ入力を与える。データのエン コードおよびインターリーブ後、エンコーダ／インターリーバ138はデータを変 調器140へ送り、前述参照の特許明細書で説明されているように変調される。変 調器140の出力は送信合計器142へ送られ、ここでベースバンドから上方変換され 、アナログ送受信器116中で増幅される前に他のチャンネル素子モデムの出力に 付加される。合計方法は1994年９月30日出願の“SERIAL LINKED INTERCONNECT F OR THE SUMMATION OF MULTIPLE DIGITAL WAVEF0RMS”と題する米国特許第08/316 ,156号明細書に開示されている。前述参照の特許明細書で示されているように、 各チャンネル素子モデム110Ａ−110Ｎに対応する送信合計器はデージーチェイン 方式で縦続され、放送するため最終合計がトランシーバ116に最終的に与 えられる。 図５で示されているように、チャンネル素子モデム110の復調器構造は２つの 主要なセグメント、即ち復調器フロントエンド122とパイプライン化された復調 器プロセッサ126から構成され、これらはＦＨＴプロセッサエンジン120と最大検 出ブロック160を通って共に連結される。図６は復調器アーキテクチャのより詳 細な図を示している。２つのセグメントの間の仕事の分割は特定の動作が行われ る周波数により決定される。デスプレッドおよびウォルシュチップ累算のような 単位ＰＮチップ当りに行われる機能は復調素子フロントエンド400Ａ−400Ｄに位 置する（一般的に任意の数が使用できるが、好ましい実施例は４つの復調素子フ ロントエンドを使用して示されている）。ロック検出、時間追跡、結合およびデ コードのような単位ウォルシュ符号当り行われる動作はパイプライン化された復 調プロセッサ126で行われる。 ＦＨＴプロセッサエンジン120、最大検出ブロック160、パイプライン化された 復調器プロセッサ126の各ブロックは処理動作を別々の“時間スライス”に分割 する。好ましい実施例では、時間スライスは６４クロックサイクルの長さであり 、これは６４入力ウォルシュチップ値で変換を行うためにＦＨＴプロセッサエン ジン120により必要とされるサイクル数である。ＰＮチップ速度の８倍のシステ ムクロックを使用して、６４クロックが２つのウォルシュチップまたはウォルシ ュ符号の１／３２に等しい。それ故３２の変換がデータの１ウォルシュ符号価値 が受信される時間で行われることができる。高速度動作により、ＦＨＴプロセッ サエンジン120は復調および探索プロセスの間の時間スライスベースで共有され てもよく、図２、３の全ての従来技術のＦＨＴプロセッサ52を置換する。公称上 、復調器フロントエンド122は、有効な信号を復調している各復調素子フロント エンド400に対する単位ウォルシュ符号当り１時間スライスで、完全な記憶ウォ ルシュ符号をＦＨＴプロセッサエンジン120へ出力する。残りの時間スライスは 集積された探索プロセッサ128により使用されてもよく、探索結果が図２、３の １組の８個の従来技術の探索装置26よりも３倍まで高速度に処理されることを可 能にする。別の実施例では、残りの時間スライスは復調素子フロントエンド数を 増加するために使用されてもよい。さらに性能の改良がＦＨＴプロセッサエン ジン120のクロック速度の増加により得ることができる。 例示的な１実施形態では、復調器フロントエンド122は４つの同一の復調素子 フロントエンド400Ａ−400Ｄを含んでいる。復調素子フロントエンド400Ａ−400 Ｄは各アンテナサンプルが到着するときにただちに動作される意味で、図２の従 来技術の素子のように“実時間”で動作する。実時間の動作を保証しない図３で 示されている全ての信号処理動作はパイプライン化された復調器プロセッサ126 と、ＦＨＴプロセッサエンジン120と最大検出ブロック160に任されている。各復 調素子フロントエンド400は残りの機能、即ちデシメーション、デスプレッド、 ウォルシュチップ累算を行う。これらの機能を実行するため複数の小さい加算器 とマルチプレクサＭＵＸが必要とされる。 パイプライン化された復調器プロセッサ126は定時的ウォルシュチップバッフ ァ406と初期／後期ウォルシュチップバッファ404により実時間からデカップルさ れる。復調素子フロントエンド400Ａ−400Ｄの１つが定時的ウォルシュチップバ ッファ406と初期／後期ウォルシュチップバッファ404にデータのウォルシュ符号 価値全体を与えた後、ウォルシュ符号は次の有効な時間スライス上のＦＨＴプロ セッサエンジン120へ出力される。同時にＦＨＴプロセッサエンジン120の使用を 望む２以上の記憶されたウォルシュ符号の間に衝突が生じるならば、復調素子待 ち行列アービタ402は好ましい実施例では連続した時間スライスに基づいて先着 順に配列する。 一度、完全なウォルシュ符号がＦＨＴプロセッサエンジン120へ出力されると 、一連の信号処理動作は連続時間スライスについてロックステップで行われる。 パイプライン化された復調器プロセッサ126の各ブロックはウォルシュ符号が発 生する復調素子フロントエンド400にかかわりなく同一のタイプの動作を行う。 この一連の信号処理動作は“パイプライン化された復調事象”と呼ばれる。図７ は種々の処理ブロックの各時間スライスにおけるリソースの割当てを示しており 、これは各復調素子フロントエンド400Ａ−400Ｄが異なった多重通路信号に割当 てられる典型的な多重通路環境に対するパイプライン化された復調器プロセッサ 126を具備している。図7の時間ライン上の事象０−３のラベルは第１の送信され た符号に対するパイプライン化された復調事象ウォルシュ０を示している。ウ ォルシュ０符号に対応する定時的ウォルシュチップバッファ406から出力された 第１のウォルシュ符号は事象０と呼ばれ、どの復調素子フロントエンド400Ａ−4 00Ｄが最初に到着した多重通路信号を受信してもそこからのデータに対応する。 事象１、２、３は残りの３つの復調素子フロントエンド400からのデータに対応 し、ここで事象３はウォルシュ０符号に対応する最後の有効な符号を表す。 図７の使用割当てバーの空白部は対応するリソースが対応する時間スライス期 間中に使用されないことを示している。パイプライン化された復調事象と探索プ ロセスの間のＦＨＴプロセッサエンジン120の共有はリソース割当てＦＨＴプロ セッサエンジン120と最大検出ブロック160において見られることができる。探索 処理はパイプライン化された復調事象間の使用パターンのギャップを“埋める” 。図７の例示的な使用パターンでは、第１のパイプライン化された復調事象、事 象０は他の３つの素子から少なくとも２つのウォルシュチップに到着する多重通 路を追跡し、結果として事象０と事象１の間の使用パターンにギャップが生じ、 それによってFＨＴプロセッサエンジン120が図７の使用割当中の探索ラベルによ り示されているように時間スライス１の期間中に探索処理により使用されること ができる。 図７の右側の丸で囲んだ数字は、データのウォルシュ符号価値がＦＨＴプロセ ッサエンジン120に出力される時間スライスに関連した処理ブロックの相対的な 時間スライス使用を示している。例えば好ましい実施例では、ＦＨＴプロセッサ エンジン120のみが第１の時間スライス期間中に使用される。続く時間スライス 期間中に、最大検出ブロック160と、結合器419と、現在の符号に対応する最後の 事象を処理するときの二重最大計量装置414が使用される。第３の時間スライス 期間中では、ロック検出器410と、時間追跡ブロック412と、現在の符号に対応す る最後の事象を処理するときの二重最大計量装置414とパワー制御決定装置416が 使用される。第４の時間スライス期間に、時間追跡ブロック412が再度使用され る。 時間スライス使用パターンは復調素子フロントエンド400Ａ−400Ｄと、時間ス ライス処理間隔に対する割当てられたオフセットと関連するウォルシュ符号境界 の結果的な時間関連によって処理される信号の多重通路オフセット間の空間に 依存する。多数の異なった多重通路環境は図７の同一例の使用パターンを生成す ることができる。例えば、最後の３つのパイプライン化された復調事象がほぼ同 一のオフセットに対応するならば、復調素子待ち行列アービタ402は単位時間ス ライス当り１事象連続し、これは図７の同一使用パターンで生じる。最後の３つ の事象の対応するオフセットが２ウォルシュチップ（１時間スライス）まで間隔 を隔てられるならば、同一の結果的な使用パターンが生じる。 時間スライス０の期間中に、ウォルシュ０符号の事象０に対応する符号はＦＨ Ｔプロセッサエンジン120へ入力される。好ましい実施例では、時間スライス０ の期間中に６４ウォルシュチップが定時的ウォルシュチップバッファ406から読 取られＦＨＴプロセッサエンジン120へ入力される。時間スライス１の期間中に 、ＦＨＴプロセッサエンジン120は連続的に６４相関エネルギのそれぞれを最大 検出ブロック160と結合器419に出力する。時間スライス２の期間中に、時間追跡 ブロック412は最大検出ブロック160により発見される最大の相関エネルギのウォ ルシュ指数を使用して初期／後期ウォルシュチップバッファ404から初期および 後期のウォルシュチップを明らかにし（即ちデスプレッド）累算する。また時間 スライス２の期間中に、ロック検出装置410はパイプライン化された復調事象０ に対応する復調素子フロントエンド400Ａ−400Ｄのうち１つのロック状態を決定 するため最大の相関エネルギをフィルタ処理してその結果を使用する。時間スラ イス３の期間中に、時間追跡ブロック412は初期および後期の抽出点で信号強度 の差を近似し、時間追跡エラー量を生成し、これはフィルタ処理され、信号の多 重通路ピークを破壊プロセスに整列するために使用され、その破壊プロセスでは 復調素子フロントエンド400Ａ−400Ｄのそれぞれがパイプライン化された復調事 象０に対応する。 対応するウォルシュ符号が受信されるとき、同一動作はパイプライン化された 復調事象１、２、３に対して反復される。現在のウォルシュ符号に対する最後の パイプライン化された復調事象、即ち事象３は時間スライス４の期間中にＦＨＴ プロセッサエンジン120により処理される。時間スライス５の期間中に、結合器 ＲＡＭ408に記憶されるとき、結合器419の加算器418は事象３に対するＦＨＴプ ロセッサエンジン120の出力を、先に処理されたパイプライン化復調事象から 獲得した部分的合計に加算する。また時間スライスの５期間中に、二重最大計量 装置414は、現在処理されたウォルシュ符号、即ちウォルシュ０に対する結合器4 19の加算器418から出力されるとき最大の結合エネルギを発見する。時間スライ ス６の期間中に、同一の結合されたエネルギ値は結合器419の加算器418から二重 最大計量装置414へ第２の時間通過され、従って後述するような方法で二重最大 計量装置414がソフトな決定加重を生成することを可能にする。また時間スライ ス６の期間中に、パワー制御決定装置416は時間スライス５の期間中の二重最大 計量装置414により計算された最大の結合エネルギをしきい値と比較する。パワ ー制御決定装置416は自動車ユニットについての比較に基づいてパワー調節指令 を生成する。パワー調節指令は前述参照した米国特許第5,056,109号明細書に説 明されているように順方向リンクのパワー制御サブチャンネルに与えられる。 図８を参照すると、各復調素子フロントエンド400はＩ ＰＮ発生器480と、使 用者ＰＮ発生器482と、Ｑ ＰＮ発生器484とを含んでいる。使用者ＰＮシーケン スは排他的オアゲート486、488を介してＩおよびＱ ＰＮシーケンスを変調する 。排他的オアゲート486、488の出力は受信したアンテナサンプルをデスプレッド するためにＯＱＰＳＫデスプレッダ448により使用される。Ｉ ＰＮ発生器480と 、使用者ＰＮ発生器482と、Ｑ ＰＮ発生器484はタイミング生成ブロック458か ら出力されたＰＮチップエネーブルストローブによりステップされる。好ましい 実施例では公称上、タイミング生成ブロック458は８システムクロック度に一度 １つのＰＮチップエネーブルストローブを出力する。好ましい実施例では、シス テムクロック速度はＰＮチップ速度の８倍であるので、タイミング生成ブロック 458はＰＮチップが受信されるのと同一速度でＰＮチップエネーブルを出力する 。しかしながら、進みまたは遅れのタイミング調節指令が時間追跡ブロック412 から受信されるとき、時間間隔は１サイクル当り７システムクロックに収縮され るかまたは９システムクロックに延長され、公称上８システムクロック間隔を回 復する。収縮または延長された間隔の効果はそれぞれＰＮデスプレッドシーケン スの整列を調節することにより復調素子フロントエンド400により処理されるオ フセットを進めるか遅らせることである。 時間オフセットレジスタ456は復調される多重通路ピークの絶対的な時間オフ セットを追跡する。タイミング生成クロック458により行われるそれぞれの進み または遅れによって、時間オフセットレジスタ456は適切にデクレメントまたは インクレメントされる。時間オフセットレジスタ456は位置状態レジスタ450を通 ってチャンネル素子マイクロプロセッサ136により読取られることができる。チ ャンネル素子マイクロプロセッサ136は復調素子フロントエンド400をオフセット 割当てレジスタ452へ書込むことにより新しいオフセットに割当てることができ る。チャンネル素子マイクロプロセッサ136が再割当てを指令するとき、タイミ ング生成ブロック458は時間オフセットレジスタ456がオフセット割当レジスタ45 2と等しくなるまで調節を反復する位置比較装置454に応答して適切に進みまたは 遅れる。 アンテナ選択レジスタ446とＭＵＸ440を通って、チャンネル素子マイクロプロ セッサ136は復調するように複数の受信アンテナサンプル流のうち１つを選択す る。アンテナサンプル流は単位ＰＮチップ当り８サンプルから構成される、デシ メーションと呼ばれるプロセスを使用して、アンテナサンプルのサブセットは現 在のオフセットとＰＮチップエネーブル信号にしたがってデシメータラッチ442 により選択され、復調に必要とするとき単位ＰＮチップ当り２サンプルを有する データ流を生成する。タイミング生成ブロック458は、多重通路信号を中心とし た結果的なサンプルが復調されるようにデシメータラッチ442をエネーブルする 。遅延ラッチ444はＯＱＰＳＫデスプレッダ448によりオフセット直角位相シフト キー（ＯＱＰＳＫ）変調をデスプレッドするために必要とされるとき先に出力さ れた値を遅延する。好ましい実施例では４つのデスプレッドサンプルがウォルシ ュチップ値を形成するためＩおよびＱウォルシュチップ累算装置460により合計 される。 前述したように、時間追跡ブロック412は復調素子フロントエンド400が復調サ ンプルであり選択された多重通路信号を中心とすることを確実にする。詳細に後 述するように、時間追跡機能を行うために、時間追跡ブロック412は、定時的な 信号が選択された時間より後で１／２のＰＮチップの初期部分および１／２のＰ Ｎチップの後期の信号エネルギの差を測定する。ＰＮチップの初期と後期の信号 エネルギを計算するために、復調プロセスは定時的通路と同様の方法で初期お よび後期のサンプルに対して行われなければならない。図８では、デスプレッダ 448とウォルシュチップ累算装置460Ａおよび460Ｂは定時的、初期および後期の 処理に対して時間分割される。定時的、初期および後期の通路のＯＱＰＳＫデス プレッドはデシメーションラッチ442と遅延ラッチ444から、排他的オアゲート48 6,488からのＰＮデスプレッドシーケンスまでのデシメートされたアンテナサン プルの整列によってのみ異なる。例えば、初期、後期、定時的の復調は、ウォル シュチップの復調がＰＮチップの第１または第２の半分のどちらで開始するかと いう点と、サンプルが定時的または先のチップのＰＮ復調シーケンスのどちらで 相関されるという点に依存する。 ＩおよびＱウォルシュチップ累算装置460Ａと460Ｂはラッチ464,466,468から 構成される（図面を明瞭にするためＩウォルシュチップ累算装置460Ａでのみ示 されている）３つの素子シフトレジスタを有する。ラッチ464,466,468は定時的 、初期、後期のウォルシュチップ累算のための部分的合計を記憶する。部分的合 計はデスプレッダ448からの対応する出力と整列され、４つのＰＮチップが完全 なウォルシュチップ値を形成するために加算器462により加算されるまで循環さ れる。完全なウォルシュチップの合計後、累算ラッチ464,466,468からの合計値 は出力ラッチ470中にラッチされる。タイミング生成ブロック458はウォルシュチ ップストローブを復調素子待ち行列アービタ402へ出力する。それに応答して、 復調素子待ち行列アービタ402は、全ての復調素子フロントエンド400Ａ−400Ｄ と共通して共有されるバスへ駆動する３状態駆動装置472,474,476へバッファ書 込みエネーブル信号を出力する。ウォルシュチップは３状態の駆動装置472,474, 476から値が得られ、別のウォルシュチップが値記憶ラッチ470を重ね書きする前 に、定時的ウォルシュチップバッファ406と初期／後期ウォルシュチップバッフ ァ404中へ書込む。 図９で示されている復調素子待ち行列アービタ402は復調素子フロントエンド4 00Ａ−400ＤとＦＨＴプロセッサエンジン120との間のデータ流を調整する。チッ プが対応するウォルシュ符号を考慮することなく、ウォルシュチップデータをデ スプレッドし累算するので、復調素子フロントエンド400Ａ−400Ｄがトラックを 維持する最大の時間ユニットはウォルシュチップである。より大きな時間 スケールは素子状態ラッチ500Ａ−500Ｄ中の復調素子待ち行列アービタ402によ り維持され、これはウォルシュ符号内のウォルシュチップの数、パワー制御グル ープ内のウォルシュ符号の数、定時的ウォルシュチップバッファ406および初期 ／後期ウォルシュチップバッファ404内のアドレスを追跡する。詳細に後述する 他の事項の中で、素子状態ラッチ500Ａ−500Dの出力は、復調素子フロントエン ド400Ａ−400Ｄのうちの１つが定時的ウォルシュチップバッファ406の完全なウ ォルシュ符号を記憶するときを決定するために使用され、定時的ウォルシュチッ プバッファ406は次の有効な時間スライス期間中にＦＨＴプロセッサエンジン120 へ出力される準備をされている。 復調素子のハンドシェイク制御装置516は常に復調素子フロントエンド400Ａ− 400Ｄからウォルシュチップストローブの主張を監視する。復調素子ハンドシェ イク制御装置516がウォルシュチップストローブを受信するとき、バッファ書込 みエネーブル信号を対応する復調素子フロントエンド400へ戻し、共通の３状態 バスへのウォルシュチップ値を出力して初期／後期ウォルシュチップバッファ40 4と定時的ウォルシュチップバッファ406へ出力するように対応する復調素子フロ ントエンド400をエネーブルする。２以上の復調素子フロントエンド400がウォル シュチップストローブを主張するならば、復調素子ハンドシェイク制御装置516 中の優先エンコーダはそれらをサービスする順序を決定する。復調素子フロント エンド400Ａ−400Ｄのうち１つをサービスしながら、次の状態発生器512はウォ ルシュチップカウント状態をインクレメントし、適切なウォルシュ符号境界上で 対応する１つの素子状態ラッチ500Ａ−500Ｄ内のパワー制御グループをインクレ メントする。次の状態発生器512も定時的読取りアドレスカウンタ504と初期／後 期読取りアドレスカウンタ508に記憶されている読取りアドレスをインクレメン トする。 １つの素子状態ラッチ500Ａ−500Ｄに記憶された状態が、ウォルシュ符号境界 に到達したことを示すとき、初期／後期ウォルシュチップバッファ404と定時的 ウォルシュチップバッファ406はそれぞれ完全なデータのウォルシュ符号価値を 含んでいる。ウォルシュ符号境界に到達したとき、対応する復調素子フロントエ ンド400のアイデンティティと、対応するパワー制御グループ内の符号カウン トと、関連するパイプライン化された復調事象が現在のウォルシュ符号で最後に 待ち行列されるか否かを示す“最後の”ビットはＭＵＸ502と次の状態発生器512 を介して制御ワード発生器514へ伝送される。“最後の”指示装置は状態機械制 御ワード発生器514により追跡を維持される。制御ワード発生器514は制御ワード を制御ワード待ち行列ＦＩＦＯ（先入れ先出し）バッファ518へ書込む。制御ワ ード待ち行列ＦＩＦＯ518は時間スライスの都度パイプライン化された復調器プ ロセッサ126により読取られ、従って全ての４つの復調素子フロントエンド400Ａ −400Ｄがウォルシュ符号境界にほぼ同時に到着しても、対応する制御ワードは サービスされる順序で連続した時間スライスで一度に一つパイプライン化された 復調器プロセッサ126中に出力される。 制御ワードの待ち行列ＦＩＦＯ518の出力は直接、定時的ウォルシュチップバ ッファ406からＦＨＴプロセッサエンジン120への読取りを制御する。定時的読取 りアドレスカウンタ504は次の状態発生器512により選択されるときＭＵＸ506を 介して定時的ウォルシュチップバッファ406の適切なアドレスを生成する。制御 ワード待ち行列ＦＩＦＯ518の出力はまた第１の時間スライス期間中にＦＨＴプ ロセッサエンジン120の動作を制御する。その直後の時間スライス期間中に、パ イプライン遅延された制御ワードはパイプライン化された復調器プロセッサ126 のパイプライン動作と整合し、従って制御ワードはそれが対応するデータと常に 時間的に整列される（パイプラインプロセスの詳細は再度図７を参照）。第１の ラッチ520は最大検出装置ブロック160および結合器419へ出力するための制御ワ ードを遅延し、“最後の”ビット出力が主張されたときには二重最大計量装置41 4も制御する。制御ワードが、最大検出ブロック160に対して有効なパイプライン 化された変調事象がないことを示したならば、最大検出ブロック160は集積され た探索プロセッサ128により使用されることができる。第２のパイプラインラッ チ524の出力が初期／後期ウォルシュチップバッファ404から時間追跡ブロック41 2へのウォルシュチップの読取りを制御する。初期／後期読取りアドレスカウン タ508は次の状態発生器512の出力により選択されるときＭＵＸ510を介して初期 ／後期ウォルシュチップバッファ404に対して適切なアドレスを発生する。第２ のパイプラインラッチ524の出力はまたロック検出装置410の動作を 制御する。“最後の”ビット出力が主張されたとき、詳細に後述するように、ラ ッチ524はまた結合器419、二重最大計量装置414、パワー制御決定装置416（図９ では図示せず）の動作を制御する。第３のパイプラインラッチ526の出力は時間 追跡ブロック412の動作を制御する。時間スライスストローブ発生器522はラッチ 520,524,526を経て制御ワードを進行する時間スライス境界ストローブを提供す る。 各時間スライス期間に、２つのウォルシュチップは各復調素子フロントエンド 400Ａ−400Ｄからの定時的ウォルシュチップバッファ406へ書込まれなければな らず、データのウォルシュ符号が時間スライス期間中に復調のために有効である ならば、６４ウォルシュチップから構成される全体のウォルシュ符号は定時的ウ ォルシュチップバッファ406から読取られなければならない。定時的ウォルシュ チップバッファ406の内外部のデータの転送を支援するために、定時的ウォルシ ュチップバッファ406は独立して読取り可能および書込み可能な偶数および奇数 の各半分のウォルシュチップに分割される。ＦＨＴプロセッサエンジン120によ る読取り期間中、復調素子フロントエンド400Ａ−400Ｄから定時的ウォルシュチ ップバッファ406への書込み動作は読取り動作間で多重化される。読取りおよび 書込み動作は連続クロックで偶数および奇数のバッファの各半分間で切換えられ る。ウォルシュチップはバッファにおける奇数の半分に書込まれ、ウォルシュチ ップはバッファにおける偶数の半分から読取られ、その逆も可能である。その代 りに、二重ポートのラムが使用されることもできる。 好ましい実施例では、各復調素子フロントエンド400Ａ−400Ｄは任意の時間ス ライス期間中にそのうちの１つだけが定時的ウォルシュチップバッファ406に書 込まれることができるので半分づつの同一の偶数および奇数のバッファを共有す ることができる。初期／後期ウォルシュチップバッファ404と定時的ウォルシュ チップバッファ406は共に書込まれ、従って対応する素子状態ラッチ500から得た 同一の書込みアドレス発生器を使用する。図９で示されているように、初期／後 期バッファ読取りが定時的バッファ読取りから２つの時間スライスだけパイプラ イン遅延されるので、独立した読取りアドレスカウンタが初期／後期ウォルシュ チップバッファ404と定時的ウォルシュチップバッファ406で必要とされる。 データのウォルシュ符号が有効になる時間とウォルシュ符号がＦＨＴプロセッ サエンジン120へ出力される時間との間の時間遅延を管理するため、好ましい実 施例の定時的ウォルシュチップバッファ406と初期／後期ウォルシュチップバッ ファ404は４分の５のデータのウォルシュ符号（即ちウォルシュ符号の５／４） を記憶する。最悪の場合の遅延と共通の遅延は各復調素子フロントエンド400が 多重通路ピークオフセットに時間内に割当てられるときに相互に少量しか生じな いので、対応するウォルシュ符号符号境界は次々に迅速に生じる。このような最 悪の場合の遅延状態が新しい時間スライスの丁度開始後に生じるならば、その時 間スライスは最初のウォルシュ符号がＦＨＴプロセッサエンジン120へ出力され ることができる前に経過しなければならない。３つの付加的な時間スライスは他 の記憶されたウォルシュ符号を出力するために使用される。それから付加的な２ つの時間スライスは初期／後期ウォルシュチップバッファ404が最後のパイプラ イン化された復調事象に対応するデータを出力する前に通過しなければならない 。従って全体で７つの時間スライスまたは１４のウォルシュチップが定時的ウォ ルシュチップバッファ406と初期／後期ウォルシュチップバッファ404の内容が完 全に読取られる前に経過されてもよい。この遅延期間中、バッファに書込まれて いるウォルシュチップ値は読取られていない任意の値を重ね書きすることができ ない。ウォルシュ符号の５／４の深さである循環バッファを使用することにより 、１ウォルシュ符号の開始は常にウォルシュ符号の１／４であるか、またはバッ ファ中の続くウォルシュ符号の開始から１６ウォルシュチップであり、従って書 込みポインタはバッファの読取りポインタを追い越ししないことを確実にする。 ウォルシュ符号カウントモジュロ５は素子状態ラッチ500中で維持され、５つの 可能なアドレスのうち現在のウォルシュ符号が開始するアドレスを示す。選択さ れたアドレスはＦＨＴプロセッサエンジン120への６４ウォルシュチップを読取 るためベースアドレスとして使用される。 以上説明したように、オーダーｎのウォルシュ関数は以下のように反復的に限 定されることができる。 ここでＷ’はＷの論理的補数を示しており、Ｗ（１）＝０である。好ましい実施 例では、ウォルシュシーケンスがｎ＝６で生成され、それ故６段階のバタフライ トレリスがＦＨＴプロセッサエンジン120内で各６４の可能なウォルシュ関数に ６４の入力値を相関するために使用される。ＦＨＴプロセッサエンジン120に対 するバタフライトレリス構造および動作方法は、H．Deheshによる1993年12月22 日出願の“METHOD AND APPARATUS FOR PERFORMING A FAST HADAMARD TRANSFORM ”と題する米国特許第08/173,460号明細書に詳細に開示されている。最大検出ブ ロック160はＦＨＴプロセッサエンジン120の最大の６４の相関エンジン出力を決 定し、最大のエネルギ値をロック検出装置410へ通過し、最大のエネルギに対応 するウォルシュ指数を時間追跡ブロック412へ通過する。 時間追跡ブロック412中のプロセスは２つの連続時間スライス期間中に終了さ れる。図１０で示されているように、時間追跡ブロック412内には、ウォルシュ 発生装置554、ラッチ540、排他的オアゲート542Ａ−542Ｄ、累算装置544Ａ−544 Ｄ、計量計算器546、加算器548がデータ通路を形成し、これは時間スライスを基 礎としてパイプライン化された復調事象を横切って共有される。時間追跡プロセ スの第１の時間スライス期間中に、時間追跡ブロック412はウォルシュ発生装置5 54中の最大検出ブロック160から受信されたウォルシュ指数に対応するウォルシ ュシーケンスを発生する。時間追跡ブロック412はウォルシュシーケンスを初期 ／後期のウォルシュチップと相関し、これは対応する定時的サンプルの復調後、 第３の時間スライスにおいて初期／後期ウォルシュチップバッファ404からラッ チ540へ読取られる。初期および後期のＩおよびＱウォルシュチップは排他的オ アゲート542Ａ−542Ｄによりウォルシュシーケンスと相関される。相関の結果は 対応する累算装置544Ａ−544Ｄへ合計され、従ってラッチ540からウォルシュチ ップを受信した入力とウォルシュ発生装置554からのウォルシュシーケンス間の 相関が大きい程、累算装置544Ａ−544Ｄに記憶される値は大き い。 時間スライス方法により、時間追跡ブロック412はＦＨＴプロセッサエンジン1 20の最大相関エネルギ出力と、対応するウォルシュ指数を決定するために最大検 出ブロック160に対して１時間スライスだけ待たなければならない。図３の従来 技術の実時間スレーブ方法では、復調プロセスはウォルシュ符号全体を取り、バ ッファ40の遅延の残りのウォルシュ符号はこれらが使用されることができるまで 初期／後期ウォルシュチップを記憶することを必要とされる。時間スライス方法 により、初期／後期ウォルシュチップの記憶は減少され、かなりの寸法のチップ 面積の節約と高速ループ応答が得られる。 第２の時間スライス期間中に、初期および後期のオフセットのエネルギは計量 計算装置546により概算される。（エネルギレベルが相対的比較に使用されるの で、計量計算装置546はチップ面積節約のため真のエネルギ計算の代りに、簡単 な近似値を使用することができる。）初期エネルギ近似値は時間追跡エラー量を 生成するため後期のエネルギ近似値から減算される。各復調素子フロントエンド 400Ａ−400Ｄの計算されたエラー量は対応する位相累算ラッチ550Ａ−550Ｄへ合 計される。加算器548は，ＭＵＸ552により選択されるとき位相累算ラッチ550Ａ −550Ｄの適切に累算されたエラーに現在のエラー量を加算する。復調素子フロ ントエンド400Ａ−400Ｄの１つが非常に早くサンプリングしているならば、対応 する位相エラー量は正である。一連の正の位相エラーを累算することはラッチ55 0をオバーフローさせることができる。オバーフロー状態は多重通路信号ピーク 周辺のデシメータサンプル整列を再度中心に位置させるための遅延を生成する。 同様に、一連の負の位相エラーを累算することはラッチ550をアンダーフローさ せることができる。アンダーフロー状態は多重通路信号ピーク周辺のデシメータ サンプル点を再度中心に位置させるように進相を生成する。代りの構成ではこれ をラッチするために使用されるウォルシュ指数と共に保持ラッチ中にエラー量を 記憶することができ、使用されるウォルシュ指数が最終的に選択され結合された ウォルシュ指数と一致するとき、単に計量値が位相累算装置に合計することを可 能にする。 図１１を再度参照すると、ロック検出装置410は復調素子フロントエンド400 Ａ−400Ｄにより追跡される各多重通路信号ピークの長期間の平均エネルギを計 算するために無限のインパルス応答（ＩＩＲ）フィルタを使用する。各復調素子 フロントエンド400Ａ−400Ｄは対応するエネルギフィルタラッチ582Ａ−582Ｄと 、対応するロックビットの設定／再設定ラッチ570Ａ−570Ｄを有する。最大検出 ブロック160は最大の復調エネルギレベルをパワーグループ累算装置566へ出力し 、これは６個の連続ウォルシュ符号にわたってエネルギ入力を合計する。ウォル シュ符号がパワーグループ中６番目および最後であることを復調素子待ち行列ア ービタ402により与えられる制御ワードが示すとき、パワーグループ累算装置566 の出力はフィルタ加算器578で、ＭＵＸ584により選択されるときエネルギフィル タラッチ582Ａ−582Ｄの対応する１つで記憶されるフィルタ値の３／４と合計さ れる。スケールブロック580はローパスＩＩＲフィルタを生じる３／４フィード バック加重を与える。代りの構成では例えば１５／１６フィードバック加重を使 用してウォルシュ符号速度でフィルタ処理し、類似のフィルタ応答を得ることが できる。 ＭＵＸ584によりフィルタ処理されたエネルギ出力は、インロック比較器562お よびロック外比較器568によってそれぞれインロックしきい値560およびロック外 しきい値564に記憶された値と比較される。エネルギがインロックしきい値560に 記憶された値よりも大きいならば、対応する１つのロックビットの設定／再設定 ラッチ570−570Ｄはインロック状態に設定される。エネルギがロック外しきい値 546に記憶された値よりも小さいならば、対応する１つのロックビットの設定／ 再設定ラッチ570−570Ｄはロック外状態に再設定される。そうでなければロック 状態は変化されない。一度ロック機構がロックから外れるとエネルギはロックに 戻るためインロックしきい値560に記憶される値よりも上昇しなければならず、 一度ロック機構がロックされると、エネルギはロックから外れるようにロック外 しきい値564に記憶される値よりも下に低下しなければならないので、これはロ ック状態のヒステレシス効果を生じる。 パワーグループ累算装置566、フィルタ加算器578、スケールブロック580、比 較器562,568はデータ通路を構成し、各パイプライン化された復調事象がそこを を通って処理される。チャンネル素子マイクロプロセッサ136はエネルギフィ ルタラッチ582Ａ−582Ｄに記憶されフィルタ処理されたエネルギを集積された探 索プロセッサ128により発見される他の潜在的な多重通路ピークのエネルギと比 較することができる。チャンネル素子マイクロプロセッサ136は、多重通路環境 が変化してピークが変動するとき、集積された探索プロセッサ128により発見さ れたピークに対応する新しいオフセットヘ復調素子フロントエンド400Ａ−400Ｄ を再度割当てることができる。 図６で示される結合器419は結合器加算器418を使用して処理されるとき、イン ロック状態の１つの復調素子フロントエンド400に対応するパイプライン化され た復調事象に対する指数に類似した相関エネルギを合計する。部分的合計は結合 器のＲＡＭ408で記憶される。アンドゲート420は、ロック検出装置410により与 えられた対応するロック指示装置がロック外状態である場合にイプライン化され た復調事象の相関エネルギをゼロにする。現在のウォルシュ符号の第１のパイプ ライン化された復調事象を処理しながら、結合器のＲＡＭ408から結合器の加算 器418までの入力期間はゼロにされ、従ってＦＨＴプロセッサエンジン120からの エネルギは単に結合器のＲＡＭ408に記憶される。現在のウォルシュ符号に対応 する次のパイプライン化された復調事象が処理されるとき、記憶された値は結合 器のＲＡＭ408から読み戻され、結合器の加算器418により入力相関エネルギへ加 算され、新しい部分的合計として結合器のＲＡＭ408へ再度書込まれる。現在の ウォルシュ符号に対する最後のパイプライン化された復調事象が処理されるとき 、最終的な結合された相関エネルギは二重最大計量装置414へ送られ、その値は 結合器のＲＡＭ408へも書込まれる。これらが処理されるときのパイプライン化 された復調事象結果を結合することにより、結合器のＲＡＭ408はまた自然にパ イプライン化された復調事象を時間整列するように機能し、従って図３で示され ている従来技術の構造のデスキューバッファ54の必要性を除去する。 好ましい実施例では、復調素子フロントエンド400Ａ−400Ｄのうちの１つに割 当てられた２つの多重通路信号ピーク間の最大の可能な時間差はウォルシュ符号 である。実情がこの状態でないならば、結合器のＲＡＭ408は１以上のウォルシ ュ符号の部分的合計を維持しなければならず、結合器419と図９の制御ワード発 生装置514の制御論理はより複雑である。代りの構成は、パイプライン化され た復調プロセッサ126の制御論理の複雑性を増加することによって１つのウォル シュ符号多重通路デスキュー制限を除去してもよい。 二重最大計量装置ブロック414のプロセスは２つの連続した時間スライス期間 に完了され、1993年６月24日出願の“NONCOHERENT RECEIVER EMPLOYING A DUAL- MAXIMA METRIC GENERATION PROSESS”と題する米国特許第08/083,110号明細書に 詳細に開示されている。パイプライン化された復調プロセッサ126がサービスさ れる時間スライス期間中に、現在のウォルシュ符号および加算器418に対する最 も最近到着した出力は最終的な結合されたエネルギ値を生成し、二重最大計量装 置414は結合エネルギ値の最大値を発見する。二重最大計量装置414の詳細なブロ ックが図１２で示されている。加算器418から出力された第１のエネルギ値は最 大エネルギラッチ614に記憶される。それぞれ連続的な相関エネルギは連続的に 二重最大計量装置414に入力され、比較器616は新しいエネルギ値が最大のエネル ギラッチ614に記憶された値よりも大きいか否かを決定する。エネルギ値が大き いならば、最大エネルギラッチ614はエネーブルされ、新しいエネルギ値は最大 のエネルギとして最大のエネルギラッチ614に記憶される。ウォルシュ指数カウ ンタ618はこれらが二重最大計量装置ブロック414へ入力されるときに受信される 各エネルギ値に対応するウォルシュ符号指数のトラックを維持する。比較器616 が新しい最大値が受信されたことを指示するとき、対応するウォルシュ指数は指 数ラッチ620へラッチされる。 次の時間スライス期間中に、結合器ＲＡＭ408に記憶された先の時間スライス 期間に出力されたのと同一のエネルギ値は再度結合器419から二重最大計量装置4 14へ出力される。この第２の時間スライス期間中に、ビットエネルギラッチ610 Ａ−610Ｆのそれぞれと比較器612Ａ−612Ｆのそれぞれとの対は６つのうち１つ の２進デジットの指数ラッチ620でラッチされる最大エネルギ指数に対して反対 の極性を有する１組のウォルシュ符号の最大エネルギ値を決定する。例えば、最 大の結合された相関エネルギ値のウォルシュ指数は１０１１００であるならば、 ビット０エネルギラッチ610Ａと比較器612Ａは全ての最大の奇数の相関エネルギ 、即ち対応するウォルシュ指数の下位桁ビットが１である１組のエネルギ値を発 見する。ビット５エネルギラッチ610Ｆと比較器612Ｆは第１の３２の相関エ ネルギの最大値、即ち上位桁ビットが０に等しい対応するウォルシュ指数を有す る１組のエネルギを発見する。比較器612Ａ−612Ｆに記憶されたエネルギ値はＭ ＵＸ614を通って一度に１つ選択され、加算器622により最大の結合された相関エ ネルギから減算される。加算器622の出力は指数ラッチ620に記憶された復調符号 流のソフトな決定加重を与える。条件インバータ628は指数ラッチ620に記憶され ている選択された指数に対して対応するビット値（１または０）に基づいて条件 的に反転されたソフトな決定用の大きさデータを与える。代りに二重最大計量装 置414の単一通過構造は本発明の技術的範囲内で使用される。１つのこのような 単一の通過アーキテクチャはエネルギ値が２度入力されることを必要とせずに両 者の交互のものの相補型エネルギを決定するため６の代りに１２の比較ラッチ対 を使用する。 条件インバータ628のソフトな決定出力はデインターリーバ／デコーダ130へ送 られる。各復調素子からの最大の相関エネルギのみが最終的に結合した符号に貢 献する点で図２の結合方法と対照的に、それぞれパイプライン化された復調事象 からの各６４の相関エネルギ値は最大の結合された相関エネルギを決定する役目 を行う。全てのパイプライン化された復調事象プロセスは単一のダイで行われ、 結合およびデコードプロセスは最小のマイクロプロセッサ制御で行われるので二 重最大プロセスは実行可能である。図２の従来技術の構成では、各復調素子22は マイクロプロセッサ34により別々に制御される。二重最大デコードが図２の従来 技術の構造で行われるならば、マイクロプロセッサ34で必要な情報帯域幅はより 高速で高価なマイクロプロセッサを要求する。 図１３で示されているパワー制御決定416はパワーグループ累算装置602のパワ ー制御グループの６つの連続的なウォルシュ符号にわたって二重最大計量装置ブ ロック414により与えられる最大の結合相関エネルギを合計する。パワーグルー プ累算装置602の出力は比較器606を用いて、チャンネル素子マイクロプロセッサ 136により特定されるパワー制御しきい値600に記憶されたパワー制御しきい値と 比較される。パワーグループ累算装置602の出力がパワー制御しきい値600に記憶 されたパワー制御しきい値を超過したならば、パワー減少指令が順方向リンクの パワー制御サブチャンネル上の自動車ユニットへ送信される。パワーグ ループ累算装置602の出力がパワー制御しきい値600に記憶されたパワー制御しき い値よりも小さいならば、パワー増加指令が送信される。別の構造は結合プロセ スに貢献する複数の復調素子フロントエンド数に基づいて１組のしきい値のうち １つを選択することができる。別の代りの構成は最大の結合された相関エネルギ を使用する代りに各復調素子からの最大相関エネルギを加重してもよい。 本発明のアーキテクチャは従来技術の構造にまさる多数の利点を有する。例え ば、複雑な処理ブロックが１組の復調素子フロントエンドブロックを横切って共 有されるので、付加的な信号通路を復調する能力は単に新しい復調素子フロント エンドブロックを付加することにより付加されることができる。復調素子フロン トエンドブロックは顕著なダイ領域を必要としないから拡大された復調能力の価 格は合理的な廉価なものである。 本発明のアーキテクチャはまたＦＨＴプロセスがクロックされる周波数を増加 することによる別の方法で拡張可能である。ＦＨＴプロセッサエンジンのクロッ ク速度を二倍にすることにより、符号が処理される速度も二倍にされる。従って ＦＨＴプロセッサエンジンのクロック速度を二倍にすることは付加的な復調素子 フロントエンドブロックを容易にし探索処理のためのより多数の符号を処理する ことを可能にする。ＦＨＴプロセッサの高いクロック速度はまた同一方法で空気 インターフェイスよりも高いデータ速度に適合するために使用されることができ る。例えば、データが空気中を通って受信される速度が二倍にされるならば、Ｆ ＨＴプロセッサが動作する速度は単に二倍にされることができ、同一のアーキテ クチャは二倍ものデータ処理能力を支持することができる。 本発明の別の重要な利点は、時間追跡機能を行うためデータの大きなブロック を記憶する必要性を除去することである。図３では、遅延40は主データ通路ＦＨ Ｔと選択装置52の結果が得られるまで時間追跡累算装置50から出力されたウォル シュ符号を記憶することによって累算装置50の出力を遅延する。従来技術では、 ＦＨＴと選択装置52の結果は各ウォルシュ符号期間中にただ１つのウォルシュ符 号変換を行い、それによって入力から出力まで１つのウォルシュ符号の遅延を生 成する。従って、遅延40は初期および後期の計量生成装置38へ出力するためデー タ価値の完全なウォルシュ符号を記憶し、入来するデータを記憶し続ける。本発 明を使用すると、受信された各ウォルシュ符号のＦＨＴプロセスの結果はウォル シュ符号が完全に受信され、従って記憶されなければならないデータ量を大巾に 減少した後に数個の時間スライス内で時間追跡回路で使用するために利用される 。それ故、初期／後期ウォルシュチップバッファ404の寸法および価格は遅延装 置40の寸法および価格よりも非常に廉価である。 本発明の別の重要な利点は、動作の制御に必要とされるマイクロプロセッサ制 御が少量であることである。図２、３を再度参照すると、各復調素子22が結合器 28で結合され、後続の処理ブロックにより処理される結果としてマイクロプロセ ッサ34が符号ベースにより符号の動作を制御することに注意すべきである。本発 明はマイクロプロセッサによるこのような直接的および連続的制御の必要性を除 去する。従って図５のチャンネル素子マイクロプロセッサ136は図２のマイクロ プロセッサ35よりもパワーがはるかに少ないマイクロプロセッサであってもよい 。その代りに１つの強力なマイクロプロセッサが複数のチャンネル素子モデムお よび他のベース局機能を制御するために使用されることができる。 ここで特別に説明していないが本発明で応用可能な拡散スペクトル多重アクセ ス通信システムには多数の構成が存在する。例えば、ウォルシュ符号化およびＦ ＨＴデコードの代りに他の符号化およびデコード手段が使用されることができる 。本発明に含まれる多数のマイナーなアーキテクチャも存在する。例えば各復調 素子フロントエンドはそれに固有のデスプレッドチップを記憶し、データのウォ ルシュ符号価値を直接ＦＨＴプロセッサへ提供し、従ってチップバッファの必要 性を除去する。好ましい実施形態に関する前述の説明は当業者が本発明を実行ま たは使用することを可能にするために与えられている。これらの実施例の種々の 変形は当業者に明白であり、ここで限定されている一般原理は本発明の機能を使 用せずに他の実施例に適用されてもよい。従って、本発明はここで示されている 実施例に限定されるものではなく、ここで説明されている原理および優れた特性 と一貫した最も広範囲に適応するものである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，Ｕ Ｇ)，ＵＡ(ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＲＵ，ＴＪ，ＴＭ )，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＢ，ＢＧ，ＢＲ ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＺ，ＤＥ，ＤＫ，ＥＥ， ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＳ，ＪＰ，ＫＥ，Ｋ Ｇ，ＫＰ，ＫＲ，ＫＺ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ， ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，Ｓ Ｉ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ ，ＶＮ (72)発明者 イーストン、 ケニース・ディー アメリカ合衆国、 カリフォルニア州 92126、 サン・ディエゴ、 カル・クリ ストバル・ナンバー217 7379

Claims (1)

1. 【特許請求の範囲】 （１）拡散スペクトル変調された呼び信号のグループから構成されるアンテナ信 号を受信し、共通の周波数帯域を共有し、拡散スペクトル変調された呼び信号の 前記グループ内で活性呼び信号を処理し、前記活性呼び信号は遠隔送信ユニット から発生するパイプライン化された復調プロセッサにおいて、 各前記拡散スペクトル変調された呼び信号は、固定した長さのグループ中にお いて送信速度を有する一連のコードチップから構成された一連の符号へエンコー ドされる一連のビットを有し、前記データサンプルは前記送信速度に対応する速 度で受信され、デスプレッドコードチップを与え、 前記拡散スペクトル変調された呼び信号の前記グループのデータサンプルを受 信する複数の復調素子フロントエンドと、 前記複数の復調素子フロントエンドから前記デスプレッドコードチップを受信 し、前記複数の復調素子フロントエンドの第１のものからの第１の素子符号と、 第１の送信された符号とに対応する１組の前記デスプレッドコードチップを集収 するために限定された数の前記デスプレッドコードチップを記憶するチップバッ ファと、 前記チップバッファから前記第１の素子符号を受信し、第１の一連の評価を生 成するために前記第１の素子符号をデコードし、前記第１の一連の評価は前記対 応する一連のビットのそれぞれ可能なコードシーケンスに対応するエネルギレベ ルを具備し、前記送信速度よりも高速度で前記第１の素子符号をデコードする変 換プロセッサエンジンと、 前記第１の一連の評価を受信し記憶する結合器と、 前記第１の一連の評価を受信し、最大のエネルギレベルおよび前記第１の一連 の評価の対応するコードシーケンスを決定する最大値検出装置と、 前記最大エネルギレベルに対応する前記コードシーケンスの指示を受信し、復 調素子フロントエンドの前記第１のものの進みまたは遅れ指示を与える時間追跡 ブロックとを具備していることを特徴とするパイプライン化された復調プロセッ サ。 （２）前記チップバッファはさらに、前記複数の復調素子フロントエンドの第２ のものからの第２の素子符号と、前記第１の送信符号とに対応して第２の組の前 記デスプレッドコードチップを集収するために、限定された数の前記デスプレッ ドコードチップを記憶し、前記変換プロセッサエンジンはさらに前記チップバッ ファから前記第２の素子符号を受信し、第２の一連の評価を生成するために前記 第２の素子符号をデコードし、前記第２の一連の評価は前記対応する一連のビッ トの各可能なコードシーケンスに対応するエネルギレベルを有し、前記結合器は さらに前記第２の一連の評価を受信し、前記第２の一連の評価の各前記エネルギ レベルを、ほぼ対応するコードシーケンスにしたがって蓄積された一連の評価の １組のエネルギレベルへ付加し、合計された一連の評価を与えるために、前記パ イプラインプロセッサはさらに前記第１の送信符号に対応する前記合計された一 連の評価を受信し、前記第１の送信された符号に対応してソフトな決定出力を与 える二重最大計量装置を具備している請求項１記載のパイプライン化された復調 プロセッサ。 （３）前記記憶された一連の評価は前記第１の一連の評価である請求項２記載の パイプライン化された復調プロセッサ。 （４）前記記憶された一連の評価が前記第１の一連の評価と少なくとも１つの他 の一連の評価との合計である請求項２記載のパイプライン化された復調プロセッ サ。 （５）前記ソフトな決定出力を受信し、前記遠隔送信ユニットへ意図されたパワ ー制御指示を与えるパワー制御決定ブロックをさらに具備している請求項２記載 のパイプライン化された復調プロセッサ。 （６）前記最大エネルギレベルを受信し、前記復調素子フロントエンドの第１の ものが有効な呼び信号に割当てられるものに関しての指示を与えるロック検出器 をさらに具備している請求項１記載のパイプライン化された復調プロセッサ。 （７）拡散スペクトル変調された呼び信号の前記グループの前記データサンプル を受信し、第１の探索符号を与える集積された探索プロセッサをさらに具備して おり、前記変換プロセッサエンジンはさらに前記集積された探索プロセッサから 前記第１の探索符号を受信し、前記第１の探索符号をデコードして、第１の探索 の一連の評価を生成する請求項１記載のパイプライン化された復調プロセッサ。 （８）前記複数の復調素子フロントエンドのそれぞれから前記バッファまでの前 記デスプレッドコードチップの転送と、前記チップバッファから前記変換プロセ ッサエンジンまでの前記第１の素子符号の転送とを制御する待ち行列アービタを さらに具備している請求項１記載のパイプライン化された復調プロセッサ。 （９）前記複数の復調素子フロントエンドはさらに初期のデスプレッドコードチ ップと後期のデスプレッドコードチップを与え、前記パイプライン化された復調 プロセッサはさらに初期および後期チップバッファを具備し、各前記複数の復調 素子フロントエンドから前記初期のデスプレッドコードチップと前記後期のデス プレッドコードチップとを受信し、限定された数の前記初期のデスプレッドコー ドチップを記憶して前記第１の素子符号に対応する第１の初期符号を形成するた めに１組の前記初期デスプレッドコードチップを集収し、限定された数の前記後 期デスプレッドチップを記憶して前記第１の素子符号に対応する第１の後期符号 を形成するように１組の前記後期デスプレッドコードチップを集収する請求項１ 記載のパイプライン化された復調プロセッサ。 （１０）各前記複数の復調素子フロントエンドから前記チップバッファまでの前 記デスプレッドコードチップの転送と、各前記複数の復調素子フロントエンドか ら前記初期および後期のチップバッファまでの前記初期のデスプレッドコードチ ップの転送と、前記複数の復調素子フロントエンドのそれぞれから前記初期およ び後期のチップバッファまでの前記後期のデスプレッドコードチップの転送と、 前記チップバッファから前記変換プロセッサエンジンまでの前記第１の素子符号 の転送とを制御する待ち行列アービタをさらに具備している請求項９記載のパイ プライン化された復調プロセッサ。 （１１）前記時間追跡ブロックはさらに前記第１の初期符号を受信し、前記第１ の初期符号を前記最大エネルギレベルに対応する前記コードシーケンスに相関し て、それによって初期エネルギレベルを生成し、前記第１の後期符号を受信し、 前記第１の後期符号を前記最大エネルギレベルに対応する前記コードシーケンス と相関してそれによって後期エネルギレベルを生成し、前記初期エネルギレベル と前記後期エネルギレベルとの間の差を発見して前記差を使用して前記進みまた は遅れ指示を生成する請求項９記載のパイプライン化された復調プロセッサ。 （１２）各前記複数の復調フロントエンド素子において、 ＰＮデータチップのシーケンスを発生し、ＰＮデータチップの前記シーケンス は前記活性呼び信号を変調するために使用するＰＮデータチップのシーケンスに 対応し、各前記複数の復調素子フロントエンドが、前記複数の復調素子フロント エンドの相互から時間的にＰＮデータチップオフセットの前記シーケンスを生成 する疑似雑音（ＰＮ）シーケンス発生器と、 拡散スペクトル呼び信号の前記グループの前記データサンプルを受信し、前記 データサンプルの一部を選択するデシメーションマルチプレクサと、 前記一部の前記データサンプルをＰＮデータチップの前記シーケンスと相関し 相関した出力ビットを生成するデスプレッダと、 前記相関された出力ビットのグループを累算し、それによって完全な前記デス プレッドコードチップの１つを形成するチップ累算装置と、 ＰＮデータチップの前記シーケンスの時間的な前記オフセットと、前記一部の 前記データサンプルの前記選択を制御するタイミング発生レジスタとを具備して いる請求項１記載のパイプライン化された復調プロセッサ。 （１３）信号のグループで受信される信号を復調する方法であって、前記信号は 固定した長さのグループで一連の符号にエンコードされた一連のデータビットか ら構成され、前記一連の符号は符号速度で送信され、前記信号は送信時間に整列 された疑似雑音（ＰＮ）シーケンスで変調された拡散スペクトルである復調方法 において、 前記送信時間から第１の量だけ時間的に前記ＰＮシーケンスオフセットにより 前記信号の第１の固定した長さの組のサンプルをデスプレッドして前記符号速度 で第１の一連の符号評価を生成し、 初期係数により前記第１の量からの前記ＰＮシーケンスオフセットにより前記 信号の第２の固定した長さの組のサンプルをデスプレッドして第１の初期の連続 した符号評価を生成し、 後期係数により前記第１の量からの前記ＰＮシーケンスオフセットにより前記 信号の第３の固定した長さの組のサンプルをデスプレッドして第１の後期の一連 の符号評価を生成し、 第１の時間スライス期間中に前記第１の一連の符号評価の第１の符号評価をデ コードして、それによって第１の組の指数評価を生成し、前記第１の組の指数評 価は第１の送信された符号に対応するそれぞれ可能な符号値に対応するエネルギ 値を有し、 第２の時間スライス期間中に、前記第１の組の指数評価の最大のエネルギ値を 決定し、 前記第２の時間スライス期間中に前記第１の組の指数評価を記憶して記憶され た組の指数評価を生成し、 第３の時間スライス期間に、前記初期の一連の符号評価を、前記最大エネルギ 値に対応する前記符号値と相関することにより初期エネルギ値を発見し、 第３の時間スライス期間中に、前記後期の一連の符号評価を、前記最大エネル ギ値に対応する前記符号値と相関することにより後期エネルギ値を発見し、 第４の時間スライス期間中に前記初期エネルギ値と前記後期エネルギ値との間 の差を記憶されたタイミング値へ合計し、 前記送信時間から第２の量だけ時間的に前記ＰＮシーケンスオフセットにより 前記信号の第４の固定した長さの組のサンプルをデスプレッドして前記符号速度 で第２の一連の符号評価を生成し、 初期係数により前記第２の量からの前記ＰＮシーケンスオフセットにより前記 信号の第５の固定した長さの組のサンプルをデスプレッドして第２の初期の連続 した符号評価を生成し、 前記後期係数により前記第２の量からの前記ＰＮシーケンスオフセットにより 前記信号の第６の固定した長さの組のサンプルをデスプレッドして第２の後期の 一連の符号評価を生成し、 第５の時間スライス期間中に前記第２の一連の符号評価の第２の符号評価をデ コードして第２の組の指数評価を生成し、前記第２の組の指数評価は第１の送信 された符号に対応するそれぞれ可能な符号値に対応するエネルギ値を有し、 第６の時間スライス期間中に、前記第２の組の指数評価の最大のエネルギ値を 決定し、 前記第６の時間スライス期間中に、ほぼ対応する符号値にしたがって、前記第 ２の組の指数評価を前記記憶された組の指数評価に加算して合計された組の指数 評価を生成し、 第７の時間スライス期間中に、前記第２の初期の一連の符号評価を、前記第２ の組の指数評価の前記最大エネルギ値に対応する前記符号値と相関することによ り第２の初期エネルギ値を発見し、 第７の時間スライス期間中に、前記第２の後期の一連の符号評価を、前記第２ の組の指数評価の前記最大エネルギ値に対応する前記符号値と相関することによ り第２の後期エネルギ値を発見し、 第８の時間スライス期間中に前記第２の初期エネルギ値と前記第２の後期エネ ルギ値との間の差を第２の記憶されたタイミング値へ合計し、 第１０の時間スライス期間中に前記合計された組の指数評価を二重最大処理し てソフトな決定データを生成するステップを有する方法。 （１４）前記第２の固定した長さの組のサンプルは前記第３の固定した長さの組 のサンプルと同じである請求項１３記載の信号の復調方法。 （１５）前記第２の時間スライスと前記第５の時間スライスが同時に生じ、第３ の時間スライスと前記第６の時間スライスが同時に生じ、前記第４の時間スライ スと第７の時間スライスが同時に生じる請求項１３記載の信号の復調方法。 （１６）前記第３の時間スライスと第５の時間スライスが同時に生じ、前記第４ の時間スライスと前記第６の時間スライスが同時に生じる請求項１３記載の信号 の復調方法。 （１７）前記第１の記憶されたタイミング値は予め定められたしきい値を超過し 、さらに前記送信時間に関連する第１の量だけ時間的に進めるステップを有する 請求項１３記載の信号の復調方法。 （１８）前記第２の記憶されたタイミング値は予め定められたしきい値を超過し 、さらに前記送信時間に関連する前記第２の量だけ時間的に遅延するステップを 有する請求項１３記載の信号の復調方法。 （１９）前記ＰＮシーケンスは一連のＰＮチップを具備し、ここで各ＰＮチップ はＰＮチップ期間を有し、前記第１の固定した長さの組のサンプルは各ＰＮチッ プ期間に対して２つのサンプルを具備している請求項１３記載の信号の復調方法 。 （２０）前記ＰＮシーケンスは一連のＰＮチップを含み、ここで各ＰＮチップは ＰＮチップ期間を有し、前記第２の記憶されたタイミング値は予め定められたし きい値より下に低下し、さらに、前記送信時間に関連する前記第２の量だけ時間 的に１つのＰＮチップ期間の１／８遅延するステップを有する請求項１３記載の 信号の復調方法。 （２１）前記ＰＮシーケンスは一連のＰＮチップを含み、各ＰＮチップはＰＮチ ップ期間を有し、前記初期係数および前記後期係数は１／２のＰＮチップ期間に 等しい請求項１３記載の信号の復調方法。 （２２）前記第１の組の指数評価を記憶する前記ステップは、ほぼ対応する符号 値にしたがって前記第１の組の指数評価を先に記憶された組の指数評価に加算し 、前記先に記憶した組の指数評価は前記第１の送信符号に対応している請求項１ ３記載の信号の復調方法。 （２３）前記第２の量は前記第１の量よりも大きく、前記第２の符号評価をデコ ードする前記ステップは前記二重最大処理ステップを生じさせる請求項１３記載 の信号の復調方法。 （２４）前記一連の符号の各符号は前記符号速度の逆数に等しい符号期間を有し 、各時間スライスは時間スライス期間を有し、前記符号期間は前記時間スライス 期間よりも３２倍大きい請求項１３記載の信号の復調方法。 （２５）前記一連の符号中の各符号は前記符号速度の逆数に等しい符号期間を有 し、前記第１の量と前記第２の量の差は１符号期間よりも少ない請求項１３記載 の信号の復調方法。 （２６）前記第３の時間スライス期間に、前記第１の組の符号評価に対応する前 記最大のエネルギ値を、記憶されたロック検出値と合計するステップをさらに有 する請求項１３記載の信号の復調方法。 （２７）前記第２の時間スライスと前記第５の時間スライスが同時に生じ、前記 第４の時間スライスと前記第７の時間スライスと前記第１０の時間スライスが同 時に生じる請求項１３記載の信号の復調方法。 （２８）第９の時間スライス期間中に前記合計された組の指数評価の最大の合計 されたエネルギを決定するステップをさらに有する請求項１３記載の信号の復調 方法。 （２９）前記第２の時間スライスと前記第５の時間スライスが同時に生じ、前記 第３の時間スライスと前記第６の時間スライスと前記第９の時間スライスが同時 に生じ、前記第４の時間スライスと前記第７の時間スライスと前記第１０の時間 スライスが同時に生じる請求項２９記載の信号の復調方法。 （３０）前記第２の時間スライスと前記第５の時間スライスが同時に生じ、前記 第３の時間スライスと前記第６の時間スライスと前記第１０の時間スライスが同 時に生じる請求項１３記載の信号の復調方法。 （３１）前記一連のデータビットが前記固定した長さのグループでエンコードさ れているウォルシュである請求項１３記載の信号の復調方法。 （３２）前記デコードステップは高速アダマール変換を行うステップを有する請 求項１３記載の信号の復調方法。