JPH09511377A - データの誤り保護送信方法、誤り保護受信方法及びデータ伝送システム - Google Patents

Abstract

(57)【要約】 データを複数の同時にアクティブな被変調周波数チャネルを含む信号で送信する。データは誤り保護符号で符号化する。順次のデータアイテムを種々の周波数チャネルに擬似ランダム的にマッピングする。これは、互いに周期的に位置する周波数チャネルに影響を与えるフェージングに対し保護する。擬似ランダムマッピングは、データアイテムをメモリに一つの順序で書き込み、これらのデータアイテムをメモリから別の順序で読み出すことにより実現される。順次の各信号はこのように変調される。一つの信号の変調のための読出し時に空になるメモリ位置に次の信号の変調のためにデータアイテムを書き込む。これは、順次の各信号ごとにデータアイテムが書き込まれるメモリ位置の順序を変更することにより維持される。

Description

【発明の詳細な説明】 データの誤り保護送信方法、誤り保護受信方法及びデータ伝送システム 本発明は、データの誤り保護送信方法、データの誤り保護受信方法、データ伝 送システム、このシステムの送信セクション及び受信セクションに関するもので ある。 この種の方法及びシステムは“Error correctlon coding for digital commun ications”,G.C.Clark及びJ.B.Cain著,Plenum Press発行,New York,1981,Sectio ns 8.5 and 8.3.2から既知である。 この本には、ジャミング（妨害）を防止するシステムが開示されている。これ はスペクトラム拡散技術により達成され、この技術はデータレートに対し送信ス ペクトラムを大きく拡大する必要がある。このアイディアは妨害のパワーを非拡 散スペクトラムに必要とされる帯域幅より遥に広い帯域幅に分布させることにあ る。 この妨害防止システムは情報を種々の周波数で逐次的に変調する。時間の関数 として周波数が一つの周波数チャネルから他の周波数チャネルへ“ホップ”する 。妨害されたチャネルに対し保護するために、情報を変調前に誤り訂正符号で符 号化する。更に、符号化された情報をインタリーブし、データアイテムが変調さ れる時間順序を誤り訂正符号内においてそれらが互いに連続する順序に対し変更 する。従来の技術では、インタリーブにより妨害防止システムをすべての周波数 チャネルを一部時間中妨害するパルスに対し一層強力にする。 上述のシステムは周波数の使用の極めて非効率的な使用をよしとする。このシ ステムは妨害のパワーを著しく広い帯域幅に分布させるものであるから、このこ とは前記のG.C.Clark及びJ.B.Cainの本に記載された妨害防止システムに必須の 要件である。 本発明の目的は、擬似ランダムインタリーブを適用して周波数の効率的使用を 可能にすることにある。 本発明の他の目的は、マルチパス送信による劣化に対し強いとともに周波数の 効率的使用を可能にするマルチチャネル放送を提供することにある。 本発明は、データの誤り保護送信方法において、 データをバースト状に発生する誤りより孤立した誤りに対し強力な誤り訂正符 号でデータアイテムの論理系列に符号化するステップと、 複数の同時にアクティブな被変調周波数チャネルを含む信号を発生するステッ プと、 各特定のデータアイテムに対し、前記複数の周波数チャネルから、前記論理系 列内のこの特定のデータアイテムの論理的位置の擬似ランダム関数である特定の 周波数位置を有する特定の周波数チャネルを選択するステップと、 各周波数チャネルを少なくともそれぞれ一つのデータアイテムに応じて変調し 、特定の周波数チャネルを少なくとも特定のデータアイテムに応じて変調するス テップと、 前記信号を送信するステップと、 を含む基本サイクルを具えることを特徴とする。 情報を複数の周波数チャネルで同時送信する結果として、使用可能周波数が効 率よく使用される。本発明はジャミングよりもマルチパス伝送から受ける伝送チ ャネルの問題に注目している。無線放送の場合には、例えばビルディングによる 電磁波の反射のために、電磁波の直接送信に加えて、間接送信が起こりうる。こ れは多くの場合種々の周波数チャネルの受信能に変化を導くことが確かめられて いる。更に、この変化は多くの場合周期的であり、即ちこの変化は周波数の関数 として複数チャネル後に反復することが確かめられている。この反復周期は受信 状態に依存し、一般に予測し得ない。 擬似ランダムインタリーブの使用によりマルチパス伝送が訂正不能なほど長い バースト誤りを発生するのを阻止する。 本発明方法の一実施例においては、 データアイテムをそれぞれのメモリ位置に、これらのデータアイテムが符号化 中に得られる第１の順序で書き込み、 データアイテムをそれぞれのメモリ位置から、これらのデータアイテムが変調 のために必要とされる擬似ランダム関数に従って第２の順序で読み出し、 当該方法は前記基本サイクルの逐次バージョンを実行し、各バージョンにおけ るデータアイテムの論理系列及び信号をそれぞれ論理系列の列及び連続的に送信 される信号の列の一つとなし、各特定のバージョンにおける前記データアイテム の書込みを直前のバージョンに対するデータアイテムの読出し時に使用可能にな る第３の順序のメモリ位置に行い、この特定のバージョンにおける第３の順序を 直前のバージョンにおける第３の順序に対し擬似ランダム関数に従って変更する ことを特徴とする。このようにデータアイテムをメモリへ書き込み、次いでデー タアイテムをメモリから異なる順序で読み出すことによりインタリーブが達成さ れる。この場合、新しいデータは、全ての他のメモリ位置が読み出される前に、 読出しにより空いたメモリ位置に書き込まれ、メモリスペースを節約することが できる。このことは、単調に上昇するアドレス列に関してはＵＳ５，１５１，９ ７６から既知である。しかし、本発明はこの処理を擬似ランダム数列に従う書込 みに適用する。特に、このような擬似ランダム数列は単調数列より著しく複雑で あるにもかかわらず、ランダム数列での読出し即時書込みをインタリーブに使用 することができることを確かめた。 本発明の方法の一実施例においては、メモリアドレスを単調に上昇又は下降す る順序として及び擬似ランダム関数順序として交互に選択する。２つの異なるア ドレス列を交互に使用するだけでインタリーブが簡単に達成される。 本発明の一実施例においては、アドレスを次式： Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍ ここで、ｎは第２の順序における当該データアイテムの位置、 Ｘは当該データアイテムが読み出されるアドレス、 Ｍは選択可能なメモリ位置の数、 ａ及びｃは一次合同数列の係数及び被加数、 を満足する一次合同数列に従って計算し、使用する係数及び被加数の組合せを基 本サイクルの各バージョンごとに変える。一次合同数列の係数及び被加数は、ｃ がＭに対し素数であり、ａ−１がＭのすべての素因数の倍数であり、且つＭが４ の倍数である場合にはａ−１が４の倍数であるものとする。これはアドレスの簡 単な発生方法を提供する。特に、異なるバージョンに対し使用されるすべての“ ａ”を、ａ−１の二乗がＭで割り切れる値にすると、前データアイテムが読み出 された位置の順に書き込まれたデータアイテムを読み出すために逐次必要とされ るアドレスのすべての順序をこの式に従って発生させることができる。 本発明はデータ受信方法にも関するものであり、且つこの方法を適用するシス テム及びその構成素子にも関するものであり、これらにも同様な手段を必要な変 更を加えて適用するこができる。 本発明のこれらの特徴及び他の特徴は以下に記載する実施例の説明から明らか になる。 図面において、 図１は伝送システムを示し、 図２はインタリーバの一実施例を示し、 図３はインタリーバの他の実施例を示し、 図４はアドレス発生器の一実施例を示し、 図５は本発明送信セクションの一実施例を示す。 図１は伝送システムを示す。このシステムはエンコーダ１０、インタリーバ１ ２、変調器１４、伝送チャネル、復調器１６、デインタリーバ１８及びデコーダ ２０の縦続接続を具える。 使用中、データがエンコーダ１０の入力端子に供給される。エンコーダ１０は このデータを誤り訂正符号で符号化する。この目的のためには、任意の既知の誤 り訂正符号、例えばコンボリューション符号を使用することができる。この符号 化データは例えばブロックからなり、各ブロックはビットの論理系列を含む。 デコーダ２０はエンコーダ１０に対応し、エンコーダ１０からデコーダ２０へ の伝送中に受けたビット誤りを訂正する。この誤り訂正符号は、論理系列に分散 して発生したビット誤りを容易に訂正することができるものである。論理系列内 の複数の連続ビットが誤りであるバースト誤りは、それが長すぎる場合には容易 に訂正することはできない。 変調器１４は信号を複数の周波数チャネルで発生し、同時に送信する。各ブロ ックのビットを複数のグループに分配する。各グループは一周波数チャネルに対 応し、一グループ内の各ビットの情報は対応する周波数チャネルで伝送される。 これは、例えば各グループのビットを一つの数として解釈し、これらの数を列に 配列し、この列のＦＦＴ（高速フーリエ変換）を行うことにより実現することが できる。ＦＦＴの結果を次に伝送チャネル、例えば無線衛星放送チャネルを経て 伝送する。このＦＦＴ及び送信を順次のブロックに対し繰り返す。これは既知の ＯＦＤＭ（直交周波数分割多重）技術に対応する。 復調器１６は変調器１４に対応する。この復調器は種々の周波数チャネルを同 時に受信し、それぞれの周波数チャネルで伝送されたビットのグループを再構成 する。ＯＦＤＭ技術では、これは、例えば受信信号の逆ＦＦＴを行い、前記数を 再構成し、これらの数からグループを再構成することにより達成される。 インタリーバ１２は論理系列内の直接隣接するビットが実質上常に異なる周波 数チャネルにて変調されるように作用する。これらのチャネルの（中心周波数） 間隔は零より大きくして、隣接ビットが非隣接チャネルに入るようにするのが好 ましい。このインタリーブは、単一チャネルの妨害、又は複数の隣接チャネルの 妨害が論理系列内のバースト誤りにならないように作用する。 デインタリーバ１８はインタリーバ１２に対応し、逆の処理を行って、デコー ダ２０へ供給する前に論理系列を（ビット誤りを除いて）もとの順序に再構成す る。 インタリーバ１２は、論理系列内で互いに連続するすべての隣接ビット対をチ ャネルの数に相当する各別の間隔で互いに位置させる。各別の間隔は異なる値を 有し、これらの異なる間隔がほぼ等しい頻度で発生するようにする。その結果、 システムは周波数チャネルの周期的システムにおいて不良受信を導く伝送チャネ ルの妨害に強いものとなる（ここでは、周期的システムとは不良受信が周波数の 関数として同数のチャネルごとにに繰り返し発生するシステムを意味する）。 ２つのビットに同時誤りが生じうるような近さに位置する他のすべてのビット 対もチャネルの数に相当する各別の間隔に互いに位置させる。これらの各別の間 隔も異なる値を有し、これらの異なる間隔がほぼ等しい頻度で発生するようにす るのが好ましい。 図２はインタリーバの一実施例を示し、この装置はデインタリーバとしても好 適である。図２のインタリーバはデータ入力端子４２を具え、この入力端子はマ ルチプレクサ３４を経て第１及び第２メモリ３０、３２のそれぞれのデータ入力 ／出力端子に結合されている。メモリ３０、３２のデータ入力／出力端子はマル チプレクサ３４を経てインタリーバの出力端子４４にも結合されている。 このインタリーバは、第１及び第２アドレス発生器３８、４０のクロック入力 端子に結合されたクロック入力端子３７も具えている。各アドレス発生器の出力 端子は他のマルチプレクサ３６に結合されている。他のマルチプレクサ３６の出 力端子は第１及び第２メモリ３８、４０のそれぞれのアドレス入力端子に結合さ れている。 動作中、インタリーバは２つのモード間でスイッチされる。第１のモードでは 、マルチプレクサ３４が入力端子４２を第１メモリ３０のデータ入力端子に結合 するとともに出力端子４４を第２メモリ３２のデータ出力端子に結合する。更に 、他のマルチプレクサ３６が第１アドレス発生器３８の出力端子を第１メモリ３ ０のアドレス入力端子に結合するとともに第２アドレス発生器４０の出力端子を 第２メモリ３２のアドレス入力端子に結合する。第２モードでは第１及び第２メ モリ３０、３２の役割が第１モードの場合と逆になる。 第１アドレス発生器３８はクロックされた第１のアドレス列を発生する。順次 のクロックサイクル中に入力端子４２に供給される種々のデータアイテムをこれ らのアドレスに書き込む。同様に第２アドレス発生器からの第２のアドレス列に より第２メモリ３２をアドレスしてこれからデータを読み出し、出力端子４４に 供給する。第１及び第２のアドレス列を互いに相違させて、インタリーブを生じ させる。 第１のアドレス列は、例えば単調に上昇する数列（１、２、３．．．）とし、 第２のアドレス列は擬似ランダム数列とし、例えば直接連続して発生する各対の アドレス間にそれぞれの差が存在する数列とし、それぞれの差が異なる値を有し 、これらの異なる値がほぼ等しい頻度で発生するようにする。これらの差は論理 系列の順次のビットが配置される周波数チャネル間の間隔に相当する。 対応するデインタリーバは図２に示すものと同一の構造を有し、デインタリー バの第１アドレス発生器はインタリーバの第２アドレス発生器と同一のアドレス 列を発生し、デインタリーバの第２アドレス発生器はインタリーバの第１アドレ ス発生器と同一のアドレス列を発生する。 擬似ランダム数列は、アドレス発生器４０をカウンタと、連続する擬似ランダ ムアドレスが連続する位置に記憶されたＲＯＭとで構成することにより発生させ ることができる。或いは又、既知の一次合同数列を使用し、メモリ３２のアドレ スＸ_nを次の漸化式により得ることができる。 Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍ これらのアドレスは乗算と加算により得ることができ、ＲＯＭを使用する必要が ない。更に他の方法としてＬＦＳＲ（L1near Feedback Shift Register）を使用 するものがある。 図３はインタリーバの他の実施例を示す。この実施例は一つのメモリ５６を具 えるのみである。このインタリーバの入力端子及び出力端子はこのメモリ５６の データ入力端子及びデータ出力端子に結合されている。このインタリーバもアド レス発生器５４に結合されたクロック入力端子５０を具えている。アドレス発生 器５４の出力端子はメモリ５６のアドレス入力端子に結合されている。クロック 入力端子５０は読出／書込制御ユニット５２を経てメモリ５６の読出／書込制御 入力端子にも結合されている。 アドレス発生器５４は動作中にアドレスの列を発生する。各アドレスごとに第 １データアイテムがメモリ５６から読み出され、出力端子に供給され、次いで読 出／書込制御回路がメモリを書込モードに切り換え、入力端子から到来するデー タをメモリの同一のアドレスに書き込む。 アドレス発生器５４は毎回このようなアドレスの列を発生する。各アドレス列 はほぼ同一のアドレスを含む。しかし、直接連続するアドレス列内の順次のアド レスの順序は毎回相違する。例えば、擬似ランダム数列（Ｘ₁，Ｘ₂，Ｘ₃．．． Ｘ_n）と正規の単調上昇数列（１、２、３．．．Ｎ）とを交互に使用することが できる。これにより、順次のアドレス間の差のほぼ均等な分布を有するインタリ ーブを達成することができる。 ２つの異なるアドレス列を交互に使用するだけとすることによりデインタリー ブが簡単になる（同一の２つのアドレス列を用い、データアイテムをこれらのア イテムが読み出されたインタリーバ内のメモリ位置に対応するデインタリーバ内 のメモリ位置に書き込むようにするだけでよい）。しかし、この方法は、多くの 場合インタリーブが繰り返されるために伝送システムがシステマティック妨害を 受けやすくなる欠点を有する。 このため、他の方法として、３以上のアドレス列を使用し、３以上の全アドレ ス後にのみ使用アドレス列のパターンを繰り返すようにすることができる。この 目的のために、放送用において、一次合同数列を受信側のデインタリーバで使用 するのが好ましい。その理由は、このような数列は簡単に実現することができる からである。送信側では、例えばＲＯＭを具えるインタリーバを使用し、ＲＯＭ に受信側のデインタリーバが含む順列の逆の順列を含ませる。インタリーバによ り実現される順列が与えられると、その逆順列は例えば数値的に計算することが できる。互いに異なるアドレス列の反復パターン（単調上昇数列（１、２、３） を含む）をデインタリーバで使用する場合には、その逆順列はメモリＲＯＭ内の 限定された量のスペースを必要とするのみとなる。 異なるアドレス列を使用する場合には、受信側と送信側との間で同期を取り、 デインタリーバが（インタリーバと逆に作用するように）アドレス列のパターン を正しい位相で開始しうるようにするのが好ましい。この目的のためには、符号 化シンボルの以後の処理のためのマークヘッダ情報としても作用する送信同期信 号を使用するのが好ましい。 図４は図２又は図３に示すインタリーバに使用するアドレス発生器５４の一実 施例を示す。このアドレス発生器５４はレジスタ６０を具え、その出力端子がこ のアドレス発生器の出力端子と乗算器６２の第１被乗数入力端子とに結合されて いる。この乗算器６２の出力端子は加算器６４の第１被加数入力端子に結合され ている。この加算器６４の出力端子はレジスタ６０の入力端子に結合されている 。このアドレス発生器は係数メモリ６３及び被加数メモリ６５を具え、それらの 出力端子は乗算器６２の第２被乗数入力端子及び加算器６４の第２被加数入力端 子にそれぞれ結合されている。 動作中、レジスタ６０はメモリのためのアドレスＸ。を含む。乗算器６２及び 加算器６４を用いて次のアドレスを次式に従って計算する。 Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍ ここで、Ｍはアドレス列の長さである。係数“ａ”及び被加数“ｃ”はそれぞれ 係数メモリ６３及び被加数メモリ６５から取り出される。順次のアドレス列間に メモリ６３、６５が信号を受信し、別の係数及び／又は被加数を乗算器及び加算 器に供給するため、逐次異なるアドレス列を発生する。一つのアドレス列では、 例えばａ＝１及びｃ＝１であり、単調に上昇するアドレス列を発生する。他のア ドレス列では、ａを１に等しくしないで、既知の方法により、擬似ランダム数列 を発生するように選択する（ｃはＭに対し互いに素であり、ａ−１はＭの全素数 ｐに対するｐの倍数とし、例えばＭ＝４５＝３＊３＊５の場合には、ａ−１は３ と５の双方の倍数にする必要があり、Ｍが４の倍数である場合にはａ−１は４の 倍数とする）。 ａ及びｃの複数の異なる有用な値を記憶することにより、対応する数の異なる アドレス列を発生させることができる。 “ａ”値は、（ａ−１）の二乗が“Ｍ”により割り切れるように、即ち（ａ− １）が“Ｍ”自体の少なくとも半分の各素因数含むように選択する（例えばＭ＝ ６７５＝３＊３＊３＊５＊５の場合には、（ａ−１）は４５＝３＊３＊５にする ことができ、一般に数個の素因数を有する大きなＭ値が必要とされ、１〜２０の Ｍ値のうちＭ＝８，９，１２，１６，１８のみが適格である）。（ａ−１）の二 乗がＭで割り切れる特性を有する“ａ”値のみをアドレス発生に使用すると、式 Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍにより記述されるビットの任意の擬似ランダム順列 を実現することができることは証明することができる。また、この場合にはイン タリーブのためのアドレスも、デインタリーブのためのアドレスもこのような擬 似ランダム順列を用いて実現することができることも確かめられた。従って、ア ドレスＲＯＭは不要である。これは、（ａ−１）の二乗がＭで割り切れる場合に のみ真実であることが確かめられた。この場合には、アドレスを式Ｘ_n+1＝（ａ Ｘ_n＋ｃ）mod Ｍの実際の計算により計算する必要はない。その代わりに、Ｘ_n+1 ＝Ｘ_n＋ｖ_nmod m；ｖ_n+1=ｖ_n＋ｄmod ｍを使用することができる。ここでｄ＝ｃ （ａ−１）、及びｖ_nは（ａ−１）Ｘ₀＋ｃに初期化される。（例えば、Ｍ＝１０ ０（＝２＊２＊５＊５）のときは、“ａ”は２１（ａ−１＝４＊５）として選択 することができ、且つｃ＝１とすることができる）。 乗算器及び加算器が演算するモジュラスＭを調整可能にすると、インタリーバ ／デインタリーバを種々のブロック長間で簡単に切り換えることができる。 本発明は上述の実施例にのみ限定されるものではないこと明らかである。例え ば、ビットに対し処理する代わりに、もっと大きなシンボルに対して処理するこ とも、誤り訂正符号がこれらのシンボル内の孤立したランダム誤りをバースト形 態のランダム誤りよりも良好に訂正しうる限り可能である。 更に、エンコーダにより発生されるビットの論理系列は必ずしも時間的に連続 している必要はない。連続するビットにおける同時誤りが“非論理的に連続する ”ビットにおける同時誤りより容易に訂正し得ない場合に、これらのビットは“ 論理的に連続”であるという。 内部周波数インタリーブは擬似ランダムビットインタリーブである。このイン タリーブはブロック単位で行われ、即ち各ＯＦＤＭシンボルのビットをバースト がランダム化されるように固定の方法で並べ換える。しかし、所定のＯＦＤＭシ ンボルのビットは他のＯＦＤＭシンボルからのビットと混合させない。 一実施例では、ＯＦＤＭシンボルはＮ個の有用搬送波からなり（ここでＮ＝６ ３６１又は５９３７）、各シンボルは２、４又は６ビットの情報を含む。インタ リーバの仕事はビタビ検出器の入力側におけるビットを相関除去することにある 。 （デ）インタリーバは８１９２ビットの８倍のサイズを有するメモリ（ＲＡＭ ）とアドレスユニットからなる。アドレスユニットは１６ビットのアドレスを発 生し、このアドレスは下位の３ビットと上位の１３ビットに区別することができ る。上位の１３ビットは特定のサブチャネルを決定し、下位の３ビットは所定の サブチャネルのどのビットかを決定する。このＲＡＭがアドレスされる度に、そ の内容が読み出され、下流のデコーダに供給されるとともに、入力端子における 次のビットが現在位置に書き込まれる。各サイクルにおいて、関連する全位置を アドレスする必要がある。下位の３ビットは（１シンボル当たりのビット数に応 じて）関連する状態を周期的に通過するとともに、上位の１３ビットは関連する 全アドレスを特別の順序で発生するアルゴリズムにより発生される。 ６３６１は素数であり、５９３７は３で割り切れるため、下位ビットアドレス は対にして発生させることができるため、１副搬送波当たり２ビットの情報に対 し動作するアルゴリズムを決定し、このアルゴリズムを１シンボル当たりのビッ ト数に応じて１回、２回又は３回使用し、各回ごとに異なる固定のオフセットを 下位ビットに与えるようにすることができる。このようにすると、アドレスユニ ットが同一の状態になる前に、あらゆる環境の下で、全てのビットをアドレスす ることができる。 周期的インタリーバを発生させる一つの方法は、時刻ｔにおいてＯＦＤＭシン ボル内の１３上位ビットの連続するアドレスｘ_t,n（０≦ｎ≦Ｎ）を次式： ｘ_t,n+1＝ｘ_t,n＋ｃ_tmod Ｎ に従って発生させる。ここで、ｘ_t.0＝０∀ｔ及びＧＣＤ（ｃ_t，Ｎ）＝１である 。インクリメントｃ_tは時間ｔに依存する。周期的インタリーバに対しては、ｃ_t ＝ｃ_t-1＊ｃ₀mod Ｎを選択することができ、ここで、ｃ₀は実際に実現されるイ ンタリーブ深さに対応する慎重に選択した初期インクリメントである。 以上要するに、本発明は、エンコーダ、インタリーバ、変調器、伝送チャネル 、復調器、デインタリーバ及びデコーダを具える伝送システムに関するものであ る。エンコーダはデータブロックをデータアイテムの論理系列を含む誤り訂正符 号に符号化するのに使用される。デコーダはエンコーダとデコーダとの間の伝送 における誤りを訂正するために使用される。誤り訂正符号は論理系列内に同時に 且つバースト状に発生す誤りに対してよりも同時に且つ孤立して発生する誤りに 対して強いものとする。変調器は、同時に送信すべき複数の周波数チャネルを具 える信号を発生するのに使用され、各周波数チャネルは一以上のデータアイテム を含み且つそれぞれのチャネルで変調されたグループに対応する。伝送チャネル は変調器と復調器との間に位置する。復調器はグループを再構成し、デコーダに 供給する。インタリーバはデータアイテムをグループ間で分配し、論理系列と順 次の周波数チャネル間の分配との間に擬似ランダム関係を導入する。デインタリ ーブバは、デコーダに供給する前に復調器により再構成されたグループから論理 系列を再構成する。 この伝送システムは、インタリーバ及び／又はデインタリーバにより非単調一 次合同数列による分配を実現すると、改善することができる。 この伝送システムは、インタリーバ及び／又はデインタリーバにデータアイテ ム用メモリと書込及び読出手段を設け、読出手段がメモリの次の位置からデータ アイテムを読み出す前に書込手段がデータアイテムを丁度読み出されたメモリの 位置に書き込み、論理系列が書き込まれる位置の順序が連続する論理系列ごとに 相違するようにすると、更に改善することができる。 他の改善は、順序が少なくとも２つのブロックの周期で周期的に反復し、一つ の単調に上昇又は下降する順序を発生する伝送システムに関連する。この場合に も、書込及び／又は読出手段は、係数及び被加数を用いて一次合同数列を形成す るよう構成され且つ前記係数及び被加数を一つのブロックから他のブロックへ入 れ換えるよう構成されたアドレス発生器を具えるものとすることができる。 このようにすると、情報を次のステップ； ・データを誤り訂正符号で符号化し、 ・データを擬似ランダム数列に従ってインタリーブし、 ・データを一連の周波数チャネルで変調し、一緒に訂正できないデータアイテム をインタリーブにより別々の周波数チャネルに配置させ、 ・データを復調し、 ・データをデインタリーブし、 ・データを復号する、 ことにより伝送することができる。 図５は本発明による送信セクションの一実施例を示す。この送信セクションは メモリ７２、プロセッサ７６及び送信機７８を接続するデータバス７０及びアド レスバス７１を含んでいる。エンコーダ７４はデータバス７０に結合されている 。エンコーダ７４はアドレス発生ユニット７５を経てアドレスバス７１に結合さ れている。 動作状態では、エンコーダ７４はデータブロックを受信し、これをビットのシ ーケンスとして符号化する。各連続ビットをデータバス７０に供給し、ビットの 供給がアドレス発生器７５に信号される。アドレス発生器７５は擬似ランダム数 列に従って各連続ビットに対し個別のアドレスを発生する。このアドレスはメモ リ７２のワード位置と該ワード位置内のビット位置の両方を示す。ワード位置は そのビットが割当てられたグループに対応し、ビット位置はそのグループ内のビ ットの位置に対応する。アドレス発生器７５は、論理的に隣接するビットが異な るワード位置に実際上常に記憶されるようにする。これらのワード位置の間隔は 零より大きくして、論理的に隣接するビットが非隣接ワード位置に入るようにす るのが好ましい。 このアドレスがデータバスに供給され、ビットがこのビットに対しアドレス発 生器７５により発生されたアドレスに対応するメモリ７２の位置に記憶される。 こうしてデータブロック全体が誤り訂正符号で符号化され、メモリ７２に記憶さ れると、プロセッサ７６が開始する。プロセッサ７６はメモリ７２に記憶された ワードのＦＦＴを計算する。この目的のために、プロセッサ７６はワードをＦＦ Ｔアルゴリズムに必要とされる度に読み出す。この目的のためには、既知のＦＦ Ｔアルゴリズムを使用し、これによりメモリ７２のワード位置を通常の方法で、 即ちインタリーブ処理の知識を必要とすることなくアドレスすることができる。 論理的に隣接するビットは実質的に常に異なるワード位置に記憶されているため 、これらの隣接ビットはＦＦＴの結果では異なる周波数チャネルで変調されてい る。この結果が送信機７８により読み出され、伝送チャネル（図示せず）を経て 伝送される。 図５に類似の構造を受信セクションに使用することができ、この場合には送信 機７８を受信機と置き換え、エンコーダ７４をデコーダと置き換える。この場合 には、受信機がワードをメモリ７２に書き込み、プロセッサ７６がこのワードに ついてＦＦＴを実行する。アドレス発生器７５が擬似ランダムデインタリーブを 実行し、連続するワード／ビットアドレス対を発生してＦＦＴの結果を１ビット づつ読み出し、デコーダで誤り訂正を実行する。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号 ９５２００５８０．９ (32)優先日 1995年３月９日 (33)優先権主張国 オランダ（ＮＬ） (31)優先権主張番号 ９５２００６４２．７ (32)優先日 1995年３月16日 (33)優先権主張国 オランダ（ＮＬ） (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＡＵ，ＢＲ，ＣＮ，ＪＰ，Ｋ Ｒ，ＲＵ，ＳＧ

Claims (1)

1. 【特許請求の範囲】 １．データの誤り保護送信方法において、 データを、バースト状に発生する誤りより孤立した誤りに対し強力な誤り訂 正符号でデータアイテムの論理系列に符号化するステップと、 複数の同時にアクティブな被変調周波数チャネルを含む信号を発生するステ ップと、 各特定のデータアイテムに対し、前記複数の周波数チャネルから、前記論理 系列内のこの特定のデータアイテムの論理的位置の擬似ランダム関数である特定 の周波数位置を有する特定の周波数チャネルを選択するステップと、 各周波数チャネルを少なくともそれぞれ一つのデータアイテムに応じて変調 し、特定の周波数チャネルを少なくとも特定のデータアイテムに応じて変調する ステップと、 前記信号を送信するステップと、 を含む基本サイクルを具えることを特徴とするデータの誤り保護伝送方法。 ２．データアイテムをそれぞれのメモリ位置に、これらのデータアイテムが符号 化中に得られる第１の順序で書き込み、 データアイテムをそれぞれのメモリ位置から、これらのデータアイテムが変 調のために必要とされる前記擬似ランダム関数に従って第２の順序で読み出し、 当該方法は前記基本サイクルの逐次バージョンを実行し、各バージョンにお けるデータアイテムの論理系列及び信号をそれぞれ論理系列の列及び連続的に送 信される信号の列の一つとなし、各特定のバージョンにおける前記データアイテ ムの書込みを直前のバージョンに対するデータアイテムの読出し時に使用可能に なる第３の順序のメモリ位置に行い、この特定のバージョンにおける第３の順序 を直前のバージョンにおける第３の順序に対し擬似ランダム関数に従って変更す ることを特徴とする請求の範囲１記載の方法。 ３．前記第３のメモリ位置順序は基本サイクルの複数のバージョンを含む周期後 ごとに周期的に反復し、この周期は基本サイクルの少なくとも２つのバージョン を含むことを特徴とする請求の範囲２記載の方法。 ４．各周期においてそれぞれの第３のメモリ位置順序が単調に増大する又は減少 するメモリ位置アドレスを有することを特徴とする接続級の範囲３記載の方法。 ５．前記周期が正確に基本サイクルの２つのバージョンからなり、それぞれの第 ３のメモリ位置順序が連続的に上昇又は下降するメモリ位置アドレス及び擬似ラ ンダム関数に従って変更されたメモリ位置アドレスを交互に有することを特徴と する請求の範囲４記載の方法。 ６．擬似ランダム関数は非単調一次合同数列に対応することを特徴とする請求の 範囲１〜５の何れかに記載の方法。 ７．メモリ位置アドレスは次式： Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍ ここで、ｎは第２の順序における当該データアイテムの位置、 Ｘは当該データアイテムが読み出されるアドレス、 Ｍは選択可能なメモリ位置の数、 ａ及びｃは一次合同数列の係数及び被加数、 を満足する一次合同数列に従って計算し、使用する係数及び被加数の組合せを 基本サイクルの各バージョンごとに変えることを特徴とする請求の範囲２〜５の 何れかに記載の方法。 ８．データの誤り保護受信方法において、 各々少なくとも一つの固有の特定のデータアイテムに応じて変調された複数 の同時にアクティブな被変調周波数チャネルを含む信号を受信するステップと、 これらの周波数チャネルから特定のデータアイテムを復調するステップと、 各特定のデータアイテムに対し、論理系列内の論理位置であって、この特定 のデータアイテムが復調された特定の周波数チャネルの、複数の周波数チャネル 内における特定の周波数位置の逆擬似ランダム関数である論理位置を選択するス テップと、 データアイテムの論理系列から、バースト状に発生する誤りより孤立した誤 りに対し強力な誤り訂正符号に従ってデータを復号化するステップと、 を含む基本サイクルを具えることを特徴とするデータの誤り保護受信方法。 ９．データアイテムをそれぞれのメモリ位置に、これらのデータアイテムが復調 により得られる第１の順序で書き込み、 データアイテムをそれぞれのメモリ位置から、これらのデータアイテムが復 号化のために必要とされる前記擬似ランダム関数に従って第２の順序で読み出し 、 当該方法は前記基本サイクルの逐次バージョンを実行し、各バージョンにお けるデータアイテムの論理系列及び信号をそれぞれ論理系列の列及び連続的に送 信された信号の列の一つとなし、各特定のバージョンにおける前記データアイテ ムの書込みを直前のバージョンに対するデータアイテムの読出し時に使用可能に なる第３の順序のメモリ位置に行い、この特定のバージョンにおける第３の順序 を直前のバージョンにおける第３の順序に対し逆擬似ランダム関数に従って変更 することを特徴とする請求の範囲８記載の方法。 10．前記第３のメモリ位置順序は基本サイクルの複数のバージョンを含む周期後 ごとに周期的に反復し、この周期は基本サイクルの少なくとも２つのバージョン を含むことを特徴とする請求の範囲９記載の方法。 11．各周期においてそれぞれの第３のメモリ位置順序が単調に増大する又は減少 するメモリ位置アドレスを有することを特徴とする接続級の範囲１０記載の方法 。 12．前記周期が正確に基本サイクルの２つのバージョンからなり、それぞれの第 ３のメモリ位置順序が連続的に上昇又は下降するメモリ位置アドレス及び逆擬似 ランダム関数に従って変更されたメモリ位置アドレスを交互に有することを特徴 とする請求の範囲１１記載の方法。 13．擬似ランダム関数は非単調一次合同数列に対応することを特徴とする請求の 範囲８〜１２の何れかに記載の方法。 14．メモリ位置アドレスは次式： Ｘ_n+1＝（ａＸ_n＋ｃ）mod Ｍ ここで、ｎは第２の順序における当該データアイテムの位置、 Ｘは当該データアイテムが読み出されるアドレス、 Ｍは選択可能メモリ位置の数、 ａ及びｃは一次合同数列の係数及び被加数、 を満足する一次合同数列に従って計算し、使用する係数及び被加数の組合せを 基本サイクルの各バージョンごとに変えることを特徴とする請求の範囲９〜１２ の何れかに記載の方法。 15．データの誤り保護伝送システムにおいて、 伝送チャネルと、 送信セクションであって、 データを、バースト状に発生する誤りより孤立した誤りに対し強力な誤り訂 正符号でデータアイテムの論理系列に符号化するエンコーダ、 複数の同時にアクティブな被変調周波数チャネルを含む信号を発生する信号 発生器、 各特定のデータアイテムに対し、前記複数の周波数チャネルの中から、前記 論理系列内のこの特定のデータアイテムの論理的位置の擬似ランダム関数である 特定の周波数位置を有する特定の周波数チャネルを選択する選択手段、 各周波数チャネルを少なくともそれぞれ一つのデータアイテムに応じて変調 し、特定のデータアイテムを特定の周波数チャネルにて変調する変調する変調器 、及び 前記信号を伝送チャネルを経て送信する送信機 を具えた送信セクションと、 受信セクションであって、 伝送チャネルから信号を受信する受信入力端子、 信号内の周波数チャネルからデータアイテムを復調する復調器、 特定のデータアイテムの論理位置を、この特定のデータアイテムが復調された 特定の周波数チャネルの特定の周波数位置の逆擬似ランダム関数として選択する 逆選択手段、及び データアイテムの論理系列から誤り訂正符号に従って復号化するデコーダ を具えた受信セクションと、 を具えたことを特徴とするデータの誤り保護伝送システム。 16．擬似ランダム関数は非単調一次合同数列に対応することを特徴とする請求の 範囲１５記載の伝送システム。 17．請求の範囲１５又は１６に記載された伝送システム用に好適な送信セクショ ン。 18．基本サイクルの逐次バージョンを実行し、各バージョンにおけるデータアイ テムの論理系列及び信号をそれぞれ論理系列の列及び逐次送信される信号の列の 一つとするために、前記選択手段が、 メモリと、 論理系列のデータアイテムをメモリに書き込む書込み手段と、 メモリからデータアイテムを読み出し、読み出したデータアイテムを変調器 に供給する読出し手段と、 読出し及び書込みのためのアドレスを発生する手段であって、各特定のバー ジョンに対しそれぞれ一つの順序のアドレスを発生し、特定のバージョンにおけ るアドレスの順序を直前のバージョンにおけるアドレスの順序に対し擬似ランダ ム関数に従って変更するアドレス発生手段とを具え、前記読出し手段が特定のバ ージョンにおいてこの特定のバージョンに対し発生された順序のアドレスに従っ てデータアイテムを読み出し、前記書込み手段が特定のバージョンにおいてデー タアイテムをこの特定のバージョンの直前のバージョンに対し発生された順序の アドレスに従って書き込むことを特徴とする請求の範囲１７記載の送信セクショ ン。 19．前記それぞれの順序のアドレスが基本サイクルの少なくとも２つのバージョ ンの周期後ごとに周期的に反復し、一つの単調に上昇又は下降する順序のアドレ スが各周期において発生することを特徴とする請求の範囲１８記載の送信セクシ ョン。 20．前記周期が正確に２つのバージョンからなり、それぞれの順序が連続的に上 昇又は下降する順序及び擬似ランダム関数に従って変更された順序を交互に有す ることを特徴とする請求の範囲１９記載の送信セクション。 21．請求の範囲１５に記載された伝送システム用に好適な受信セクション。 22．基本サイクルの逐次バージョンを実行し、各バージョンにおけるデータアイ テムの論理系列及び信号をそれぞれ論理系列の列及び逐次受信される信号の一つ とするために、前記選択手段が、 メモリと、 復調器から受信されたデータアイテムをメモリに書き込む書込み手段と、 メモリからデータアイテムを読み出し、読み出したデータアイテムをデコー ダに供給する読出し手段と、 読出し及び書込みのためのアドレスを発生する手段であって、各特定のバー ジョンに対しそれぞれ一つの順序のアドレスを発生し、特定のバージョンにおけ るアドレスの順序を直前のバージョンにおけるアドレスの順序に対し逆擬似ラン ダム関数に従って変更するアドレス発生手段とを具え、前記読出し手段が特定の バージョンにおいてこの特定のバージョンに対し発生された順序のアドレスに従 ってデータアイテムを読み出し、前記書込み手段が特定のバージョンにおいてデ ータアイテムをこの特定のバージョンの直前のバージョンに対し発生された順序 のアドレスに従って書き込むことを特徴とする請求の範囲２１記載の受信セクシ ョン。 23．前記それぞれの順序のアドレスが基本サイクルの少なくとも２つのバージョ ンの周期後ごとに周期的に反復し、一つの単調に上昇又は下降する順序のアドレ スが各周期において発生することを特徴とする請求の範囲２２記載の送信セクシ ョン。 24．前記周期が正確に２つのバージョンからなり、それぞれの順序が連続的に上 昇又は下降する順序及び逆擬似ランダム関数に従って変更された順序を交互に有 することを特徴とする請求の範囲２３記載の送信セクション。