JPH09511589A - グレースケール付き強誘電性液晶表示装置 - Google Patents

Abstract

(57)【要約】 本発明は均等な間隔を置いたグレースケールレベルを持つ強誘電性液晶表示装置を提供する。本発明は２つのセル壁の間にキラル・スメクチックの液晶材の層により形成される双安定強誘電性液晶表示装置を使用する。両壁はアドレス割付可能な画素のｘ、ｙマトリックスを与えるため、例えば、行及び列電極を担い、双安定作動とするために表面処理される。各画素は副画素に分割してもよく、それによりグレースケールのための空間重み付けができる。グレースケールの時間重み付けは、画素を暗い状態にＴ１時間そして明るい状態にＴ２時間と切り替えることによって得られる。Ｔ１とＴ２が等しくない場合は、４つの異なるグレースケール、即ち、暗、暗い灰色、明るい灰色、明、を得ることができる。本発明は、各画素を１フレーム時間内に２回以上アドレス割付することによって、要求される均等な間隔を置いたグレースケールレベルを提供する。各画素は各フレーム時間に２回以上消去されそれからストローブされる。消去とストローブの間の相対時間には、少なくとも４つの時限があり、望ましいグレースケールレベルを得るために変えられる。時間及び空間重み付けは、得られるグレースケールの数を増やすために結び付けることができる。更に、隣接する副画素の間の相対強さを調整して、最も小さな副画素の見た目のサイズを変化させることができる。これは、副画素のサイズが製造上の限界に近い場合には有用である。

Description

【発明の詳細な説明】 グレースケール付き強誘電性液晶表示装置 発明の詳細な説明 産業上の利用分野 本発明はグレースケール付き双安定液晶表示装置、特に、強誘電性液晶表示装 置の多重アドレス割付に関する。 技術的背景 液晶表示装置はよく知られている。液晶表示装置は、一般的には、２つのガラ ス壁の間に保持された液晶材の薄い層によって形成される液晶セルから成ってい る。この２つの壁は、液晶材の分子の方向づけを行うため液晶層を横切って電界 を掛ける透明な電極を担っている。多くの表示装置において液晶分子は分子配列 の２つの状態のうちの１つを採る。情報は、１つの状態にある液晶材の領域を、 もう１つの状態にある領域と対比させることによってディスプレー表示される。 表示装置は、一方の壁の列電極ともう一方の壁の行電極の間の交点に、画素もし くは表示要素のマトリックスとして形成される。表示装置はしばしば、一連の行 電極と列電極に電圧を掛ける多重方式によって、アドレス割付される。 液晶材にはネマチック、コレステリック、スメクチックの３つの基本形式があ り、各々特有の分子配列を持っている。 発明の構成 本発明は強誘電性スメクチック液晶材に関するものである。本材を用いる装置 は表面安定化強誘電性液晶（ＳＳＦＬＣ）装置を形成する。この装置は双安定性 を呈し、即ち、液晶分子、正確には分子のディレクタは、正及び負の電圧パルス による切り替えによって２つの整列状態のうち１つを採り、電圧が取り除かれた 後も切り替えられた状態に留まる。この２つの状態は表示装置上では暗（黒）及 び明（白）として表わすことができる。この双安定挙動は表面の整列特性と材料 のキラリティーに依存している。 ＳＳＦＬＣの特徴は、電圧時間積Ｖ.ｔ.と呼ばれる、適切な電圧振幅とそれが 掛けられる時間的長さ、即ち、パルス幅を持つパルスを受けたときに切り替えを 行うことである。このように、多重アドレス割付機構を設計する際には振幅及び パルス幅の両方を考慮する必要がある。 従来技術 多重アドレス割付強誘電性表示装置としては多くのシステムが知られている。 例えば原田他による１９８５Ｓ.Ｉ.Ｄ.誌８.４の１３１−１３４頁、ラーゲルウ ォール他による１９８５Ｉ.Ｄ.Ｒ.Ｃ.の２１３−２２１頁の記事を参照されたい 。又、ＧＢ２,１７３,３３６−Ａ及びＧＢ２,１７３,６２９−Ａも参照されたい 。ＳＳＦＬＣ用の多重アドレス割付機構は、例えば列電極に適用されるデータ波 形と同時に、必ずしも連続した行ではないが、次々と行に適用されるストローブ 波形を採用している。 アドレス割付には２つの基本的形式がある。１つは、第１のフィールドにおけ る第１のストローブ（例えば正のストローブ）とそれに続く第２のフィールドに おける第２のストローブ（例えば負のストローブ）によりアドレス割付の２つの フィールドを使う。つまり完全に表示装置にアドレス割付するために取られる時 間であるフレームを作り上げる２つのフィールドをである。もう１つのアドレス 割付形式では、帰線消去パルスを使って１つ以上の行において全ての画素を例え ば黒状態に切り替え、続いて単一ストローブパルスを連続的に各行に掛けその行 の画素を選択的に白状態に切り替える。この帰線消去アドレス割付システムにお いては、フレーム時間は消去に必要な時間と全ての行にストローブを掛ける時間 との和である。 双安定性特性は、切り替え速度が速いこととあいまって、ＳＳＦＬＣ装置を多 数の画素もしくは表示要素を持つ大きな表示装置に適したものとしている。この 様な強誘電性表示装置は、例えば以下のようなものに記載されている。即ち、Ｎ ＡクラークとＳＴラーゲルウォールの１９８０年６月発刊応用物理書簡第３６巻 １１号８８９−９０１頁、ＧＢ−２,１６６,２５６Ａ、ＵＳ−４,３６７,９２４ 、ＵＳ−４,５６３,０５９、特許ＧＢ−２,２０９,６１０、ＲＢメイヤー他のＪ .ＰｈｙｓＬｅｔｔ３６,Ｌ６９,１９７５等々である。 多くの表示装置にとっては２つの視認できる状態だけが必要であり、それはオ ンの状態とオフの状態である。そのような表示装置の例は英数字表示装置と線図 等である。現在ではオンとオフ状態の間に複数の視認できる状態、即ち、複数の 異なるコントラストレベル、への要求が増大してきている。そのような異なるレ ベルはグレースケールと呼ばれる。理想的には、良好な品質の画像には約２５６ のグレースケールが必要であるが、もっと少ない数、例えば１６以下、でも相当 な表示装置となりうる。 グレースケールを提供するには２つの既知の技法があり、それは時間ディザと 空間ディザである。時間ディザは、フレーム時間のある部分は画素を黒に切り替 え、残りを白にしておくこと等である。切り替え速度が点滅のしきい値以上（例 えば約３５Ｈｚ以上）となれば、ユーザーの目はその期間を統合し、黒と白の時 間の割合の値によって中間のグレーを見ることとなる。空間ディザは、各画素を 個々に切り替え可能な副画素に分割することを含んでおり、その副画素は異なる サイズでも良い。そして、各副画素は通常の視認距離では充分に小さく、副画素 は個々には識別できないものである。時間ディザと空間ディザ両方の技法は表示 装置のグレースケールレベルの数を増やすために併用することもできる。ＥＰ９ ０００９４２、０４５３０３３、Ｗハートマン、Ｊヴァン・ハーレンを参照され たい。 特許明細書ＥＰ−０,２１４,８５７はグレースケール付き強誘電性液晶につい て述べている。グレースケール表示装置は、表示装置の各行を３つの連続する等 しいフレーム時間でアドレス割付し、各フレームの始めに走査電圧を掛け、３つ のフレーム内でフレーム毎に異なる時間位置で１回消去することによって成し遂 げられている（他の明細書では、この３つのフレームを単一のフレーム時間を作 り上げる３つのフィールドとして記述しているかもしれない）。この事によって 、表示装置が明状態でありうる場合には、表示装置は３つの異なる時限を持つこ とになる。そして、これと全暗状態とによって８つの異なるグレースケールのレ ベルが得られる。この配置の欠点の一つは表示装置からの最高明度が低いことで ある。 特許明細書ＥＰ-２６１,９０１はグレースケール付き強誘電性液晶表示装置に ついて述べている。表示装置全体にアドレス割付する時間、即ちフレーム時間は 異なる長さのフィールドに分割され、それ故画素は、各フィールドの長さにほぼ 等しい時間、明又は暗の状態に切り替えることができる。各行は１フレーム時間 で完全にアドレス割付される。１つの行は各フィールド時間の（特定の行に対す る）開始時にアドレス割付される（オン又はオフ状態に切り替えられる）。グレ ースケールレベルにおいて２進増加を得るためには、各フィールドの長さは２進 法で増加することとなる。アドレス割付されるどのような妥当な行のに対しても 、異なるレベルのグレースケール間で望ましい分離を成し遂げるために、望まし い進度で各フィールドの長さを増加することは不可能である。 現存のアドレス割付システムの一つの問題は、明暗度において適切な差異のあ る異なるグレースケールレベルを、表示装置全体の輝度が高い状態で提供するこ とである。 時間、空間ディザを組み合わせても、適切な間隔をあけたグレースケールレベ ルを提供することは困難である。 発明の効果 本発明は、マトリックス表示装置の各行をアドレス割付するのに使われる消去 とアドレス割付のパルスの相対位置を変化させることにより、グレースケールレ ベルの現在の限界を克服する。 本発明においては、アドレス割付可能な画素のｍｘｎのマトリックスを提供す るためにスメクチック型液晶材の層を隔てるｍセットの電極とｎセットの電極の 交点によって形成される双安定液晶表示装置に多重割付する方法は、ｍ、ｎの電 極に掛ける種々のｄｃ振幅と記号の電圧パルスから成るｍ、ｎの波形を作り出す 段階と、与えられたｍ電極に沿った各画素を要求された状態にアドレス割付する ために、ｍセットの電極の各電極に次々とｍ波形を掛け、一方ｎセットの電極に ２つのｎ波形の内適切な１つを掛ける段階とから成っている。 そしてその方法は、所与のフレーム時間内に１度、２度或いはそれ以上各画素 にアドレス割付し、そのアドレス割付が２つのデータ波形の内の１つと結合した ストローブ波形が追随或いは先行する消去波形の適用によるものであり、又消去 とストローブの適用の間の時間はアドレス割付時間であるような段階と、異なる グレースケールレベル間に一様なグレースケールの強さ間隔を提供するために、 フレーム時間内に各画素にアドレス割付するアドレス割付時間と関連時間とを変 化させる段階とによって特徴づけられている。 アドレス割付は２つのデータ波形との組み合わせで初回の消去とストローブに そして２回或いはそれ以上の消去とストローブパルスによってもよい。この替り にストローブパルスの２つのセットを２つのデータ波形と組みあわせて使うこと もできる。 表示装置内の画素は完全な画素でも、同一又は異なるサイズの２個以上の副画 素の組み合わせにより形成される画素でもよい。 隣接する副画素の相対明暗度は同じでも異なっていてもよい。 本発明においては、多重アドレス割付された液晶表示装置は、アドレス割付可 能な画素のｍ、ｎマトリックスを集合的に形成するため一方の壁にｍセットの電 極を、そして他方の壁にｎセットの電極を持つ２つの壁の間に含有された強誘電 性スメクチック型液晶材の層を含んだ液晶セルと、種々のｄｃ振幅と記号の電圧 パルスから成るｍ及びｎの波形を連続するタイムスロット（ts）の中に作り出し 、その波形をドライバー回路を通してｍ及びｎセットの電極に適用する波形ゼネ レーターと、要求する表示装置の図形が得られるようにｍ及びｎの波形の適用を 制御する手段とから成っている。 そしてこの液晶表示装置は、アドレス割付時間と連続するアドレス割付時間の 間の時間とが各画素において望ましいグレースケールレベルを提供するように計 画されている、フレームアドレス割付時間あたり各画素を２回或いはそれ以上ア ドレス割付する方法によって特徴づけられている。 時間重み付けは、フレーム時間内の時限の数とそのフレーム時間内の２つのア ドレス割付パルスの位置とを変化させることによって変えることができる。しか しながら、２つ或いはそれ以上の可能な異なる切り替え状態（Ｔ１：Ｔ２）、即 ち時間比、の間の望ましい割合を提供するのは現実的に困難である。時間比はフ レーム時間内のアドレス割付パルスの相対的位置決め、即ちストローブパルスに 対する消去パルスの相対的位置を変化させることによって変えることができる。 これに加えて、各画素は異なる或いは同様な面積の副画素に分割してもよく、 又各副画素は異なるレベルのグレースケールにアドレス割付してもよい。 小さな寸法の副画素を提供するためには、隣接する画素の見かけの相対サイズ を変えるために、隣接する副画素間の相対グレースケールレベルを変化させても よい。 図面の簡単な説明 本発明の一つの形態を、例のみによって、以下の図面によって説明する。 図１、２は液晶表示装置の平面及び断面図である。 図３は図２の一部の断面図を様式化して拡大し、いくつかの可能なディレクタ のプロフィールを示す。 図４は１つの液晶材に関し、パルス電圧に対しパルス幅の切り替え特性を示す グラフである。 図５は表示装置の一つの行の画素に適用された合成電圧を線図的に表したもの である。 図６は時間重み付け１：３の４行表示装置に対するアドレス・シーケンスを示 す線図である。 図７は２４０行表示装置がどのようにアドレス割付されるかを示す図６の拡張 版である。 図８は時間重み付け５：７の６行表示装置のアドレス割付の１つの配列を示す 線図である。 図９は時間重み付け１：３で、消去パルスにより時間重み付け１：２そして最 高輝度レベル２１／３２となる様に修正を加えられた、１６行表示装置に対する アドレス割付シーケンスの１つの配列を示す線図である。 図１０は時間重み付け１：２、最高輝度レベル３０／３２の１６行表示装置に 対するアドレス割付シーケンスの別の配列を示す線図である。 図１１は時間重み付け１：２、最高輝度レベル２１／３２の１６行表示装置に 対するアドレス割付シーケンスの更に別の配列を示す線図である。 図１２は１６行配列の行及び列に適用する波形を、４つの異なるグレースケー ルレベルを有する４つの行と４つの列を表示して、示したものである。 図１３は異なった配列の行ドライバー回路を示す、図１の一部に修正を加えた ものである。 図１４は１：２の割合で、２つの副画素に分割された１つの画素を示す。 図１５は１：２：２：４の割合で、４つの副画素に分割された１つの画素を示 す。 図１６は時間割合１：１.８６：３.１４の１４行表示装置に対するアドレス割 付シーケンスの配列を示す線図である。 実施例 図１、２に示すセル１はスペーサーリング４及び／又は配置されたスペーサー によって約１−６μｍの間隔を設けられた２つのガラス壁から成っている。両壁 の内側の面上に透明なインジウム錫酸化物の電極構造５、６が形成されている。 これらの電極は在来型の行（ｘ）列（ｙ）型でも、７セグメントでも、ｒ−θ表 示装置でもよい。液晶材の層７は壁２、３とスペーサーリング４で囲まれた中に ある。分極器８、９は各々セル１の前と後ろに配置されている。分極器８、９の 光学軸のアライメントは表示装置のコントラストを最大化するように配置されて おり、即ち、分極器は一つのスイッチ切り替えされた分子の方向に沿う一つの光 学軸とほぼ交差している。直流電圧源１０は制御ロジック１１を経由して、配線 １４、１５によって電極構造５、６に接続されているドライバー回路１２、１３ に電力を供給する。 装置は透過モード、反射モードどちらで作動してもよい。前者の場合、例えば タングステン電球１６からの装置を通過する光は、望ましい表示画面を形成する ために選択的に透過或いは阻止される。反射モードにおいては、セル１と２つの 分極器を通して周囲の光を反射し返すために、第２分極器９の後ろに鏡１７が置 かれている。鏡１７を部分的に反射させることによって、この装置は１つ又は２ つの分極器を持つ透過及び反射の両方のモードで作動させることができる。 組み付ける前に、壁２、３は例えばポリアミド又はポリイミドのようなポリマ ーの薄い層上で回転させ、乾燥させ、そして適当に硬化させ、それから単一の方 向Ｒ1、Ｒ2方向に柔らかい布（例えばレーヨン）でバフ掛けされる様な表面処理 が施される。この既知の処理によって液晶分子が表面整列する。分子（ネマチッ ク相で計測されたように）は擦ったＲ1、Ｒ2方向に沿って、そして使用したポリ マーとその後の処理によるが、表面と約０−１５度の角度で整列する。この件に ついては、くにやす氏他の応用物理日本誌第２７巻第５号、１９８８年５月発行 の８２７−８２９ページを参照されたい。これに替えて、表面整列は、例えば一 酸化シリコンを壁の上に間接蒸着させる既知の方法によって作ってもよい。 表面整列処理は隣接する液晶材分子に固着力をもたらす。セルの壁の間で、分 子は使用された材料の弾性力特性によって束縛される。材料は、分子層２０の中 に、多くの可能な構造の特定の例である図３に示す様に各々互いに平行に自らを 形成する。Ｓｃは、その中ではディレクタの層に対する角度が垂直な状態になっ ている傾斜した相であり、それ故各分子ディレクタ２１は、層の厚みを横切るに つれ変化する円錐上の位置と共に、円錐の表面に沿った状態になりがちであると 考えることができ、そして各マクロ層２０はしばしばシェブロン外観を有すると 考えることができる。 層中心に隣接する材料を考えると、分子ディレクタ２１はほぼ層の平面方向の 状態にある。適切な記号の直流電圧パルスを掛けると、ディレクタを円錐の表面 に沿って円錐の反対側に動かすことになる。この円錐表面の２つの位置、Ｄ１と Ｄ２は液晶ディレクタの２つの安定した状態を示し、即ち材料は掛けていた電圧 を取り去ると、このＤ１、Ｄ２の何れかに留まることになる。 実際の表示装置では、ディレクタはこれらの理想化した位置から動いているか もしれない。情報を表示しようとするときに、材料に対して常時交流バイアスを 掛けるのは普通のやり方である。この交流バイアスはディレクタを動かす効果が あり、表示装置の外観を改善することができる。交流バイアスの効果は、例えば Ｐｒｏｃ第４回１９８４年ＩＤＲＣの２１７−２２０頁に記載がある。交流バイ アスを使った表示装置アドレス割付機構は、例えばＪＲヒュージ及びＥＰライネ ス出願の英国特許出願番号９０.１７３１６.２、ＰＣＴ/ＧＢ９１/０１２６３、 に記載されている。交流バイアスは、列電極１５に掛けられたデータ波形でもよ い。 図４は材料ＳＣ８Ｅに対する切り替え特性を示す。曲線は切り替えと非切り替 えとの境を表示し、この線より上のパルス電圧時間積に対して切り替えが行われ る。表示しているように、この曲線は適用交流バイアス電圧７．５ボルトに対し て得られたものであり、周波数５０Ｈｚで計測されたものである。 適切な材料としてはカタログ・リファレンスＳＣＥ８、ＺＬＩ−５０１４−０ ００を含んでおり、これはマーク社から入手でき、ＰＣＴ／ＧＢ８８／ ０１００４、ＷＯ８９／０５０２５に挙げられており、次のようである。 もう一つの混合物はＬＰＭ６８であり、これはＨ１（４９.５％）、ＡＳ１０ ０（４９.５％）、ＩＧＳ９７（１％）である。 Ｈ１＝ＭＢ８.５Ｆ＋ＭＢ８０.５Ｆ＋ＭＢ７０.７Ｆ（１：１：１） ＡＳ１００＝ＰＹＲ７.０９＋ＰＹＲ９.０９（１：２） ある従来の表示装置では、消去パルスが各行に順番に掛けられ、そうするとそ の行の全ての画素が黒に切り替えられるかそのまま黒に留まることになる。その 後各行順番に全ての行がアドレス割付されるまでストローブ波形が掛けられる。 各行がストローブ波形を受け取るにつれ、適切なデータオン又はデータオフの波 形が各列に同時に適用される。これによって、行中の各画素はストローブとデー タオン又はストローブとデータオフの合成したものを受け取ることになる。これ らを合成した物の一つは画素を白に切り替えるようになっており、もう一つの合 成物は画素を黒の状態に止めておく。このように行中で選択された画素は黒から 白に切り替えられ、一方他の画素は黒のままに留まる。全ての行を消去しそれか ら全ての行にアドレス割付をするに要する時間がフレーム時間である。消去とス トローブは順に繰り返し適用される。正味ゼロの直流バランスを維持するために 消去パルスはストローブパルスによって直流バランスされる。これに替えて、全 ての波形の極性を規則的に逆転させてもよい。 この従来型の表示装置は２つのレベルのグレースケール、即ち黒と白だけを表 示することができる。 以下時間重み付けの説明を行う。 与えられた画素は２つの切り替え状態、即ち暗（例えば黒）と明（例えば白） 表示だけを採ることが出来るが、各行をフレームあたり２回アドレス割付するこ とによって４レベルのグレースケールを提供することができる。黒と白との間の コントラストレベル（例えば灰色）の外観を得るために、画素は時限Ｔ１に対し 繰り返し黒に切り替えられ、時限Ｔ２に対し白に切り替えられる。そのような切 り替えは約３５Ｈｚの点滅周波数以上で行われるので、オペレーターはコントラ ストレベル、即ち黒と白との間のグレースケール、例えば灰色、を観察すること となる。灰色の暗さ度合いはＴ１：Ｔ２の比に依存する。Ｔ１がＴ２に等しくな ければ、４つの異なる明暗のレベルが観察でき、即ち４レベルのグレースケール となる。画素がＴ１及びＴ２に対し黒である場合は画素は黒であり、画素がＴ１ 及びＴ２に対し白である場合は画素は白である。Ｔ１＞Ｔ２であり、画素がＴ１ に対し黒でＴ２に対し白である場合は暗い灰色が得られ、画素がＴ１に対し白で Ｔ２に対し黒である場合は画素は明るい灰色となる。実際には、異なるレベルの グレースケールの間で望ましい比を提供するのは困難である。奇数値の時間割合 （Ｔ２：Ｔ４）を作るのは極めて容易であるが、遇数値を要求されてもこれを得 るのは難しい。 均一なグレースケール時間アドレス割付システムの原理を図５に示すが、これ はアドレス割付されている行の１つの画素の合成波形を線図的に示している。 図５に示すように画素は消去パルスＶｂ１によって黒に切り替えられる。ｔ１ 時間後、画素はストローブパルスＶａ１によってアドレス割付される。それから 更にｔ２後消去パルスＶｂ２が画素を再び黒に切り替える。更にｔ３後第２のス トローブパルスＶａ２が画素をアドレス割付する。更にｔ４後消去パルスＶｂ１ が適用されこの過程が繰り返される。消去パルスＶｂ１が適用される間の時間、 即ちｔ１＋ｔ２＋ｔ３＋ｔ４が表示装置のフレーム時間である。Ｖａ１及びＶａ ２のストローブパルスは共に画素を白に切り替えることも、黒のままに止めるこ とも可能である。 このことはｔ１及びｔ３の間画素が常に黒であることを意味する。画素はｔ２ の間は黒又は白の何れか、そしてｔ４の間も黒又は白の何れかであり得る。ｔ２ 及びｔ４の期間を変えることによって、黒及び白と同様、黒と白の間の２つの任 意のグレースケールレベルの外観を持つことができる。ｔ１とｔ３を変化させる と、表示装置全体の輝度が変わる。 以下の表１はｔ２＞ｔ４の場合のアドレス割付に対する異なるグレースケール を示す。 図６は４つの行を有する表示装置を示す。列の数は重要ではない。行アドレス 時限の数は８である。文字Ａは与えられた行の画素のアドレス割付を示すのに使 われている。これは単に線図的なものであり１タイムスロット内の消去と中間の ストローブを想定している。Ｌ１は時限１及び３でアドレス割付され、Ｌ２は時 限２と４で、Ｌ３は時限５と７で、Ｌ４は時限６と８でそれぞれアドレス割付さ れている。このようにして、画素は２時限に対して黒、６時限に対して白と言え るが、つまりこれはグレースケール時間重み付け１：３である。グレースケール は０／８；２／８；６／８；８／８、即ちインタバルは１：３と３：４である。 これは、行をグループにアドレス割付し、時限を副時限に分割することによっ てもっと大きな表示装置に拡張できる。例えば図７では行は行１＋４ｑ、行２＋ ４ｑ、行３＋４ｑ、行４＋４ｑにグループ分けされており、ｑは整数で例えば１ から６０であれば総計２４０行となる。各時限はその場合６０の副時限に分割さ れる。行１は時限１の副時限１にアドレス割付され、行５（１＋４ｑ、ｑ＝１） は時限１の副時限２にアドレス割付され、行９（１＋４ｑ、ｑ＝２）は時限１の 副時限３にアドレス割付され、行２３７は時限１の副時限６０にアドレス割付さ れるに至る。そして行２は時限２の副時限１にアドレス割付され、行６は・・・ ２３８、そして行３・・・２３９、行４・・・２４０、となる。しかし、グレー スケール時間割合はなお１：３であり、グレースケールレベルが線形間隔になっ ているわけではない。 図８は合計１２時限の６行表示装置のアドレス割付を示す。行Ｌ１は時限１と ６でアドレス割付され、他の行は表示されている様にアドレス割付されている。 アドレス割付パルスの位置は規則性無く動き回っているように見える。この理由 は各行が各フレーム時間内に２度アドレス割付し、そして２つの異なる行を同時 にはアドレス割付できないという２重の要求によるものである。表示された１２ の時限は単なる一つの時間内のスナップショットであり、１２の時限は表示装置 が作動している間に繰り返す。画素は例えば５時限に対しては黒状態であり、７ 時限に対しては白状態でありうる。グレースケール重み付けは５：７で、なおグ レースケールレベルは線形間隔にない。 図９は３２時限にわたる１６行のアドレス割付を示し、図は３２時限にわたる スナップショットを示している。これは通常、両消去パルスが同じ最小間隔でス トローブパルスに先行している、時間重み付け１：３を与えることになる。消去 パルスは時間重み付け１：２であるように配置されている。示されているように 、ストローブパルスは時間割合８：２４即ち１：３にある。図５に示されている 時間を取れば、図９ではｔ１＝１０；ｔ２＝７；ｔ３＝１；ｔ４＝１４となる。 これは以下のグレースケールを与えることになる。 この配列では最高輝度は２１／３２である。 先に説明したように、１６のグループに１６の行を配し、各時限を１６の副時 限にまで分割することによって、この方法が２５６行の表示装置に拡大できるこ とは明らかである。 図１０は１６行３２時限で、ストローブパルスＳの直前に消去パルスｂを先行 させるアドレス割付を示したものである。表示装置が白となれる２つの期間は２ ０の時限及び１０の時限である。時間重み付けはこのように１０：２０即ち１： ２であり、これは対等の重み付けである。最高輝度は３０／３２である。しかし ながら、ストローブの直前に消去を置いた結果、液晶材の切り替えが遅くなる。 ストローブの数行前に消去をするのは普通のことで、普通は消去はストローブ の４−７行前で、切り替え時間を低減する。図１０の配列で消去をストローブの ４行前とすれば時間重み付けは７：１７となり、これは対等重み付けではない。 最高輝度は２４／３２である。 図１１は１６行３２時限のアドレス割付を示す。各行において、１つの消去パ ルスはストローブの４行前で、もう１つの消去パルスはストローブに７行先行し ている。表示装置は１４時限及び７時限の両方に対して白となることができ、即 ち、時間重み付けは７：１４で対等重み付けとなる。最高輝度は２１／３２であ る。 図１２に１６行４列マトリックス、グレースケール４レベル、のアドレス割付 の波形を示す。図示しているのは１６行中の４行で、列は１、２、３、４と記さ れ、行と列との交点は、陰無し、明るい陰、暗い影、完全な黒、としており各々 白、明るい灰色、暗い灰色、黒、を示す。第３行は１、２、３、４列各々で白、 明るい灰色、暗い灰色、黒と記されている。行に適用されている波形が示されて いるが、波形は消去パルス−Ｖｂ及びストローブパルス＋Ｖｂから成っており、 各々フレーム時間当たり２回適用されている。列波形は＋／−Ｖｄパルスで、各 パルスは１スロットタイム（ｔｓ）の間続いている。表示されている列波形のパ ターンは示されている表示装置のグレースケールパターンを提供する。第３列の 画素Ａ、Ｂ、Ｃ、Ｄにおける合成波形が示されている。各合成の結果、関連する 画素を通る光の透過を示すグラフが得られ、画素Ａは殆どの時間高度な透過を示 し、従って最も明るく、即ち白の画素である。これと対照的に、画素Ｄはゼロ透 過となり、従って黒である。 １６行マトリックスのアドレス割付は、先に説明したように、行アドレス割付 により２５６行以上に拡張できる、例えば１，１７，３３，４９−２４１；７， ２３，３９，５５−２４６；２，１８，３４，５０−２４２である。列の数が増 えても複雑さには影響を及ぼさない。 １６以上の行の表示装置をアドレス割付するための回路の一つを、図１３に示 す。これは図１の行ドライバー回路を修正したもので、列ドライバーには変更の 必要はない。図１３に示すように、４つの行ドライバー２０，２１，２２，２３ が使われている。行ドライバー２０は１，５，９，１３行に接続されている連続 アウトプットを有し、行ドライバー２１は２，６，１０，１４行に接続されてい る連続アウトプットを有し、行ドライバー２２は３，７，１１，１５行に接続さ れている連続アウトプットを有し、２３は４，８，１２，１６行に接続されてい る連続アウトプットを有する。この配列は全てのドライバーのアウトプットを使 うためにカスケードにすることができ、例えば、６４のドライバーアウトプット を使って２５６行のアドレス割付ができる。 ある修正では、消去パルスがストローブに置き換えられる。こうすると、４つ の異なる期間の切り替え状態を得るために、４つのアドレス割付のサブフレーム が必要になる。 以下に空間重み付けの説明をする。 画素は、等しい又は異なるサイズの数多くの面積に分割することができる。画 素の外観の暗さは白の面積と比べた黒の面積に関係する。例えば図１４は２つの 区画に１：２の割合で分割された画素を示し、これは表示装置の連続する行とな るように配列できる。これで４つのグレースケールが作れ、即ち、両区画黒、両 区画白、大きい区画黒で小さい区画白、大きい区画白で小さい区画黒の４つであ る。図１５は４つの区画に１：２：２：４の割合で分割された画素を示し、これ で合計１０レベルが可能となる。これには画素あたり２つの隣接した行と列が必 要である。 高い分解能の表示装置では、画素全体のサイズが極めて小さく、例えば２５ｘ ２５μmで、極端に小さな副画素を製造する際は画素を再分割するのに困難さが 伴うことがある。この問題は副画素の見かけのサイズを変えることによって解決 できる。隣接する副画素と比較しての一つの副画素の外観サイズは両副画素の面 積及びその相対的輝度の両方に関係する。このように、最も小さな副画素をその 近傍より暗くすると、その最も小さな副画素はその物理的なサイズよりも更に小 さく見える。このことによって、与えられたグレースケールレベルに対して期待 されるよりも僅か大きい面積に副画素を作ることができるわけである。 １つの副画素の他の副画素に対する相対的なグレースケールレベル（そしてそ れ故相対的な暗さ）は、図５に示す消去とアドレス割付との間の時間を変化させ る、即ち隣接する行でｔ１＋ｔ３を変化させることにより変えることができる。 これは、異なるグレースケールレベルにおいて黒状態で費やされる時間の長さを 変えることになる。 先に述べたように、表示装置における一様なグレースケールレベルは、時間重 み付けのみによって、或いは空間重み付けとの組み合わせで達成することができ る。更に、空間重み付けは隣接する副画素間で見かけサイズを変えるように修正 することもできる。 例えば、２５６のグレースケールは以下の組み合わせで作ることができる。 線形に間隔を置いたグレーレベルを作るのは望ましいことではない。目は輝度 の均等な増分に対し線形に反応するわけではなく、隣接するレベル間の明度にお いて明らかに差異があると感じられるのは、スケールの暗い端においてよりも、 明るい端においての方がかなり小さい（ＲＷＧハント、色の計測、第２版、エリ ス・ホーウッド社発行、１９９１年）。 本発明の特徴は、どのような重み付けが望まれたにしても、要求された（連続 していない）シーケンスにおいて行にアドレス割付を行い、ストローブ・セパレ ーションに対し可変消去を使って重み付けにおけるどんな小さなエラーに対して も訂正を行うことによって、これを得ることができることである。要求されたア ドレス割付シーケンスは、要求された時間割合ｒ１：ｒ２：ｒ３：．．ｒｘ（ｘ はグレースケールのビット番号）に対し、Ｍ（行番号）が無限大に近づくにつれ 正しくなる以下のアルゴリズムから、到達できるようになる。 (1; r2+r3+...+3x+1; r3+...+rx+1; .... ; rx+1) 第１群 (2; r2+r3+...+3x+2; r3+...+rx+2; .... ; rx+2) 第２群 (3; r2+r3+...+3x+3; r3+...+rx+3; .... ; rx+3) 第３群 ・ ・ (R; r2+r3+...+3x+R; r3+...+rx+R; .... ; rx+R) 第Ｒ群 但し、Ｒはｒｉの和（ｉ＝１からｘ）で、アドレス割付シーケンスは最初のＲ行 に対する最初の群を追い、それからそのシーケンスは次のＲ行で行の全ての（Ｍ ／Ｒ）グループがアドレス割付されるまで繰り返され、それからアドレス割付シ ーケンスは行の全ての（Ｍ／Ｒ）グループに対し第２の群を追い、そのようにし て、シーケンスは行の全ての（Ｍ／Ｒ）グループに対しＲ番目の群を追うまで続 く。モジュロＲは、Ｒ行の関連グループの中において数字表現を保つために用い られる。 実際の時間割合は以下の式で与えられる。 (r₁xN)+R: (r₂xN)+R: ... :r_x-1xM：r_xxN-(x-1)R 例えば１：２：４の望ましい時間割合と合計１４行を考える。すると、ｒ１＝ １、ｒ２＝２、ｒ３＝４、（ｒｘ＝ｒ３＝４）、ｘ＝３時間ビットの数、Ｒ＝１ ＋２＋４＝７、Ｍ＝１４となる。 行のアドレス割付シーケンスは次のようになる。 値を代入する次のようになる これにより、モジュロ変換を（ｘ＞）ｘ−７で示すと、アドレス割付のシーケ ンスは次のようになる。 時間割合は７：１３：２２、即ち、１：１．８６：３．１４である。このアド レス割付シーケンスを図１６に示すが、黒塗りの四角はアドレス割付を示し、即 ち消去の後をストローブが追っている。 実際の時間割合は以下の式で与えられる。 (1 x 3 14)+7：(2 x 3 x 14)+7：(4 x 3 x 14)-(3-1)7 即ち、49：91：154つまり 1：1.86：3.14である。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 グレイアム アラステアー イギリス国 ウースターシャー ダブリュ ーアール14 ３ピーエス モールヴァーン セント アンドリュース ロード （番 地なし） ディフェンス リサーチ エー ジェンシー内 (72)発明者 タウラー マイケル ジョン イギリス国 オックスフォード オーエッ クス４ ４ジーエイ オックスフォード サイエンス パーク エドマンド ハーリ ー ロード （番地なし） シャープ ラ ボラトリーズ ユーロープ リミテッド内 (72)発明者 レインズ エドワード ピーター イギリス国 オックスフォード オーエッ クス４ ４ジーエイ オックスフォード サイエンス パーク エドマンド ハーリ ー ロード （番地なし） シャープ ラ ボラトリーズ ユーロープ リミテッド内 【要約の続き】 れる。時間及び空間重み付けは、得られるグレースケー ルの数を増やすために結び付けることができる。更に、 隣接する副画素の間の相対強さを調整して、最も小さな 副画素の見た目のサイズを変化させることができる。こ れは、副画素のサイズが製造上の限界に近い場合には有 用である。

Claims (1)

1. 【特許請求の範囲】 １．ｍ、ｎの電極（５、６）に掛ける種々のｄｃ振幅と記号の電圧パルスから成 るｍ、ｎの波形を作り出す（１１、１２、１３）段階と、与えられたｍ電極に沿 った各画素を要求された状態にアドレス割付するために、ｍセットの電極（５） の各電極に次々とｍ波形を掛け（１２）、一方ｎセットの電極（６）に２つのｎ 波形の内適切な１つを掛ける（１３）段階とから成り、所与のフレーム時間内に １度、２度或いはそれ以上各画素にアドレス割付し、そのアドレス割付が２つの データ波形の内の１つと結合したストローブ波形（Ａ１，Ａ２，図５）が追随或 いは先行する消去波形（ｂ１、ｂ２、図５）の適用によるものであり、又消去と ストローブの適用の間の時間（ｔ１、ｔ３、図５）はアドレス割付時間であるよ うな段階と、異なるグレースケールレベル間に要求されたグレースケールの強さ 間隔を提供するために、フレーム時間内に各画素にアドレス割付するアドレス割 付時間（ｔ１、ｔ３）と関連時間（ｔ２、ｔ４）とを変化させる段階とによって 特徴づけられた、アドレス割付可能な画素のｍｘｎのマトリックスを提供するた めにスメクチック型液晶材の層を隔てるｍセットの電極（５）とｎセットの電極 （６）の交点によって形成される双安定液晶表示装置（１）に多重割付する方法 。 ２．消去波形が、２つのデータ波形と結合したストローブ波形に置き換えられた ことを特徴とする、請求項１に記載の方法。 ３．画素が完全な画素であることを特徴とする、請求項１に記載の方法。 ４．画素が、同じ又は異なるサイズの２つ以上の副画素の組み合わせで形成され ていることを特徴とする、請求項１に記載の方法。 ５．１からＭまでの電極のシーケンスのアドレス割付が以下の式によって与えら れることを特徴とする、請求項１に記載の方法。 (l;r2+r3+...rx+1; r3+...rx+1;....;rx+1) 対電極Ry+(１からＲ) (y=0,l,2,3,...(M/R)-l) (2;r2+r3+...rx+2; r3+...rx+2;....;rx+2) 対電極1＋[Ry+(１からＲ)] (y=0,1,2,3,...(M/R)-1) (3;r2+r3+...rx+3; r3+...rx+3;....;rx+3) 対電極2+Ry+(１からＲ) (y=0,1,2,3,...(M/R)-l) (R;r2+r3+...rx+R; r3+...rx+R;....;rx+R) 対電極Ry+(１からＲ) (y=0,1,2,3,...(M/R)-1) 但し、r1;r2;r3;...;rx (ｘはグレースケールのビット番号)；Ｒはｒｉ（i＝ １からx）の和。 ６．隣接する副画素間の単位面積当たりの相対強さが異なること を特徴とする、請求項４に記載の方法。 ７．アドレス割付可能な画素のｍ、ｎマトリックスを集合的に形成するため一方 の壁（２）にｍセットの電極（５）を、そして他方の壁（３）にｎセットの電極 （６）を持つ２つの壁（２、３）の間に含有された強誘電性スメクチック型液晶 材の層（７）を含んだ液晶セル（１）と、種々のｄｃ振幅と記号の電圧パルスか ら成るｍ及びｎの波形を連続するタイムスロット（ts）の中に作り出し、その波 形をドライバー回路（１２、１３）を通してｍ及びｎセットの電極（５、６）に 適用する波形ゼネレーター（１１）と、要求する表示装置の図形が得られるよう にｍ及びｎの波形の適用を制御する手段（１１）とから成り、所与のフレーム時 間内に１度、２度或いはそれ以上各画素にアドレス割付し、そのアドレス割付が ２つのデータ波形の内の１つと結合したストローブ波形が追随或いは先行する消 去波形の適用によるものであり、又消去とストローブの適用の間の時間はアドレ ス割付時間であるような手段（１１）と、異なるグレースケールレベル間に要求 されたグレースケールの強さ間隔を提供するために、フレーム時間内に各画素に アドレス割付するアドレス割付時間と関連時間とを変化させることとを特徴とす る、多重アドレス割付された液晶表示装置。