JPH09511622A - 集積回路表面保護方法および構造 - Google Patents

集積回路表面保護方法および構造

Info

Publication number
JPH09511622A
JPH09511622A JP8515258A JP51525896A JPH09511622A JP H09511622 A JPH09511622 A JP H09511622A JP 8515258 A JP8515258 A JP 8515258A JP 51525896 A JP51525896 A JP 51525896A JP H09511622 A JPH09511622 A JP H09511622A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
insulating
integrated circuit
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8515258A
Other languages
English (en)
Inventor
ビーン イー ジン
ダニエル エル ダブリュー イェン
ウェン イェン ワン
ミン ホン ワン
シェン シェン ウォン
ジノ ヒュアン
ポー シェン チャン
ユ ツァイ リュー
チュン チ チャン
タ ヒュン ヤン
Original Assignee
マクロニクス インターナショナル カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マクロニクス インターナショナル カンパニー リミテッド filed Critical マクロニクス インターナショナル カンパニー リミテッド
Publication of JPH09511622A publication Critical patent/JPH09511622A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/147—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being multilayered
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6342—Liquid deposition, e.g. spin-coating, sol-gel techniques or spray coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6927—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】 能動素子と金属配線回路（１１−１７および２０−２２）の完成後に、集積回路上に第一の障壁絶縁層（２４）と、第一の絶縁層上に流動性絶縁材層（２５）を付加して下部の形状を平滑化し、シリコン酸素窒化物のような第一の保護絶縁材（２７）と、リンをドープしたシリカ層（２８）とから成り応力の緩衝をもたらす第二の絶縁層を流動性絶縁材上に堆積することから成る、ＥＰＲＯＭのような、集積回路上にＵＶ透過性の表面保護被覆を形成する方法。

Description

【発明の詳細な説明】 集積回路表面保護方法および構造 発明の背景 発明の属する技術の分野 本発明は集積回路表面保護方法および構造に関し、かつ特にＵＶ消去ＥＰＲＯ Ｍに適合する表面保護の方法と構造に関する。関連する技術の説明 集積回路表面保護層がデバイスを保護皮膜で被覆する。保護皮膜はパッケージ 成形その他において受ける応力からデバイスを保護し、環境中の汚染物質や湿気 からデバイスを保護する。このため、表面保護構造は熱的、機械的応力に抵抗力 を持ち、デバイスの表面に、特に湿度の高い条件下で現れる、移動イオンに対し 不浸透性で、電気絶縁性でなければならない。ＵＶ消去ＥＰＲＯＭセルを含む、 一部のデバイスについては、表面保護層は紫外線に対して透過性でなければなら ない。 表面保護層は、デバイスの保護皮膜を提供することに加えて、デバイス上に形 成された接続パッド上で開口していなければならない。接続パッドはパッケージ 中の配線を集積回路上の金属層に接続するために使用される。それゆえ、表面保 護方法は、接続パッドを露出するために表面保護層に開口部を作る技術を支援し なければならない。 これの特徴の全てが集積回路の表面保護層の分野での重要な開発につながった 。下記の米国特許が本発明の背景となる情報を提供する。UV ERASABLE EPR0M WI TH TRANSPARENT COATING と題する米国特許第４,５８１,６２２号、UV TRANSPAR ENT OXIYNITRIDE DEPOSITI0N IN SINGLE WAFER PECVD SYSTEM と題する米国特許 第５,２６０,２３６号、PASSIVATI0N F0R INTEGRATED CIRCUIT STRUCTURES と題 する米国特許第５,０１０,０２４号、METHOD OF FORMING SILICON NITRIDE FILM TRANSPARENT TO ULTRAVIOLET RADIATI0N AND RESULTING ARTICLE と題する米国 特許第４,６１８,５４１号、SEMICONDUCT0R DEVICE HAVING A PASSIVATION LAYE R WITH SILICON NITRIDE LAYERSと題する米国特許第５,３０６,９４６号、EPR0M WITH ULTRAVIOLET RADIATION TRANSPARENT SILIC0N NITRIDE PASSICATI0N LAYE R と題 する米国特許第４,６６５,４２６号、およびPR0CESS F0R IMPR0VED PLANARIZATI 0N OF THE PASSIVE LAYERS FOR SEMI-C0NDUCTOR DEVICE と題する米国特許第４, ９８６,８７８号。 表面保護層技術の相当の進歩にも拘わらず、改良された構造を提供することが 望ましい。特に集積回路の設計寸法の縮小につれて下部構造の空隙を完全に充填 可能で、湿気と移動イオンにたいして不浸透性で、デバイス信頼性を低下させな い方法を用い、効率の良いＥＰＲＯＭセルのＵＶ消去のために高いＵＶ光透明性 を有し、かつコスト効率が良く、製造で実施するに値する表面保護構造と方法を 提供することが望ましい。 発明の要約 本発明は表面保護方法と被覆の改良を提供する上述の目的を達成する。それは 能動素子と金属配線回路の完成後に、集積回路上に表面保護被覆を形成する方法 として特徴づけられる。これらの準備段階の工程で、平坦でない形状と、少なく とも一つの、パッケージへの接続を提供する導通パッドを有する集積回路が製造 される。この方法は下記の過程から構成される。 集積回路上に第一の絶縁層を堆積させ、 第一の絶縁層を覆う流動性絶縁材層を付加して、下部の形状を平滑化し、 流動性絶縁材を覆う第二の絶縁層を堆積させ、 第二の絶縁皮膜を覆う、フォトレジストのような保護パターン層を形成し、少 なくとも一つの導通パッド上の保護パターン層に開口部を設定し、 ウェットエッチング法を使用して、開口部により露出された第二の絶縁層の部 分を除去し、 ドライエッチング法を使用して、開口部を通して露出された第二の絶縁層の残 存部分と、流動性絶縁材層と、第一の絶縁層を含めて、残りの層の部分を導通パ ッドに届くまで除去し、かつ 保護パターン層を除去する過程。 本発明の一側面によれば、シリコン酸素窒化物からなる第一の絶縁層は、移動 イオンの浸透に抵抗性を有し、高品質の絶縁層を形成するために、プラズマ励起 化学蒸着法によって堆積される。 下層部の形状を平滑化する過程は、流動性ガラスを下層部の形状を平滑化する ために第一の絶縁層を覆って、回転塗布し、硬化することで達成される。流動性 ガラスは好ましい方法で導通パッドを0.1ミクロンより少ない厚さで覆うように する方法を用いて塗布される。更に、硬化された流動性ガラスを薄くするための エッチバック法は使用されない。 本発明の他の側面によれば、第二の絶縁層はプラズマ励起化学蒸着法を用いて 堆積された、シリコン酸素窒化物の様な第一の保護用絶縁材料からなり、流動性 絶縁材層をそれに続くウェットエッチング過程から保護する。第二の絶縁層はま たプラズマ励起化学蒸着法を用いて堆積された、リンをドープしたシリカガラス からなり、応力の緩衝をもたらし且つ移動イオンの第一の絶縁層への浸入を防ぐ イオン捕捉層を提供する上部層を含む。リンをドープしたシリカガラスは、層の 品質を向上させるために、蒸着中にプラズマ形成のための高周波と低周波出力を 用いて蒸着される。 それゆえ、上部層は下部層のウェットエッチング率より早いウェットエッチン グ率特性を有する。ウェットエッチング工程はそれが保護絶縁層に達すると停止 するように、時間的に調節されている。これによりウェットエッチング工程中に ウェットエッチング材料が流動性絶縁材に浸透しないよう防止する。ドライエッ チングが接続パッドの開放を完成するために利用される。 本発明のもう一つの側面によれば、ドライエッチング工程は少なくとも一つの 導通パッドを露出する第一のプラズマエッチングと少なくとも一つの導通パッド 上の絶縁材料の残滓を最小にする第二のプラズマエッチングを含んでいる。本発 明のこの側面によるウェットエッチング工程は、表面保護工程でデバイスに対し て行われるプラズマエッチングに必要な時間の量を最小にするために利用される 。プラズマエッチングの時間が少ないほど、接続パッド開口工程における集積回 路の不良率が低下する。 本発明はまた、上述の方法により製造された表面保護層として特徴づけられる 。それにより、この構造は湿気と移動イオンの浸透に耐える絶縁障壁層を構成す る表面保護層を提供する。絶縁障壁層上に平坦化層が置かれ、下層部の形状を平 滑化する。応力にたいする保護とイオンを捕捉する層はまた、平坦化層を覆って 堆 積される。応力にたいする保護とイオンを捕捉する層は、また、接続パッドの開 口に使用するウェットエッチング工程が、平坦化層まで達しないよう防止する下 部の保護層を含んでも良い。 本発明のもう一つの側面によれば、上記で略述された、表面保護構造は、ＵＶ 消去可能ＥＰＲＯＭセルを含む集積回路上で使用される。この側面に従えば、表 面保護構造は、ＥＰＲＯＭセルの消去に使用される紫外線に透明である。 従って、本発明はＵＶ消去ＥＰＲＯＭセルでの使用に特に適した平坦化工程を 提供する。本発明の平坦化工程は金属空間の間にほぼ空洞の無い間隔を達成し、 湿気と移動イオンの浸透に対する保護を提供し、デバイスの信頼性を低下させず 、高い紫外線光の透明度を有し、かつコスト効率が良く、製造に値する方法を提 供する。 本発明の他の側面、および利点は図面と、詳細な説明とそれに続く請求の範囲 とを参照することによって理解される。 図面の簡単な説明 図１は集積回路上に形成された高品質の障壁絶縁材を有するＥＰＲＯＭセルを 含む集積回路の断面図である。 図２は障壁絶縁材を覆う回転塗布ガラス材料層を有する図１の集積回路の断面 略線図である。 図３は回転塗布ガラス材料を覆うエッチング停止保護絶縁皮膜を有する図１の 集積回路の断面略線図である。 図４はエッチング停止保護絶縁材を覆う、リンをドーブされたガラスを有する 図１の集積回路の断面略線図である。 図５はリンをドープされたガラスを覆うパターンを持つフォトレジスト層を有 する図１の集積回路の断面略線図である。 図６はウェットエッチング工程後の図１の集積回路の断面略線図である。 図７はプラズマエッチング工程後の図１の集積回路の断面略線図である。 図８は集積回路上に形成された、完成した表面保護構造を有する図１の集積回 路の断面略線図である。 図９はウェーハレベルでの滞留ベーク後のプログラムされたＥＰＲＯＭセルの スレショールド電圧ｄＶTの変化を示すグラフである。 図１０はダイ・レベルでの滞留ベーク後であること以外の点では図１０と同様 のグラフである。 図１１は充電されていないセルのＶT（ｍｉｎ）が、3.8ボルトの周辺に良く集 中している、本発明の表面保護構造のＵＶ消去能力を示すグラフである。 図１２はＶT（ｍｉｎ）が広く分散している、ＵＶ消去能力の劣る表面保護構 造を示すグラフである。 図面の詳細な説明 本発明の詳細な説明は図１から１２を参照して提供され、本発明による表面保 護に用いられる方法と構造を順序を追って説明する。 図１において、ＥＰＲＯＭ構造の断面略図が示されており、線１０は例えば、 集積回路基板の表面を表す。メモリーセルのソースとドレインを提供するｎタイ プの埋め込まれた拡散領域１１と１２をその中に有するＵＶ消去ＥＰＲＯＭセル が、そこに形成されている。ＥＰＲＯＭデバイスのチャンネル領域の上に薄い絶 縁材１３が形成されている。薄い絶縁材１３の上にフローティング・ゲート１４ が形成されている。絶縁材１５がフローティング・ゲートの上に形成され、コン トロール・ゲート即ち、ワード・ラインのポリシリコン層１６が絶縁材１５の上 に形成されている。側壁絶縁スペーサー１７が、絶縁材１３と、フローティング ・ゲート１４と、絶縁層１５と、コントロール・ゲート・ライン１６から成るス タックの側面に形成されている。絶縁層１８がポリシリコン１６をそれに続く金 属層から隔離するために、スタック上に形成されている。この絶縁層はまた、半 導体基板を覆うために、領域１９と２０にまで及んでいる。金属接点２１が絶縁 材１８を貫通して、埋め込み拡散領域１１に達する様に設けられた開口部中に形 成されている。また、金属線２２が様々な理由で、デバイスの表面上に形成され ている。デバイスは金属線間の６／１０ミクロン程度の間隔Ｘを有して良い。ま た、集積回路上の絶縁層１９の上に金属導通パッド２３が配設されている。 本発明に従って、高品質の絶縁障壁２４がその下にある金属構造物２１、２２ 、２３を覆って形成されている。障壁絶縁体２４は本実施例ではシリコン酸素窒 化物（ＳｉＯＮ）または、シリコン窒化物により、プラズマによって高性能化さ れ たＣＶＤ工法を用いて、下記の性質を持つように形成される。 厚さ：３０００から４０００ Angstroms 波長２５４nmにおけるＵＶ透明性：４０００ Angstroms時、７０％より大 強度：圧縮力1.0Ｅ９−1.5Ｅ１０ dynes／cm2 全Ｈ成分：一立方cm当たり1.0−2.0Ｅ２２ ＳｉＨ成分：一立方cm当たり0.5−2.5Ｅ２１ 屈折率：1.75−1.92 この工法の結果として生ずるのは、湿気と移動イオンが下部の金属またはその 他の半導体構造物に到達することを阻止する高品質の障壁である。 高性能障壁絶縁体２４の成長後、金属接点２１の開口部は0.1ミクロンほどの 巾で、1.2ミクロンまたはそれ以上の深さである。 図２は本発明による表面保護層形成の次の過程を図示している。次の過程によ り、流動性絶縁材層２５が堆積される。この絶縁層は金属線間の空隙を埋め、ウ ェーハ表面を平滑化するために流動性ガラスの回転塗布を使用して付着させられ る。流動性ガラスはその後ガラス固体化のために約４２０℃で硬化される。回転 塗布ガラス材料ＳＯＧの硬化後の性質の目標は下記のとおりである。 厚さ（Angstroms）：２０００から５５００ 屈折率：1.3から1.4 空隙充填性：0.1μｍ巾で1.2μｍより大きい深さの空隙を完全に満たすこと 。 平坦性：大きな金属空間（４０μｍより大きい金属空間）で９０％より大。 大きな金属パッドの表面上でのＳＯＧ厚さ(Angstroms)：１０００より小。 強度：張力２Ｅ８−７Ｅ８ dynes／cm2 それにより、流動性絶縁材が金属線の間の空隙や接点穴のくぼみを充填し、一 般的に下部にある形状を平坦化する。 回転塗布ガラス層はエッチバックされることはない。更に、それは金属接続パ ッド２３を覆うほぼ２６の領域の回転塗布縁層の厚さを最小にする工程を用いて 塗布される。 回転塗布ガラス塗布工法は、付加過程、拡散過程、乾燥固定過程からなる。付 加過程では制御された量の流動性ガラスが、最適化された付加アームの動きと、 ウェーハ回転速度の下に付加される。それから、ウェーハの周囲に閉鎖された仕 切を形成する可動蓋が、回転拡散過程の間にウェーハ上の雰囲気を制御するため に使用される。拡散塗布過程では閉鎖された仕切中の圧力、温度、雰囲気ガスの 組成の制御が可能である。典型的には拡散塗布中にガラスを高度の流動状態に維 持するために、飽和蒸気雰囲気が閉鎖仕切中に維持される。ウェーハの回転によ る遠心力が、流動性ガラスの全体的平坦化を助ける。過剰な流動性ガラスを振り 切り、大きな金属パッドの表面上の流動性ガラス厚を減少させるために、拡散塗 布過程の最後で高速回転が必要とされる。最終の乾燥定着過程で、流動性ガラス を乾燥させ、定着させるために雰囲気が排気される。 ＳＯＧ塗布工程の基本手順は下記の通りである。 1.ＳＯＧ付力：時間(sec)：０−２ 回転速度(rpm)：０−２００ 加速度(rpm／s)：５００−２０００ 排気(lpm)：０−２００ 蓋：開放 2.蓋閉鎖：時間(sec)：０−５ 回転速度(rpm)：０ 加速度(rpm／s)：２０００−３０００ 排気(lpm)：０−２００ 蓋：閉鎖動作中 3.拡散塗布／流入：時間(sec)：０−３０ 回転速度(rpm)：０−５００ 加速度(rpm／s)：１０００−３０００ 排気(lpm)：０−２００ 蓋：閉鎖 4.蓋開放：時間(sec)：０−５ 回転速度(rpm)：０ 加速度(rpm／s)：２０００−３０００ 排気(lpm)：０−４００ 蓋：開放動作中 5.振り切り：時間(sec)：０−２０ 回転速度(rpm)：３０００−５０００ 加速度(rpm／s)：５０００−１００００ 排気(lpm)：０−４００ 蓋：開放 このように、最初の過程はアライドシグナル社の製品番号５１２,２１４およ び３１４等、またはその他日立により市販されているシロキサン・ポリマーをベ ースとする材料のような、ＳＯＧ材料の付加を行う。この過程は最終回転速度一 分間当たり約２００回転以下で、約２秒以下行われる。最終回転速度は約５００ −２０００rpmの加速率で急速に設定される。ＳＯＧ室の排気は蓋を開放した状 態で、一分間当たり約２００リットル(lpm)以下に設定される。 付加過程の後に蓋が閉鎖される。この過程は５秒までかかる。回転速度は一秒 当たり２０００から３０００rpmの急速な減速により、０rpmへと設定される。蓋 閉鎖過程間の排気は、約２００lpmまでに設定されたままで維持される。 蓋の閉鎖後、ＳＯＧ材料が拡散塗布され、流入させられる。この過程は約３０ 秒まで、好ましくは約２０秒以上掛かり、約５００rpmまでの比較的遅い回転速 度、好ましくは約２５０rpm以下で行われる。この回転速度は一秒当たり約１０ ００から３０００rpmの加速率で設定され、蓋外の室内の排気は約２００lpmまで の値に維持される。この過程中、蓋は閉じられ、閉鎖された蓋内部の空間をその 外の排気から遮断し、ＳＯＧ溶媒の蒸発率を低下させる。 次の過程で蓋は開放される。この過程は０rpmの回転速度で約５秒まで掛かる 。回転は一秒当たり２０００から３０００rpmの範囲の減速率で停止される。排 気は蓋の開放動作中に、約４００lpmまでの値に増加される。 最終の過程は、振り切り過程で約２０秒までかかる。振り切りの間にウェーハ は３０００から５０００rpmの間の値で回転する。最終回転速度は５０００から １００００rpm／ｓの範囲の急速な加速度で到達される。室内の排気は蓋を開放 したままで、約４００lpmまでである。 使用される装置はウェーハ支持台と同期して回転される閉鎖可能な蓋を有する よう改造された標準型ＳＯＧ塗布室から構成され、例えばガブリエルその他によ り発明され、１９９２年２月１１日に出願された独国公開特許出願第4203913号 に記述されている機構が、シリコンウェーハ用の改造点を除けば、その例である 。 この過程は先行技術のシステムに比較してより長い拡散塗布／流入時間とより 遅い拡散塗布／流入回転速度を可能とし、かつより優れたシステム平坦性を実現 し、エッチバック過程なしで、金属接続パッドを覆う薄いＳＯＧ層を達成する。 図３はこの方法中の次の過程を図示する。次の過程によれば、プラズマ励起Ｃ ＶＤ絶縁層２７が、回転塗布ガラス２５上に堆積される。この結果生じるフィル ムは下記の性質を持つことが目標である。 １０：１ＢＯＥウェットエッチングレート（Angstroms／min：８００以下 厚さ：２０００から３０００Angstroms 波長２５４nmにおけるＵＶ透明性：４０００Angstroms時、７０％より大 強度：2.0Ｅ９から1.5Ｅ１０dynes／cm2 全Ｈ成分：1.0−2.0Ｅ２２／cm3 ＳiＨ成分：0.5−2.5Ｅ２１／cm3 屈折率：1.75−1.92 上記の１０：１ＢＯＥは１０対１の比率のＮＨ4ＦとＨＦ溶液からなる等方性 のウェットエッチング剤を指している。ＨＦ溶液は蒸留水溶液中の濃度５％ＨＦ を有し、ＮＨ4Ｆはの蒸留水中の濃度３６％ＮＨ4Ｆを有している。 それゆえ、層２７は回転塗布ガラス２５のための、保護被覆、本実施例ではシ リコン酸素窒化物、またはシリコン窒化物の保護被覆を提供する。その組成が比 較的低いウェットエッチング率を有しているので、それはウェットエッチング停 止層として作用する。それにより、接続点２３上の開口部を作るために使用され るウェットエッチング過程は、回転塗布ガラス層２５にまでは到達しない。 図４は本発明の次の過程を図示する。特にリンをドープされたシリカガラス（ ＰＳＧ）層２８が、保護層２７上に堆積される。リンをドープされたシリカガラ ス２８は二重周波数プラズマ励起化学蒸着法を用いて堆積される。フィルムの 性質の目標は下記の通りである。 厚さ（Angstroms）：１００００から１６０００Angstroms ＵＶ透明性：１００００Angstroms厚で、６５％より大 強度（dynes／cm2）：圧縮力２Ｅ８から１Ｅ９ 全リン成分（重量％）：２−４ 屈折率：1.45−1.55 １０：１ＢＯＡ時ウェットエッチング率（Angstroms／min）：１５００−３ ０００ リン含有ガラス表面積２８は、応力の緩衝をもたらし且つ移動イオンを捕捉す る層を提供し、移動イオンがデバイスの下層に到達しないようにする。 リンガラス層工程工法は、高品質フィルム堆積のために、高周波（13.56MHz） と、低周波（３５０KHz）の出力の両者を使用する。 高周波と低周波のプラズマは、堆積過程で同時に使用される。高周波プラズマ はフィルム成長中にウェーハ表面への荷電粒子衝突を低下させる。低周波プラズ マはウェーハ表面に、より高い表面運動性を持つ、より高エネルギーの反応体を 導入する。ウェーハ表面上の反応体の高運動性は、フィルムの密度と下部の形状 にたいする適合性を向上させる。密度、強度、ウェットエッチング率等の、ＰＳ Ｇフィルムの所望の性質は、高周波と低周波のＲＦ周波数出力のバランス調整に よって操作可能である。 表面保護構造の堆積後に、金属接続パッド２３について集積回路上に開口部を 作る必要がある。それゆえ、図５に接続パッド２３に開口部を開設する第一の過 程が図示されている。特に、フォトレジスト層３０または他の保護パターン層が 表面保護構造の表面積２８上に堆積される。フォトレジスト層３０を作るには、 フォトレジストを付加し、所望のパターンで露光し、ボンドパッド開口部を設定 するためにレジストを現像する。図示されるように、金属導通パッド２３上の、 ほぼ２６で示される領域に開口部がある。 次に、図６に図示されるように、最上層のリン・ドープ・シリカガラス層２６ とウェットエッチング停止層２７の一部をエッチングするため、１０：１ＢＯＥ を用いて、回路を等方性ウェットエッチング工程に晒す。ウェットエッチング停 止層２７は、この過程でエッチング停止作用を果たすに、十分な低いウェットエ ッチング率を有する。これにより、下層の流動性ガラス層２５のウェットエッチ ングを防止する。接続パッド２３上に先細りの壁、例えば３５、３６を有し、フ ォトレジスト３０の下部に多少食い込んでいる構造が形成される。 等方性エッチング工程は、ウェットエッチング工程でウェットエッチング停止 層２７が貫通されないか、あるいはその他回転塗布ガラス層に達しないように、 十分に時間制御されている。 図７に図示されるように、次の過程はウェットエッチング停止層２７の残余部 分と、流動性ガラス２５と高品質障壁絶縁材２４を含む、残存する表面保護層の エッチングを伴うが、此のエッチングは異方性である。異方性エッチングによっ て、接続パッド２３上の開口部に垂直の壁、例えば壁３７を形成する。エッチン グ剤の成分は、ＣＨＦ3、ＳＦ6ならびにＨeである。ドライエッチングはプラズ マ環境中で、先ず主エッチング過程から行われる。ウェーハ上のボンドパッドの 大半が主エッチングで開かれた後に、全てのパッドが開かれ、かつパッド上に酸 化物の残滓を残さないように、オーバー・エッチング工程が加えられる。主エッ チングとオーバー・エッチングの両過程で、使用される高電力プラズマにより、 デバイスに電荷損傷が引き起こされる可能性がある。もしドライエッチング時間 が最大許容ドライエッチング時間を超えた場合には、デバイスが不良となること が見出されている。それゆえ、本発明は図６を参照して上述したように、ウェッ トエッチング過程を使用して、ドライエッチング過程に要する時間量を相当減少 させる。それゆえ、ウェットエッチング停止層が使用されて、流動性ガラス層２ ５がウェットエッチングに侵されることを防止する。 此の方法の最終過程は、フォトレジストマスク３０の剥離で、上述の手順では 、Ｏ2プラズマガス法を用いて行われる。 下記の工程パラメーターと、セッティングが上述の表面保護方法について代表 的である。 その結果生ずる構造物が図８に示されている。それゆえ、フローティング・ゲ ート１４と、ソース１１と、ドレイン１２を図示のように有するＥＰＲＯＭセル を含む集積回路が、本発明による表面保護層を含んでいる。シリコン酸素窒化物 から成る第一の高品質絶縁層が、金属構造物２１と２２の上に形成される。流動 性絶縁材２５が高品質絶縁材２４上に堆積され、下層部の形状を平滑化する。そ れから、シリコン酸素窒化物からなり、下層の流動性ガラス２５を保護するウェ ットエッチング停止層２７が付加される。最後にリン・ドープ・ガラス（ＰＳＧ ）２８が、ウェットエッチング停止層２７の上を覆う。金属接続パッド２３上の 開口部が、信頼性をもって形成される。下部の金属構造物中の空隙が、空洞なし に充填される。湿気と移動イオンの浸透にたいする優れた保護が提供される。デ バイスの信頼性の低下、例えば電荷保持損失または増加不良、温度サイクル不良 、プレッシャークック不良等は、表面保護工程によっては生じない。更に、本発 明に従って堆積された全ての層はプログラムされたＥＰＲＯＭセルの効率的なＵ Ｖ消去のための高いＵＶ光透明性を有している。 更に、コスト効率の良い、製造で実施するに値する方法が、微細な形状の集積 回路構造に用いられるために創案された。 従って、本発明は金属配線回路に能動素子を完成した後に、下記の過程が遂行 される表面保護方法を提供する。 １）高品質プラズマ励起ＣＶＤ絶縁障壁を堆積する。 ２）回転塗布ガラス層を塗布する。 ３）低いエッチング率を有するプラズマ励起ＣＶＤ絶縁障壁を堆積する。 ４）プラズマ励起ＣＶＤによる、リンを含むガラス表面層を堆積する。 ５）フォトレジストを付加し、フォトレジストを露光してボンドパッドパター ンを設定する。 ６）パッドエッチング工程のウェットエッチング部分を行う。 ７）パッドエッチング工程のドライエッチング部分を行い、かつ ８）フォトレジストを除去する。 ＥＰＲＯＭセルは図８のフローティング・ゲート１４と、図８のコントロール ・ゲート１６からなる。図８のソースとドレイン活性領域１１と１２の間の導電 路は、フローティング・ゲートとコントロール・ゲートのステータスによって決 定される。電荷が意図的にフローティング・ゲート上に加えられたときには、ソ ースとドレインの間の導電路を開くために、コントロール・ゲート上で必要とさ れるスレッショールド電圧ＶTを増加させる。あるバイナリー・ステートについ て、フローティング・ゲート５０に加えられる電荷の量は、ＶTが約１２ボルト となるように調整される。電荷がフローティング・ゲートに保持される限り、ＶT は約１２ボルトに維持される。他のバイナリー・ステートを表す非充電セルは 、約４ボルトの低いスレッショールド電圧ＶTをもつ。「読み出し」サイクル中 にコントロール・ゲート電圧は、８ボルトに設定され、充電されたセルは導通せ ず（閉路）、非充電セルは導通する（開路）。ＥＰＲＯＭの適正な機能は、適正 な電荷量を保持するフローティング・ゲートの性能に依存する。 ＥＰＲＯＭの動作中に、湿気と移動イオンが低品質の表面保護層に浸透して、 図８のフローティング・ゲート１４の電荷損失（または増加）を来す可能性があ る。電荷損失／増加は、コントロール・ゲートＶTを変化させ、ＥＰＲＯＭセル の劣化をもたらす。表面保護層の障壁の性能は通常出荷前に滞留ベークと呼ばれ る手順で、テストされるが、その手順ではテストされるＥＰＲＯＭは通常２５０ ℃の温度で長く焼成され、スレッショールド電圧ｄＶTの変化が一定の時間間隔 で測定される。ＶTの変化はデバイス劣化の直接の指標である。この保持焼成は ウェーハレベルまたはパッケージ後のダイレベルでも行われる。典型的には標本 規模はダイ数百個であり、各ダイは数百万のメモリーセルを有している。本発明 の表面保護構造のウェーハレベルとダイレベルの滞留ベークテストの結果が、図 ９と図１０にまとめられている。ここに示されたｄＶTデータは商業的に満足で きる規格（＜1.5Ｖ）内に十分入っている。 集積回路（ＩＣ）上の表面保護層の主要な機能の一つは、ＩＣをパッケージン グ中とＩＣの使用中の厳しい温度、湿度、および磨耗させる機械的応力による破 損から保護することにある。ＩＣの信頼性は通常、品質確認として知られる様々 な加速テストによってテストされる。提案された表面保護構造の広範な信頼性テ ストが行われた。テストは温度サイクル、プレッシャークックテスト（ＰＣＴ） 、熱衝撃、静電破壊、低温貯蔵、温度湿度テストを含む。提案された表面保護構 造はこれら全ての信頼性テストに合格した。提案された表面保護構造はＰＣＴテ ストに最も影響することが見出された。ＰＣＴテスト中にデバイスは１２１℃、 湿度１００％、ならびに２気圧中に１６８時間置かれる。標本の機能性について プレッシャークックの前後で、歩留まりの％の比較のため測定がなされた。提案 された表面保護層について、歩留まりの低下は約２％であった。先行技術の表面 保護層はこのテストで壊滅的（９０％を超える低下）に不良となった。これは提 案された表面保護構造の重要な利点である。 表面保護構造のＵＶ光透明性は、プログラムされたセルを容易に消去するに十 分な高くなければならない。ＥＰＲＯＭセルの消去可能性テストは、下記の過程 からなる。 １）２５４nmのＵＶ光を照射して、全てのＥＰＲＯＭセルがテスト開始前にフ ローティング・ゲートに残留電荷がないようにする。（ＵＶ光はフローティング ・ゲート上の電荷を十分励起して、電荷がフローティング・ゲートから逃げられ るようにする）。 ２）各ダイ中の全てのプログラムされていないセルをＯＮするに必要な最小ス レッショールド電圧ＶT(min)を測定し、かつＶT(min)の各値に該当するダイの数 で作表する。（図１１参照）。 ３）フローティング・ゲートの電荷を印加して全てのセルをプログラムする。 ４）表面保護層を通してデバイスに２５４nmのＵＶ光を照射する。 ５）各ダイのＶT(min)を再測定して、ＶT(min)値の分布を過程２で得られたそ れと比較する。表面保護層のＵＶ透過性が低いために、過程４でフローティング ・ゲートの電荷の消去が不完全な場合には、ＶT(min)値の分布が高い値に向かっ て分散する。 図１１と１２は本発明に基づく表面保護層のＶT(min)値の分布と、ＵＶ消去性 の低い表面保護層との比較である。図１１は4.0ボルトより大きい値できれいで あるが、先行技術の方法では、ＶT(min)値の大きい部分で広い分布が見られる。 （図１２） 本提案の表面保護層の追加コストは、主として流動性ガラス塗布の追加による 。エッチ・バック・システムは何ら使用されないので、ウェーハ当たりの追加コ ストは比較的低く、かつ提供される優れた信頼性により十分正当化される。生産 性はウェットエッチング過程の追加により、パッドのドライエッチング時間を制 限することと、流動性ガラス上のウェットエッチング停止層の追加により、最適 化される。 前記の本発明の好ましい実施例の記述は、説明と記述のために行われた。それ は発明の全てを網羅することも、発明を開示された形に忠実に限定することをも 意図するものではない。明らかに、この分野の技術を有する当業者には、多くの 修正や変更が明白であろう。発明の範囲は下記の請求の範囲とその均等物により 定義される。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ Ｈ０１Ｌ 21/8247 9635−4Ｍ Ｈ０１Ｌ 21/302 Ｊ 29/788 29/792 (72)発明者 ワン ウェン イェン 台湾 シン チュ ソン リン ロード レーン 35−100 ５エフ (72)発明者 ワン ミン ホン 台湾 トーリュー タットン ロード 237 (72)発明者 ウォン シェン シェン 台湾 タイペイ アン ホー ロード レ ーン 90−31 ４エフ (72)発明者 ヒュアン ジノ 台湾 シン チュ パオ シャン ロード ラ チー ヴィレッジ アーリー ７ ライン マンション ５ (72)発明者 チャン ポー シェン 台湾 ナントー チュンシャン ストリー ト 198 (72)発明者 リュー ユ ツァイ 台湾 シン チュ チュン リン サン サン ヴィレッジ リン ５ 45−２ (72)発明者 チャン チュン チ 台湾 チュー ツン チュン シン ロー ド セクション ２ レーン 684−６ ４エフ (72)発明者 ヤン タ ヒュン 台湾 タイ チュン フェン ユーアン シ シー ロード レーン 47−19

Claims (1)

  1. 【特許請求の範囲】 １．集積回路上に表面保護被覆を形成する方法において、 集積回路は平坦でない形状と、少なくとも一つの、導通パッドを有し、 集積回路を覆って第一の絶縁層を堆積させ、 第一の絶縁層を覆う流動性絶縁材の層を付加して、平坦でない形状を平滑化し 、 流動性絶縁材層を覆う第二の絶縁層を堆積させ、 第二の絶縁皮膜を覆う保護パターン層を形成し、かつ少なくとも一つの導通パ ッド上の保護パターン層に開口部を設定し、 等方性である方法を使用して、開口部により露出された第二の絶縁層の部分を 除去し、 異方性である方法を使用して、開口部を通して露出された、第二の絶縁層の残 存部分と、流動性絶縁材層と、第一の絶縁層を含む、残りの層の部分を導通パッ ドに届くまで除去し、かつ 保護パターン層を除去する過程からなる方法。 ２．第一の絶縁層を形成する過程が、移動イオンの浸透に抵抗性を有する絶縁 層を形成するための、プラズマ励起化学蒸着法の使用を含むことを特徴とする請 求の範囲第１項に記載の方法。 ３．流動性絶縁材層を付加する過程は、下部の形状を平滑化するために第一の 絶縁層を覆う、流動性ガラスの回転塗布と、硬化を含むことを特徴とする請求の 範囲第１項に記載の方法。 ４．流動性絶縁材層を付加する過程は、硬化された流動性ガラスを薄くするた めのエッチバックを含まないことを特徴とする請求の範囲第３項に記載の方法。 ５．硬化された流動性ガラスが、導通パッド上に0.1ミクロンより少ない厚さ を有することを特徴とする請求の範囲第３項に記載の方法。 ６．第二の絶縁層を堆積する過程が、プラズマ励起化学蒸着法を用いて、保護 用絶縁層を形成し、流動性絶縁材層をそれに続くウェット・エッチング工程から 保護することを特徴とする請求の範囲第１項に記載の方法。 ７．保護絶縁層のために使用されたプラズマ励起化学蒸着法が、シリコン酸素 窒化物を付加することを特徴とする請求の範囲第５項に記載の方法。 ８．第二の絶縁層を堆積する過程が、応力の緩衝をもたらし且つ移動イオンの 第一の絶縁層への浸入を防ぐ、リンをドープしたシリカ層を形成するために、プ ラズマ励起化学蒸着法を使用することを特徴とする請求の範囲第１項に記載の方 法。 ９．リンをドープしたシリカ層のために使用されるプラズマ励起化学蒸着法は 、堆積中のプラズマ形成のために、高周波と低周波出力の両者を用いることを特 徴とする請求の範囲第８項に記載の方法。 １０．第二の絶縁層が等方性エッチングについてあるエッチング率特性を有す る上部層と、上部層より遅い等方性エッチング率特性を有する下部層とを含み、 等方性エッチング工程が、流動性絶縁材層を等方性エッチング過程から保護する ために、エッチング材料が下部層を貫通しないように、時間的に調節されている ことを特徴とする請求の範囲第１項に記載の方法。 １１．第一の絶縁層、流動性絶縁材層および第二の絶縁層が、紫外線透過性材 料より成ることを特徴とする請求の範囲第１項に記載の方法。 １２．異方性エッチング過程が、プラズマエッチングを含むことを特徴とする 請求の範囲第１項に記載の方法。 １３．異方性エッチング過程が、少なくとも一つの導通パッドを露出する第一 のプラズマエッチングと、少なくとも一つの導通パッド上の絶縁材料の残滓を最 小にする第二のプラズマエッチングを含んでいることを特徴とする請求の範囲第 １項に記載の方法。 １４．集積回路上に表面保護被覆を形成する方法において、集積回路は平坦で ない形状と、少なくとも一つの、導通パッドを有し、 プラズマ励起化学蒸着法を使用して、集積回路上に第一の絶縁層を堆積させ、 第一の絶縁層上に流動性ガラスを回転塗布して、硬化し、 プラズマ励起化学蒸着法を使用して、硬化した流動性ガラスを上にシリコン酸 素窒化物から成る第二の絶縁層を堆積させ、 プラズマ励起化学蒸着法を使用して、第二の絶縁層上にリンをドープしたシリ カから成る第三の絶縁層を堆積させ、 第三の絶縁皮膜上に保護パターン層を形成し、かつ少なくとも一つの導通パッ ド上の保護パターン層に開口部を設定し、 異方性であるエッチング方法を使用して、開口部により露出された第三の絶縁 層の部分を第二の絶縁層に届くまで除去し、 等方性であるエッチング方法を使用して、開口部を通して露出された、第二の 絶縁層と、硬化された流動性ガラス層と、第一の絶縁層を含む、残りの層の部分 を導通パッドに届くまで除去し、かつ 保護パターン層を除去することから成る方法。 １５．第三の絶縁層のために使用されるプラズマ励起化学蒸着法が、堆積中の プラズマ形成のために、高周波と低周波出力の両者を用いることを特徴とする請 求の範囲第１４項に記載の方法。 １６．第三の絶縁層が第二の絶縁層より速い等方性エッチング率特性を有し、 等方性エッチング工程が、硬化した流動性ガラス層を等方性エッチング過程から 保護するために、エッチング材料が第二の絶縁層に貫通しないように、時間的に 調節されていることを特徴とする請求の範囲第１４項に記載の方法。 １７．集積回路がＵＶ消去可能なＥＰＲＯＭセルを含み、第一の絶縁層と、硬 化された流動性ガラス層と、第二の絶縁層と第三の絶縁層がＥＰＲＯＭセルの消 去に使用される紫外線に透過性を有する材料から成ることを特徴とする請求の範 囲第１４項に記載の方法。 １８．異方性エッチング工程が、プラズマエッチングを含むことを特徴とする 請求の範囲第１４項に記載の方法。 １９．異方性エッチング工程が、少なくとも一つの導通パッドを露出する第一 のプラズマエッチングと、少なくとも一つの導通パッド上の絶縁材料の残滓を最 小にする第二のプラズマエッチングを含んでいることを特徴とする請求の範囲第 １４項に記載の方法。 ２０．流動性ガラスを回転塗布し、硬化する過程は、硬化された流動性ガラス を薄くするためのエッチバックを含まないことを特徴とする請求の範囲第１４項 に記載の方法。 ２１．硬化された流動性ガラスが、導通パッド上に0.1ミクロンより少ない厚 さを有することを特徴とする請求の範囲第２０項に記載の方法。 ２２．表面保護構造を有する集積回路において、 移動イオンと湿気の浸透に抵抗性を有する絶縁障壁層と、 絶縁障壁層上にあって、下部の形状を平滑化する平坦化層と、 平坦化層上の応力の緩衝をもたらし且つイオン捕捉を行う層から成ることを特 徴とする集積回路。 ２３．平坦化層と応力の緩衝をもたらし且つイオン捕捉を行う層との間に保護 層を更に有し、その保護層が対応力保護とイオン捕捉を行う層上に行われるエッ チング工程から平坦化層を保護することを特徴とする請求の範囲第２２項に記載 の集積回路。 ２４．絶縁障壁層がシリコン酸素窒化物から成り、平坦化層がガラスより成り 、保護層がシリコン酸素窒化物から成り、かつ応力の緩衝をもたらし且つイオン 捕捉を行う層がリンをドープされたシリカより成ることを特徴とする請求の範囲 第２３項に記載の集積回路。 ２５．ＵＶ消去可能なＥＰＲＯＭセルを含み、表面保護構造を有する集積回路 において、 移動イオンと湿気による浸透に抵抗性を有し、かつＥＰＲＯＭセルの消去に使 用される紫外線に透過性の絶縁障壁層と、 絶縁障壁層上にあって下部の形状を平滑化し、かつＥＰＲＯＭセルの消去に使 用される紫外線に透過性の平坦化層、ならびに 平坦化層上にあって、かつＥＰＲＯＭセルの消去に使用される紫外線に透過性 の、応力の緩衝をもたらし且つイオン捕捉を行う層から成ることを特徴とする集 積回路。 ２６．平坦化層と応力の緩衝をもたらし且つイオン捕捉を行う層との間にあり 、かつＥＰＲＯＭセルの消去に使用される紫外線に透過性の保護層を更に有し、 その保護層が応力保護とイオン捕捉を行う層上に使用されるエッチング工程から 平坦化層を保護することを特徴とする請求の範囲第２５項に記載の集積回路。 ２７．絶縁障壁層がシリコン酸素窒化物より成り、平坦化層がガラスより成り 、保護層がシリコン酸素窒化物より成り、かつ応力の緩衝をもたらし且つイオン 捕捉を行う層がリンをドープされたシリカより成ることを特徴とする請求の範囲 第 ２６項に記載の集積回路。
JP8515258A 1994-11-07 1994-11-07 集積回路表面保護方法および構造 Pending JPH09511622A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US1994/012780 WO1996014657A1 (en) 1994-11-07 1994-11-07 Integrated circuit passivation process and structure

Publications (1)

Publication Number Publication Date
JPH09511622A true JPH09511622A (ja) 1997-11-18

Family

ID=22243240

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8515258A Pending JPH09511622A (ja) 1994-11-07 1994-11-07 集積回路表面保護方法および構造

Country Status (5)

Country Link
US (1) US5883001A (ja)
EP (1) EP0738424B1 (ja)
JP (1) JPH09511622A (ja)
DE (1) DE69435294D1 (ja)
WO (1) WO1996014657A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129252A1 (ja) * 2013-02-21 2014-08-28 セイコーインスツル株式会社 紫外線消去型の不揮発性半導体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780364A (en) * 1994-12-12 1998-07-14 Micron Technology, Inc. Method to cure mobile ion contamination in semiconductor processing
JP2973905B2 (ja) * 1995-12-27 1999-11-08 日本電気株式会社 半導体装置の製造方法
TW305069B (en) * 1996-05-06 1997-05-11 United Microelectronics Corp The IC pad structure and its manufacturing method
JP3526376B2 (ja) 1996-08-21 2004-05-10 株式会社東芝 半導体装置及びその製造方法
TW386295B (en) * 1997-11-15 2000-04-01 Mosel Vitelic Inc Method for forming vias in inter metal dielectric containing spin on glass layer
US6875681B1 (en) * 1997-12-31 2005-04-05 Intel Corporation Wafer passivation structure and method of fabrication
US6576547B2 (en) * 1998-03-05 2003-06-10 Micron Technology, Inc. Residue-free contact openings and methods for fabricating same
US6239034B1 (en) * 1998-11-02 2001-05-29 Vanguard International Semiconductor Corporation Method of manufacturing inter-metal dielectric layers for semiconductor devices
US6530340B2 (en) 1998-11-12 2003-03-11 Advanced Micro Devices, Inc. Apparatus for manufacturing planar spin-on films
US6407009B1 (en) 1998-11-12 2002-06-18 Advanced Micro Devices, Inc. Methods of manufacture of uniform spin-on films
US6387825B2 (en) 1998-11-12 2002-05-14 Advanced Micro Devices, Inc. Solution flow-in for uniform deposition of spin-on films
US6225240B1 (en) * 1998-11-12 2001-05-01 Advanced Micro Devices, Inc. Rapid acceleration methods for global planarization of spin-on films
US6200913B1 (en) 1998-11-12 2001-03-13 Advanced Micro Devices, Inc. Cure process for manufacture of low dielectric constant interlevel dielectric layers
US6317642B1 (en) 1998-11-12 2001-11-13 Advanced Micro Devices, Inc. Apparatus and methods for uniform scan dispensing of spin-on materials
US6174743B1 (en) * 1998-12-08 2001-01-16 Advanced Micro Devices, Inc. Method of reducing incidence of stress-induced voiding in semiconductor interconnect lines
US6383945B1 (en) * 1999-10-29 2002-05-07 Advanced Micro Devices, Inc. High selectivity pad etch for thick topside stacks
US6534396B1 (en) 2000-10-10 2003-03-18 Taiwan Semiconductor Manufacturing Co., Ltd. Patterned conductor layer pasivation method with dimensionally stabilized planarization
JP3496932B2 (ja) * 2001-01-30 2004-02-16 セイコーエプソン株式会社 不揮発性半導体記憶装置を含む半導体集積回路装置
DE10111989C2 (de) * 2001-03-13 2003-11-06 Infineon Technologies Ag Verfahren zur Herstellung von Strukturen in einer Halbleiterschaltung, wobei eine Verringerung plasmainduzierter Aufladung eintritt
ATE533177T1 (de) * 2001-09-17 2011-11-15 Advion Biosystems Inc Dielektrischer film
US6479402B1 (en) 2001-12-03 2002-11-12 Taiwan Semiconductor Manufacturing Company Method to improve adhesion of molding compound by providing an oxygen rich film over the top surface of a passivation layer
US6537896B1 (en) * 2001-12-04 2003-03-25 Lsi Logic Corporation Process for treating porous low k dielectric material in damascene structure to form a non-porous dielectric diffusion barrier on etched via and trench surfaces in the porous low k dielectric material
US6884662B1 (en) 2002-01-28 2005-04-26 Taiwan Semiconductor Manufacturing Company Enhanced adhesion strength between mold resin and polyimide
JP4340416B2 (ja) * 2002-02-26 2009-10-07 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 半導体記憶装置の製造方法
JP3813562B2 (ja) * 2002-03-15 2006-08-23 富士通株式会社 半導体装置及びその製造方法
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
US6867129B2 (en) * 2003-07-15 2005-03-15 Taiwan Semiconductor Manufacturing Company Method of improving the top plate electrode stress inducting voids for 1T-RAM process
US7611758B2 (en) * 2003-11-06 2009-11-03 Tokyo Electron Limited Method of improving post-develop photoresist profile on a deposited dielectric film
US7632760B2 (en) * 2005-04-07 2009-12-15 Semiconductor Components Industries, Llc Semiconductor device having field stabilization film and method
TWI566383B (zh) * 2014-10-24 2017-01-11 力旺電子股份有限公司 非揮發性記憶體

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4097889A (en) * 1976-11-01 1978-06-27 Rca Corporation Combination glass/low temperature deposited Siw Nx Hy O.sub.z
USRE32351E (en) * 1978-06-19 1987-02-17 Rca Corporation Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
JPS5642377A (en) * 1979-09-14 1981-04-20 Fujitsu Ltd Ultraviolet ray erasable type rewritable read-only memory
US4372034B1 (en) * 1981-03-26 1998-07-21 Intel Corp Process for forming contact openings through oxide layers
US4618541A (en) * 1984-12-21 1986-10-21 Advanced Micro Devices, Inc. Method of forming a silicon nitride film transparent to ultraviolet radiation and resulting article
US4665426A (en) * 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
US4775550A (en) * 1986-06-03 1988-10-04 Intel Corporation Surface planarization method for VLSI technology
US4676869A (en) * 1986-09-04 1987-06-30 American Telephone And Telegraph Company At&T Bell Laboratories Integrated circuits having stepped dielectric regions
US5010024A (en) * 1987-03-04 1991-04-23 Advanced Micro Devices, Inc. Passivation for integrated circuit structures
EP0286708B1 (de) * 1987-04-16 1992-01-22 International Business Machines Corporation Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
US4986878A (en) * 1988-07-19 1991-01-22 Cypress Semiconductor Corp. Process for improved planarization of the passivation layers for semiconductor devices
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US4885262A (en) * 1989-03-08 1989-12-05 Intel Corporation Chemical modification of spin-on glass for improved performance in IC fabrication
US5094900A (en) * 1990-04-13 1992-03-10 Micron Technology, Inc. Self-aligned sloped contact
US5003062A (en) * 1990-04-19 1991-03-26 Taiwan Semiconductor Manufacturing Co. Semiconductor planarization process for submicron devices
JP2814009B2 (ja) * 1990-06-05 1998-10-22 三菱電機株式会社 半導体装置の製造方法
TW214599B (ja) * 1990-10-15 1993-10-11 Seiko Epson Corp
EP0495492B1 (en) * 1991-01-17 1999-04-14 Texas Instruments Incorporated Non-volatile memory cell structure and process for forming same
US5260236A (en) * 1991-06-07 1993-11-09 Intel Corporation UV transparent oxynitride deposition in single wafer PECVD system
EP0523856A3 (en) * 1991-06-28 1993-03-17 Sgs-Thomson Microelectronics, Inc. Method of via formation for multilevel interconnect integrated circuits
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5376590A (en) * 1992-01-20 1994-12-27 Nippon Telegraph And Telephone Corporation Semiconductor device and method of fabricating the same
US5254497A (en) * 1992-07-06 1993-10-19 Taiwan Semiconductor Manufacturing Company Method of eliminating degradation of a multilayer metallurgy/insulator structure of a VLSI integrated circuit
JPH0661498A (ja) * 1992-08-05 1994-03-04 Nec Corp 不揮発性半導体記憶装置
US5399533A (en) * 1993-12-01 1995-03-21 Vlsi Technology, Inc. Method improving integrated circuit planarization during etchback

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014129252A1 (ja) * 2013-02-21 2014-08-28 セイコーインスツル株式会社 紫外線消去型の不揮発性半導体装置
JP2014165191A (ja) * 2013-02-21 2014-09-08 Seiko Instruments Inc 紫外線消去型の不揮発性半導体装置

Also Published As

Publication number Publication date
EP0738424A4 (en) 1998-04-29
DE69435294D1 (de) 2010-07-01
EP0738424B1 (en) 2010-05-19
WO1996014657A1 (en) 1996-05-17
EP0738424A1 (en) 1996-10-23
US5883001A (en) 1999-03-16

Similar Documents

Publication Publication Date Title
JPH09511622A (ja) 集積回路表面保護方法および構造
JP3802662B2 (ja) Ｓｏｇを用いた半導体装置の絶縁膜製造方法
US7332408B2 (en) Isolation trenches for memory devices
JP4458498B2 (ja) 不揮発性メモリデバイスを製作するための方法および不揮発性メモリセル
KR100266428B1 (ko) 반도체장치 및 그의 제조방법
EP0598795B1 (en) High performance passivation for semiconductor devices
US7923363B2 (en) SONOS memory device with optimized shallow trench isolation
CN101207091B (zh) 闪存器件的制造方法
US20040169005A1 (en) Methods for forming a thin film on an integrated circuit including soft baking a silicon glass film
US5723380A (en) Method of approach to improve metal lithography and via-plug integration
US6849896B2 (en) Flash memory with UV opaque passivation layer
US7723222B2 (en) Method of fabricating flash memory device
US6833581B1 (en) Structure and method for preventing process-induced UV radiation damage in a memory cell
US6974989B1 (en) Structure and method for protecting memory cells from UV radiation damage and UV radiation-induced charging during backend processing
CN109103190B (zh) 半导体结构的形成方法
US6884680B2 (en) Method for manufacturing non-volatile memory devices
US6852628B2 (en) Method of insulating interconnects, and memory cell array with insulated interconnects
CN109273454B (zh) 半导体结构及其形成方法
US20030224572A1 (en) Flash memory structure having a T-shaped floating gate and its fabricating method
KR100509809B1 (ko) Ｓｏｎｏｓ 구조의 비휘발성 메모리의 제조 방법
KR100753534B1 (ko) 반도체 장치의 제조 방법
KR20100011483A (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH08236724A (ja) 半導体装置の製造方法
KR100552843B1 (ko) 비휘발성 반도체 메모리 소자의 제조 방법
KR20080060555A (ko) 반도체 소자의 제조방법