JPH09511624A - Ｓｄｈアドドロップマルチプレクサ - Google Patents

Abstract

(57)【要約】 同期ディジタルハイアラーキ電気通信システムにおいて使用するためのアドドロップマルチプレクサ（ＡＤＭＵＸ）がバイパスを備えており、それにより使用時に高速ビット速度伝送システムとインタフェースするように構成できるようになっている。

Description

【発明の詳細な説明】 ＳＤＨアドドロップマルチプレクサ 本発明は、電気通信スイッチングシステムに関し、特に、いわゆる同期ディジ タルハイアラーキ（ＳＤＨ）システムに関する。 そのようなシステムでは、ディジタルデータがいわゆるアドドロップ（adddro p）マルチプレクサ（ＡＤＭＵＸ）により、「マスタ」ＡＤＭＵＸによる主要な 又はコアのネットワークからそれぞれが複数の「スレーブ」ＡＤＭＵＸを含むサ ブループにスイッチングされる。「スレーブ」ＡＤＭＵＸのそれぞれは、サブル ープのデータをいわゆる従属局（tributary）へスイッチングするようになって いる。 スレーブＡＤＭＵＸを介するデータ流に比べてマスタＡＤＭＵＸを介するデー タ流の大きさ／帯域幅の要件のために、マスタＡＤＭＵＸはスレーブＡＤＭＵＸ よりも大きな容量を有する必要がある。これに比べて、製造コストを最小にする ために、マスタＡＤＭＵＸとスレーブＡＤＭＵＸの双方について同じ標準のＡＤ ＭＵＸを使用することが好ましい。 結果として、ループ内のすべてのＡＤＭＵＸの容量はマスタＡＤＭＵＸに必要 な比較的高い容量により指示される。これは、スレーブＡＤＭＵＸが実際に必要 な容量よりも高い容量を有し、結果として、ループ／リングの全体の容量の制限 要因がＡＤＭＵＸ間の相互関係にあることを意味する。さらに、スレーブＡＤＭ ＵＸのそれらの間のリンクと比較すると、余分な容量のために、特定の一つの或 いは複数のＡＤＭＵＸによりループ外へスイッチングされる容積／帯域幅が非常 に大きいので、その特定のスレーブＡＤＭＵＸの下流にあるスレーブＡＤＭＵＸ にデータを送ることができる容量がリンク内に全く残されていないという状況に ある。本発明が関係するのはこの問題である。 また、本発明は、本来設計されたものよりもデータ速度の高いシステムとイン タフェースできるようにＡＤＭＵＸを適合させることに関係する。 上記同期ディジタルハイアラーキ伝送システムでは、データは、いわゆる、同 期転送モジュール（ＳＴＭ）の形態で伝送され、これらのモジュールは或るデー タ速度で多重化される。特に、この分野では、ＳＴＭ−１を参照されたい。この ＳＴＭ−１は、ＩＴＵ（旧ＣＣＩＴＴ）仕様Ｇ７０８に従う１５５．５２Mbit/s の信号速度であるレベル１で多重化する同期転送モジュール（ＳＴＭ）を指す。 同様に、ＳＴＭ−４は、１５５．５２Mbit/sで動作する４バイトのインタリーブ された信号から成り、ＩＴＵ仕様Ｇ７０８に従う信号速度６２２.０８Mbit/sに おいてレベル４で多重化する同期転送モジュールを指す。さらに、ＳＴＭ−１６ は、１５５.５２Mbit/sで動作する１６バイトのインタリーブされた信号から成 り、ＩＴＵ仕様Ｇ７０８に従う信号速度２４８８.３２Mbit/sにおいてレベル１ ６で多重化する同期転送モジュールを指す。 したがって、本発明は、本来ＳＴＭ−１システムで使用するように設計された ＡＤＭＵＸをＳＴＭ−４システムにも使用できるように適用させること、また、 本来ＳＴＭ−４システムで使用するように設計されたＳＴＭ−４のＡＤＭＵＸを ＳＴＭ−１６システムにも使用できるように適用させることに関係している。 本発明によれば、同期ディジタルハイアラーキ電気通信伝送システムで使用す るように適合されたＡＤＭＵＸは、バイパスを備えており、それにより、使用時 に、さもなければＡＤＭＵＸによりスイッチングされるであろうデータがそのＡ ＤＭＵＸをバイパスするようになっている。 以下、本発明の実施例について、図面を参照して説明する。 図１は、本発明が関係するシステムのタイプを図解的に表す図である。 図２は、本発明に従って図１に示された装置で使用されるように適合された、 ＡＤＭＵＸを図解的に表す図である。 図３は、従来のＡＤＭＵＸの装置をより詳細に図解的に表す図である。 図４は、本発明の実施例を詳細に示す図である。 図５は、図４に示された装置のアーキテクチャを示す図である。 図６は、適当なサブラックレイアウトの例を示す図である。図１ コア伝送ネットワークは１で表され、代表的なサブループ又はリングは全体と して２で示されている。 サブループ２は、本質的に、それぞれリンク７、８、９及び１０に相互に接続 された４つのＡＤＭＵＸスイッチ３、４、５及び６から成り、「マスタ」ＡＤＭ ＵＸ３は、リンク１１によりコアネットワーク１に接続されている。 「スレーブ」ＡＤＭＵＸ４、５及び６のそれぞれは関連の従属局１２、１３及 び１４をサーブする。 システムの製造コストを最小にするために、４つのＡＤＭＵＸ３、４、５及び ６の構成は、実質的に同じである。しかしながら、上述した問題を克服するため に、ＡＤＭＵＸ４、５及び６はそれぞれバイパスを備えており、そのバイパスは ＡＤＭＵＸカード上でもカード外でもよい。バイパスの効果は、データが特定の ＡＤＭＵＸをバイパスできるようにすることである。 そこで、例えば、ＡＤＭＵＸ４は、データがＡＤＭＵＸ５に真っ直ぐ送られＡ ＤＭＵＸ４により従属局１２へスイッチングされないことを可能にするバイパス を備えており、この手段により、リンク７、８、９及び１０の容量が有効に増大 する。 特に、ＡＤＭＵＸ３、４、５及び６がＳＴＭ−４のために設計されている場合 には、リンクは、ＳＴＭ−１からＳＴＭ−４へグレードアップされる。図２ 図２は、ＡＤＭＵＸ５を図解的に示しており、ＳＴＭ−４がスイッチに入った 状態で、他の３つのＳＴＭ−１がＡＤＭＵＸのスイッチ部分をバイパスしながら １つのＳＴＭ−１がどのように従属局へスイッチングダウンされるかを示してい る。バイパスは１５で表され、ＳＴＭ−４の入力は１６及び１７で表され、ＳＴ Ｍ−１の入力は１８及び１９で表される。 バイパス１５は関連のＡＤＭＵＸカードに組み込まれてもよいし、又、カード 外にあってもよい。 本発明によれば、バイパスは、本来システムＳＴＭ−４に組み込むように設計 されたＡＤＭＵＸにも設けることができ、それにより、実質的に同じ構成のＡＤ ＭＵＸがＳＴＭ−１６システムとのインタフェースに使用することができるよう になっている。 そこで、本発明は、基本スイッチのコアを保持し、設計及び製造のコストを減 少させ、そのスイッチをより高い容量のシステムとインタフェースできるように 容易に適合させることを可能とする。 ＡＤＭＵＸスイッチは、２byＳＴＭ−１（ＶＣ１２レベルにおいて１つ及びＶ Ｃ４レベルにおいて１つ、但し、ＶＣは、ＩＴＵ仕様Ｇ−７０８通りの信号を搬 送するいわゆるバーチャルコンテナ（Virtual Container）を表し、数「１２」 及び「４」は搬送される帯域幅に関係する）をスイッチングすることができるの で、本発明の解決方法は、他の２つのＳＴＭ−１のためにバックプレーンバイパ スを設けることである。新しいＳＴＭ−４のインタフェースによって、どのＳＴ Ｍ−１がどこへ行くかを選択できる。これは次のようなルーチングを与える。 バイパスバスを介して西から東へのラインで２byＳＴＭ−１。 スイッチを介してＶＣ４のレベルにおいて１byＳＴＭ−１（スイッチング又は ＶＣ４におけるアドドロップの何れかを通して）。 スイッチを介してＶＣ１２のレベルにおいて１byＳＴＭ−１（スイッチング又 はアドドロップの何れかを通して）。 そこで、本発明はＳＴＭ−４の能力をＳＴＭ−１のＡＤＭＵＸに付加すること を可能とする。それはＳＴＭ−１のＡＤＭＵＸの要素に基づいており、そのＳＴ Ｍ−１のOptical/Mux ラインカードとグレードアップされたオペレーショナルソ フトウェアの交換によりＳＴＭ−１をグレードアップすることができる。 本発明は、充分に機能的な２ないし６２２Ｍbit/sのＡＤＭＵＸを与えていな いが、４つのＳＴＭ−１信号の一つに（選択的に）アド／ドロップする能力を与 えており、それにより、そのＳＴＭ−１上のスイッチ面の保護を与えるとともに 従属局ユニット（ＴＵ）のリングの保護を与えることを可能にする。 上述したのと同様に、ＳＴＭ−４のスイッチは同様にＳＴＭ−１６にグレード アップできない。そこで、８つのＳＴＭ−１をスイッチングするＳＴＭ−４のＡ ＤＭＵＸを設けて、これらの信号のうちの４つをＶＣ４レベルにおいてスイッチ ングし他の４つをＶＣ１２レベルにおいてスイッチングするとともに、８つのＳ ＴＭ−１信号を搬送することができるバイパスバスを設けている。 従って、そのスイッチを介してどのＳＴＭ−１がどのバイパスバスにより送ら れるかを選択するＳＴＭ−１６のラインユニットを装着することができる。これ によりこの製品をＳＴＭ−４からＳＴＭ−１６の容量へとグレードアップするこ とができる。図３ これは、ＳＴＭ−１のＡＤＭＵＸの実在するアーキテクチャを示し、このＳＴ Ｍ−１のＡＤＭＵＸは、TRIB 1、TRIB 2、TRIB 3及びTRIB 4で表される４つのＳ ＴＭのラインカードと、PROTECTION TRIBで表される保護カードを有している。 これらのカードは、２つのスイッチカードＳ１とＳ２との間に接続され、マルチ プレクサを通して保護されたルーチングを与える。カードＳ１はシステムの西側 と協働して、光カード０１と対応するマルチプレクサＭ１を通して光インタフェ ースへ信号を送り、東側では光カード０２と対応するマルチプレクサＭ２を通し て光インタフェースへ信号を送る。同様に、スイッチ２が西側で光カード０３と 対応するマルチプレクサＭ３に接続され、東側で光カード０４とマルチプレクサ Ｍ４に接続されている。図４ これは、図２において図解的に表された装置を詳細に示している。 ＳＴＭ−４ラインユニットが２つ、西側に１つ（２１で示す）及び東側に１つ （２２で示す）、ある。これらのユニット２１と２２の各々は、ＳＴＭ−４信号 をその４つの要素のＳＴＭ−１信号に分割し、次の方法のいずれか一つによりそ れぞれ対向するＳＴＭ−４ラインユニット２２及び２１にリンクすることができ る。 ｉ）ＶＣ１２アクセスを与える通常のＡＤＭＵＸプロセスを使用してスイッチ Ｓ１を介して１つのＳＴＭ−１と接続。ＳＴＭ−１のＡＤＭＵＸのように、両方 のスイッチを用いてＴＵリング保護及び１：ｎのTRIB保護を含むスイッチプレー ン保護が本件出願人の継続出願9400059.3に開示されているように働くことが可 能。 ii）ＶＣ４アクセスのみを与える通常のＡＤＭＵＸプロセスを使用してスイッ チＳ１を介して１つのＳＴＭ−１と接続。ＳＴＭ−１のＡＤＭＵＸの場合のよう に、両方のスイッチを用いてＴＵリング保護及び１：ｎのTRIB保護を含むスイッ チプレーン保護が働くことが可能。 iii）バイパスバス２３及び２４を介して２つのＳＴＭ−１信号を対向するＳ ＴＭ−４ユニットすなわち、２２又は２１にそれぞれ直接接続。ＳＴＭ−１のＡ ＤＭＵＸの場合のように、両方のスイッチを用いてＴＵリング保護及び１：ｎの TRIB保護を含むスイッチプレーン保護が働くことが可能。これらの信号にはアド ドロップのためのアクセスは全く与えられていない。これらのバスは４bit by 3 8.88MHz バスである。スイッチ経路を使用するための信号の選択がＳＴＭ−４カ ードについて行われる。図５ これは、ＳＴＭ−４のOptical/Mux ユニットのアーキテクチャを示している。 内部インタフェース側では、スイッチカードに入ってくるＳＴＭ−１信号（４bi t by 38.88MHzの構造の）の１つはリジャスティファイア(rejustifier)ＡＳＩＣ ３１に送り込まれ、他の信号はＡＳＩＣ３６に送り込まれる。対向するＳＴＭ− ４カードからＡＳＩＣ３４及び３５に送り込まれる残りの２つのＳＴＭ−１信号 は、リジャスティファイアを使用しない。その後、その信号が新しいＳＴＭ−１ ／ＳＴＭ−４回路３７に送り込まれ、ＳＴＭ−４信号にバイトインターリーブさ れる。この回路はＢＩＰカルキュレーションとスクランブリングも実行する。そ れは、低速度プロセスを扱うＡＳＩＣから成り、その高速インターリーブが他の 装置により行われることが好ましい。その後、電気的なＳＴＭ−４信号はライン 伝送前に電気から光へ変換される。 入ってくるＳＴＭ−４信号は、上述したものと逆に使用する。ＳＴＭ−４信号 の処理機能は、アドドロップされるＳＴＭ−１を選択できるようにするためにＳ ＴＭ−１出力のスイッチングを可能にする。 物理的には、ＳＴＭ−４のOptical/Mux ユニットは２つのスロットを占める、 これらのスロットは以前２つのＳＴＭ−１ラインカードにより使用されたもので ある。おそらく可能なスプリットは、主要な多数処理を扱う１つのカードと第２ のインターリーブと光/電気変換を扱う第２のカードである。これは、リボンケ ーブルタイプのリンキングを備えた１つのユニット又は２つのカードであっても よい。 適当なサブラックレイアウトの例が図６に示されている。 上述した装置では、ＳＴＭ−４とＳＴＭ−１６の信号の各々が、ＩＴＵ仕様Ｇ ７０８で規定されているいわゆるSection Overhead（ＳＯＨ）を搬送する。言い 換えれば、ＳＴＭ−４の場合には４つの信号がそれぞれ一つのＳＯＨを有し、Ｓ ＴＭ−１６の場合には１６個の信号がそれぞれ一つのＳＯＨを有する。 本発明を適用するにあたって、１つの特定のＳＯＨが通信に使用されるか、さ もなければこの特定のＳＯＨがスイッチをバイパスするＳＯＨの一つである場合 には問題が起こり得る。そのような状況では、それへのアクセスはなくしたがっ て通信もない。 その場合に、本発明は、その特定の信号のＳＯＨすなわちＳＴＭ−１＃１信号 が、バイパスバスとスイッチとの間で信号をスプリットする前にスイッチにより 処理されるべき関連のＳＴＭ−１の別の信号のＳＯＨについてスワップされるか 又は変形される手段を提供することができる。 この手段により、通信データはスイッチにより処理される。特定のＳＴＭ−１ の正しいＳＯＨ、例えば、ＳＴＭ−１＃１を回復するために、信号がスイッチを 離れてバイパスするように逆「スワップ」又は転送が行われる。

───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ， ＤＫ，ＥＳ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，Ｍ Ｃ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ， ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＭＷ，ＳＤ，ＳＺ)，ＡＭ， ＡＴ，ＡＵ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，Ｃ Ｎ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ ，ＨＵ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＫ， ＬＲ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＮ，ＭＷ，Ｍ Ｘ，ＮＬ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ ，ＳＥ，ＳＩ，ＳＫ，ＴＪ，ＴＴ，ＵＡ，ＵＳ，ＵＺ， ＶＮ

Claims (1)

1. 【特許請求の範囲】 １．同期ディジタルハイアラーキ電気通信システムにおいて使用するためのアド ドロップマルチプレクサ（ＡＤＭＵＸ）であって、バイパスを備えており、それ により使用時に高速ビット速度伝送システムとインタフェースするように構成で きるようになったことを特徴とするＡＤＭＵＸ。 ２．ディジタル電気通信システムにおいて使用するためのアドドロップマルチプ レクサ（ＡＤＭＵＸ）であって、バイパスを備えており、それによりそのデータ スイッチ容量を使用時に接続されるサブリングの伝送容量と一致させることがで きるようになったことを特徴とするＡＤＭＵＸ。 ３．バイパスがＡＤＭＵＸの回路カードに組み込まれていることを特徴とする請 求項１又は２に記載されたＡＤＭＵＸ。 ４．バイパスがＡＤＭＵＸを形成するカードの外側に形成されていることを特徴 とする請求項１又は２に記載されたＡＤＭＵＸ。 ５．スイッチをバイパスするＳＴＭ−１信号のＳＯＨの通信データが、スイッチ されるべきＳＴＭ−１信号のＳＯＨへ転送され、その通信データがスイッチによ り処理されることを可能とする手段を有し、更に、信号がスイッチから離れると 前記通信データを前記バイパスされたＳＴＭ−１のＳＯＨの元へ転送する手段を 有することを特徴とする請求項１ないし４のいずれかに記載のＡＤＭＵＸ。 ６．請求項１ないし５のいずれかに記載された１つ以上のＡＤＭＵＸを組み込ん だ通信システム。