JPH09512371A - データ通信バスを有する回路 - Google Patents

Abstract

(57)【要約】 本発明のデータ通信バスを有する回路は、情報がワイヤロジックで構築されたバスに供給され、このバスの電位が接地レベルに下げられるもしくは電源電圧レベルに維持される。バスのデータラインは、主電流チャネルトランジスタを介して相互結合された２つの部品に分割される。この２つの部品では異なる電源電圧が使用される。トランジスタの制御電極は、最も低い電源電圧に結合される。トランジスタは、両方の部品が接地されたとき導通状態になる。トランジスタは接地される部品がないとき非道通状態になる。

Description

【発明の詳細な説明】 データ通信バスを有する回路 技術分野 本発明は、複数の補助回路が結合される通信バスを有する回路に関する。各補 助回路は、優勢的なもしくは劣性的な状況でバスを選択的に駆動してデータを送 信するために配置される。このバスは、補助回路の何れか一つが優勢的な状況で バスを駆動する場合に優勢的状況に移行するため、そして補助回路の全てが劣性 的な状況でバスを駆動する場合に劣性的状況に移行するために配置される。補助 回路は、バスの状態を検出してデータを受信するために配置される。このバスは 、中継インタフェースを介して相互結合された第１及び第２バスを有する。この 回路において、第１及び第２バスラインの各々は、これらバスラインに結合され た少なくとも一つの補助回路を有する。優勢状況及び劣性状況は、それぞれ第１ 呼び第２バスラインの電位で優勢レベル及び劣性レベルに対応する。中継インタ フェースは、第１及び第２バスラインの電位の論理的に対応するレベルを提供す るために配置される。 上述のような回路は、Philips Semiconductors発行、“IC20 Data Handbook 1 994”の第４章から既知である。この文献は、データ通信バス（I2Cバス）及び中 継インタフェース（82B715 IC）について記述している。 回路中の補助回路は、バスライン（SDA）を介して通信するI2Cバスを有する。 補助回路は、バスラインと共働するワイヤードアンド回路を構築する。各補助回 路は即ち、バスライン上の電位をローレベル（優勢レベル）に下げることができ る。 バスラインの電位は、補助回路がバスラインの電位を下げない場合、ハイレベ ル（劣性レベル）を維持する。 背景技術 前述の回路は、データ通信及び調停のために使用される。データ通信の場合、 一つの補助回路が送信機として動作すると、一つもしくは複数の補助回路が受信 機として動作する。この送信機は、優勢レベルとその解放を再び設定するために バスラインを交互に駆動して、バスラインの電位のレベルを制御する。これらの 駆動の瞬 間は、送信すべきデータに依存する。受信機は、連続する瞬間においてバスライ ンの電位のレベルを検出し、この検出結果を基に送信データを得る。 各補助回路は、送信機として動作できる。各補助回路がバスライン上の電位の レベルを制御できるため、他の回路が優勢レベルに対してバスラインを駆動しな い状況をもたらす。更に、各補助回路は、受信機として動作できる。補助回路の 種々の対の間の通信は、バスラインを介して実現可能である。 調停は、データ通信において、望まれない他の補助回路が優勢状態に対してバ スラインを駆動するというような送信機が割当てられない状況の回避を提供する 。この結果、データ通信よりも調停期間が先行する。 調停期間において、バスラインの制御を望む種々の補助回路が、優勢レベルに 対してバスラインの電位を駆動することが許容される。調停中、これら補助回路 は同様に、バスラインの電位を再び解放し、次いでこの電位を検出する。電位の 継続的な優勢レベルはこの場合、他の補助回路がバスラインの制御の獲得を望む 、ということを表す。この電位を検出する補助回路は調停を解放し、その後、拘 束されないバスラインの電位をもたらす。 中継インタフェースは、２本のバスラインの透明性を帯びた相互結合に利用で きる。多数の補助回路が、バスラインの個々に結合される。中継インタフェース は、独立した補助回路のそれぞれから見た場合、全ての他の補助回路が結合され た一つのバスラインのみが存在するかのように思われる状況が生じる。 この状況は、独立した補助回路が、優勢レベルに結合されるバスラインの電位 を駆動するならば、中継インタフェースは、他のバスラインの電位が同様に優勢 レベルを装うという事態をもたらす。バスラインを優勢レベルに駆動する補助回 路が存在しないと、同様のバスラインの電位は劣性レベルを装う。 バスは、異なる集積回路の補助回路間の通信用に著しく適応する。複数のこの ような集積回路は、この集積回路が異なる電源電圧で動作しても、一つの回路配 置において使用できることが望ましい。データを、第１電源電圧で動作する第１ 集積回路中の補助回路と、第１電源電圧では動作できない第２集積回路中の補助 回路との間で交換できることが特に望ましい。 既知の回路において、全ての補助回路が、バスラインの電位が同一の劣性レベ ル 及び同一の優勢レベルで動作できることが必要である。これらレベルは、電源電 圧の電位に対応し、そしてこの電源電圧から得られる。この結果、他の補助回路 と整合しない電電減圧でこれら補助回路の一つが動作すると、異なる集積回路中 の補助回路間で、バスを介したデータ通信を行うことが不可能となる。 この問題は、最も高い電源電圧で動作する集積回路の電源端子の電位の間の差 よりも低くする目的で、優勢レベルと劣性レベルとの間の差を選択することによ り基本的には解決できる。しかしながら、集積回路が他の集積回路と通信するた めに特別に設計されることを意味する。 さらに、エネルギ節約の観点から、補助回路の一部に対するエネルギの供給を 、補助回路が必要ない場合に阻止できることが望ましい。他の補助回路の間のデ ータ通信用には、しかしながら、バスラインの電位の変更することがまだ可能で あろう。これら電位の変更は、エネルギの供給が阻止された補助回路を無効にで き、そしてこれら補助回路は、バスラインの電位変更を防止できる。 発明の開示 本発明の目的は、異なる電源電圧で動作する異なる集積回路中で動作する補助 回路の間でデータ通信を実現する回路を提供することである。 本発明による回路は、優勢モードの駆動が存在しない状況において、かつ互い に独立して個別の劣性レベルを示す第１及び第２バスの電位を設けるために配置 された手段を有し、中継装置が、第１及び／もしくは第２バスラインの電位が優 勢レベルと対応するバスラインの基準レベルとの間に位置するときに第１及び第 ２バスラインの間の導通結合をもたらすため、そして第１及び第２バスラインの 電位が対応するバスラインの基準レベルと当該バスライン独自の劣性レベルとの 間に位置するときに結合の遮断をもたらすために配置されたことを特徴とする。 バスラインは、電位が劣性レベルにある場合、補助回路が如何なるバスライン も優勢レベルに駆動しないため、相互に絶縁される。バスラインの電位は、個別 に劣性レベルに設定できる。この結果、補助回路は、比較的高い劣性レベルを要 求する補助回路を第１バスラインに結合できる。比較的低い劣性レベルのみ保持 できる補助回路を第２バスラインに結合できる。 補助回路の一つがバスラインの電位を優勢レベルに駆動すると、他のバスライ ンの電位はインタフェース回路を介して優勢レベルに同様に駆動される。データ 通信及び調停は、対応する補助回路が結合されたバスラインと関係なく通常、実 施できる。 本発明の回路の実施例は、中継インタフェースが、主電流チャネルと制御電極 を有するトランジスタを有し、主電流チャネルを介して延在する第１及び第２バ スラインと制御電極との間の結合が、所定のレベルからトランジスタの閾電圧を 引いた電位に対応する所定のレベルの電位に結合されることを特徴とする。 トランジスタを使用すると、中継インタフェースを保持に簡単な構成で実現で きる。 本発明による回路の更なる実施例は、トランジスタがＮチャネルの通常オフ状 態のMOSFETで、このトランジスタのゲート電極が、第２バスラインの劣性レベル の電位を受け入れることを特徴とする。 トランジスタのゲート電極は、第２バスラインの劣性レベルの電位を受信する 。基準電位は、簡単に実現される。 本発明による回路の実施例は、補助回路もしくは第２バスラインに結合された 補助回路へのエネルギ供給を遮断する状態と、第２バスラインの電位の劣性レベ ルを実質的な優勢レベルに下げる状態と、第１と第２バスラインとの間の結合を 継続的に絶縁するために、基準レベルを少なくとも前記優勢レベルに低減する状 態とを得るためのスイッチ手段を有することを特徴とする。 第２バスラインに結合された補助回路へのエネルギ供給のみ成らず基準電位を 遮断することにより、補助回路の障害もしくは他の補助回路の動作を中断するこ となくエネルギが制限される。 本発明の更なる実施例は、第１バスラインに結合された補助回路が制御のため にスイッチ手段に結合されることを特徴とする。 第２バスラインに結合された補助回路は、第１バスラインを介して受信したコ マンドにより再び活性化できる。 本発明の更なる実施例は、第２バスラインが連続的な結合と、第３バスライン と、機能的に当該結合に類似した更なる結合を介して第１バスラインに結合され 、優勢 駆動が存在しない劣性レベルに第３バスラインを駆動する手段を有することを特 徴とする。 即ち、第１バスラインに結合された補助回路及び／または第２バスラインに結 合された補助回路は、相互に要求されたもしくは独立して非活性化できる。 図面の簡単な説明 第１図は本発明による回路の第１実施例を示す図である。 第２図は本発明による回路の第２実施例を示す図である。 第３図は本発明による回路の第３実施例を示す図である。 第４図は本発明による回路の第４実施例を示す図である。 発明を実施するための最良の形態 第１図に、本発明による回路の第１実施例を示す。この回路は第１バスライン ２０と第２バスライン１０とを有する。 例として、２つの補助回路２２，２４は、対応するバスインタフェース出力22 4，244を介して第１バスライン２０に結合される。補助回路２２，２４は、それ ぞれ第１及び第２電源端子Ｖ₀，Ｖ₁に結合された２つの電源入力220，222，240 ，242を有する。第２電源端子Ｖ₁は、抵抗素子Ｒ₁を介して第１バスラインに結 合される。 例として、２つの補助回路１２，１４が対応するバスインタフェース出力124 ，144を介して第２バスライン１０に結合される。補助回路１２，１４は、それ ぞれ第１電源端子Ｖ₀及び第３電源端子Ｖ₂に結合された２つの電源入力120，122 ，140，142を有する。第３電源端子Ｖ₂は、抵抗素子Ｒ２を介して第２バスライ ン１０に結合されている。 第１及び第２バスライン２０，１０は、ＮチャネルFET（電界効果トランジス タ）として示されたトランジスタ１６のチャネルを介して相互結合される。この トランジスタの制御電極は、第３電源端子Ｖ₂に結合される。ダイオード１８は 、トランジスタ１６のチャネルと平行に示されている。トランジスタ１６がMOSF ET（より一般的にはIGFET）の場合、バックゲート（基板）が望ましくはソース に結合される。この結果として、バックゲート・ドレインダイオードがトランジ スタ１６のチャネル と平行になる。このダイオードは、ダイオード１８として示されている。 第１電源電圧であるＶＡ（ＶＡ＝Ｖ₁−Ｖ₀）は、動作中、第１及び第２電源端 子Ｖ₀，Ｖ₁間に印加される。第１及び第３電源端子Ｖ₀，Ｖ₂間には、第２電源電 圧であるＶＢ（ＶＢ＝Ｖ₂−Ｖ₀）が印加される。第１電源電圧ＶＡは、第２電源 電圧ＶＢよりも高く、これら電圧は、例えば、それぞれ５Ｖ及び3.3Ｖである（ 上下１０％の変動可）。 トランジスタ１６は、例えば、ゲート（第３バスラインに結合される）の電位 がソース（第２バスライン１０に結合される）の電位に等しくかつ、ドレイン（ 第１バスライン２０に結合される）の電位よりも低い場合にチャネルが非導通で あるＮチャネル・エンハンスメントFETである。このチャネルは、ソース及び／ またはドレインの電位が、ゲートの電位よりも低い閾電圧ＶＴ（例えば1.5Ｖ） 以上の場合にのみターンオンされる。 補助回路が構築する第１電源端子への導電経路を可能な限り短くすることによ り、第１バスライン２０の電位は、第２バスライン１０の電位が第１電源端子Ｖ₀ の電位よりも高い第２電源電圧ＶＢであっても、第１電源端子Ｖ₀の電位よりも 高い第１電源電圧ＶＡになる。第２バスライン１０の電位は、第１バスライン２ ０の電位よりも低く （例えば５Ｖ及び3.3Ｖ場合よりも低い1.7Ｖ）、トランジ スタ１６のゲートの電位に等しい。 補助回路（例えば補助回路１２）の一つが、第２バスライン１０と第１電源端 子Ｖ₀との間の導電経路を設ける場合、第２バスライン１０の電位が、第１電源 端子Ｖ₀の電位に引き寄せられる。この結果、トランジスタ１６のソースの電位 が、トランジスタ１６のチャネルを活性化するためには十分な値により、ゲート の電位よりも低くなる。この結果、第１バスライン２０の電位が、第１電源端子 Ｖ₀の電位に同様に引き寄せられる。 導電経路を設ける補助回路１２がこの経路を再び寸断する場合、バスライン１ ０，２０の電位が抵抗素子Ｒ１，Ｒ２の影響の基で再び引き寄せられる（もちろ ん、他の補助回路がバスライン１０，２０と第１電源端子Ｖ₀との間の導電結合 を設定することなく設けられる）。トランジスタ１６のチャネルは、この場合、 トランジスタ１６のゲートの電位を下回る或る閾電圧ＶＴを下回る領域の様に増 加した第２バス ライン１０の電位に到るまでの時間について活性化を維持する。次いで、トラン ジスタ１６のチャネルが非活性化され、そして第１及び第２バスライン２０，１ ０の電位が、独立した方法で、再び第１バスライン２０の電位が第２電源端子Ｖ₁ の電位に到り、そして第２バスライン１０の電位が第３電源端子Ｖ₂に到るまで 更に上昇する。 補助回路の一つ（例えば補助回路２２）が第１バスライン２０と第１電源端子 Ｖ₀との間の導電経路を設定する場合、第２バスライン１０の電位が第１バスラ イン２０を介して下げられるという小さな作用が生じる。トランジスタのバック ゲートがそのソースに結合される場合、ダイオード１８は、導通のために、第２ バスライン１０を第２バスライン１０を引き下げることを開始する。ダイオード １６により、ドレインの電位を、ソースの電位を遥か下回るように下げることは できない。もちろん、トランジスタ１６のバックゲートを、例えばＶ₀の電位を 維持することができる。この場合、第２バスライン１０の電位は、第１バスライ ン２０の電位がトランジスタ１６のゲートの電位を急激に下回るとき、トランジ スタ１６のチャネルの導電性を得るために引き下げられる。 複数の補助回路が、連続的にバスライン１０，２０と第１電源端子Ｖ₀との間 の導電経路を設定するとき、バスライン１０，２０の両者は、第１電源端子Ｖ₀ の電位に引き寄せられる。この電位は、バスライン１０，２０の電位の優勢レベ ルに対応する。第２及び第３電源端子の電位は、それぞれ第１バスライン２０及 び第２バスライン１０の電位の劣性レベルに対応する。 回路は、バス（ワイヤードロジック）の優勢及び劣性モードをもたらす補助回 路１２，１４，２２，２４間のデータ通信に適する。回路及びプロトコルの例は 、例えば、本明細書で参照する、Philips Semiconductors著、“IC20 Data Hand book 1994”の第４章に記述されたようなI2Cバスに関するものである。この部分 は同様に補助回路の多くの例を含む。I2Cバスは、データラインSDAとクロックラ インSCLを使用し、何れも、優勢／劣性モードに応じて制御される。 第２図は、I2Cバスと連動して使用する本発明による回路を示す図である。こ こで、第１図の第１バスライン２０は、それぞれ対応する抵抗素子Ｒ３，Ｒ４を 介して電源端子Ｖ₁に結合される２つの導電ラインSDA1，SCL1に置き換えられる 。第１図の第 ２バスライン１０は、それぞれ抵抗素子Ｒ３，Ｒ４を介して第３電源端子Ｖ₂に 結合された２つの導電ラインSDA2，SCL2に置き換えられる。導電ラインSDA1，SC L1は、それぞれトランジスタ５８，５９のチャネルを介して導電ラインSDA2，SC L2に結合される。トランジスタ５８，５９のゲートは、第３電源端子Ｖ₂に結合 される。補助回路５４，５６は、導電ラインSDA1，SCL1に結合される。補助回路 ５０，５２は、導電ラインSDA2，SCL2に結合される。補助回路５０，５２，５４ ，５６の電源入力は、明確な目的のために省かれた。 接続トランジスタ５８を持つ導電ラインSDA1，SDA2の各々は、第１図のバスラ イン１０，２０について説明されたものと同様の方法で動作する。ラインSCL1， SCL2用の同一のホルダは、結合トランジスタ５９を持つ。これらラインを使用す るロジックは、上述の“データ ハンドブッグ”に記述されている。 本発明は、I2Cバスに限定されるものでなく、例えばパラレルバス、ポイント 間結合のような他のバス用に使用できる。 第３図は、本発明の回路の第３実施例を示す図である。同図と第１図との間に 存在する同一部分及び同一要素は、同一番号で示す。第１図に対する相違点は、 スイッチ回路３０が第３電源端子Ｖ₂の一方の側と抵抗素子Ｒ₂の他方の側と、ト ランジスタ１６のゲートと、第２バスライン１０に結合された補助回路１２，１ ４の電源入力120，140との間に挿入されたという点である。第１バスライン２０ に結合された補助回路の一つ（２２）は、スイッチ回路３０の制御入力に結合さ れた制御出力を持つ。 スイッチ回路３０は、データ通信の不必要な中断無しで第２バスライン１０に 結合された補助回路１２，１４の印加電圧を低減する状況を提供する。スイッチ 回路の第１実施例は、導通状態と非導通状態の２つの状態を有する。導通状態に おいて、スイッチ回路３０が第３電源端子Ｖ₂の電位を伝える。この導通状態に おいて、補助回路１２，１４及び第２バスライン１０は、第１図を参照して説明 したように動作する。 非導通状態において、トランジスタ１６のゲートの電位が、第２バスライン１ ０及び補助回路１２，１４の電源入力120，140上で、第１電源端子Ｖ₀の電位の レベルに実質的に一致する。補助回路１２，１４は、この場合は非活性化され、 そしてト ランジスタ１６がターンオフされる。この結果、トランジスタ１６が第１バスラ イン２０から回路の非活性化部分を分離するため、第１バスライン２０に結合さ れかつ活性化される補助回路２２，２４が、通常は第２バスライン１０による遮 断無しで通信できるのに反して、エネルギ消費が低減される。 明確には、補助回路１２，１４、トランジスタ１６のゲート、そして第２バス ライン１０用のエネルギ供給を総括的に非活性化することは、種々の方法で実施 できる。第３図に簡略化を目的として示されたように、この方法としては、お互 いに直接結合されるべきこれら素子については必要ない。 スイッチ回路３０は、望ましくは、第１バスライン２０に結合された補助回路 ２２に制御される。即ち、第２バスラインは、第１バスライン２０の制御の基で スイッチオン及びオフできる。スイッチ回路３０のスイッチオン及びオフは、し かしながら、図示しない中央制御ユニットもしくは手動操作スイッチにより実現 できる。 スイッチ回路３０の更なる実施例は、制御信号に応じて、トランジスタ１６の ゲートと、第２バスライン１０と、補助回路１２，１４の電源入力120，140に、 介在状態における低減電位レベル（第３電源端子Ｖ₂と第１電源端子Ｖ₀との間の 電位のレベル）を供給するために配置される。補助回路１２，１４は、ローエネ ルギモード（低速モードも可）に切替えられ、そしてバスライン１０，２０を介 して他の補助回路２２，２４と通信を継続する。 第４図は、本発明による回路の更なる実施例を示す図である。図は、第３図と 類似しており、同一部品は同一符号で示す。 第３バスライン４４は、第１及び第２バスライン２０，１０の間に挿入される 。第３バスライン４４は、トランジスタ４６のチャネルを介して、第１バスライ ン２０に結合される。ダイオード４８は、このチャネルに平行に結合される。第 ３バスライン４４は、トランジスタ１６のチャネルを介して第２バスライン１０ に結合される。第３バスライン４４は、抵抗素子Ｒ３を介して、第４電源端子Ｖ₃ に結合される。 トランジスタ４６のゲートは、第１バスライン２０に結合された補助回路２２ ，２４の電源入力220，240に結合される。このゲートは同様に、抵抗素子Ｒ１を 介して、第１バスライン２０に結合される。このゲートは、第１スイッチ素子４ ２を介 して、第２電源端子Ｖ₁に結合される。 第２バスライン１０に結合された補助回路１２，１４は、エネルギ低消費状態 （非消費状態）で駆動できる第２バスライン１０に結合されかつ／もしくは補助 回路２２，２４がエネルギ低消費状態（非消費状態）で駆動できる第１バスライ ン２０に結合される。エネルギを受け取る補助回路１２，１４，２２，２４は相 互に通信することができる。この関係は、一方の側の第１及び第２バスライン２ ０，１０の電位のレベルと、他方の側の第３バスライン４４の電位のレベルとの 間に設定される。この関係は、第１図を参照して説明した関係に類似しており、 一方の側の第２バスライン１０と他方の側の第１バスライン２０のレベルの間に 存在する。 更に、トランジスタを介した結合に類似した結合を介して、調停される多数の 更なるバスラインを、第３バスラインに結合できる。各バスラインは、結合され た補助回路と共に、他のバスラインとは区別してスイッチオン及びオフできる。 更に、更なるバスラインが、対応する方法で第１もしくは風バスラインに結合で きる。 本発明を、NMOS型電界効果トランジスタ１６を基本として説明したが、明らか に、他の形式のトランジスタもしくは他のスイッチ素子を、本発明の視野を外れ ない限り使用できる。スイッチ素子は、バスが劣性モードの場合に絶縁し、回路 が優勢モードの場合に導通すれば十分である。抵抗素子の使用は、例えば、抵抗 から構築できるが、優勢駆動の休止時にバスラインの電位を所定のレベルに下げ る、例えば負荷トランジスタであっても良い。

Claims (1)

1. 【特許請求の範囲】 １．それぞれ優勢または劣性モードで選択的にバスを駆動してデータを送信する ために配置された複数の補助回路が結合された通信バスを有する回路であって、 前記バスが、前記補助回路の何れかが優勢モードで前記バスを駆動する場合に優 勢状態に到り、そして全ての補助回路が劣性状態で前記バスを駆動する場合に劣 性状態に到るために配置され、前記補助回路が、前記バスの状態を検出してデー タを受信するために配置され、前記バスが、中継インタフェースを介して相互結 合された第１及び第２バスラインを有し、前記第１及び第２バスラインの各々が 、自己に結合された少なくとも一つの補助回路を有し、前記優勢及び劣性モード の各々が、前記第１及び第２バスラインの電位である優勢及び劣性レベルに対応 し、前記中継インタフェースが、前記第１及び第２バスラインの電位に論理的に 対応するレベルを設定するために配置されたデータ通信バスを有する回路におい て、 優勢モードの駆動が存在しない状況において、かつ互いに独立して個別の劣性 レベルを示す第１及び第２バスの電位を設けるために配置された手段を有し、 前記中継装置が、前記第１及び／もしくは第２バスラインの電位が優勢レベル と対応するバスラインの基準レベルとの間に位置するときに前記第１及び第２バ スラインの間の導通結合をもたらすため、そして前記第１及び第２バスラインの 電位が対応する前記バスラインの前記基準レベルと当該バスライン独自の劣性レ ベルとの間に位置するときに結合の遮断をもたらすために配置されたことを特徴 とする通信バスを有する回路。 ２．請求項１に記載の回路において、 動作中、前記第１バスラインの劣性レベルと優勢レベルとの差である第１の差 が、前記第２バスラインの劣性レベルと優勢レベルとの差である第２の差よりも 小さくなるように設定されることを特徴とする通信バスを有する回路。 ３．請求項１または２に記載の回路において、 前記中継インタフェースが、主電流チャネルと制御電極を有するトランジスタ を有し、 前記主電流チャネルを介して延在する前記第１及び第２バスラインと前記制御 電 極との間の結合が、所定のレベルからトランジスタの閾電圧を引いた電位に対応 する所定のレベルの電位に結合されることを特徴とする通信バスを有する回路。 ４．請求項３に記載の回路において、 前記トランジスタがＮチャネルの通常オフ状態のIGFETもしくはMOSFETである ことを特徴とする通信バスを有する回路。 ５．請求項３に記載の回路において、 前記トランジスタがバイポーラトランジスタであることを特徴とする通信バス を有する回路。 ６．請求項４または５に記載の回路において、 前記トランジスタの制御電極が、前記第２バスラインの劣性レベルの電位を受 信することを特徴とする通信バスを有する回路。 ７．請求項１乃至６の何れか一項に記載の回路において、 前記補助回路もしくは前記第２バスラインに結合された補助回路へのエネルギ 供給を遮断する状態と、 前記第２バスラインの電位の劣性レベルを実質的な優勢レベルに下げる状態と 、 前記第１と第２バスラインとの間の結合を継続的に絶縁するために、前記基準 レベルを少なくとも前記優勢レベルに低減する状態とを得るためのスイッチ手段 を有することを特徴とする通信バスを有する回路。 ８．請求項７に記載の回路において、 前記第１バスラインに結合された補助回路が制御のために前記スイッチ手段に 結合されることを特徴とする通信バスを有する回路。 ９．請求項７または８に記載の回路において、 前記第２バスラインが連続的な結合と、第３バスラインと、機能的に当該結合 に類似した更なる結合を介して前記第１バスラインに結合され、優勢駆動が存在 しない劣性レベルに前記第３バスラインを駆動する手段を有することを特徴とす る通信バスを有する回路。