JPH0951238A - マイクロ波増幅器回路 - Google Patents
マイクロ波増幅器回路Info
- Publication number
- JPH0951238A JPH0951238A JP7203266A JP20326695A JPH0951238A JP H0951238 A JPH0951238 A JP H0951238A JP 7203266 A JP7203266 A JP 7203266A JP 20326695 A JP20326695 A JP 20326695A JP H0951238 A JPH0951238 A JP H0951238A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- drain
- gate
- fet
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
- H03F3/1935—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices with junction-FET devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/18—Indexing scheme relating to amplifiers the bias of the gate of a FET being controlled by a control signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】
【課題】 増幅器を備えたマイクロ波増幅器回路の利得
変動を防止し、歩留りの向上を目的とする。 【解決手段】 入力したマイクロ波信号を増幅して出力
するＦＥＴ３を備えたマイクロ波増幅器回路において、
ＦＥＴ３のゲートとゲートバイアス電圧印加用のゲート
バイアス端子４との間に、その抵抗値が可変の抵抗体か
らなるゲートバイアス抵抗６を接続したので、プロセス
変動によりＦＥＴ３のしきい値電圧が変化した場合であ
っても、ゲート，ドレインバイアス電圧を調整すること
なく回路利得の変動を防止することができる。
変動を防止し、歩留りの向上を目的とする。 【解決手段】 入力したマイクロ波信号を増幅して出力
するＦＥＴ３を備えたマイクロ波増幅器回路において、
ＦＥＴ３のゲートとゲートバイアス電圧印加用のゲート
バイアス端子４との間に、その抵抗値が可変の抵抗体か
らなるゲートバイアス抵抗６を接続したので、プロセス
変動によりＦＥＴ３のしきい値電圧が変化した場合であ
っても、ゲート，ドレインバイアス電圧を調整すること
なく回路利得の変動を防止することができる。
Description
【０００１】
【発明の属する技術分野】この発明はマイクロ波増幅器
回路に関し、特にその利得変動を防止することのできる
マイクロ波増幅器回路に関するものである。
回路に関し、特にその利得変動を防止することのできる
マイクロ波増幅器回路に関するものである。
【０００２】
【従来の技術】図１１に電界効果トランジスタ（ＦＥ
Ｔ）を用いた従来のマイクロ波増幅器回路の回路図を示
す。図において、１は増幅すべきマイクロ波信号の入力
端子、２は回路の出力端子、３は入力信号を増幅するＦ
ＥＴ、４はＦＥＴ３のゲート電極にバイアス電圧を印加
するためのゲートバイアス端子、５はＦＥＴ３のドレイ
ン電極にバイアス電圧を印加するためのドレインバイア
ス端子、２１はゲートバイアス端子４とＦＥＴ３のゲー
ト電極との間に接続されたゲート抵抗、２２は抵抗２１
のゲートバイアス端子４側の一端と接地との間に接続さ
れたコンデンサ、２３はドレインバイアス端子５とＦＥ
Ｔ３のドレイン電極との間に接続されたコイル、２４は
コイル２３のドレインバイアス端子５側の一端と接地と
の間に接続されたコンデンサ、１００は図示しない入力
側伝送線路とこのマイクロ波増幅器回路とのインピーダ
ンス整合をとる入力整合回路、２００は図示しない出力
側伝送線路とこのマイクロ波増幅器回路とのインピーダ
ンス整合をとる出力整合回路である。
Ｔ）を用いた従来のマイクロ波増幅器回路の回路図を示
す。図において、１は増幅すべきマイクロ波信号の入力
端子、２は回路の出力端子、３は入力信号を増幅するＦ
ＥＴ、４はＦＥＴ３のゲート電極にバイアス電圧を印加
するためのゲートバイアス端子、５はＦＥＴ３のドレイ
ン電極にバイアス電圧を印加するためのドレインバイア
ス端子、２１はゲートバイアス端子４とＦＥＴ３のゲー
ト電極との間に接続されたゲート抵抗、２２は抵抗２１
のゲートバイアス端子４側の一端と接地との間に接続さ
れたコンデンサ、２３はドレインバイアス端子５とＦＥ
Ｔ３のドレイン電極との間に接続されたコイル、２４は
コイル２３のドレインバイアス端子５側の一端と接地と
の間に接続されたコンデンサ、１００は図示しない入力
側伝送線路とこのマイクロ波増幅器回路とのインピーダ
ンス整合をとる入力整合回路、２００は図示しない出力
側伝送線路とこのマイクロ波増幅器回路とのインピーダ
ンス整合をとる出力整合回路である。
【０００３】次に、この回路の動作について説明する。
入力端子１にマイクロ波信号が入力されると、該信号は
入力整合回路１００によってマイクロ波インピーダンス
整合がとられて、ＦＥＴ３のゲート電極に入力される。
このＦＥＴ３のゲート電極にはゲート抵抗２１を介して
ゲートバイアス電圧が、またドレイン電極にはコイル２
３を介してドレインバイアス電圧が、それぞれ印加され
ており、入力されたマイクロ波信号はこのＦＥＴ３で増
幅されて、出力整合回路２００で出力整合され出力端子
２から出力される。
入力端子１にマイクロ波信号が入力されると、該信号は
入力整合回路１００によってマイクロ波インピーダンス
整合がとられて、ＦＥＴ３のゲート電極に入力される。
このＦＥＴ３のゲート電極にはゲート抵抗２１を介して
ゲートバイアス電圧が、またドレイン電極にはコイル２
３を介してドレインバイアス電圧が、それぞれ印加され
ており、入力されたマイクロ波信号はこのＦＥＴ３で増
幅されて、出力整合回路２００で出力整合され出力端子
２から出力される。
【０００４】このマイクロ波増幅器回路は、上述のよう
な動作をするものであるが、その利得はＦＥＴの特性，
ゲートバイアス電圧値，およびドレインバイアス電圧値
で決まるものである。
な動作をするものであるが、その利得はＦＥＴの特性，
ゲートバイアス電圧値，およびドレインバイアス電圧値
で決まるものである。
【０００５】図１２に、実験により得られた，ＦＥＴの
しきい値電圧の変化とそれに伴う回路利得の変動との関
係を示す。
しきい値電圧の変化とそれに伴う回路利得の変動との関
係を示す。
【０００６】この図からも明らかなように、プロセス変
動等の理由によりＦＥＴのしきい値電圧にバラツキが生
じると、それに伴って、利得の変動による回路の歩留り
の劣化が起こる。そのため、従来のマイクロ波増幅器回
路では、ゲート抵抗を介してＦＥＴのゲート電極にかけ
るゲートバイアス電圧をゲートバイアス端子に印加する
電圧自体を変化させることで制御し、これにより、ドレ
インバイアス電圧を印加することにより流れるドレイン
電流の電流値を調整して回路の利得変動を抑えていた。
動等の理由によりＦＥＴのしきい値電圧にバラツキが生
じると、それに伴って、利得の変動による回路の歩留り
の劣化が起こる。そのため、従来のマイクロ波増幅器回
路では、ゲート抵抗を介してＦＥＴのゲート電極にかけ
るゲートバイアス電圧をゲートバイアス端子に印加する
電圧自体を変化させることで制御し、これにより、ドレ
インバイアス電圧を印加することにより流れるドレイン
電流の電流値を調整して回路の利得変動を抑えていた。
【０００７】
【発明が解決しようとする課題】従来のマイクロ波増幅
器回路は以上のように構成されており、従って、上述の
ようにプロセス変動等によりＦＥＴのしきい値電圧にバ
ラツキが生じた場合は、それぞれの増幅器回路毎にＦＥ
Ｔのゲートバイアス電圧を調整して回路の利得変動を抑
えなければならないという問題点があった。
器回路は以上のように構成されており、従って、上述の
ようにプロセス変動等によりＦＥＴのしきい値電圧にバ
ラツキが生じた場合は、それぞれの増幅器回路毎にＦＥ
Ｔのゲートバイアス電圧を調整して回路の利得変動を抑
えなければならないという問題点があった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、ＦＥＴのしきい値電圧が変動し
ても外部から印加するバイアス電圧を調整することな
く、利得変動の生じないマイクロ波増幅器回路を提供す
ることを目的とする。
ためになされたもので、ＦＥＴのしきい値電圧が変動し
ても外部から印加するバイアス電圧を調整することな
く、利得変動の生じないマイクロ波増幅器回路を提供す
ることを目的とする。
【０００９】
【課題を解決するための手段】この発明（請求項１）に
かかるマイクロ波増幅器回路は、入力端子に入力するマ
イクロ波信号を増幅し、その増幅した信号を出力端子に
出力する増幅器を備えたマイクロ波増幅器回路におい
て、上記増幅器のゲートとゲートバイアス電圧印加用の
ゲートバイアス端子との間に、その抵抗値が可変の抵抗
体からなるゲートバイアス抵抗を接続したものである。
かかるマイクロ波増幅器回路は、入力端子に入力するマ
イクロ波信号を増幅し、その増幅した信号を出力端子に
出力する増幅器を備えたマイクロ波増幅器回路におい
て、上記増幅器のゲートとゲートバイアス電圧印加用の
ゲートバイアス端子との間に、その抵抗値が可変の抵抗
体からなるゲートバイアス抵抗を接続したものである。
【００１０】またこの発明（請求項２）にかかるマイク
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を可変抵抗としたものであ
る。
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を可変抵抗としたものであ
る。
【００１１】またこの発明（請求項３）にかかるマイク
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を、複数の抵抗を有し、該複
数の抵抗を選択して使用することによりその抵抗値を変
えることのできる可変抵抗としたものである。
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を、複数の抵抗を有し、該複
数の抵抗を選択して使用することによりその抵抗値を変
えることのできる可変抵抗としたものである。
【００１２】またこの発明（請求項４）にかかるマイク
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を、一端が上記ゲートバイア
ス端子に接続され、他端が上記増幅器のゲートに接続さ
れた抵抗と、上記ゲートバイアス端子にゲートが接続さ
れ、かつ上記増幅器のゲートおよび接地にソースおよび
ドレインがそれぞれ接続された抵抗用増幅器と、一端が
該抵抗用増幅器のソースに接続され、他端がドレインに
接続されたバイパス抵抗とを備えてなるものとしたもの
である。
ロ波増幅器回路は、請求項１に記載のマイクロ波増幅器
回路において、上記抵抗体を、一端が上記ゲートバイア
ス端子に接続され、他端が上記増幅器のゲートに接続さ
れた抵抗と、上記ゲートバイアス端子にゲートが接続さ
れ、かつ上記増幅器のゲートおよび接地にソースおよび
ドレインがそれぞれ接続された抵抗用増幅器と、一端が
該抵抗用増幅器のソースに接続され、他端がドレインに
接続されたバイパス抵抗とを備えてなるものとしたもの
である。
【００１３】またこの発明（請求項５）にかかるマイク
ロ波増幅器回路は、入力端子に入力するマイクロ波信号
を増幅し、その増幅した信号を出力端子に出力する増幅
器を備えたマイクロ波増幅器回路において、上記増幅器
のドレインとドレインバイアス電圧印加用のドレインバ
イアス端子との間に、その抵抗値は可変の抵抗体からな
るドレインバイアス抵抗を接続したものである。
ロ波増幅器回路は、入力端子に入力するマイクロ波信号
を増幅し、その増幅した信号を出力端子に出力する増幅
器を備えたマイクロ波増幅器回路において、上記増幅器
のドレインとドレインバイアス電圧印加用のドレインバ
イアス端子との間に、その抵抗値は可変の抵抗体からな
るドレインバイアス抵抗を接続したものである。
【００１４】またこの発明（請求項６）にかかるマイク
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を可変抵抗としたものであ
る。
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を可変抵抗としたものであ
る。
【００１５】またこの発明（請求項７）にかかるマイク
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を、複数の抵抗を有し、該複
数の抵抗を選択して使用することによりその抵抗値を変
えることのできる可変抵抗としたものである。
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を、複数の抵抗を有し、該複
数の抵抗を選択して使用することによりその抵抗値を変
えることのできる可変抵抗としたものである。
【００１６】またこの発明（請求項８）にかかるマイク
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を、一端が上記ドレインバイ
アス端子に接続され、他端が上記増幅器のドレインに接
続された抵抗と、上記ドレインバイアス端子にゲートが
接続され、かつ上記増幅器のドレインおよび接地にソー
スおよびドレインがそれぞれ接続された抵抗用増幅器
と、一端が該抵抗用増幅器のソースに接続され、他端が
ドレインに接続されたバイパス抵抗とを備えたものとし
たものである。
ロ波増幅器回路は、請求項５に記載のマイクロ波増幅器
回路において、上記抵抗体を、一端が上記ドレインバイ
アス端子に接続され、他端が上記増幅器のドレインに接
続された抵抗と、上記ドレインバイアス端子にゲートが
接続され、かつ上記増幅器のドレインおよび接地にソー
スおよびドレインがそれぞれ接続された抵抗用増幅器
と、一端が該抵抗用増幅器のソースに接続され、他端が
ドレインに接続されたバイパス抵抗とを備えたものとし
たものである。
【００１７】
実施形態１．本発明の第１の実施形態によるマイクロ波
増幅器回路は、図１に示されるように、入力端子１に入
力するマイクロ波信号を増幅し、その増幅した信号を出
力端子２に出力する増幅器３を備えたマイクロ波増幅器
回路において、上記増幅器３のゲートとゲートバイアス
電圧印加用のゲートバイアス端子４との間に、その抵抗
値が可変の抵抗体からなるゲートバイアス抵抗６を接続
したものであり、これにより、プロセス変動等により上
記増幅器３のしきい値電圧にバラツキが生じた場合であ
っても、外部から印加するバイアス電圧を調整すること
なく、回路の利得を一定に保つことができ、歩留りを向
上させることができる効果が得られるものである。
増幅器回路は、図１に示されるように、入力端子１に入
力するマイクロ波信号を増幅し、その増幅した信号を出
力端子２に出力する増幅器３を備えたマイクロ波増幅器
回路において、上記増幅器３のゲートとゲートバイアス
電圧印加用のゲートバイアス端子４との間に、その抵抗
値が可変の抵抗体からなるゲートバイアス抵抗６を接続
したものであり、これにより、プロセス変動等により上
記増幅器３のしきい値電圧にバラツキが生じた場合であ
っても、外部から印加するバイアス電圧を調整すること
なく、回路の利得を一定に保つことができ、歩留りを向
上させることができる効果が得られるものである。
【００１８】以下、本実施形態１のマイクロ波増幅器回
路について、詳細に説明する。 (1) 図１は、本実施形態１のマイクロ波増幅器回路に
おける第１実施例の回路図である。図において、１はマ
イクロ波信号の入力端子であり、この入力端子１に入力
したマイクロ波信号は、コンデンサ，コイル，抵抗，お
よび分布定数線路からなる入力整合回路１００によって
マイクロ波インピーダンス整合がとられて、ＦＥＴ３の
ゲート電極に入力される。このＦＥＴ３のゲート電極に
は、ゲートバイアス端子４にかけられる電圧が可変ゲー
ト抵抗６を介してゲートバイアス電圧として印加され
る。また、ＦＥＴ３のドレイン電極にはドレインバイア
ス端子５にかけられる電圧がドレインバイアス電圧とし
て印加されており、ＦＥＴ３のゲート電極に入力したマ
イクロ波信号はここで増幅されて、コンデンサ，コイ
ル，抵抗，および分布定数線路からなる出力整合回路２
００で出力整合され出力端子２から出力される。２２は
可変ゲート抵抗６のゲートバイアス端子４側の一端と接
地との間に接続されたコンデンサ、２３はドレインバイ
アス端子５とＦＥＴ３のドレイン電極との間に接続され
たコイル、２４はコイル２３のドレインバイアス端子５
側の一端と接地との間に接続されたコンデンサである。
路について、詳細に説明する。 (1) 図１は、本実施形態１のマイクロ波増幅器回路に
おける第１実施例の回路図である。図において、１はマ
イクロ波信号の入力端子であり、この入力端子１に入力
したマイクロ波信号は、コンデンサ，コイル，抵抗，お
よび分布定数線路からなる入力整合回路１００によって
マイクロ波インピーダンス整合がとられて、ＦＥＴ３の
ゲート電極に入力される。このＦＥＴ３のゲート電極に
は、ゲートバイアス端子４にかけられる電圧が可変ゲー
ト抵抗６を介してゲートバイアス電圧として印加され
る。また、ＦＥＴ３のドレイン電極にはドレインバイア
ス端子５にかけられる電圧がドレインバイアス電圧とし
て印加されており、ＦＥＴ３のゲート電極に入力したマ
イクロ波信号はここで増幅されて、コンデンサ，コイ
ル，抵抗，および分布定数線路からなる出力整合回路２
００で出力整合され出力端子２から出力される。２２は
可変ゲート抵抗６のゲートバイアス端子４側の一端と接
地との間に接続されたコンデンサ、２３はドレインバイ
アス端子５とＦＥＴ３のドレイン電極との間に接続され
たコイル、２４はコイル２３のドレインバイアス端子５
側の一端と接地との間に接続されたコンデンサである。
【００１９】即ち、本実施形態１における実施例１のマ
イクロ波増幅器回路は、ゲートバイアス抵抗として可変
ゲート抵抗６を用い、この抵抗値を個々のＦＥＴのしき
い値電圧に対応して設定することにより、ＦＥＴ３のゲ
ート電極にかかるゲートバイアス電圧値を調整するよう
にしたので、プロセス変動等により上記ＦＥＴ３のしき
い値電圧にバラツキが生じた場合であっても、ゲートバ
イアス端子４，ドレインバイアス端子５に印加する電圧
値をそれぞれ調整することなく、回路の利得を一定に保
つことができ、これにより回路の歩留りを向上させるこ
とができる効果が得られるものである。
イクロ波増幅器回路は、ゲートバイアス抵抗として可変
ゲート抵抗６を用い、この抵抗値を個々のＦＥＴのしき
い値電圧に対応して設定することにより、ＦＥＴ３のゲ
ート電極にかかるゲートバイアス電圧値を調整するよう
にしたので、プロセス変動等により上記ＦＥＴ３のしき
い値電圧にバラツキが生じた場合であっても、ゲートバ
イアス端子４，ドレインバイアス端子５に印加する電圧
値をそれぞれ調整することなく、回路の利得を一定に保
つことができ、これにより回路の歩留りを向上させるこ
とができる効果が得られるものである。
【００２０】以下、本実施例１のマイクロ波増幅器回路
における利得調整の原理について説明する。まず、図２
のＦＥＴのドレイン電流特性を示す図を用いて、ゲート
バイアス電圧値と回路利得との関係について説明する。
図において、ＩdsはＦＥＴのドレイン電流、Ｖdsはドレ
インバイアス電圧、Ｖgsはゲートバイアス電圧、Ｖthは
しきい値電圧である。この図から明らかなように、ＦＥ
Ｔのゲートバイアス電圧Ｖgsを負電圧方向、即ちしきい
値電圧Ｖth側に変化させるとドレイン電流Ｉdsは減少
し、従って回路の利得は減少する。逆にゲートバイアス
電圧Ｖgsを正電圧方向、即ちしきい値電圧Ｖthと反対側
に変化させるとドレイン電流Ｉdsは増加し、従って回路
の利得も増加する。このようにして、ゲートバイアス電
圧Ｖgsを制御することにより回路の利得調整を行なうこ
とができる。
における利得調整の原理について説明する。まず、図２
のＦＥＴのドレイン電流特性を示す図を用いて、ゲート
バイアス電圧値と回路利得との関係について説明する。
図において、ＩdsはＦＥＴのドレイン電流、Ｖdsはドレ
インバイアス電圧、Ｖgsはゲートバイアス電圧、Ｖthは
しきい値電圧である。この図から明らかなように、ＦＥ
Ｔのゲートバイアス電圧Ｖgsを負電圧方向、即ちしきい
値電圧Ｖth側に変化させるとドレイン電流Ｉdsは減少
し、従って回路の利得は減少する。逆にゲートバイアス
電圧Ｖgsを正電圧方向、即ちしきい値電圧Ｖthと反対側
に変化させるとドレイン電流Ｉdsは増加し、従って回路
の利得も増加する。このようにして、ゲートバイアス電
圧Ｖgsを制御することにより回路の利得調整を行なうこ
とができる。
【００２１】次に、ＦＥＴ３のしきい値電圧Ｖthがプロ
セス変動等により変化した場合の回路の利得調整の原理
について説明する。今、図１に示す本実施例１のマイク
ロ波増幅器回路において、ＦＥＴ３のしきい値電圧Ｖth
がＶth＝−１．０Ｖ、ゲートバイアス端子４に印加する
電圧Ｖg がＶg = −１．０Ｖ、ドレインバイアス端子５
に印加する電圧Ｖd がＶd ＝３．０Ｖ、可変ゲート抵抗
６の抵抗値Ｒg がＲg ＝５０ＫΩである時の回路利得Ｇ
を基準に考える。通常、ＦＥＴのドレイン・ゲート間に
は１０×１０-6Ａ程度のリーク電流Ｉdgが流れるため、
この設定の場合にゲート電極にかかるゲートバイアス電
圧Ｖgsは、 Ｖgs＝Ｖg ＋Ｉdg×Ｒg ＝−１．０＋１０×１０-6×５０×１０3 ＝−０．５Ｖ となる。
セス変動等により変化した場合の回路の利得調整の原理
について説明する。今、図１に示す本実施例１のマイク
ロ波増幅器回路において、ＦＥＴ３のしきい値電圧Ｖth
がＶth＝−１．０Ｖ、ゲートバイアス端子４に印加する
電圧Ｖg がＶg = −１．０Ｖ、ドレインバイアス端子５
に印加する電圧Ｖd がＶd ＝３．０Ｖ、可変ゲート抵抗
６の抵抗値Ｒg がＲg ＝５０ＫΩである時の回路利得Ｇ
を基準に考える。通常、ＦＥＴのドレイン・ゲート間に
は１０×１０-6Ａ程度のリーク電流Ｉdgが流れるため、
この設定の場合にゲート電極にかかるゲートバイアス電
圧Ｖgsは、 Ｖgs＝Ｖg ＋Ｉdg×Ｒg ＝−１．０＋１０×１０-6×５０×１０3 ＝−０．５Ｖ となる。
【００２２】一方、この回路において、ＦＥＴ３のしき
い値電圧Ｖthがプロセス変動等により浅くなった場合、
例えばＶth＝−０．８Ｖとなった場合の利得をＧ1 とす
ると、Ｇ1 は図１２から明らかなように、 Ｇ1 ＞Ｇ となり、回路の利得が増加してしまうことになる。かか
る場合に、例えば可変ゲート抵抗６の抵抗値Ｒg をＲg
＝３０ＫΩに設定すると、ゲート電極にかかるゲートバ
イアス電圧Ｖgsは、 Ｖgs＝Ｖg ＋Ｉds×Ｒg ＝−１．０＋１０×１０-6＋３０×１０3 ＝−０．７Ｖ となり、ゲートバイアス電圧Ｖgsは負電圧方向（しきい
値電圧Ｖth側）に変化する。このように、ゲートバイア
ス電圧Ｖgsを負電圧方向に変化させることは、上述した
ように、回路の利得を減少させることになるので、可変
ゲート抵抗６の抵抗値Ｒg をＦＥＴ３のしきい値電圧Ｖ
thの増加に応じて低く設定することにより、しきい値電
圧Ｖthの変化に伴う利得の増加分をキャンセルでき、利
得の変動を防止することができる。
い値電圧Ｖthがプロセス変動等により浅くなった場合、
例えばＶth＝−０．８Ｖとなった場合の利得をＧ1 とす
ると、Ｇ1 は図１２から明らかなように、 Ｇ1 ＞Ｇ となり、回路の利得が増加してしまうことになる。かか
る場合に、例えば可変ゲート抵抗６の抵抗値Ｒg をＲg
＝３０ＫΩに設定すると、ゲート電極にかかるゲートバ
イアス電圧Ｖgsは、 Ｖgs＝Ｖg ＋Ｉds×Ｒg ＝−１．０＋１０×１０-6＋３０×１０3 ＝−０．７Ｖ となり、ゲートバイアス電圧Ｖgsは負電圧方向（しきい
値電圧Ｖth側）に変化する。このように、ゲートバイア
ス電圧Ｖgsを負電圧方向に変化させることは、上述した
ように、回路の利得を減少させることになるので、可変
ゲート抵抗６の抵抗値Ｒg をＦＥＴ３のしきい値電圧Ｖ
thの増加に応じて低く設定することにより、しきい値電
圧Ｖthの変化に伴う利得の増加分をキャンセルでき、利
得の変動を防止することができる。
【００２３】このような本実施例１によるマイクロ波増
幅器回路においては、ゲートバイアス端子４とＦＥＴ３
のゲート電極との間に可変ゲート抵抗６を接続するよう
にしたので、ＦＥＴ３のしきい値電圧Ｖthがプロセス変
動等により変化した場合であっても、その変化に応じて
ゲート抵抗の抵抗値を設定することができ、これによ
り、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧を調整することなく、回路の利得を一定に
することができるという効果が得られる。
幅器回路においては、ゲートバイアス端子４とＦＥＴ３
のゲート電極との間に可変ゲート抵抗６を接続するよう
にしたので、ＦＥＴ３のしきい値電圧Ｖthがプロセス変
動等により変化した場合であっても、その変化に応じて
ゲート抵抗の抵抗値を設定することができ、これによ
り、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧を調整することなく、回路の利得を一定に
することができるという効果が得られる。
【００２４】(2) 次に、本実施形態１のマイクロ波増
幅器回路における第２の実施例について説明する。図３
は、本実施例２の回路図であり、図において、７は図１
の可変ゲート抵抗６の代わりに設けられた可変ゲート抵
抗であり、それぞれ抵抗値を持つｎ個の抵抗ｒ1 〜ｒn
を備えてなり、該ｎ個の抵抗を組合せて接続することに
より所望の抵抗値を得ることができるものである。その
他図１と同一符号は同一のものを示す。
幅器回路における第２の実施例について説明する。図３
は、本実施例２の回路図であり、図において、７は図１
の可変ゲート抵抗６の代わりに設けられた可変ゲート抵
抗であり、それぞれ抵抗値を持つｎ個の抵抗ｒ1 〜ｒn
を備えてなり、該ｎ個の抵抗を組合せて接続することに
より所望の抵抗値を得ることができるものである。その
他図１と同一符号は同一のものを示す。
【００２５】このような本実施例２によるマイクロ波増
幅器回路においては、ゲートバイアス端子４とＦＥＴ３
のゲート電極との間に可変ゲート抵抗７を接続するよう
にしたので、ＦＥＴ３のしきい値電圧Ｖthがプロセス変
動等により変化した場合であっても、可変ゲート抵抗７
のｒ1 〜ｒn の抵抗のうち必要な抵抗を直列，あるいは
並列に組み合わせて接続して使用することにより、しき
い値電圧の変化に応じてゲート抵抗の抵抗値を設定する
ことができ、これにより、ゲートバイアス端子４，ドレ
インバイアス端子５に印加する電圧を調整することな
く、回路の利得を一定にすることができるという効果が
得られる。
幅器回路においては、ゲートバイアス端子４とＦＥＴ３
のゲート電極との間に可変ゲート抵抗７を接続するよう
にしたので、ＦＥＴ３のしきい値電圧Ｖthがプロセス変
動等により変化した場合であっても、可変ゲート抵抗７
のｒ1 〜ｒn の抵抗のうち必要な抵抗を直列，あるいは
並列に組み合わせて接続して使用することにより、しき
い値電圧の変化に応じてゲート抵抗の抵抗値を設定する
ことができ、これにより、ゲートバイアス端子４，ドレ
インバイアス端子５に印加する電圧を調整することな
く、回路の利得を一定にすることができるという効果が
得られる。
【００２６】(3) 次に、本実施形態１のマイクロ波増
幅器回路における第３の実施例について説明する。図４
は、本実施例３の回路図であり、図において、８はゲー
トバイアス端子４とＦＥＴ３のゲートとの間に接続され
た抵抗であり、ＦＥＴ３のゲートバイアス端子４にゲー
トが接続され、ＦＥＴ３のゲートおよび接地にドレイン
およびソースがそれぞれ接続された抵抗用ＦＥＴ９、お
よびこの抵抗用ＦＥＴ９のドレイン・ソース間に接続さ
れた，抵抗値がＲpassのバイパス抵抗１０とともに、抵
抗体１１を構成している。その他図１と同一符号は同一
のものを示す。
幅器回路における第３の実施例について説明する。図４
は、本実施例３の回路図であり、図において、８はゲー
トバイアス端子４とＦＥＴ３のゲートとの間に接続され
た抵抗であり、ＦＥＴ３のゲートバイアス端子４にゲー
トが接続され、ＦＥＴ３のゲートおよび接地にドレイン
およびソースがそれぞれ接続された抵抗用ＦＥＴ９、お
よびこの抵抗用ＦＥＴ９のドレイン・ソース間に接続さ
れた，抵抗値がＲpassのバイパス抵抗１０とともに、抵
抗体１１を構成している。その他図１と同一符号は同一
のものを示す。
【００２７】即ち、本実施例３のマイクロ波増幅器回路
は、ＦＥＴ３のゲートバイアス抵抗として、一端がゲー
トバイアス端子４に接続され他端がＦＥＴ３のゲートに
接続された抵抗８と、ＦＥＴ３のゲートバイアス端子４
にゲートが接続され、ＦＥＴ３のゲートおよび接地にソ
ースおよびドレインが接続された抵抗用ＦＥＴ９と、一
端が該抵抗用ＦＥＴ９のソースに接続され、他端がドレ
インに接続されたバイパス抵抗１０とからなる抵抗体１
１を用いるようにしたので、これにより、プロセス変動
等により上記ＦＥＴ３のしきい値電圧にバラツキが生じ
た場合であっても、ゲートバイアス端子４，ドレインバ
イアス端子５に印加する電圧をそれぞれ調整することな
く、回路の利得を一定に保つことができ、歩留りを向上
させる効果が得られるものである。
は、ＦＥＴ３のゲートバイアス抵抗として、一端がゲー
トバイアス端子４に接続され他端がＦＥＴ３のゲートに
接続された抵抗８と、ＦＥＴ３のゲートバイアス端子４
にゲートが接続され、ＦＥＴ３のゲートおよび接地にソ
ースおよびドレインが接続された抵抗用ＦＥＴ９と、一
端が該抵抗用ＦＥＴ９のソースに接続され、他端がドレ
インに接続されたバイパス抵抗１０とからなる抵抗体１
１を用いるようにしたので、これにより、プロセス変動
等により上記ＦＥＴ３のしきい値電圧にバラツキが生じ
た場合であっても、ゲートバイアス端子４，ドレインバ
イアス端子５に印加する電圧をそれぞれ調整することな
く、回路の利得を一定に保つことができ、歩留りを向上
させる効果が得られるものである。
【００２８】以下、本実施例３のマイクロ波増幅器回路
における利得調整の原理について説明する。図５は、抵
抗用ＦＥＴ９のゲート・ソース間の電位差により生じる
ドレイン・ソース間抵抗の等価回路を示す図であり、１
２はその抵抗値がＲonの等価抵抗である。図６は、抵抗
用ＦＥＴ９を等価抵抗１２で表した場合の抵抗体１１の
回路図である。
における利得調整の原理について説明する。図５は、抵
抗用ＦＥＴ９のゲート・ソース間の電位差により生じる
ドレイン・ソース間抵抗の等価回路を示す図であり、１
２はその抵抗値がＲonの等価抵抗である。図６は、抵抗
用ＦＥＴ９を等価抵抗１２で表した場合の抵抗体１１の
回路図である。
【００２９】ゲートバイアス端子４に−Ｖg の電圧を印
加すると抵抗用ＦＥＴ９のゲート電極にも−Ｖg の電圧
が印加されることとなり、該抵抗用ＦＥＴ９のゲート・
ソース間に−Ｖg の電位差が生じ、抵抗用ＦＥＴ９が動
作する。この際のＢ点の電位は、 ＶB ＝−｛Ｒ′／（Ｒ′＋Ｒ）｝×Ｖg と表すことができる。ただし、Ｒ′＝（Ｒon・Ｒpass）
／（Ｒon＋Ｒpass）である。このＢ点の電位はＦＥＴ３
のゲートバイアス電圧になるので、ＦＥＴ３はこのＶB
に応じて動作することになる。
加すると抵抗用ＦＥＴ９のゲート電極にも−Ｖg の電圧
が印加されることとなり、該抵抗用ＦＥＴ９のゲート・
ソース間に−Ｖg の電位差が生じ、抵抗用ＦＥＴ９が動
作する。この際のＢ点の電位は、 ＶB ＝−｛Ｒ′／（Ｒ′＋Ｒ）｝×Ｖg と表すことができる。ただし、Ｒ′＝（Ｒon・Ｒpass）
／（Ｒon＋Ｒpass）である。このＢ点の電位はＦＥＴ３
のゲートバイアス電圧になるので、ＦＥＴ３はこのＶB
に応じて動作することになる。
【００３０】ここで、例えばＦＥＴ３および抵抗用ＦＥ
Ｔ９のしきい値がプロセス変動等により浅くなった場
合、図１２から明らかなように、増幅器回路の利得は増
加する。その一方、しきい値が浅くなると抵抗用ＦＥＴ
９のドレイン電流は減少するが、これは抵抗用ＦＥＴ９
のドレイン・ソース間抵抗の抵抗値Ｒonが大きくなるこ
とを示すものである。そして、この抵抗値Ｒonが大きく
なれば、それに伴いＲ′の値も大きくなり、その結果Ｂ
点の電位ＶB ，即ちＦＥＴ３のゲートバイアス電圧は負
電圧方向に変化することになる。このゲートバイアス電
圧を負電圧方向に変化させることは、図２から明らかな
ように、回路の利得を減少させることになるので、ＦＥ
Ｔ３のしきい値が浅くなったことによる回路利得の増加
をこれによってキャンセルさせることができる。
Ｔ９のしきい値がプロセス変動等により浅くなった場
合、図１２から明らかなように、増幅器回路の利得は増
加する。その一方、しきい値が浅くなると抵抗用ＦＥＴ
９のドレイン電流は減少するが、これは抵抗用ＦＥＴ９
のドレイン・ソース間抵抗の抵抗値Ｒonが大きくなるこ
とを示すものである。そして、この抵抗値Ｒonが大きく
なれば、それに伴いＲ′の値も大きくなり、その結果Ｂ
点の電位ＶB ，即ちＦＥＴ３のゲートバイアス電圧は負
電圧方向に変化することになる。このゲートバイアス電
圧を負電圧方向に変化させることは、図２から明らかな
ように、回路の利得を減少させることになるので、ＦＥ
Ｔ３のしきい値が浅くなったことによる回路利得の増加
をこれによってキャンセルさせることができる。
【００３１】このような本実施例３によるマイクロ波増
幅器回路においては、ゲートバイアス抵抗として、一端
がゲートバイアス端子４に接続され他端がＦＥＴ３のゲ
ートに接続された抵抗８と、ゲートバイアス端子４にゲ
ートが接続され、ＦＥＴ３のゲートおよび接地にソース
およびドレインが接続された抵抗用ＦＥＴ９と、一端が
該抵抗用ＦＥＴ９のソースに接続され、他端がドレイン
に接続されたバイパス抵抗１０とからなる抵抗体１１を
用いるようにしたので、ＦＥＴ３のしきい値電圧がプロ
セス変動等により変化した場合であっても、その変動分
を抵抗用ＦＥＴ９のドレイン・ソース間抵抗Ｒonの変化
によってキャンセルでき、これにより、ゲートバイアス
端子４，ドレインバイアス端子５に印加する電圧を調整
することなく、回路の利得を一定にすることができると
いう効果が得られる。
幅器回路においては、ゲートバイアス抵抗として、一端
がゲートバイアス端子４に接続され他端がＦＥＴ３のゲ
ートに接続された抵抗８と、ゲートバイアス端子４にゲ
ートが接続され、ＦＥＴ３のゲートおよび接地にソース
およびドレインが接続された抵抗用ＦＥＴ９と、一端が
該抵抗用ＦＥＴ９のソースに接続され、他端がドレイン
に接続されたバイパス抵抗１０とからなる抵抗体１１を
用いるようにしたので、ＦＥＴ３のしきい値電圧がプロ
セス変動等により変化した場合であっても、その変動分
を抵抗用ＦＥＴ９のドレイン・ソース間抵抗Ｒonの変化
によってキャンセルでき、これにより、ゲートバイアス
端子４，ドレインバイアス端子５に印加する電圧を調整
することなく、回路の利得を一定にすることができると
いう効果が得られる。
【００３２】なお、上記実施例１ないし３においては、
可変ゲート抵抗６，可変ゲート抵抗群７，または抵抗体
１１をそれぞれ入力整合回路１００とは別に設けたもの
を示したが、これらは入力整合回路１００の一部として
組み込んでも良く、上記実施例と同様の効果を得ること
ができる。
可変ゲート抵抗６，可変ゲート抵抗群７，または抵抗体
１１をそれぞれ入力整合回路１００とは別に設けたもの
を示したが、これらは入力整合回路１００の一部として
組み込んでも良く、上記実施例と同様の効果を得ること
ができる。
【００３３】実施形態２．本発明の第２の実施形態によ
るマイクロ波増幅器回路は、図７に示されるように、入
力端子１に入力するマイクロ波信号を増幅し、その増幅
した信号を出力端子２に出力する増幅器３を備えたマイ
クロ波増幅器回路において、上記増幅器３のドレインと
ドレインバイアス電圧印加用のドレインバイアス端子５
との間に、その抵抗値が可変の抵抗体からなるドレイン
バイアス抵抗５１を接続したものであり、これにより、
プロセス変動等により上記増幅器のしきい値電圧にバラ
ツキが生じた場合であっても、外部から印加するバイア
ス電圧を調整することなく、回路の利得を一定に保つこ
とができ、歩留りを向上させることができる効果が得ら
れるものである。
るマイクロ波増幅器回路は、図７に示されるように、入
力端子１に入力するマイクロ波信号を増幅し、その増幅
した信号を出力端子２に出力する増幅器３を備えたマイ
クロ波増幅器回路において、上記増幅器３のドレインと
ドレインバイアス電圧印加用のドレインバイアス端子５
との間に、その抵抗値が可変の抵抗体からなるドレイン
バイアス抵抗５１を接続したものであり、これにより、
プロセス変動等により上記増幅器のしきい値電圧にバラ
ツキが生じた場合であっても、外部から印加するバイア
ス電圧を調整することなく、回路の利得を一定に保つこ
とができ、歩留りを向上させることができる効果が得ら
れるものである。
【００３４】以下、本実施形態２のマイクロ波増幅器回
路について、詳細に説明する。 (1) 図７は、本実施形態２のマイクロ波増幅器回路に
おける第１実施例の回路図であり、図において、５１は
ドレインバイアス端子５に接続されたコイル２３とＦＥ
Ｔ３のドレイン電極との間に接続された可変ドレイン抵
抗、５２はゲートバイアス端子４とＦＥＴ３のゲート電
極との間に接続されたゲートバイアス回路であり、その
他図１と同一符号は同一のものを示す。
路について、詳細に説明する。 (1) 図７は、本実施形態２のマイクロ波増幅器回路に
おける第１実施例の回路図であり、図において、５１は
ドレインバイアス端子５に接続されたコイル２３とＦＥ
Ｔ３のドレイン電極との間に接続された可変ドレイン抵
抗、５２はゲートバイアス端子４とＦＥＴ３のゲート電
極との間に接続されたゲートバイアス回路であり、その
他図１と同一符号は同一のものを示す。
【００３５】即ち、本実施例１のマイクロ波増幅器回路
は、コイル２３とＦＥＴ３のドレイン電極との間に可変
ドレイン抵抗５１を設けて、この抵抗値を個々のＦＥＴ
のしきい値電圧に対応して設定することにより、ＦＥＴ
３のドレイン電極にかかるドレインバイアス電圧値を調
整するようにしたので、プロセス変動等により上記ＦＥ
Ｔ３のしきい値電圧にバラツキが生じた場合であって
も、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧値をそれぞれ調整することなく、回路の利
得を一定に保つことができ、歩留りを向上させることが
できる効果が得られるものである。
は、コイル２３とＦＥＴ３のドレイン電極との間に可変
ドレイン抵抗５１を設けて、この抵抗値を個々のＦＥＴ
のしきい値電圧に対応して設定することにより、ＦＥＴ
３のドレイン電極にかかるドレインバイアス電圧値を調
整するようにしたので、プロセス変動等により上記ＦＥ
Ｔ３のしきい値電圧にバラツキが生じた場合であって
も、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧値をそれぞれ調整することなく、回路の利
得を一定に保つことができ、歩留りを向上させることが
できる効果が得られるものである。
【００３６】以下、本実施例１のマイクロ波増幅器回路
における利得調整の原理について説明する。まず、図８
に示すＦＥＴのドレイン電流特性を用いて、ドレインバ
イアス電圧値と回路利得との関係について説明する。図
において、ＩdsはＦＥＴのドレイン電流、Ｖdsはドレイ
ンバイアス電圧、Ｖgsはゲートバイアス電圧である。こ
の図から明らかなように、ＦＥＴのドレインバイアス電
圧ＶdsがＶ1 からＶ2 に減少するとドレイン電流Ｉdsは
ΔＩds減少し、従って回路の利得は減少する。逆にドレ
インバイアス電圧ＶdsがＶ2 からＶ1 に増加するとドレ
イン電流ＩdsはΔＩds増加することになり回路の利得は
増加する。このようにして、ドレインバイアス電圧Ｖds
を制御することにより回路の利得調整を行うことができ
る。
における利得調整の原理について説明する。まず、図８
に示すＦＥＴのドレイン電流特性を用いて、ドレインバ
イアス電圧値と回路利得との関係について説明する。図
において、ＩdsはＦＥＴのドレイン電流、Ｖdsはドレイ
ンバイアス電圧、Ｖgsはゲートバイアス電圧である。こ
の図から明らかなように、ＦＥＴのドレインバイアス電
圧ＶdsがＶ1 からＶ2 に減少するとドレイン電流Ｉdsは
ΔＩds減少し、従って回路の利得は減少する。逆にドレ
インバイアス電圧ＶdsがＶ2 からＶ1 に増加するとドレ
イン電流ＩdsはΔＩds増加することになり回路の利得は
増加する。このようにして、ドレインバイアス電圧Ｖds
を制御することにより回路の利得調整を行うことができ
る。
【００３７】次に、ＦＥＴ３のしきい値電圧がプロセス
変動等により変化した場合の回路の利得調整の原理につ
いて説明する。図１２から明らかなように、マイクロ波
増幅器回路において、ＦＥＴ３のしきい値電圧がプロセ
ス変動等により浅くなると、即ち正電圧方向にシフトす
ると回路の利得は増加方向に変動する。
変動等により変化した場合の回路の利得調整の原理につ
いて説明する。図１２から明らかなように、マイクロ波
増幅器回路において、ＦＥＴ３のしきい値電圧がプロセ
ス変動等により浅くなると、即ち正電圧方向にシフトす
ると回路の利得は増加方向に変動する。
【００３８】一方、本実施例１のマイクロ波増幅器回路
におけるＦＥＴ３の導通時のドレイン・ソース間抵抗を
Ｒf 、可変ドレイン抵抗５１の抵抗値をＲd 、ドレイン
バイアス端子５に印加する電圧をＶd とすると、ドレイ
ン電極にかかるドレインバイアス電圧Ｖdsは、 Ｖds＝〔Ｒf ／（Ｒf ＋Ｒd ）〕×Ｖd と表すことができる。この式から明らかなように、可変
ドレイン抵抗５１の抵抗値Ｒd を大きくするとドレイン
バイアス電圧Ｖdsを減少させることになる。このドレイ
ンバイアス電圧Ｖdsを減少させることは、図８から明ら
かなように、回路の利得を減少させることになるので、
可変ドレイン抵抗５１の抵抗値Ｒd をＦＥＴ３のしきい
値電圧の増加に応じて低く設定することにより、しきい
値電圧の変化に伴う利得の増加分をキャンセルでき、利
得の変動を防止することができる。
におけるＦＥＴ３の導通時のドレイン・ソース間抵抗を
Ｒf 、可変ドレイン抵抗５１の抵抗値をＲd 、ドレイン
バイアス端子５に印加する電圧をＶd とすると、ドレイ
ン電極にかかるドレインバイアス電圧Ｖdsは、 Ｖds＝〔Ｒf ／（Ｒf ＋Ｒd ）〕×Ｖd と表すことができる。この式から明らかなように、可変
ドレイン抵抗５１の抵抗値Ｒd を大きくするとドレイン
バイアス電圧Ｖdsを減少させることになる。このドレイ
ンバイアス電圧Ｖdsを減少させることは、図８から明ら
かなように、回路の利得を減少させることになるので、
可変ドレイン抵抗５１の抵抗値Ｒd をＦＥＴ３のしきい
値電圧の増加に応じて低く設定することにより、しきい
値電圧の変化に伴う利得の増加分をキャンセルでき、利
得の変動を防止することができる。
【００３９】このような本実施例１によるマイクロ波増
幅器回路においては、ドレインバイアス端子５とＦＥＴ
３のドレイン電極との間に可変ドレイン抵抗５１を接続
するようにしたので、ＦＥＴ３のしきい値電圧Ｖthがプ
ロセス変動等により変化した場合であっても、その変化
に応じてドレイン抵抗の抵抗値を設定することができ、
これにより、ゲートバイアス端子４，ドレインバイアス
端子５に印加する電圧を調整することなく、回路の利得
を一定にすることができるという効果が得られる。
幅器回路においては、ドレインバイアス端子５とＦＥＴ
３のドレイン電極との間に可変ドレイン抵抗５１を接続
するようにしたので、ＦＥＴ３のしきい値電圧Ｖthがプ
ロセス変動等により変化した場合であっても、その変化
に応じてドレイン抵抗の抵抗値を設定することができ、
これにより、ゲートバイアス端子４，ドレインバイアス
端子５に印加する電圧を調整することなく、回路の利得
を一定にすることができるという効果が得られる。
【００４０】(2) 次に、本実施形態２のマイクロ波増
幅器回路における第２実施例について説明する。図９
は、本実施例２の回路図であり、図において、５３は図
８の可変ドレイン抵抗５１に代えて設けられた可変ドレ
イン抵抗であり、それぞれ抵抗値を持つｎ個の抵抗ｒ1
〜ｒn を備えてなり、該ｎ個の抵抗を組合せて接続する
ことにより所望の抵抗値を得ることができるものであ
る。その他図１と同一符号は同一のものを示す。
幅器回路における第２実施例について説明する。図９
は、本実施例２の回路図であり、図において、５３は図
８の可変ドレイン抵抗５１に代えて設けられた可変ドレ
イン抵抗であり、それぞれ抵抗値を持つｎ個の抵抗ｒ1
〜ｒn を備えてなり、該ｎ個の抵抗を組合せて接続する
ことにより所望の抵抗値を得ることができるものであ
る。その他図１と同一符号は同一のものを示す。
【００４１】このような本実施例２によるマイクロ波増
幅器回路においては、ドレインバイアス端子４とＦＥＴ
３のゲート電極との間に可変ドレイン抵抗５３を接続す
るようにしたので、ＦＥＴ３のしきい値電圧Ｖthがプロ
セス変動等により変化した場合であっても、可変ドレイ
ン抵抗５３のｒ1 〜ｒn の抵抗のうち必要な抵抗を直
列，あるいは並列に組み合わせて接続して使用すること
により、しきい値電圧の変化に応じてゲート抵抗の抵抗
値を設定することができ、これにより、ゲートバイアス
端子４，ドレインバイアス端子５に印加する電圧を調整
することなく、回路の利得を一定にすることができると
いう効果が得られる。
幅器回路においては、ドレインバイアス端子４とＦＥＴ
３のゲート電極との間に可変ドレイン抵抗５３を接続す
るようにしたので、ＦＥＴ３のしきい値電圧Ｖthがプロ
セス変動等により変化した場合であっても、可変ドレイ
ン抵抗５３のｒ1 〜ｒn の抵抗のうち必要な抵抗を直
列，あるいは並列に組み合わせて接続して使用すること
により、しきい値電圧の変化に応じてゲート抵抗の抵抗
値を設定することができ、これにより、ゲートバイアス
端子４，ドレインバイアス端子５に印加する電圧を調整
することなく、回路の利得を一定にすることができると
いう効果が得られる。
【００４２】(3) 次に、本実施形態２のマイクロ波増
幅器回路における第３実施例について説明する。図１０
は、本実施例３の回路図であり、図において、５４はド
レインバイアス端子５と増幅器３のドレインとの間に接
続された抵抗であり、ドレインバイアス端子４にゲート
が接続され、ＦＥＴ３のドレインおよび接地にドレイン
およびソースがそれぞれ接続された抵抗用ＦＥＴ５５、
およびこの抵抗用ＦＥＴ５５のドレイン・ソース間に接
続された，抵抗値がＲpassのバイパス抵抗５６ととも
に、抵抗体５７を構成している。その他図１と同一符号
は同一のものを示す。
幅器回路における第３実施例について説明する。図１０
は、本実施例３の回路図であり、図において、５４はド
レインバイアス端子５と増幅器３のドレインとの間に接
続された抵抗であり、ドレインバイアス端子４にゲート
が接続され、ＦＥＴ３のドレインおよび接地にドレイン
およびソースがそれぞれ接続された抵抗用ＦＥＴ５５、
およびこの抵抗用ＦＥＴ５５のドレイン・ソース間に接
続された，抵抗値がＲpassのバイパス抵抗５６ととも
に、抵抗体５７を構成している。その他図１と同一符号
は同一のものを示す。
【００４３】即ち、本実施例３のマイクロ波増幅器回路
は、ドレインバイアス抵抗として、一端がドレインバイ
アス端子５に接続され他端がコイル２３を介してＦＥＴ
３のドレインに接続された抵抗５４と、ドレインバイア
ス端子５にゲートが接続され、ＦＥＴ３のドレインおよ
び接地にソースおよびドレインが接続された抵抗用ＦＥ
Ｔ５５と、一端が該抵抗用ＦＥＴ５５のソースに接続さ
れ、他端がドレインに接続されたバイパス抵抗５６とか
らなる抵抗体５７を用いるようにしたので、これによ
り、プロセス変動等により上記ＦＥＴ３のしきい値電圧
にバラツキが生じた場合であっても、ゲートバイアス端
子４，ドレインバイアス端子５に印加する電圧をそれぞ
れ調整することなく、回路の利得を一定に保つことがで
き、歩留りを向上させることができる効果が得られるも
のである。
は、ドレインバイアス抵抗として、一端がドレインバイ
アス端子５に接続され他端がコイル２３を介してＦＥＴ
３のドレインに接続された抵抗５４と、ドレインバイア
ス端子５にゲートが接続され、ＦＥＴ３のドレインおよ
び接地にソースおよびドレインが接続された抵抗用ＦＥ
Ｔ５５と、一端が該抵抗用ＦＥＴ５５のソースに接続さ
れ、他端がドレインに接続されたバイパス抵抗５６とか
らなる抵抗体５７を用いるようにしたので、これによ
り、プロセス変動等により上記ＦＥＴ３のしきい値電圧
にバラツキが生じた場合であっても、ゲートバイアス端
子４，ドレインバイアス端子５に印加する電圧をそれぞ
れ調整することなく、回路の利得を一定に保つことがで
き、歩留りを向上させることができる効果が得られるも
のである。
【００４４】以下、本実施例３のマイクロ波増幅器回路
における利得調整の原理について説明する。ドレインバ
イアス端子５にＶd の電圧を印加すると抵抗用ＦＥＴ５
５のゲート電極にもＶd の電圧が印加されることとな
り、該抵抗用ＦＥＴ５５のゲート・ソース間にＶd の電
位差が生じ、抵抗用ＦＥＴ５５が動作する。この抵抗用
ＦＥＴ５５のドレイン・ソース間抵抗をＲonとした場合
のＤ点の電位は、 ＶD ＝｛Ｒ″／（Ｒ″＋Ｒ）｝×Ｖd と表すことができる。ただし、Ｒ″＝（Ｒon・Ｒpass）
／（Ｒon＋Ｒpass）である。このＤ点の電位はＦＥＴ３
のドレインバイアス電圧になる。
における利得調整の原理について説明する。ドレインバ
イアス端子５にＶd の電圧を印加すると抵抗用ＦＥＴ５
５のゲート電極にもＶd の電圧が印加されることとな
り、該抵抗用ＦＥＴ５５のゲート・ソース間にＶd の電
位差が生じ、抵抗用ＦＥＴ５５が動作する。この抵抗用
ＦＥＴ５５のドレイン・ソース間抵抗をＲonとした場合
のＤ点の電位は、 ＶD ＝｛Ｒ″／（Ｒ″＋Ｒ）｝×Ｖd と表すことができる。ただし、Ｒ″＝（Ｒon・Ｒpass）
／（Ｒon＋Ｒpass）である。このＤ点の電位はＦＥＴ３
のドレインバイアス電圧になる。
【００４５】ここで、例えばＦＥＴ３および抵抗用ＦＥ
Ｔ５５のしきい値がプロセス変動等により浅くなった場
合、図１２から明らかなように、増幅器回路の利得は増
加する。その一方、しきい値が浅くなると抵抗用ＦＥＴ
５５のドレイン電流は減少するが、これは抵抗用ＦＥＴ
５５のドレイン・ソース間抵抗の抵抗値Ｒonが大きくな
ることを示すものである。そして、この抵抗値Ｒonが大
きくなれば、それに伴いＲ″の値も大きくなり、その結
果Ｄ点の電位Ｖｄ，即ちＦＥＴ３のドレインバイアス電
圧は減少することになる。このドレインバイアス電圧を
減少させることは、図８から明らかなように、回路の利
得を減少させることになるので、ＦＥＴ３のしきい値が
浅くなったことによる回路利得の増加をこれによってキ
ャンセルさせることができる。
Ｔ５５のしきい値がプロセス変動等により浅くなった場
合、図１２から明らかなように、増幅器回路の利得は増
加する。その一方、しきい値が浅くなると抵抗用ＦＥＴ
５５のドレイン電流は減少するが、これは抵抗用ＦＥＴ
５５のドレイン・ソース間抵抗の抵抗値Ｒonが大きくな
ることを示すものである。そして、この抵抗値Ｒonが大
きくなれば、それに伴いＲ″の値も大きくなり、その結
果Ｄ点の電位Ｖｄ，即ちＦＥＴ３のドレインバイアス電
圧は減少することになる。このドレインバイアス電圧を
減少させることは、図８から明らかなように、回路の利
得を減少させることになるので、ＦＥＴ３のしきい値が
浅くなったことによる回路利得の増加をこれによってキ
ャンセルさせることができる。
【００４６】このような本実施例３によるマイクロ波増
幅器回路においては、ドレインバイアス抵抗として、一
端がドレインバイアス端子５に接続され他端がＦＥＴ３
のドレインに接続された抵抗５４と、ドレインバイアス
端子５にゲートが接続され、ＦＥＴ３のドレインおよび
接地にソースおよびドレインが接続された抵抗用ＦＥＴ
５５と、一端が該抵抗用ＦＥＴ５５のソースに接続さ
れ、他端がドレインに接続されたバイパス抵抗５６から
なる抵抗体５７を用いるようにしたので、ＦＥＴ３のし
きい値電圧がプロセス変動等により変化した場合であっ
ても、その変動分を抵抗用ＦＥＴ５５のドレイン・ソー
ス間抵抗Ｒonの変化によってキャンセルでき、これによ
り、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧を調整することなく、回路の利得を一定に
することができるという効果が得られる。
幅器回路においては、ドレインバイアス抵抗として、一
端がドレインバイアス端子５に接続され他端がＦＥＴ３
のドレインに接続された抵抗５４と、ドレインバイアス
端子５にゲートが接続され、ＦＥＴ３のドレインおよび
接地にソースおよびドレインが接続された抵抗用ＦＥＴ
５５と、一端が該抵抗用ＦＥＴ５５のソースに接続さ
れ、他端がドレインに接続されたバイパス抵抗５６から
なる抵抗体５７を用いるようにしたので、ＦＥＴ３のし
きい値電圧がプロセス変動等により変化した場合であっ
ても、その変動分を抵抗用ＦＥＴ５５のドレイン・ソー
ス間抵抗Ｒonの変化によってキャンセルでき、これによ
り、ゲートバイアス端子４，ドレインバイアス端子５に
印加する電圧を調整することなく、回路の利得を一定に
することができるという効果が得られる。
【００４７】なお、上記実施例１ないし３においては、
可変ドレイン抵抗５１，可変ドレイン抵抗群５３，また
は抵抗体５７をそれぞれ出力整合回路２００とは別に設
けたものを示したが、これらは出力整合回路２００の一
部として組み込んでも良く、上記実施例と同様の効果を
得ることができる。
可変ドレイン抵抗５１，可変ドレイン抵抗群５３，また
は抵抗体５７をそれぞれ出力整合回路２００とは別に設
けたものを示したが、これらは出力整合回路２００の一
部として組み込んでも良く、上記実施例と同様の効果を
得ることができる。
【図１】 この発明の第１実施形態の第１実施例の回路
図である。
図である。
【図２】 ＦＥＴのドレイン電流特性を示す図である。
【図３】 この発明の第１実施形態の第２実施例の回路
図である。
図である。
【図４】 この発明の第１実施形態の第３実施例の回路
図である。
図である。
【図５】 上記第１実施形態の第３実施例における抵抗
用ＦＥＴのドレイン・ソース間抵抗の等価回路を示す図
である。
用ＦＥＴのドレイン・ソース間抵抗の等価回路を示す図
である。
【図６】 上記第１実施形態の第３実施例における抵抗
体の回路図である。
体の回路図である。
【図７】 この発明の第２実施形態の第１実施例の回路
図である。
図である。
【図８】 ＦＥＴのドレイン電流特性を示す図である。
【図９】 この発明の第２実施形態の第２実施例の回路
図である。
図である。
【図１０】 この発明の第２実施形態の第３実施例の回
路図である。
路図である。
【図１１】 従来例の回路図である。
【図１２】 ＦＥＴのしきい値電圧の変化とそれに伴う
回路利得の変動との関係を示す図である。
回路利得の変動との関係を示す図である。
１ 入力端子、２ 出力端子、３ ＦＥＴ、４ ゲート
バイアス端子、５ ドレインバイアス端子、６，７ 可
変ゲート抵抗、８ 抵抗、９ 抵抗用ＦＥＴ、１０ バ
イパス抵抗、１１ 抵抗体、１２ 等価抵抗、２２，２
４ コンデンサ、２３ コイル、５１，５３ 可変ドレ
イン抵抗、５２ ゲートバイアス回路、５４ 抵抗、５
５ 抵抗用ＦＥＴ、５６ バイパス抵抗、５７ 抵抗
体、１００入力整合回路、２００ 出力整合回路。
バイアス端子、５ ドレインバイアス端子、６，７ 可
変ゲート抵抗、８ 抵抗、９ 抵抗用ＦＥＴ、１０ バ
イパス抵抗、１１ 抵抗体、１２ 等価抵抗、２２，２
４ コンデンサ、２３ コイル、５１，５３ 可変ドレ
イン抵抗、５２ ゲートバイアス回路、５４ 抵抗、５
５ 抵抗用ＦＥＴ、５６ バイパス抵抗、５７ 抵抗
体、１００入力整合回路、２００ 出力整合回路。
Claims (8)
- 【請求項１】 入力端子に入力するマイクロ波信号を増
幅し、その増幅した信号を出力端子に出力する増幅器を
備えたマイクロ波増幅器回路において、 上記増幅器のゲートとゲートバイアス電圧印加用のゲー
トバイアス端子との間に、その抵抗値が可変の抵抗体か
らなるゲートバイアス抵抗を接続したことを特徴とする
マイクロ波増幅器回路。 - 【請求項２】 請求項１に記載のマイクロ波増幅器回路
において、 上記抵抗体は、可変抵抗であることを特徴とするマイク
ロ波増幅器回路。 - 【請求項３】 請求項１に記載のマイクロ波増幅器回路
において、 上記抵抗体は、複数の抵抗を有し、該複数の抵抗を選択
して使用することによりその抵抗値を変えることのでき
る可変抵抗であることを特徴とするマイクロ波増幅器回
路。 - 【請求項４】 請求項１に記載のマイクロ波増幅器回路
において、 上記抵抗体は、一端が上記ゲートバイアス端子に接続さ
れ、他端が上記増幅器のゲートに接続された抵抗と、 上記ゲートバイアス端子にゲートが接続され、かつ上記
増幅器のゲートおよび接地にソースおよびドレインがそ
れぞれ接続された抵抗用増幅器と、 一端が該抵抗用増幅器のソースに接続され、他端がドレ
インに接続されたバイパス抵抗とを備えたものであるこ
とを特徴とするマイクロ波増幅器回路。 - 【請求項５】 入力端子に入力するマイクロ波信号を増
幅し、その増幅した信号を出力端子に出力する増幅器を
備えたマイクロ波増幅器回路において、 上記増幅器のドレインとドレインバイアス電圧印加用の
ドレインバイアス端子との間に、その抵抗値が可変の抵
抗体からなるドレインバイアス抵抗を接続したことを特
徴とするマイクロ波増幅器回路。 - 【請求項６】 請求項５に記載のマイクロ波増幅器回路
において、 上記抵抗体は、可変抵抗であることを特徴とするマイク
ロ波増幅器回路。 - 【請求項７】 請求項５に記載のマイクロ波増幅器回路
において、 上記抵抗体は、複数の抵抗を有し、該複数の抵抗を選択
して使用することによりその抵抗値を変えることのでき
る可変抵抗であることを特徴とするマイクロ波増幅器回
路。 - 【請求項８】 請求項５に記載のマイクロ波増幅器回路
において、 上記抵抗体は、一端が上記ドレインバイアス端子に接続
され、他端が上記増幅器のドレインに接続された抵抗
と、 上記ドレインバイアス端子にゲートが接続され、かつ上
記増幅器のドレインおよび接地にソースおよびドレイン
がそれぞれ接続された抵抗用増幅器と、 一端が該抵抗用増幅器のソースに接続され、他端がドレ
インに接続されたバイパス抵抗とを備えたものであるこ
とを特徴とするマイクロ波増幅器回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203266A JPH0951238A (ja) | 1995-08-09 | 1995-08-09 | マイクロ波増幅器回路 |
| US08/630,482 US5675290A (en) | 1995-08-09 | 1996-04-10 | Microwave amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7203266A JPH0951238A (ja) | 1995-08-09 | 1995-08-09 | マイクロ波増幅器回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951238A true JPH0951238A (ja) | 1997-02-18 |
Family
ID=16471199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7203266A Pending JPH0951238A (ja) | 1995-08-09 | 1995-08-09 | マイクロ波増幅器回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5675290A (ja) |
| JP (1) | JPH0951238A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020022163A (ja) * | 2018-08-01 | 2020-02-06 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 可変電力増幅器バイアスインピーダンス |
| WO2020204158A1 (ja) * | 2019-04-04 | 2020-10-08 | 株式会社村田製作所 | 増幅回路及び増幅装置 |
| JP2022516838A (ja) * | 2019-01-10 | 2022-03-03 | スカイワークス ソリューションズ，インコーポレイテッド | 電力増幅器にバイアスをかける装置及び方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09260957A (ja) * | 1996-01-18 | 1997-10-03 | Fujitsu Ltd | 半導体増幅回路 |
| JPH10322144A (ja) * | 1997-05-16 | 1998-12-04 | Matsushita Electric Ind Co Ltd | 電力増幅器及びその調整方法 |
| JP3607855B2 (ja) * | 1999-07-19 | 2005-01-05 | シャープ株式会社 | 電力増幅器 |
| US6353344B1 (en) * | 2000-05-22 | 2002-03-05 | Microtronic Us, Inc. | High impedance bias circuit |
| US7149317B2 (en) * | 2002-04-18 | 2006-12-12 | Sonionmicrotronic Nederland B.V. | CMOS high impedance circuit |
| US6730953B2 (en) * | 2002-09-13 | 2004-05-04 | Mia-Com, Inc. | Apparatus, methods and articles of manufacture for a low control voltage switch |
| US6803680B2 (en) * | 2002-09-13 | 2004-10-12 | Mia-Com, Inc. | Apparatus, methods, and articles of manufacture for a switch having sharpened control voltage |
| JP2007043540A (ja) * | 2005-08-04 | 2007-02-15 | Alps Electric Co Ltd | バイアス電圧設定機構を備えた増幅回路 |
| EP2016435A2 (en) * | 2006-05-09 | 2009-01-21 | Wisconsin Alumni Research Foundation | Mri rf coil decoupling circuit for a transmit coil array |
| WO2008103374A2 (en) * | 2007-02-19 | 2008-08-28 | Mobile Access Networks Ltd. | Method and system for improving uplink performance |
| EP2045915A1 (en) * | 2007-10-03 | 2009-04-08 | Seiko Epson Corporation | Low noise amplifier and mixer front-end circuit and method for gain control |
| US9831841B2 (en) * | 2014-06-28 | 2017-11-28 | Skyworks Solutions, Inc. | Switchable base feed circuit for radio-frequency power amplifiers |
| CN110719077B (zh) * | 2019-10-23 | 2022-08-16 | 广州慧智微电子股份有限公司 | 一种功率放大器及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3033623B2 (ja) * | 1990-11-30 | 2000-04-17 | 日本電気株式会社 | ゲートバイアス制御回路および増幅器 |
| US5506544A (en) * | 1995-04-10 | 1996-04-09 | Motorola, Inc. | Bias circuit for depletion mode field effect transistors |
-
1995
- 1995-08-09 JP JP7203266A patent/JPH0951238A/ja active Pending
-
1996
- 1996-04-10 US US08/630,482 patent/US5675290A/en not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020022163A (ja) * | 2018-08-01 | 2020-02-06 | スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. | 可変電力増幅器バイアスインピーダンス |
| US11894808B2 (en) | 2018-08-01 | 2024-02-06 | Skyworks Solutions, Inc. | Power amplifier with variable bias impedance |
| US12494743B2 (en) | 2018-08-01 | 2025-12-09 | Skyworks Solutions, Inc. | Power amplifier with variable bias impedance |
| JP2022516838A (ja) * | 2019-01-10 | 2022-03-03 | スカイワークス ソリューションズ，インコーポレイテッド | 電力増幅器にバイアスをかける装置及び方法 |
| US11750151B2 (en) | 2019-01-10 | 2023-09-05 | Skyworks Solutions, Inc. | Apparatus and methods for biasing of power amplifiers |
| US12500550B2 (en) | 2019-01-10 | 2025-12-16 | Skyworks Solutions, Inc. | Apparatus and methods for biasing of power amplifiers |
| WO2020204158A1 (ja) * | 2019-04-04 | 2020-10-08 | 株式会社村田製作所 | 増幅回路及び増幅装置 |
| US12126304B2 (en) | 2019-04-04 | 2024-10-22 | Murata Manufacturing Co., Ltd. | Amplifier circuit and amplifier device |
Also Published As
| Publication number | Publication date |
|---|---|
| US5675290A (en) | 1997-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060226910A1 (en) | Bias circuit for a wideband amplifier driven with low voltage | |
| JPH0951238A (ja) | マイクロ波増幅器回路 | |
| US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
| US4247824A (en) | Linear amplifier | |
| US7649411B2 (en) | Segmented power amplifier | |
| JPH07106875A (ja) | 半導体集積回路 | |
| US6414547B1 (en) | Variable gain RF amplifier | |
| US7443240B2 (en) | AM intermediate frequency variable gain amplifier circuit, variable gain amplifier circuit and its semiconductor integrated circuit | |
| US4415864A (en) | Variable-gain amplifier stage equipped with field-effect transistors | |
| EP1435693B1 (en) | Amplification circuit | |
| EP0667673A1 (en) | Constant-current circuit using field-effect transistor | |
| US4849708A (en) | Fully differential non-linear amplifier | |
| US5699017A (en) | Automatic gain control circuit | |
| US6710603B2 (en) | Overload protection circuit for line drivers | |
| US7518437B2 (en) | Constant current circuit and constant current generating method | |
| US4656435A (en) | Constant biasing circuit and operational amplifier using said circuit | |
| US7224230B2 (en) | Bias circuit with mode control and compensation for voltage and temperature | |
| TWI806936B (zh) | 用於調整場效電晶體的汲極電流的場效電晶體配置和方法 | |
| KR200211739Y1 (ko) | 전력증폭용 에프이티(fet)의 게이트 바이어스 회로 | |
| US5410271A (en) | Non-linear feedback network providing a linear transfer function | |
| JPH06216662A (ja) | 増幅器の位相補償回路 | |
| US6954123B2 (en) | Tuning circuit | |
| JPH0473805B2 (ja) | ||
| JP2827947B2 (ja) | 減衰回路 | |
| EP0757439A2 (en) | A variable resistor circuit, a variable attenuator circuit and a variable gain amplifier |