JPH0951288A - スペクトラム拡散受信装置 - Google Patents
スペクトラム拡散受信装置Info
- Publication number
- JPH0951288A JPH0951288A JP7198351A JP19835195A JPH0951288A JP H0951288 A JPH0951288 A JP H0951288A JP 7198351 A JP7198351 A JP 7198351A JP 19835195 A JP19835195 A JP 19835195A JP H0951288 A JPH0951288 A JP H0951288A
- Authority
- JP
- Japan
- Prior art keywords
- correlation output
- stage number
- threshold value
- correlation
- spread spectrum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 例えば、移動体通信に使用するスペクトラム
拡散受信装置に関し、装置の汎用性を高め、同期捕捉時
間の短縮を図ることを目的とする。 【構成】 スペクトラム拡散受信装置において、同期外
れ信号の入力状態から同期／非同期状態を判定し、判定
結果が非同期状態の時、入力した相関出力と１チップ前
の相関出力を利用して相関出力に対応するしきい値を生
成して送出する同期検出・しきい値生成手段と、入力し
た該第２のSRの初期動作条件と、該しきい値を用いて第
２のSRの段数を決定し、対応する段数制御信号をマッチ
ドフィルタに送出する段数制御手段と、マッチドフィル
タに、入力した段数制御信号に対応して第２のSRの段数
を切り替える段数切替手段を設け、受信状態に対応し
て、第２のSRの段数を可変するように構成する。
拡散受信装置に関し、装置の汎用性を高め、同期捕捉時
間の短縮を図ることを目的とする。 【構成】 スペクトラム拡散受信装置において、同期外
れ信号の入力状態から同期／非同期状態を判定し、判定
結果が非同期状態の時、入力した相関出力と１チップ前
の相関出力を利用して相関出力に対応するしきい値を生
成して送出する同期検出・しきい値生成手段と、入力し
た該第２のSRの初期動作条件と、該しきい値を用いて第
２のSRの段数を決定し、対応する段数制御信号をマッチ
ドフィルタに送出する段数制御手段と、マッチドフィル
タに、入力した段数制御信号に対応して第２のSRの段数
を切り替える段数切替手段を設け、受信状態に対応し
て、第２のSRの段数を可変するように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、例えば、移動体通信に
使用するスペクトラム拡散受信装置に関するものであ
る。
使用するスペクトラム拡散受信装置に関するものであ
る。
【０００２】スペクトラム拡散通信システムは、移動通
信システムへの適用も検討されている。これに伴って、
逆拡散処理を行う回路の簡略化、高機能化及び高性能化
が要求されているので、この回路での同期捕捉時間の短
縮や装置の汎用性を高めることが必要である。
信システムへの適用も検討されている。これに伴って、
逆拡散処理を行う回路の簡略化、高機能化及び高性能化
が要求されているので、この回路での同期捕捉時間の短
縮や装置の汎用性を高めることが必要である。
【０００３】
【従来の技術】図８は従来例の構成図、図９は図８の説
明図で、(a) は遅延ロックループ（DLL)の構成図、(b)
は図８の動作説明図である。
明図で、(a) は遅延ロックループ（DLL)の構成図、(b)
は図８の動作説明図である。
【０００４】以下、送信側ではデータ( 例えば、１，
０）に拡散符号を乗算してスペクトラム拡散をして受信
側に送信したとして、図の動作を説明する。図８におい
て、送信側の拡散符号の周期と同一周期のマスタクロッ
ク( 以下、MCK と省略する) を用いて、送信側拡散符号
と同一パターンの受信側拡散符号（以下、逆拡散符号と
云う）をフリップ・フロップ FF21, FF22, FF23 ・・で
構成されたシフトレジスタ（以下、逆拡散符号用SRと云
う) にラッチする（図９(b-, 参照) 。
０）に拡散符号を乗算してスペクトラム拡散をして受信
側に送信したとして、図の動作を説明する。図８におい
て、送信側の拡散符号の周期と同一周期のマスタクロッ
ク( 以下、MCK と省略する) を用いて、送信側拡散符号
と同一パターンの受信側拡散符号（以下、逆拡散符号と
云う）をフリップ・フロップ FF21, FF22, FF23 ・・で
構成されたシフトレジスタ（以下、逆拡散符号用SRと云
う) にラッチする（図９(b-, 参照) 。
【０００５】一方、受信側では、受信信号から干渉波や
雑音を除いた後、MCK を用いてアナログ/ ディジタル(A
/D) 変換部分でディジタル化し、直列/ 並列(S/P) 変換
部分32で、例えば４系列の送信側拡散符号（以下、被拡
散符号と云う）に変換する。
雑音を除いた後、MCK を用いてアナログ/ ディジタル(A
/D) 変換部分でディジタル化し、直列/ 並列(S/P) 変換
部分32で、例えば４系列の送信側拡散符号（以下、被拡
散符号と云う）に変換する。
【０００６】そして、これら４系列の被拡散符号を、逆
拡散符号用SRと同一段数で、フリップ・フロップ FF31,
FF41, FF51, FF61 ・・で構成された被拡散符号用SRの
うちの対応するSRに加えて、被拡散符号用SR内を１段ず
つシフトさせる。
拡散符号用SRと同一段数で、フリップ・フロップ FF31,
FF41, FF51, FF61 ・・で構成された被拡散符号用SRの
うちの対応するSRに加えて、被拡散符号用SR内を１段ず
つシフトさせる。
【０００７】そして、逆拡散符号用SRの各段の出力と被
拡散符号用SRの対応する各段の出力の相関（例えば、EX
-NOR) を、同一タイミングで取って相関結果を加算部分
33に送出することを繰り返す。
拡散符号用SRの対応する各段の出力の相関（例えば、EX
-NOR) を、同一タイミングで取って相関結果を加算部分
33に送出することを繰り返す。
【０００８】加算部分33は、入力した相関結果を加算し
て図９(b)-に示す様なピーク値を持つ相関出力を遅延
ロックループ(DLL) ５と復調回路４に送出する。ここ
で、"0" で相関が取れた時と"1" で相関が取れた時では
ピーク値の方向が逆になる。また、図８に示す様に１つ
の逆拡散符号で４つの被拡散符号と相関を取る場合、被
拡散符号が１つの場合に比較して相関が取れる数が増え
る可能性が高くなり、相関が取れたか否かの判定の際に
誤判定の可能性が減る。
て図９(b)-に示す様なピーク値を持つ相関出力を遅延
ロックループ(DLL) ５と復調回路４に送出する。ここ
で、"0" で相関が取れた時と"1" で相関が取れた時では
ピーク値の方向が逆になる。また、図８に示す様に１つ
の逆拡散符号で４つの被拡散符号と相関を取る場合、被
拡散符号が１つの場合に比較して相関が取れる数が増え
る可能性が高くなり、相関が取れたか否かの判定の際に
誤判定の可能性が減る。
【０００９】図９(a) は遅延ロックループ(DLL) ５の構
成図で、マッチドフィルタ３からの相関出力を自乗部分
51で自乗し、一部はインバータ(INV) で反転し、残りは
遅延部分52で１チップ長(Tc)だけ遅延した後、加算部分
53で加算して図９(b)-に示す様な変形S 字形の出力(
以下、S 曲線と云う) を生成する。
成図で、マッチドフィルタ３からの相関出力を自乗部分
51で自乗し、一部はインバータ(INV) で反転し、残りは
遅延部分52で１チップ長(Tc)だけ遅延した後、加算部分
53で加算して図９(b)-に示す様な変形S 字形の出力(
以下、S 曲線と云う) を生成する。
【００１０】ここで、自乗するのは、上記の様に、"0"
と"1" で相関が取れた時のピークの出方が逆になる。し
かし、一致していると云う点では同じだから、自乗して
同じ側になる様にした。
と"1" で相関が取れた時のピークの出方が逆になる。し
かし、一致していると云う点では同じだから、自乗して
同じ側になる様にした。
【００１１】また、電圧制御発振器(VCO)56 の出力を上
記のマスタクロックMCK としてマッチドフィルタ３に送
出しているが、一部は分周部分57で分周してサンプリン
グ・パルスとしてサンプリング部分54に加える。サンプ
リング部分54はサンプリング・パルスの立上り点におけ
るS 曲線の値をサンプリング値として取り出し、ディジ
タル/ アナログ(D/A) 変換部分55でアナログ信号に変換
してVCO 制御信号としてVCO 56に加える。
記のマスタクロックMCK としてマッチドフィルタ３に送
出しているが、一部は分周部分57で分周してサンプリン
グ・パルスとしてサンプリング部分54に加える。サンプ
リング部分54はサンプリング・パルスの立上り点におけ
るS 曲線の値をサンプリング値として取り出し、ディジ
タル/ アナログ(D/A) 変換部分55でアナログ信号に変換
してVCO 制御信号としてVCO 56に加える。
【００１２】ここで、分周部分57, サンプリング部分5
4, D/A 変換部分55, VCO 56, 分周部分57で構成される
ループは負帰還ループを構成しているので、VCO 制御信
号が、例えば、０となる(S曲線上のA 点になる) 様にVC
O 56の発振周波数を変化させる。この様な状態で、逆拡
散符号と被拡散符号の位相が一致することになる( 図９
(b)-, 参照) 。
4, D/A 変換部分55, VCO 56, 分周部分57で構成される
ループは負帰還ループを構成しているので、VCO 制御信
号が、例えば、０となる(S曲線上のA 点になる) 様にVC
O 56の発振周波数を変化させる。この様な状態で、逆拡
散符号と被拡散符号の位相が一致することになる( 図９
(b)-, 参照) 。
【００１３】また、Δ幅生成部分58は、図９(a) に示す
様にフリップフロップ(FF)とインバータで構成されてお
り、FFはマスタクロックMCK の立上り点で、マッチドフ
ィルタからの相関出力のピーク値を取り込んでQ 端子か
ら"1" を出力する。
様にフリップフロップ(FF)とインバータで構成されてお
り、FFはマスタクロックMCK の立上り点で、マッチドフ
ィルタからの相関出力のピーク値を取り込んでQ 端子か
ら"1" を出力する。
【００１４】そして、次のMCK で殆ど0 の相関出力の値
を取り込んで、FFの反転Q 端子から"1" を出力するが、
この出力をFFに戻してリセットする。そこで、インバー
タINV の出力からS 曲線の傾斜の幅Δに等しい幅の負パ
ルスがゲート部分59に送られる( 図９(b)-〜, 参
照) 。
を取り込んで、FFの反転Q 端子から"1" を出力するが、
この出力をFFに戻してリセットする。そこで、インバー
タINV の出力からS 曲線の傾斜の幅Δに等しい幅の負パ
ルスがゲート部分59に送られる( 図９(b)-〜, 参
照) 。
【００１５】一方、ゲート部分59は図示しないAND ゲー
トで構成されており、Δ幅生成部分58から負パルスが印
加している時はサンプリング・パルス( 実線のパルス)
はこのゲートを通過できず、正の時は通過できる。
トで構成されており、Δ幅生成部分58から負パルスが印
加している時はサンプリング・パルス( 実線のパルス)
はこのゲートを通過できず、正の時は通過できる。
【００１６】後者の場合はサンプリングパルス( 点線の
パルス) がS 曲線の傾斜部分から外れているので、この
サンプリング・パルスを反転して同期外れ信号として外
部に送出する( 図９(b)-, 参照) 。
パルス) がS 曲線の傾斜部分から外れているので、この
サンプリング・パルスを反転して同期外れ信号として外
部に送出する( 図９(b)-, 参照) 。
【００１７】更に、図８の復調回路４には DLL５からの
マスタクロックMCK とマッチドフィルタからの相関出力
( 拡散符号の影響が取り除かれたデータ) が加えられて
いるので、MCK を分周してデータCKを生成し、データCK
に同期したデータを取り出す
マスタクロックMCK とマッチドフィルタからの相関出力
( 拡散符号の影響が取り除かれたデータ) が加えられて
いるので、MCK を分周してデータCKを生成し、データCK
に同期したデータを取り出す
【００１８】。
【発明が解決しようとする課題】上記の様に、拡散符号
のパターンが固定( 即ち、SRの段数が固定) 及び拡散率
＝（チップレート／データレート）が固定になっている
のでデータレートは自然と決まる。これにより、適用さ
れるシステムが一義的に決まる。
のパターンが固定( 即ち、SRの段数が固定) 及び拡散率
＝（チップレート／データレート）が固定になっている
のでデータレートは自然と決まる。これにより、適用さ
れるシステムが一義的に決まる。
【００１９】また、SRの段数が大きい( 例えば、128)場
合、同期を取るまでの時間( 同期捕捉時間) が長くなる
と云う２つの課題がある。本発明は拡散符号のパターン
を可変（SRの段数を可変）にして拡散率を可変にして、
装置の汎用性を高め、同期捕捉時間の短縮を図ることを
目的とする
合、同期を取るまでの時間( 同期捕捉時間) が長くなる
と云う２つの課題がある。本発明は拡散符号のパターン
を可変（SRの段数を可変）にして拡散率を可変にして、
装置の汎用性を高め、同期捕捉時間の短縮を図ることを
目的とする
【００２０】
【課題を解決するための手段】第１の本発明は、マッチ
ドフィルタの段数を受信状態に対応して可変する構成に
した。
ドフィルタの段数を受信状態に対応して可変する構成に
した。
【００２１】第２の本発明は、同期外れ信号の入力状態
から同期／非同期状態を判定し、判定結果が非同期状態
の時、入力した相関出力と１チップ前の相関出力を利用
して該相関出力に対応するしきい値を生成して送出する
同期検出・しきい値生成手段と、入力した該第２のシフ
トレジスタの初期動作条件と該しきい値を用いて第２の
シフトレジスタの段数を決定し、対応する段数制御信号
を該マッチドフィルタに送出する段数制御手段を設け
る。
から同期／非同期状態を判定し、判定結果が非同期状態
の時、入力した相関出力と１チップ前の相関出力を利用
して該相関出力に対応するしきい値を生成して送出する
同期検出・しきい値生成手段と、入力した該第２のシフ
トレジスタの初期動作条件と該しきい値を用いて第２の
シフトレジスタの段数を決定し、対応する段数制御信号
を該マッチドフィルタに送出する段数制御手段を設け
る。
【００２２】また、マッチドフィルタに、入力した段数
制御信号に対応して該第２のシフトレジスタの段数を切
り替える段数切替手段を付加する構成にした。第３の本
発明は、上記同期検出・しきい値生成手段が、同期外れ
信号を利用して同期保護を行う同期保護部分と、同期保
護部分の出力が同期外れ状態を示す時、上記の相関出力
を送出するゲート部分を有する同期検出部分と、該相関
出力に対して１チップ分の遅延を与える遅延部分とを具
備する同期検出・遅延部と、初期設定段数、相関出力及
び１チップ前の相関出力との様々な組合せに対応した相
関出力のしきい値が格納された第１の記憶部分を内蔵
し、初期設定段数、相関出力及び１チップ前の相関出力
が印加した時、対応するしきい値を送出するしきい値生
成部とを設ける構成にした。
制御信号に対応して該第２のシフトレジスタの段数を切
り替える段数切替手段を付加する構成にした。第３の本
発明は、上記同期検出・しきい値生成手段が、同期外れ
信号を利用して同期保護を行う同期保護部分と、同期保
護部分の出力が同期外れ状態を示す時、上記の相関出力
を送出するゲート部分を有する同期検出部分と、該相関
出力に対して１チップ分の遅延を与える遅延部分とを具
備する同期検出・遅延部と、初期設定段数、相関出力及
び１チップ前の相関出力との様々な組合せに対応した相
関出力のしきい値が格納された第１の記憶部分を内蔵
し、初期設定段数、相関出力及び１チップ前の相関出力
が印加した時、対応するしきい値を送出するしきい値生
成部とを設ける構成にした。
【００２３】第４の本発明は、上記段数制御手段が、上
記の相関出力のしきい値、初期設定値、段数可変幅の様
々な値の組合せに対応した上記の第１のシフトレジスタ
の設定段数が格納されている第２の記憶部分と、入力す
る段数制御信号を並列信号に変換する直列／並列変換部
分を設ける。
記の相関出力のしきい値、初期設定値、段数可変幅の様
々な値の組合せに対応した上記の第１のシフトレジスタ
の設定段数が格納されている第２の記憶部分と、入力す
る段数制御信号を並列信号に変換する直列／並列変換部
分を設ける。
【００２４】そして、第２の記憶手段が、相関出力のし
きい値、初期設定値、段数可変幅が印加した時、対応す
る段数制御信号(SW 制御信号) を取り出して直列／並列
変換部分を介して上記切替手段に加え、該第２のシフト
レジスタの段数を切り替える構成にした。
きい値、初期設定値、段数可変幅が印加した時、対応す
る段数制御信号(SW 制御信号) を取り出して直列／並列
変換部分を介して上記切替手段に加え、該第２のシフト
レジスタの段数を切り替える構成にした。
【００２５】
【作用】図１は本発明の原理説明図である。図に示す様
に、同期検出回路24に、マッチドフィルタ１が送出した
相関出力と、遅延ロックループ(DLL) ５が送出した同期
／非同期状態を加える。
に、同期検出回路24に、マッチドフィルタ１が送出した
相関出力と、遅延ロックループ(DLL) ５が送出した同期
／非同期状態を加える。
【００２６】そこで、同期検出回路24は、同期／非同期
状態が非同期状態であることを判定すると、相関出力を
しきい値生成回路22と１チップ遅延回路23に送出するの
で、１チップ遅延回路23は１チップ前の相関出力をしき
い値生成回路に送出し、現在の相関出力を取り込む。
状態が非同期状態であることを判定すると、相関出力を
しきい値生成回路22と１チップ遅延回路23に送出するの
で、１チップ遅延回路23は１チップ前の相関出力をしき
い値生成回路に送出し、現在の相関出力を取り込む。
【００２７】また、しきい値生成回路22は、入力した相
関出力と１チップ前の相関出力を比較して、 入力した相関出力＞１チップ前の相関出力の時、マ
ッチドフィルタを構成するSRの段数を長くする。即ち、
同期状態が１チップ前よりも良好になったので、SRの段
数を長くし、最終的には正規の段数にする。 入力した相関出力＜１チップ前の相関出力の時、SR
の段数を短くする。
関出力と１チップ前の相関出力を比較して、 入力した相関出力＞１チップ前の相関出力の時、マ
ッチドフィルタを構成するSRの段数を長くする。即ち、
同期状態が１チップ前よりも良好になったので、SRの段
数を長くし、最終的には正規の段数にする。 入力した相関出力＜１チップ前の相関出力の時、SR
の段数を短くする。
【００２８】即ち、同期状態が１チップ前よりも悪化し
たので、SRの段数を短くする。つまり、同期を取る際に
は、SRの段数を短くして低い相関出力でもよいから、早
く相関出力が得られる様にする。そして、低い相関出力
が得られれば、SRの段数を増加して高い相関出力が得ら
れる様にする。
たので、SRの段数を短くする。つまり、同期を取る際に
は、SRの段数を短くして低い相関出力でもよいから、早
く相関出力が得られる様にする。そして、低い相関出力
が得られれば、SRの段数を増加して高い相関出力が得ら
れる様にする。
【００２９】これにより、拡散率可変に対応することが
できるので、装置の汎用性を高めることが可能となると
共に、同期捕捉時間の短縮も可能となる。
できるので、装置の汎用性を高めることが可能となると
共に、同期捕捉時間の短縮も可能となる。
【００３０】
【実施例】図２は本発明の実施例の構成図（可変長マッ
チドフィルタ）、図３は本発明の実施例の同期検出回路
の構成図、図４は本発明の実施例のしきい値生成回路の
構成図、図５は図４の動作説明図、図６は本発明の実施
例の段数制御回路の構成図、図７は本発明の実施例の処
理手順説明図である。
チドフィルタ）、図３は本発明の実施例の同期検出回路
の構成図、図４は本発明の実施例のしきい値生成回路の
構成図、図５は図４の動作説明図、図６は本発明の実施
例の段数制御回路の構成図、図７は本発明の実施例の処
理手順説明図である。
【００３１】ここで、全図を通じて同一符号は同一対象
物を示す。以下、図の説明を行うが、上記で詳細説明し
た部分については概略説明し、本発明の部分について詳
細説明する。なお、逆拡散用SR, 被拡散用SRは請求の範
囲の第１，第２のSRに対応する。更に、実施例ではマッ
チドフィルタを可変長マッチドフィルタと云う。
物を示す。以下、図の説明を行うが、上記で詳細説明し
た部分については概略説明し、本発明の部分について詳
細説明する。なお、逆拡散用SR, 被拡散用SRは請求の範
囲の第１，第２のSRに対応する。更に、実施例ではマッ
チドフィルタを可変長マッチドフィルタと云う。
【００３２】先ず、図２に示す様に、可変長マッチドフ
ィルタ１は、フリップ・フロップFF 11, FF12, FF13・・
で構成された被拡散用シフトレジスタ(SR) 、フリップ
・フロップ FF01, FF02, FF03 ・・で構成された逆拡散
用シフトレジスタ（SR) 、スイッチSW1, SW2・・、EX-N
ORゲート11, 12・・及び加算部分15で構成されている。
そして、逆拡散符号を被拡散符号に同期させる為、マ
スタクロック(MCK) を用いて、送信側の拡散符号と同一
パターンの逆拡散符号を逆拡散用SRにラッチする。
ィルタ１は、フリップ・フロップFF 11, FF12, FF13・・
で構成された被拡散用シフトレジスタ(SR) 、フリップ
・フロップ FF01, FF02, FF03 ・・で構成された逆拡散
用シフトレジスタ（SR) 、スイッチSW1, SW2・・、EX-N
ORゲート11, 12・・及び加算部分15で構成されている。
そして、逆拡散符号を被拡散符号に同期させる為、マ
スタクロック(MCK) を用いて、送信側の拡散符号と同一
パターンの逆拡散符号を逆拡散用SRにラッチする。
【００３３】一方、マスタクロック(MCK) を用いて、上
記と同様に、被拡散符号をFF11, FF 12, FF13・・で構成
された被拡散用SRに加えるが、スイッチSWがオン状態(
点線の状態) になっているFF出力と対応する逆拡散用SR
内のFF出力のEX-NORを、EX-NORゲート11, 12, 13・・で
取り、このゲートの出力（相関結果) を加算部分15に送
出する。
記と同様に、被拡散符号をFF11, FF 12, FF13・・で構成
された被拡散用SRに加えるが、スイッチSWがオン状態(
点線の状態) になっているFF出力と対応する逆拡散用SR
内のFF出力のEX-NORを、EX-NORゲート11, 12, 13・・で
取り、このゲートの出力（相関結果) を加算部分15に送
出する。
【００３４】そこで、加算部分15は相関結果を加算して
相関出力を取り出し、この相関出力をディジタル化し
て、図１に示す様に、遅延ロックループ(DLL) ５、復調
回路４、同期検出回路24に送出する( 図７-S1 〜S4参
照) 。
相関出力を取り出し、この相関出力をディジタル化し
て、図１に示す様に、遅延ロックループ(DLL) ５、復調
回路４、同期検出回路24に送出する( 図７-S1 〜S4参
照) 。
【００３５】これにより、上記での詳細説明の様に、遅
延ロックループ５は同期／非同期状態の情報を同期検出
回路24に送出し、復調回路４はデータクロック(CK)及び
このCKに同期したデータを送出する（図７-S5 参照) 。
延ロックループ５は同期／非同期状態の情報を同期検出
回路24に送出し、復調回路４はデータクロック(CK)及び
このCKに同期したデータを送出する（図７-S5 参照) 。
【００３６】ここで、同期検出回路24は、図３に示す様
に、自乗部分241 、前方/ 後方保護部分242 、AND ゲー
ト243 から構成されているので、可変長マッチドフィル
タからのディジタル化された相関出力( 例えば、8 ビッ
ト) を自乗部分241 で自乗して上記のAND ゲート243 に
加える。
に、自乗部分241 、前方/ 後方保護部分242 、AND ゲー
ト243 から構成されているので、可変長マッチドフィル
タからのディジタル化された相関出力( 例えば、8 ビッ
ト) を自乗部分241 で自乗して上記のAND ゲート243 に
加える。
【００３７】一方、遅延ロックループ(DLL) からの同期
／非同期状態の情報が、例えば、カウンタ（図示せず）
を有する前方/ 後方保護部分242 に加えられる。この保
護部分242 は、同期情報がｎ回、連続して入力した時は
同期確立と判定して"0" を出力し、同期情報がｍ回、連
続して入力しなかった時は同期外れと判定して"1" の出
力を送出する様に構成されている。
／非同期状態の情報が、例えば、カウンタ（図示せず）
を有する前方/ 後方保護部分242 に加えられる。この保
護部分242 は、同期情報がｎ回、連続して入力した時は
同期確立と判定して"0" を出力し、同期情報がｍ回、連
続して入力しなかった時は同期外れと判定して"1" の出
力を送出する様に構成されている。
【００３８】そこで、同期外れの時に自乗されたディジ
タル化相関出力( 以下、ディジタル化自乗相関出力と云
う) が、しきい値生成回路22と１チップ遅延回路23に送
出される。しかし、同期状態であれば、AND ゲートはオ
フ状態となるので、ディジタル化自乗相関出力はAND ゲ
ート243 から送出されない。
タル化相関出力( 以下、ディジタル化自乗相関出力と云
う) が、しきい値生成回路22と１チップ遅延回路23に送
出される。しかし、同期状態であれば、AND ゲートはオ
フ状態となるので、ディジタル化自乗相関出力はAND ゲ
ート243 から送出されない。
【００３９】しきい値生成回路22は、図４に示す様に、
ROM 221 で構成されており、同期検出回路24からのディ
ジタル化自乗相関出力と、１チップ遅延回路23からの１
チップ前のディジタル化自乗相関出力がROM 221 にアド
レスとして印加する( 図７-S6, S7 参照) 。
ROM 221 で構成されており、同期検出回路24からのディ
ジタル化自乗相関出力と、１チップ遅延回路23からの１
チップ前のディジタル化自乗相関出力がROM 221 にアド
レスとして印加する( 図７-S6, S7 参照) 。
【００４０】ROM 221 には、初期設定段数、ディジタル
化自乗相関出力A と１チップ前のディジタル化自乗相関
出力B の様々な組合せに対応したディジタル化自乗相関
出力のしきい値が格納されている。
化自乗相関出力A と１チップ前のディジタル化自乗相関
出力B の様々な組合せに対応したディジタル化自乗相関
出力のしきい値が格納されている。
【００４１】そこで、図５のの場合、現在のディジタ
ル化自乗相関出力がA1、１チップ前のディジタル化自乗
相関出力B がB1の場合、差分が＋(A1-B1) となるので、
初期設定段数とこの差分からディジタル化自乗相関出力
のしきい値がROM 221 から読み出されて段数制御回路に
送られる。
ル化自乗相関出力がA1、１チップ前のディジタル化自乗
相関出力B がB1の場合、差分が＋(A1-B1) となるので、
初期設定段数とこの差分からディジタル化自乗相関出力
のしきい値がROM 221 から読み出されて段数制御回路に
送られる。
【００４２】なお、の場合は(A2 ＜B2) の為に差分が
−(A2-B2) となって、しきい値は１チップ前よりも低下
し、の場合は(A3=B3) の為に差分は０となって、しき
い値は変化せず、の場合は(0＜B4) の為に差分は−B4
となって、しきい値はと同様に低下する( 図７-S8 参
照) 。
−(A2-B2) となって、しきい値は１チップ前よりも低下
し、の場合は(A3=B3) の為に差分は０となって、しき
い値は変化せず、の場合は(0＜B4) の為に差分は−B4
となって、しきい値はと同様に低下する( 図７-S8 参
照) 。
【００４３】また、ROM 221 には初期設定段数が入力す
る様になっているが、これは初期相関を取る際のSRの段
数をどの程度に設定するかと云うことで、例えば、SRが
128段の時は64段と半分にする。
る様になっているが、これは初期相関を取る際のSRの段
数をどの程度に設定するかと云うことで、例えば、SRが
128段の時は64段と半分にする。
【００４４】段数制御回路21は図６に示す様に、ROM 21
1 と、ROM から読み出した直列データを並列に変換する
直列/ 並列(S/P) 変換部分212 で構成されており、ROM
211にはディジタル化自乗相関出力のしきい値、初期設
定値、段数可変幅の様々な値の組合せに対応した被拡散
符号用SRの設定段数が格納されている。
1 と、ROM から読み出した直列データを並列に変換する
直列/ 並列(S/P) 変換部分212 で構成されており、ROM
211にはディジタル化自乗相関出力のしきい値、初期設
定値、段数可変幅の様々な値の組合せに対応した被拡散
符号用SRの設定段数が格納されている。
【００４５】そこで、ディジタル化自乗相関出力のしき
い値、初期設定値、段数可変幅が決まると、対応する被
拡散用SRの段数に対応する段数制御信号(SW 制御信号)
が読み出されてS/P 変換部分212 に加えられる。
い値、初期設定値、段数可変幅が決まると、対応する被
拡散用SRの段数に対応する段数制御信号(SW 制御信号)
が読み出されてS/P 変換部分212 に加えられる。
【００４６】S/P 変換部分212 は、SW制御信号を並列信
号に変換して、それぞれ対応するSWを駆動するので、例
えば、"1" のSW制御信号が印加したSWはオンして点線状
態となり、"0" のSW制御信号が印加したSWはオフの状態
を維持する( 図７-S9, S2 参照) 。
号に変換して、それぞれ対応するSWを駆動するので、例
えば、"1" のSW制御信号が印加したSWはオンして点線状
態となり、"0" のSW制御信号が印加したSWはオフの状態
を維持する( 図７-S9, S2 参照) 。
【００４７】これにより、被拡散符号用SRの段数を制御
することが可能となり、同期を取る際には、SRの段数を
短くして低い相関出力でもよいから、早く相関出力が得
られる様にする。そして、低い相関出力が得られればSR
の段数を増加して高い相関出力が得られる様にして同期
捕捉時間の短縮を図ることが可能となる。
することが可能となり、同期を取る際には、SRの段数を
短くして低い相関出力でもよいから、早く相関出力が得
られる様にする。そして、低い相関出力が得られればSR
の段数を増加して高い相関出力が得られる様にして同期
捕捉時間の短縮を図ることが可能となる。
【００４８】また、上記の拡散率可変に対応することが
できるので、装置の汎用性を高めることだできる。
できるので、装置の汎用性を高めることだできる。
【００４９】
【発明の効果】以上詳細に説明した様に、本発明によれ
ば装置の汎用性を高め、同期捕捉時間の短縮を図ること
ができると云う効果がある。
ば装置の汎用性を高め、同期捕捉時間の短縮を図ること
ができると云う効果がある。
【図１】本発明の原理説明図である。
【図２】本発明の実施例の構成図（可変長マッチドフィ
ルタ）である。
ルタ）である。
【図３】本発明の実施例の同期検出回路の構成図であ
る。
る。
【図４】本発明の実施例のしきい値生成回路の構成図で
ある。
ある。
【図５】図４の動作説明図である。
【図６】本発明の実施例の段数制御回路の構成図であ
る。
る。
【図７】本発明の実施例の処理手順説明図である。
【図８】従来例の構成図である。
【図９】図８の説明図で、(a) は遅延ロックループ（DL
L)の構成図、(b) は図８の動作説明図である。
L)の構成図、(b) は図８の動作説明図である。
１ マッチドフィルタ( 可変長) ４ 復調回
路 ５ 遅延ロックループ 21 段数制
御回路 22 しきい値生成回路 23 １チッ
プ遅延回路 24 同期検出回路
路 ５ 遅延ロックループ 21 段数制
御回路 22 しきい値生成回路 23 １チッ
プ遅延回路 24 同期検出回路
Claims (4)
- 【請求項１】 マッチドフィルタを用いて、受信した送
信側スペクトラム拡散符号に対して逆拡散処理を行って
スペクトラム拡散されない状態の信号を取り出すスペク
トラム拡散受信装置において、 上記のマッチドフィルタの段数を受信状態に対応して可
変する構成にしたことを特徴とするスペクトラム拡散受
信装置。 - 【請求項２】 送信側拡散符号と同一パターン、同一周
期の受信側拡散符号を第１のシフトレジスタに格納する
と共に、受信した送信側拡散符号を第２のシフトレジス
タに入力させた後、該第１、第２のシフトレジスタの同
一段の受信側拡散符号と送信側拡散符号の相関を取って
加算した相関出力を送出するマッチドフィルタと、 入力した相関出力と、内蔵した電圧制御発振器の出力を
用いて送信側拡散符号に同期した同一周期のクロックを
生成するが、同期外れの時に同期外れ信号を送出する遅
延ロックループを有するスペクトラム拡散受信装置にお
いて、 同期外れ信号の入力状態から同期／非同期状態を判定
し、判定結果が非同期状態の時、入力した相関出力と１
チップ前の相関出力を利用して該相関出力に対応するし
きい値を生成して送出する同期検出・しきい値生成手段
と、 入力した該第２のシフトレジスタの初期動作条件と該し
きい値を用いて第２のシフトレジスタの段数を決定し、
対応する段数制御信号を該マッチドフィルタに送出する
段数制御手段と、 該マッチドフィルタに、入力した段数制御信号に対応し
て該第２のシフトレジスタの段数を切り替える段数切替
手段を設ける様にしたことを特徴とする請求項１のスペ
クトラム拡散受信装置。 - 【請求項３】 上記同期検出・しきい値生成手段が、同
期外れ信号を利用して同期保護を行う同期保護部分と、
同期保護部分の出力が同期外れ状態を示す時、上記の相
関出力を送出するゲート部分を有する同期検出部分と、
該相関出力に対して１チップ分の遅延を与える遅延部分
とを具備する同期検出・遅延部と、初期設定段数、相関
出力及び１チップ前の相関出力との様々な組合せに対応
した相関出力のしきい値が格納された第１の記憶部分を
内蔵し、初期設定段数、相関出力及び１チップ前の相関
出力が印加した時、対応するしきい値を送出するしきい
値生成部とを有することを特徴とする請求項２のスペク
トラム拡散受信装置。 - 【請求項４】 上記段数制御手段が、上記の相関出力の
しきい値、初期設定値、段数可変幅の様々な値の組合せ
に対応した上記の第１のシフトレジスタの設定段数が格
納されている第２の記憶部分と、入力する段数制御信号
を並列信号に変換する直列／並列変換部分とを具備し、 該第２の記憶手段が、相関出力のしきい値、初期設定
値、段数可変幅が印加した時、対応する段数制御信号(S
W 制御信号) を取り出して直列／並列変換部分を介して
上記切替手段に加え、該第２のシフトレジスタの段数を
切り替える構成にしたことを特徴とする請求項２のスペ
クトラム拡散受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7198351A JPH0951288A (ja) | 1995-08-03 | 1995-08-03 | スペクトラム拡散受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7198351A JPH0951288A (ja) | 1995-08-03 | 1995-08-03 | スペクトラム拡散受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0951288A true JPH0951288A (ja) | 1997-02-18 |
Family
ID=16389671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7198351A Pending JPH0951288A (ja) | 1995-08-03 | 1995-08-03 | スペクトラム拡散受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0951288A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039100B2 (en) | 2000-11-27 | 2006-05-02 | Telefonaktiebolaget L M Ericsson (Publ) | Detection of correlation between detected transmissions from multiple base stations and a known code in a mobile telecommunications system |
-
1995
- 1995-08-03 JP JP7198351A patent/JPH0951288A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7039100B2 (en) | 2000-11-27 | 2006-05-02 | Telefonaktiebolaget L M Ericsson (Publ) | Detection of correlation between detected transmissions from multiple base stations and a known code in a mobile telecommunications system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5093841A (en) | Clock acquisition in a spread spectrum system | |
| US5260969A (en) | Spectrum diffusion communication receiving apparatus | |
| JPH06164544A (ja) | スライディング相関器 | |
| US6212222B1 (en) | Initial acquisition circuit | |
| JPH0951288A (ja) | スペクトラム拡散受信装置 | |
| JPH09238093A (ja) | スペクトル拡散受信装置 | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| JP4352557B2 (ja) | 同期回路 | |
| JPH0771020B2 (ja) | スペクトラム拡散通信復調装置 | |
| JP3252566B2 (ja) | スペクトラム拡散通信における自動周波数制御回路及びその受信装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JP2000165295A (ja) | スペクトラム拡散通信方式の同期捕捉判定方法、及び同期捕捉判定回路、並びに同期捕捉回路 | |
| JP3183492B2 (ja) | スペクトル拡散受信装置 | |
| EP0369375B1 (en) | Spread spectrum communication receiving apparatus | |
| JP3183493B2 (ja) | スペクトル拡散受信装置 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2841873B2 (ja) | 同期保持回路 | |
| JP3234446B2 (ja) | スペクトル拡散信号復調装置 | |
| JPS60224345A (ja) | デ−タ伝送方式 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP3144025B2 (ja) | スペクトラム拡散通信受信装置 | |
| JPH10257018A (ja) | 同期回路 | |
| JP2764152B2 (ja) | スライディング相関検出器 | |
| JPS6316194Y2 (ja) | ||
| JPH10107689A (ja) | スペクトラム拡散通信における符号同期回路および受信装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011002 |