JPH0954341A - アクティブマトリックス型液晶表示素子 - Google Patents
アクティブマトリックス型液晶表示素子Info
- Publication number
- JPH0954341A JPH0954341A JP20881195A JP20881195A JPH0954341A JP H0954341 A JPH0954341 A JP H0954341A JP 20881195 A JP20881195 A JP 20881195A JP 20881195 A JP20881195 A JP 20881195A JP H0954341 A JPH0954341 A JP H0954341A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- liquid crystal
- pixel electrode
- sub
- control capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
- G02F1/134309—Electrodes characterised by their geometrical arrangement
- G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【目的】 分割露光領域間に生じる輝度差を簡易な構造
によって抑え、高品質の画像表示を確保する。 【構成】 マトリックス状に配置された複数の信号配線
と複数の走査配線との各交点に対応するように、画素電
極とこれに駆動電圧を印加するためのスイッチング素子
とが設けられ、前記画素電極は、前記スイッチング素子
に直接接続された副画素電極２ａと、制御容量９ａを介
して前記スイッチング素子に接続された副画素電極２ｂ
とを含む複数の副画素電極に分割され、前記制御容量９
ａは、前記副画素電極２ｂの一部に形成された一定幅の
長方形部分と、これと交差するように絶縁層を介して対
向する一定幅の長方形状の制御容量電極８ｄとによって
形成され、前記二つの長方形の電極の重なり部分が所定
の範囲内でずれてもその重なり部分の面積が変化しな
い。
によって抑え、高品質の画像表示を確保する。 【構成】 マトリックス状に配置された複数の信号配線
と複数の走査配線との各交点に対応するように、画素電
極とこれに駆動電圧を印加するためのスイッチング素子
とが設けられ、前記画素電極は、前記スイッチング素子
に直接接続された副画素電極２ａと、制御容量９ａを介
して前記スイッチング素子に接続された副画素電極２ｂ
とを含む複数の副画素電極に分割され、前記制御容量９
ａは、前記副画素電極２ｂの一部に形成された一定幅の
長方形部分と、これと交差するように絶縁層を介して対
向する一定幅の長方形状の制御容量電極８ｄとによって
形成され、前記二つの長方形の電極の重なり部分が所定
の範囲内でずれてもその重なり部分の面積が変化しな
い。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＶ・ＯＡ機器な
どの平面ディスプレイとして用いることのできる液晶表
示素子のアクティブマトリックス型液晶表示素子に関す
るものである。
どの平面ディスプレイとして用いることのできる液晶表
示素子のアクティブマトリックス型液晶表示素子に関す
るものである。
【０００２】
【従来の技術】現在、液晶を用いた表示素子は、ビデオ
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。その中で代表的なものとしてア
クティブマトリックス型の液晶表示素子があり、カラー
化、高画質化が実現できることから非常に注目されてい
る。これは、マトリックス上に配置されたそれぞれの画
素電極にスイッチ素子が設けられた構造を有し、それら
のスイッチ素子を介して各画素電極に液晶の光学特性を
制御する電気信号が独立に供給される。スイッチング素
子としては、薄膜トランジスタ（ＴＦＴ）を用いたもの
が主流である。
カメラのビューファインダーやポケットＴＶさらには高
精細投写型ＴＶ、パソコン、ワープロなどの情報表示端
末など種々の分野で応用されてきており、開発、商品化
が活発に行われている。その中で代表的なものとしてア
クティブマトリックス型の液晶表示素子があり、カラー
化、高画質化が実現できることから非常に注目されてい
る。これは、マトリックス上に配置されたそれぞれの画
素電極にスイッチ素子が設けられた構造を有し、それら
のスイッチ素子を介して各画素電極に液晶の光学特性を
制御する電気信号が独立に供給される。スイッチング素
子としては、薄膜トランジスタ（ＴＦＴ）を用いたもの
が主流である。
【０００３】このアクティブマトリックス型の方式は大
容量の表示を行っても高いコントラストが保たれるとい
う大きな特徴を有し、特に近年市場ニーズの高いノート
パソコンやラップトップパソコン、さらには、エンジニ
アリングワークステーション用の大型・大容量フルカラ
ーディスプレイの本命として開発、商品化が盛んであ
る。
容量の表示を行っても高いコントラストが保たれるとい
う大きな特徴を有し、特に近年市場ニーズの高いノート
パソコンやラップトップパソコン、さらには、エンジニ
アリングワークステーション用の大型・大容量フルカラ
ーディスプレイの本命として開発、商品化が盛んであ
る。
【０００４】この様なアクティブマトリックス方式の液
晶表示素子において、広く用いられている液晶表示モー
ドに、ＴＮ（Twisted Nematic）方式のＮＷ（Normally
White）モードがある。ＴＮ方式は液晶層を狭持する
基板間で液晶分子が９０゜捻れた構造をとるパネルを２
枚の偏光板によりはさんだものである。ＮＷモードにお
いては２枚の偏光板は互いの偏光軸方向が直交し、一方
の偏光板はその偏光軸が一方の基板に接している液晶分
子の長軸方向と平行か垂直になるように配置されている
ものである。この場合、電圧が印加されない状態、また
は、印加されてもしきい値電圧以下のときに白表示であ
り、しきい値より高い電圧を印加していくと、徐々に光
透過率が低下して黒表示となる。
晶表示素子において、広く用いられている液晶表示モー
ドに、ＴＮ（Twisted Nematic）方式のＮＷ（Normally
White）モードがある。ＴＮ方式は液晶層を狭持する
基板間で液晶分子が９０゜捻れた構造をとるパネルを２
枚の偏光板によりはさんだものである。ＮＷモードにお
いては２枚の偏光板は互いの偏光軸方向が直交し、一方
の偏光板はその偏光軸が一方の基板に接している液晶分
子の長軸方向と平行か垂直になるように配置されている
ものである。この場合、電圧が印加されない状態、また
は、印加されてもしきい値電圧以下のときに白表示であ
り、しきい値より高い電圧を印加していくと、徐々に光
透過率が低下して黒表示となる。
【０００５】このような表示特性が得られるのは、液晶
パネルに電圧を印加すると液晶分子は捻れ構造をほどき
ながら電界の向きに配列しようとし、この分子の配列状
態により、パネルを透過してくる光の偏光状態が変わ
り、光の透過率が変調されるからである。しかし同じ分
子配列状態でも、液晶パネルに入射してくる光の入射方
向によって透過光の偏光状態は変化するので、入射方向
に対応して光の透過率は異なってくる。すなわち、液晶
パネルは視角依存性を有する。
パネルに電圧を印加すると液晶分子は捻れ構造をほどき
ながら電界の向きに配列しようとし、この分子の配列状
態により、パネルを透過してくる光の偏光状態が変わ
り、光の透過率が変調されるからである。しかし同じ分
子配列状態でも、液晶パネルに入射してくる光の入射方
向によって透過光の偏光状態は変化するので、入射方向
に対応して光の透過率は異なってくる。すなわち、液晶
パネルは視角依存性を有する。
【０００６】この視角依存性に起因して、主視角方向
（液晶層の中間層における液晶分子の長軸方向）に対し
て視点を斜めに傾けると輝度の逆転現象が引き起こされ
る。この表示モードの場合、輝度の逆転現象は、ある電
圧における輝度がそれより低い電圧における輝度より明
るくなる現象を意味する。特に黒表示のために高電圧を
印加したときの輝度逆転現象は、液晶パネルの画質上、
重要な課題となっている。
（液晶層の中間層における液晶分子の長軸方向）に対し
て視点を斜めに傾けると輝度の逆転現象が引き起こされ
る。この表示モードの場合、輝度の逆転現象は、ある電
圧における輝度がそれより低い電圧における輝度より明
るくなる現象を意味する。特に黒表示のために高電圧を
印加したときの輝度逆転現象は、液晶パネルの画質上、
重要な課題となっている。
【０００７】この課題を解決するために、一つの画素電
極を複数の副画素に分割し、各副画素によって液晶層に
印加される電圧を各副画素間に備えられた制御容量によ
って変化させることによって、広い視野角で良好な多諧
調表示をさせ視角特性を改善する方法（以下、画素分割
法という）が提案されている。この画素分割法の原理
を、代表的な画素分割構成の等価回路である図４に基づ
いて簡単に説明する。図に示すように画素は二つの副画
素に分割され、一方の副画素１（Ｃｌｃ１）はＴＦＴの
ドレイン電極（Ｄ）に直接接続されている。他方の副画
素２（Ｃｌｃ２）は制御容量（Ｃｃｏｎ）を介してドレ
イン電極（Ｄ）に接続されている。
極を複数の副画素に分割し、各副画素によって液晶層に
印加される電圧を各副画素間に備えられた制御容量によ
って変化させることによって、広い視野角で良好な多諧
調表示をさせ視角特性を改善する方法（以下、画素分割
法という）が提案されている。この画素分割法の原理
を、代表的な画素分割構成の等価回路である図４に基づ
いて簡単に説明する。図に示すように画素は二つの副画
素に分割され、一方の副画素１（Ｃｌｃ１）はＴＦＴの
ドレイン電極（Ｄ）に直接接続されている。他方の副画
素２（Ｃｌｃ２）は制御容量（Ｃｃｏｎ）を介してドレ
イン電極（Ｄ）に接続されている。
【０００８】したがって、ＴＦＴを介して副画素１に印
加される駆動電圧Ｖｌｃ１はＴＦＴのドレイン電圧（Ｖ
ｄ）に等しいが、副画素２に印加される駆動電圧Ｖｌｃ
２はパルス電圧であるドレイン電圧（Ｖｄ）を副画素２
の容量Ｃｌｃ２と制御容量Ｃｃｏｎとで分圧したものと
なる。つまり、次式（数１および数２）の関係が成り立
つ。
加される駆動電圧Ｖｌｃ１はＴＦＴのドレイン電圧（Ｖ
ｄ）に等しいが、副画素２に印加される駆動電圧Ｖｌｃ
２はパルス電圧であるドレイン電圧（Ｖｄ）を副画素２
の容量Ｃｌｃ２と制御容量Ｃｃｏｎとで分圧したものと
なる。つまり、次式（数１および数２）の関係が成り立
つ。
【０００９】
【数１】 Ｖｌｃ１＝Ｖｄ
【００１０】
【数２】 Ｖｌｃ２＝Ｖｄ×Ｃｃｏｎ／（Ｃｌｃ２
＋Ｃｃｏｎ） ２つの式から明らかなように、Ｖｌｃ１＞Ｖｌｃ２とな
る。よって、主視角方向から３０゜ずれた方向における
輝度対駆動電圧特性は、図５に示すように、副画素２の
特性が副画素１の特性に対して高電圧側にシフトする結
果、両画素の合成特性については、それぞれの副画素の
輝度反転部の山と谷とが打ち消しあって輝度反転現象が
なくなる。このようにして、画素分割法による液晶表示
素子の視野角特性の改善が達成される。
＋Ｃｃｏｎ） ２つの式から明らかなように、Ｖｌｃ１＞Ｖｌｃ２とな
る。よって、主視角方向から３０゜ずれた方向における
輝度対駆動電圧特性は、図５に示すように、副画素２の
特性が副画素１の特性に対して高電圧側にシフトする結
果、両画素の合成特性については、それぞれの副画素の
輝度反転部の山と谷とが打ち消しあって輝度反転現象が
なくなる。このようにして、画素分割法による液晶表示
素子の視野角特性の改善が達成される。
【００１１】この画素分割法を用いた従来の液晶表示素
子に用いられている薄膜トランジスタ基板の構成を図６
（ａ）および（ｂ）に示す。図６（ａ）は平面構成図で
あり、図６（ｂ）はそのＢ−Ｂ’断面図である。図に示
すように、複数の走査線（ゲート線）１６と複数の信号
線（ソース線）１７の各交差点に対応して、二つの副画
素電極２ａ，２ｂと薄膜トランジスタ（ＴＦＴ）とが形
成されている。副画素電極２ｂと制御容量電極２０との
対向する部分には制御容量１９が形成されている。図６
（ｂ）において、４はゲート絶縁膜として働く第１絶縁
体層であり、６は第２絶縁体層である。そして液晶分子
を所定の方向に配列させるため、このアレイ基板１と、
透明電極膜１１及び遮光帯１２が積層された対向基板１
３とに配向膜を塗布した後、ラビング処理を施す。この
二枚の基板を数μｍのギャップを保つように貼り合わ
せ、その間に液晶を注入する。作製した液晶セルの両外
側面に偏光板を一枚づつ貼り、一方の面にバックライト
用光源を配置して液晶表示素子が構成される。
子に用いられている薄膜トランジスタ基板の構成を図６
（ａ）および（ｂ）に示す。図６（ａ）は平面構成図で
あり、図６（ｂ）はそのＢ−Ｂ’断面図である。図に示
すように、複数の走査線（ゲート線）１６と複数の信号
線（ソース線）１７の各交差点に対応して、二つの副画
素電極２ａ，２ｂと薄膜トランジスタ（ＴＦＴ）とが形
成されている。副画素電極２ｂと制御容量電極２０との
対向する部分には制御容量１９が形成されている。図６
（ｂ）において、４はゲート絶縁膜として働く第１絶縁
体層であり、６は第２絶縁体層である。そして液晶分子
を所定の方向に配列させるため、このアレイ基板１と、
透明電極膜１１及び遮光帯１２が積層された対向基板１
３とに配向膜を塗布した後、ラビング処理を施す。この
二枚の基板を数μｍのギャップを保つように貼り合わ
せ、その間に液晶を注入する。作製した液晶セルの両外
側面に偏光板を一枚づつ貼り、一方の面にバックライト
用光源を配置して液晶表示素子が構成される。
【００１２】
【発明が解決しようとする課題】上記トランジスタアレ
イ基板の作製において各薄膜毎にパターニングを行う
際、まず薄膜をスパッタ法やＣＶＤ法により基板一面に
積層させ、その上にフォトレジストを一面に塗布した
後、パターンマスクを介して露光を行う。そして光が当
たった部分のレジストを除去する現像液に浸した後に、
レジストが除去され露出した部分の薄膜をエッチングす
ることによってパターニングを行う。
イ基板の作製において各薄膜毎にパターニングを行う
際、まず薄膜をスパッタ法やＣＶＤ法により基板一面に
積層させ、その上にフォトレジストを一面に塗布した
後、パターンマスクを介して露光を行う。そして光が当
たった部分のレジストを除去する現像液に浸した後に、
レジストが除去され露出した部分の薄膜をエッチングす
ることによってパターニングを行う。
【００１３】このような露光工程において、表示画面の
大きさによっては一度に露光を行わず、図７に示すよう
に、複数のブロックに分割して露光を行う場合がある。
このとき、パターンマスクとアレイガラス基板との相対
位置が、ある誤差範囲内でずれることがある。この場
合、隣合う分割露光領域において各々の制御容量電極と
副画素電極との重なり面積、ひいては制御容量の大きさ
が異なってしまう。その結果、式（数２）から求まる副
画素電極に印加される電圧Ｖｌｃ２が分割露光領域間で
異なってしまい、分割露光領域間で輝度差が生じる。
大きさによっては一度に露光を行わず、図７に示すよう
に、複数のブロックに分割して露光を行う場合がある。
このとき、パターンマスクとアレイガラス基板との相対
位置が、ある誤差範囲内でずれることがある。この場
合、隣合う分割露光領域において各々の制御容量電極と
副画素電極との重なり面積、ひいては制御容量の大きさ
が異なってしまう。その結果、式（数２）から求まる副
画素電極に印加される電圧Ｖｌｃ２が分割露光領域間で
異なってしまい、分割露光領域間で輝度差が生じる。
【００１４】そこで、本発明の第１の目的は、上記のよ
うな原因で生じる輝度差の発生を簡単な構造で防止する
ことにより、高品質の表示を確保することにある。
うな原因で生じる輝度差の発生を簡単な構造で防止する
ことにより、高品質の表示を確保することにある。
【００１５】
【課題を解決するための手段】上記の目的を達成するた
めの本発明によるアクティブマトリックス型液晶表示素
子は、マトリックス状に配置された複数の信号配線と複
数の走査配線との各交点に対応するように、画素電極と
これに駆動電圧を印加するためのスイッチング素子とが
設けられ、前記画素電極は前記スイッチング素子に直接
接続された第１副画素電極と、制御容量を介して前記ス
イッチング素子に接続された第２副画素電極とを含む複
数の副画素電極に分割されているものであって、第１の
特徴構成は、前記制御容量が、第２副画素電極の一部に
形成された一定幅の長方形部分と、これと交差するよう
に絶縁層を介して対向する一定幅の長方形状の制御容量
電極とによって形成され、前記二つの長方形の電極の重
なり部分が所定の範囲内でずれてもその重なり部分の面
積が変化しない点にある。
めの本発明によるアクティブマトリックス型液晶表示素
子は、マトリックス状に配置された複数の信号配線と複
数の走査配線との各交点に対応するように、画素電極と
これに駆動電圧を印加するためのスイッチング素子とが
設けられ、前記画素電極は前記スイッチング素子に直接
接続された第１副画素電極と、制御容量を介して前記ス
イッチング素子に接続された第２副画素電極とを含む複
数の副画素電極に分割されているものであって、第１の
特徴構成は、前記制御容量が、第２副画素電極の一部に
形成された一定幅の長方形部分と、これと交差するよう
に絶縁層を介して対向する一定幅の長方形状の制御容量
電極とによって形成され、前記二つの長方形の電極の重
なり部分が所定の範囲内でずれてもその重なり部分の面
積が変化しない点にある。
【００１６】また、第２の特徴構成は、前記制御容量
は、第１副画素電極に接続された第１制御容量電極と第
２副画素電極の一部分とが絶縁層を介して対向すること
により形成された第１制御容量と、第２副画素電極に接
続された第２制御容量電極が第１の副画素電極と絶縁層
を介して対向することにより形成された第２制御容量と
からなり、第１制御容量の形状と第２制御容量の形状と
が等しく、第１及び第２副画素電極に対して、第１及び
第２制御容量電極が所定範囲内でずれても第１制御容量
部分の面積と第２制御容量部分の面積との和が一定とな
る点にある。この第２の特徴構成において、好ましく
は、第１及び第２制御容量電極が、第１及び第２副画素
電極の境界部分を覆うように配置されている。
は、第１副画素電極に接続された第１制御容量電極と第
２副画素電極の一部分とが絶縁層を介して対向すること
により形成された第１制御容量と、第２副画素電極に接
続された第２制御容量電極が第１の副画素電極と絶縁層
を介して対向することにより形成された第２制御容量と
からなり、第１制御容量の形状と第２制御容量の形状と
が等しく、第１及び第２副画素電極に対して、第１及び
第２制御容量電極が所定範囲内でずれても第１制御容量
部分の面積と第２制御容量部分の面積との和が一定とな
る点にある。この第２の特徴構成において、好ましく
は、第１及び第２制御容量電極が、第１及び第２副画素
電極の境界部分を覆うように配置されている。
【００１７】
【発明の実施の形態】本発明の第１の実施形態にあって
は、図８（ａ）に示すように、副画素電極１５ａの一部
に一定幅の長方形パターンが形成され、やはり一定幅の
長方形状に形成された制御容量電極１４ａがこの副画素
電極１５ａの長方形パターン部分と交差するように設け
られ、両電極が絶縁層を介して対向することにより制御
容量１６ａが形成されている。図において距離ａ、ｂ、
ｃ、ｄはパターンマスクとアレイガラス基板との位置合
わせの精度ｇより大きい。したがって、制御容量電極１
４ａが副画素電極１５ａに対してｘ軸方向及びｙ軸方向
に距離ｇずつずれたとしても、両電極の重なり部分の面
積、したがって制御容量１６ａの容量値は変化しない。
これによって、分割露光領域間に生じる輝度差が抑えら
れる。
は、図８（ａ）に示すように、副画素電極１５ａの一部
に一定幅の長方形パターンが形成され、やはり一定幅の
長方形状に形成された制御容量電極１４ａがこの副画素
電極１５ａの長方形パターン部分と交差するように設け
られ、両電極が絶縁層を介して対向することにより制御
容量１６ａが形成されている。図において距離ａ、ｂ、
ｃ、ｄはパターンマスクとアレイガラス基板との位置合
わせの精度ｇより大きい。したがって、制御容量電極１
４ａが副画素電極１５ａに対してｘ軸方向及びｙ軸方向
に距離ｇずつずれたとしても、両電極の重なり部分の面
積、したがって制御容量１６ａの容量値は変化しない。
これによって、分割露光領域間に生じる輝度差が抑えら
れる。
【００１８】以下、具体的な製作例について説明する。
図１（ａ）に本発明の第１の実施形態に係る液晶表示素
子に用いた薄膜トランジスタアレイ基板の平面構成図を
示す。また、この図におけるＢ−Ｂ´断面に相当する液
晶表示素子の断面図を図１（ｂ）に示す。
図１（ａ）に本発明の第１の実施形態に係る液晶表示素
子に用いた薄膜トランジスタアレイ基板の平面構成図を
示す。また、この図におけるＢ−Ｂ´断面に相当する液
晶表示素子の断面図を図１（ｂ）に示す。
【００１９】副画素電極２ａ、２ｂは、スパッタリング
法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯｘ）を
用いてアレイ基板１上に図の様な形状にパターン形成し
た。クロムを用いてゲート電極３を形成した後、ＴＦＴ
のゲート絶縁膜として働く第１絶縁体層４として窒化シ
リコン（ＳｉＮｘ）をその上に積層させた。次に、ＴＦ
Ｔのスイッチ機能を司る半導体層５として、プラズマＣ
ＶＤ法によってアモルファスシリコン（α−Ｓｉ）を積
層させた。第２絶縁体層６は、窒化シリコン（ＳｉＮ
ｘ）のパターン化によって形成した。
法によって堆積させたＩＴＯ（ＩｎＯｘ−ＳｎＯｘ）を
用いてアレイ基板１上に図の様な形状にパターン形成し
た。クロムを用いてゲート電極３を形成した後、ＴＦＴ
のゲート絶縁膜として働く第１絶縁体層４として窒化シ
リコン（ＳｉＮｘ）をその上に積層させた。次に、ＴＦ
Ｔのスイッチ機能を司る半導体層５として、プラズマＣ
ＶＤ法によってアモルファスシリコン（α−Ｓｉ）を積
層させた。第２絶縁体層６は、窒化シリコン（ＳｉＮ
ｘ）のパターン化によって形成した。
【００２０】その後、第１絶縁体層４と半導体層５をド
ライエッチングすることによって開口部７ａ、７ｂを設
け、これによって副画素電極２ａの一部が露出される。
次にスパッタリング法によって堆積させたチタン／アル
ミニウム（Ｔｉ／Ａｌ）の二層を堆積させ、その後、半
導体層５と共にドライエッチングすることにより、ソー
ス電極８ａ、ドレイン電極８ｂ、および蓄積容量電極８
ｃを同時にパターン形成した。さらに、副画素電極２ｂ
と重なる部分に制御容量電極８ｄをパターンに形成し
た。
ライエッチングすることによって開口部７ａ、７ｂを設
け、これによって副画素電極２ａの一部が露出される。
次にスパッタリング法によって堆積させたチタン／アル
ミニウム（Ｔｉ／Ａｌ）の二層を堆積させ、その後、半
導体層５と共にドライエッチングすることにより、ソー
ス電極８ａ、ドレイン電極８ｂ、および蓄積容量電極８
ｃを同時にパターン形成した。さらに、副画素電極２ｂ
と重なる部分に制御容量電極８ｄをパターンに形成し
た。
【００２１】このとき、開口部７ａを介して副画素電極
２ａとドレイン電極８ｂとが接続し、同様に開口部７ｂ
を介して副画素電極２ａと蓄積容量電極８ｃとが接続す
る。そして、制御容量電極８ｄと副画素電極２ｂとの間
に制御容量９ａが形成され、前段のゲート電極３と蓄積
容量電極８ｃとの間に蓄積容量１０が形成される。なお
この蓄積容量１０は画素に供給された電圧を保持するた
めに設けるものである。このようにして完成した薄膜ト
ランジスタアレイ基板と、透明電極膜１１及び遮光帯１
２が積層された対向基板１３とに配向膜を塗布し、ラビ
ング処理を行った。その後、約５μｍのギャップを形成
するように両基板を貼り合わせ、その間に液晶を注入し
て液晶表示素子を作製した。
２ａとドレイン電極８ｂとが接続し、同様に開口部７ｂ
を介して副画素電極２ａと蓄積容量電極８ｃとが接続す
る。そして、制御容量電極８ｄと副画素電極２ｂとの間
に制御容量９ａが形成され、前段のゲート電極３と蓄積
容量電極８ｃとの間に蓄積容量１０が形成される。なお
この蓄積容量１０は画素に供給された電圧を保持するた
めに設けるものである。このようにして完成した薄膜ト
ランジスタアレイ基板と、透明電極膜１１及び遮光帯１
２が積層された対向基板１３とに配向膜を塗布し、ラビ
ング処理を行った。その後、約５μｍのギャップを形成
するように両基板を貼り合わせ、その間に液晶を注入し
て液晶表示素子を作製した。
【００２２】このようにして作製した液晶表示素子の点
灯画像検査を行ったところ、隣合う分割露光領域の間で
輝度差は発生せず、広い視角特性を持ち、かつ高品質な
画像表示が得られた。
灯画像検査を行ったところ、隣合う分割露光領域の間で
輝度差は発生せず、広い視角特性を持ち、かつ高品質な
画像表示が得られた。
【００２３】次に本発明の第２の実施形態について説明
する。図８（ｂ）に示すように、開口部１７ａを介して
第１副画素電極１５ａに接続された第１制御容量電極１
４ｂと、開口部１７ｂを介して第２副画素電極１５ｂに
接続された第２制御容量電極１４ａとが形成されてい
る。第１制御容量電極１４ｂと第２副画素電極１５ｂと
の重なり部分には第１制御容量１６ａが形成され、第２
制御容量電極１４ａと第１副画素電極１５ａとの重なり
部分には第２制御容量１６ｂが形成されている。第１及
び第２制御容量の形状、すなわち重なり部の形状は等し
く、図８（ｂ）における距離ａ’，ｂ’，ｃ’，ｄ’，
ｅ’，及びｆ’はパターンマスクとアレイガラス基板と
の位置合わせの精度ｇより大きい。
する。図８（ｂ）に示すように、開口部１７ａを介して
第１副画素電極１５ａに接続された第１制御容量電極１
４ｂと、開口部１７ｂを介して第２副画素電極１５ｂに
接続された第２制御容量電極１４ａとが形成されてい
る。第１制御容量電極１４ｂと第２副画素電極１５ｂと
の重なり部分には第１制御容量１６ａが形成され、第２
制御容量電極１４ａと第１副画素電極１５ａとの重なり
部分には第２制御容量１６ｂが形成されている。第１及
び第２制御容量の形状、すなわち重なり部の形状は等し
く、図８（ｂ）における距離ａ’，ｂ’，ｃ’，ｄ’，
ｅ’，及びｆ’はパターンマスクとアレイガラス基板と
の位置合わせの精度ｇより大きい。
【００２４】したがって、パターンマスクとアレイガラ
ス基板との位置合わせの誤差により、第１及び第２制御
容量電極が第１及び第２副画素電極に対してｘ及びｙ軸
方向に距離ｇずつずれたとしても、第１制御容量部分の
面積と第２制御容量部分の面積との和は変化しない。し
たがって、並列接続された二つの制御容量１６ａ及び１
６ｂの合成容量は変化しない。この結果、分割露光領域
間に生ずる輝度差が抑えられる。
ス基板との位置合わせの誤差により、第１及び第２制御
容量電極が第１及び第２副画素電極に対してｘ及びｙ軸
方向に距離ｇずつずれたとしても、第１制御容量部分の
面積と第２制御容量部分の面積との和は変化しない。し
たがって、並列接続された二つの制御容量１６ａ及び１
６ｂの合成容量は変化しない。この結果、分割露光領域
間に生ずる輝度差が抑えられる。
【００２５】以下、本実施形態の具体的な製作例を図２
（ａ）及び（ｂ）に基づいて説明する。図２（ａ）は本
発明の第２の実施形態に係る液晶表示素子に用いた薄膜
トランジスタアレイ基板のＴＦＴ画素部の平面構成図で
ある。また、この図におけるＢ−Ｂ´断面に相当する液
晶表示素子の断面図を図２（ｂ）に示す。
（ａ）及び（ｂ）に基づいて説明する。図２（ａ）は本
発明の第２の実施形態に係る液晶表示素子に用いた薄膜
トランジスタアレイ基板のＴＦＴ画素部の平面構成図で
ある。また、この図におけるＢ−Ｂ´断面に相当する液
晶表示素子の断面図を図２（ｂ）に示す。
【００２６】薄膜トランジスタアレイ基板および液晶表
示素子の作製方法は第１の実施形態と基本的に同じであ
るが、次の点で異なっている。つまり、開口部７ａ、７
ｂと同時に開口部７ｃ，７ｄを副画素電極２ａ，２ｂに
設け、制御容量電極８ｄ，８ｅを図のようなパターンに
形成する。開口部７ｃを介して副画素電極２ａと制御容
量電極８ｄが接続し、開口部７ｄを介して副画素電極２
ｂと制御容量電極８ｅが接続する。そして、制御容量電
極８ｄと副画素電極２ｂとの間で制御容量９ａが形成さ
れ、制御容量電極８ｅと副画素電極２ａとの間で制御容
量９ｂが形成される。
示素子の作製方法は第１の実施形態と基本的に同じであ
るが、次の点で異なっている。つまり、開口部７ａ、７
ｂと同時に開口部７ｃ，７ｄを副画素電極２ａ，２ｂに
設け、制御容量電極８ｄ，８ｅを図のようなパターンに
形成する。開口部７ｃを介して副画素電極２ａと制御容
量電極８ｄが接続し、開口部７ｄを介して副画素電極２
ｂと制御容量電極８ｅが接続する。そして、制御容量電
極８ｄと副画素電極２ｂとの間で制御容量９ａが形成さ
れ、制御容量電極８ｅと副画素電極２ａとの間で制御容
量９ｂが形成される。
【００２７】このような構成の薄膜トランジスタアレイ
基板を用いて作製した液晶表示素子の点灯画像検査を行
ったところ、隣合う分割露光領域の間で輝度差は発生せ
ず、広い視角特性を持ち、かつ高品質な画像表示が得ら
れた。
基板を用いて作製した液晶表示素子の点灯画像検査を行
ったところ、隣合う分割露光領域の間で輝度差は発生せ
ず、広い視角特性を持ち、かつ高品質な画像表示が得ら
れた。
【００２８】次に、第３の実施形態に係る液晶表示素子
に用いた薄膜トランジスタアレイ基板の平面構成図を図
３（ａ）に示す。また、この図におけるＢ−Ｂ´断面に
相当する液晶表示素子の断面図を図３（ｂ）に示す。
に用いた薄膜トランジスタアレイ基板の平面構成図を図
３（ａ）に示す。また、この図におけるＢ−Ｂ´断面に
相当する液晶表示素子の断面図を図３（ｂ）に示す。
【００２９】この実施形態における薄膜トランジスタア
レイ基板および液晶表示素子の作製方法は基本的には第
２の実施形態と同じであるが、次の点が異なる。つま
り、チタン／アルミニウム（Ｔｉ／Ａｌ）の二層を用い
て制御容量電極８ｄ，８ｅを副画素電極２ａ，２ｂの境
界部分を覆うように形成した。開口部７ｃ，７ｄを介し
て、副画素電極２ａ，２ｂと制御容量電極８ｄ，８ｅが
接続し、制御容量電極８ｄ，８ｅと副画素電極２ｂ，２
ａとの間に制御容量９ａ．９ｂが形成される点は第２の
実施形態と同じである。
レイ基板および液晶表示素子の作製方法は基本的には第
２の実施形態と同じであるが、次の点が異なる。つま
り、チタン／アルミニウム（Ｔｉ／Ａｌ）の二層を用い
て制御容量電極８ｄ，８ｅを副画素電極２ａ，２ｂの境
界部分を覆うように形成した。開口部７ｃ，７ｄを介し
て、副画素電極２ａ，２ｂと制御容量電極８ｄ，８ｅが
接続し、制御容量電極８ｄ，８ｅと副画素電極２ｂ，２
ａとの間に制御容量９ａ．９ｂが形成される点は第２の
実施形態と同じである。
【００３０】本実施形態による液晶表示素子は、副画素
電極の境界部分が不透明金属で覆われることにより、そ
の部分で発生する液晶分子配向の不均一性による光抜け
が遮光されるといった効果を有し、第１、第２の実施例
に比べて一層高コントラストな画像を提供することがで
きる。
電極の境界部分が不透明金属で覆われることにより、そ
の部分で発生する液晶分子配向の不均一性による光抜け
が遮光されるといった効果を有し、第１、第２の実施例
に比べて一層高コントラストな画像を提供することがで
きる。
【００３１】
【発明の効果】以上説明したように、本発明によれば、
広い視角で良好な多階調表示を実現できる画素分割構成
のアクティブマトリックス型液晶表示素子において、簡
単な構造で、しかも従来と同じ作製工程によって、分割
露光領域間の輝度差の発生を防止することができ、高品
質の画像表示が得られる。
広い視角で良好な多階調表示を実現できる画素分割構成
のアクティブマトリックス型液晶表示素子において、簡
単な構造で、しかも従来と同じ作製工程によって、分割
露光領域間の輝度差の発生を防止することができ、高品
質の画像表示が得られる。
【図１】本発明の第１の実施形態に係る液晶表示素子の
薄膜トランジスタ基板の構成を示す平面図および液晶表
示素子の断面図
薄膜トランジスタ基板の構成を示す平面図および液晶表
示素子の断面図
【図２】第２の実施形態に係る液晶表示素子の薄膜トラ
ンジスタ基板の構成を示す平面図および液晶表示素子の
断面図
ンジスタ基板の構成を示す平面図および液晶表示素子の
断面図
【図３】第３の実施形態に係る液晶表示素子の薄膜トラ
ンジスタ基板の構成を示す平面図および液晶表示素子の
断面図
ンジスタ基板の構成を示す平面図および液晶表示素子の
断面図
【図４】画素分割構成によるＴＦＴ液晶表示素子の一画
素当たりの等価回路図
素当たりの等価回路図
【図５】画素分割構成によるＴＦＴ液晶表示素子の主視
角方向から３０゜離れた視角における輝度対駆動電圧特
性を示すグラフ
角方向から３０゜離れた視角における輝度対駆動電圧特
性を示すグラフ
【図６】従来の液晶表示素子の薄膜トランジスタ基板の
構成を示す平面図および液晶表示素子の断面図
構成を示す平面図および液晶表示素子の断面図
【図７】分割露光工程を示す模式図
【図８】第１及び第２の実施形態における副画素電極と
制御電極との重なり部分の拡大平面図
制御電極との重なり部分の拡大平面図
１ アレイ基板 ２ａ，２ｂ，１５ａ，１５ｂ 副画素電極 ３ ゲート電極 ４ 第１絶縁体層 ５ 半導体層 ６ 第２絶縁体層 ７ａ，７ｂ，７ｃ，７ｄ 開口部 ８ａ ソース電極 ８ｂ ドレイン電極 ８ｃ 蓄積容量電極 ８ｄ，８ｅ，１４ａ，１４ｂ 制御容量電極 ９ａ，９ｂ，１６ａ，１６ｂ 制御容量 １０ 蓄積容量 １１ 透明電極膜 １２ 遮光帯 １３ 対向基板 １７ａ，１７ｂ 開口部
Claims (3)
- 【請求項１】 マトリックス状に配置された複数の信号
配線と複数の走査配線との各交点に対応するように、画
素電極とこれに駆動電圧を印加するためのスイッチング
素子とが設けられ、前記画素電極は前記スイッチング素
子に直接接続された第１副画素電極と、制御容量を介し
て前記スイッチング素子に接続された第２副画素電極と
を含む複数の副画素電極に分割されている液晶表示素子
であって、 前記制御容量は第２副画素電極の一部に形成された一定
幅の長方形部分と、これと交差するように絶縁層を介し
て対向する一定幅の長方形状の制御容量電極とによって
形成され、前記二つの長方形の電極の重なり部分が所定
の範囲内でずれてもその重なり部分の面積が変化しない
ことを特徴とするアクティブマトリックス型液晶表示素
子。 - 【請求項２】 マトリックス状に配置された複数の信号
配線と複数の走査配線との各交点に対応するように、画
素電極とこれに駆動電圧を印加するためのスイッチング
素子とが設けられ、前記画素電極は前記スイッチング素
子に直接接続された第１副画素電極と、制御容量を介し
て前記スイッチング素子に接続された第２副画素電極と
を含む複数の副画素電極に分割されている液晶表示素子
であって、 前記制御容量は、第１副画素電極に接続された第１制御
容量電極と第２副画素電極の一部分とが絶縁層を介して
対向することにより形成された第１制御容量と、第２副
画素電極に接続された第２制御容量電極が第１の副画素
電極と絶縁層を介して対向することにより形成された第
２制御容量とからなり、 第１制御容量の形状と第２制御容量の形状とが等しく、
第１及び第２副画素電極に対して、第１及び第２制御容
量電極が所定範囲内でずれても第１制御容量部分の面積
と第２制御容量部分の面積との和が一定であることを特
徴とするアクティブマトリックス型液晶表示素子。 - 【請求項３】 第１及び第２制御容量電極が、第１及び
第２副画素電極の境界部分を覆うように配置されている
請求項２記載のアクティブマトリックス型液晶表示素
子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20881195A JPH0954341A (ja) | 1995-08-16 | 1995-08-16 | アクティブマトリックス型液晶表示素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20881195A JPH0954341A (ja) | 1995-08-16 | 1995-08-16 | アクティブマトリックス型液晶表示素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0954341A true JPH0954341A (ja) | 1997-02-25 |
Family
ID=16562522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20881195A Pending JPH0954341A (ja) | 1995-08-16 | 1995-08-16 | アクティブマトリックス型液晶表示素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0954341A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946067A (en) * | 1997-12-29 | 1999-08-31 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display |
| KR100324457B1 (ko) * | 1998-06-01 | 2002-02-27 | 가네꼬 히사시 | 액티브 매트릭스형 액정 표시 장치 |
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| JP2005301226A (ja) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | 液晶表示装置及びこれに使用する表示板 |
| KR100552294B1 (ko) * | 1998-09-03 | 2006-05-09 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| JP2006126837A (ja) * | 2004-10-25 | 2006-05-18 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板 |
| JP2006171731A (ja) * | 2004-12-17 | 2006-06-29 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006285255A (ja) * | 2005-03-30 | 2006-10-19 | Samsung Electronics Co Ltd | 液晶表示装置 |
| WO2010100790A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| EP2343593A4 (en) * | 2008-11-05 | 2012-09-12 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, METHOD FOR MANUFACTURING LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER |
| US8570264B2 (en) | 2005-02-11 | 2013-10-29 | Samsung Display Co., Ltd. | Liquid crystal display apparatus with wide viewing angle |
| KR20170105067A (ko) * | 2015-03-23 | 2017-09-18 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 용량성 전압 분할식 색 왜곡 감소 픽셀 회로 |
-
1995
- 1995-08-16 JP JP20881195A patent/JPH0954341A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5946067A (en) * | 1997-12-29 | 1999-08-31 | Hyundai Electronics Industries Co., Ltd. | Liquid crystal display |
| KR100324457B1 (ko) * | 1998-06-01 | 2002-02-27 | 가네꼬 히사시 | 액티브 매트릭스형 액정 표시 장치 |
| KR100339507B1 (ko) * | 1998-07-14 | 2002-05-31 | 다니구찌 이찌로오, 기타오카 다카시 | 액정표시장치 및 그 제조방법 |
| KR100552294B1 (ko) * | 1998-09-03 | 2006-05-09 | 삼성전자주식회사 | 액정 표시 장치의 제조 방법 |
| JP2005301226A (ja) * | 2004-04-08 | 2005-10-27 | Samsung Electronics Co Ltd | 液晶表示装置及びこれに使用する表示板 |
| JP2006126837A (ja) * | 2004-10-25 | 2006-05-18 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板 |
| JP2006171731A (ja) * | 2004-12-17 | 2006-06-29 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| US8570264B2 (en) | 2005-02-11 | 2013-10-29 | Samsung Display Co., Ltd. | Liquid crystal display apparatus with wide viewing angle |
| JP2006285255A (ja) * | 2005-03-30 | 2006-10-19 | Samsung Electronics Co Ltd | 液晶表示装置 |
| US8847352B2 (en) | 2008-11-05 | 2014-09-30 | Sharp Kabushiki Kaisha | Active matrix device including first and second capacitor electrodes and multiple capacitors |
| EP2343593A4 (en) * | 2008-11-05 | 2012-09-12 | Sharp Kk | ACTIVE MATRIX SUBSTRATE, METHOD FOR MANUFACTURING ACTIVE MATRIX SUBSTRATE, LIQUID CRYSTAL PANEL, METHOD FOR MANUFACTURING LIQUID CRYSTAL PANEL, LIQUID CRYSTAL DISPLAY DEVICE, LIQUID CRYSTAL DISPLAY UNIT, AND TELEVISION RECEIVER |
| WO2010100790A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8698969B2 (en) | 2009-03-05 | 2014-04-15 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| WO2010100789A1 (ja) * | 2009-03-05 | 2010-09-10 | シャープ株式会社 | アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶パネル、液晶パネルの製造方法、液晶表示装置、液晶表示ユニット、テレビジョン受像機 |
| US8976209B2 (en) | 2009-03-05 | 2015-03-10 | Sharp Kabushiki Kaisha | Active matrix substrate, method for producing active matrix substrate, liquid crystal panel, method for producing liquid crystal panel, liquid crystal display device, liquid crystal display unit, and television receiver |
| KR20170105067A (ko) * | 2015-03-23 | 2017-09-18 | 센젠 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 | 용량성 전압 분할식 색 왜곡 감소 픽셀 회로 |
| JP2018508043A (ja) * | 2015-03-23 | 2018-03-22 | 深▲セン▼市華星光電技術有限公司 | 電気容量分圧式低い色ずれ画素回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100246980B1 (ko) | 액티브 매트릭스형 액정표시소자 | |
| US6603524B1 (en) | LCD device having pixel electrodes asymmetrically overlapping gate and/or source signal lines | |
| US7292303B2 (en) | Liquid crystal display and panel therefor including regular and successive regular domain defining members | |
| US20050200791A1 (en) | In-plane switching mode liquid crystal display device and fabrication method thereof | |
| US20130153906A1 (en) | Thin film transistor array panel having improved storage capacitance and manufacturing method thereof | |
| US20070182908A1 (en) | Liquid crystal display and thin film transistor array panel therefor | |
| US7460192B2 (en) | Liquid crystal display, thin film diode panel, and manufacturing method of the same | |
| US7724325B2 (en) | Liquid crystal display device and method for manufacturing the same | |
| US7385661B2 (en) | In-plane switching mode liquid crystal display device and method of manufacturing the same | |
| JP3204912B2 (ja) | アクティブマトリックス型液晶表示装置 | |
| US20120127403A1 (en) | Image Display Device and Manufacturing Method of the Same | |
| US7688417B2 (en) | Thin film transistor array panel and method for manufacturing the same | |
| JPH0954341A (ja) | アクティブマトリックス型液晶表示素子 | |
| JP4036498B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US7327431B2 (en) | Liquid crystal display device and method for fabricating the same | |
| KR101167312B1 (ko) | 미세 패턴 형성 방법과 그를 이용한 액정 표시 장치 및 그제조 방법 | |
| US7474363B2 (en) | Liquid crystal display and panel therefor | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP3759426B2 (ja) | 液晶表示素子 | |
| KR100257862B1 (ko) | 횡전계방식액정표시장치 | |
| JP3934669B2 (ja) | 液晶表示装置 | |
| JP3901715B2 (ja) | 液晶表示素子 | |
| JP3429411B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| KR20070072275A (ko) | 수직배향모드 액정표시소자 및 그 제조방법 | |
| JP2000047256A (ja) | 液晶表示素子 |