JPH0955161A - 表面伝導型電子放出素子、電子源基板および画像形成装置並びにそれらの製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 フォーミングを行わないで、形状や形成位置
が定まった電子放出部を形成し、各素子間の特性にバラ
ツキのない均一な表面伝導型電子放出素子を作製する。
さらに、これにより良好な画像を表示することができる
電子源基板および画像形成装置を提供する。 【解決手段】 導電性薄膜が一対の素子電極間にそれぞ
れの電極と電気的に接続するように形成され、この導電
性薄膜の素子電極間の領域に電子放出部が形成された、
基板の絶縁層上の表面伝導型電子放出素子において、一
対の素子電極間の絶縁層に、段差側面が素子電極間の基
板上面に対して９０度未満に傾斜している段差を有し、
その段差側面付近に電子放出部を有することを特徴とす
る表面伝導型電子放出素子、及びこの製造方法。また、
この表面伝導型電子放出素子を備えた電子源基板および
画像形成装置。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、表面伝導型電子放
出素子、電子源基板及び画像形成装置並びにこれらの製
造方法に関する。

【０００２】

【従来の技術】従来、電子放出素子として、熱電子源と
冷陰極電子源の２種類が知られている。冷陰極電子源に
は、電解放出型（以下「ＦＥ型」という。）、金属／絶
縁層／金属型（以下「ＭＩＭ型」という。）、表面伝導
型電子放出素子等がある。

【０００３】ＦＥ型の例としては、Ｗ．Ｐ．Ｄｙｋｅ＆
Ｗ．Ｗ．Ｄｏｌａｎ，“Ｆｉｅｌｄｅｍｉｓｓｉｏ
ｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏｎ Ｐｈ
ｙｓｉｃｓ，８，８９（１９５６）、あるいはＣ．Ａ．
Ｓｐｉｎｄｔ，“Ｐｈｙｓｉｃａｌ Ｐｒｏｐｅｒｔｉ
ｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅｌｄ ｅｍｉ
ｓｓｉｏｎ ｃａｔｈｏｄｅｓ ｗｉｔｈ ｍｏｌｙｂ
ｄｅｎｉｕｍ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，４７，５
２４８（１９７６）等が知られている。

【０００４】ＭＩＭ型の例としては、Ｃ．Ａ．Ｍｅａ
ｄ，“Ｔｈｅ ｔｕｎｎｅｌ−ｅｍｉｓｓｉｏｎ ａｍ
ｐｌｉｆｉｅｒ”，Ｊ．Ａｐｐｌ．Ｐｈｙｓ．，３２，
６４６（１９６１）等が知られている。

【０００５】表面伝導型電子放出素子の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅｌｅｃ
ｔｒｏｎ Ｐｈｙｓ．，１０，（１９６５）等に開示さ
れている。この表面伝導型電子放出素子は、基板上に形
成された小面積の導電性薄膜へ膜面に対して平行方向に
電流を流した際に電子が放出する現象を利用したもので
ある。

【０００６】表面伝導型電子放出素子の導電性薄膜とし
ては、ＳｎＯ₂薄膜（Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，Ｒａｄ
ｉｏ Ｅｎｇ．Ｅｌｅｃｔｒｏｎ Ｐｈｙｓ．，１０
（１９６５））、Ａｕ薄膜（Ｇ．Ｄｉｔｔｍｅｒ，Ｔｈ
ｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ，９，３１７（１９７
２））、Ｉｎ₂Ｏ₃／ＳｎＯ₂薄膜（Ｍ．Ｈａｒｔｗｅｌ
ｌａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ，ＩＥＥＥ Ｔｒａ
ｎｓ．ＥＤ Ｃｏｎｆ．，５１９（１９７５））、カー
ボン薄膜（荒木 久ほか，真空，２６，１，２２（１９
８３））等が報告されている。

【０００７】表面伝導型電子放出素子の典型的な例を図
１８に示す。この電子放出素子の構成は上記のＭ．Ｈａ
ｒｔｗｅｌｌによるもので、１８１は絶縁性の基板、１
８３は導電性薄膜、１８４は電子放出部である。また図
１８中、Ｌ₁は０．５〜１ｍｍ、Ｗａは０．１ｍｍ程度
に設定されている。なお、電子放出部（１８４）の位置
および形状については不明であるので模式的に表した。

【０００８】導電性薄膜（１８３）の形成は、基板（１
８１）上にＨ型形状の金属酸化物の薄膜をスパッタで形
成し、次いでフォーミングと呼ばれる通電処理によって
電子放出部（１８４）を形成する。フォーミングとは、
導電性薄膜（１８３）の両端に電圧を印加通電し、この
導電性薄膜を局所的に破壊・変形・変質させ、電気的に
高抵抗な電子放出部（１８４）を形成することである。
なお電子の放出は、導電性薄膜（１８３）の亀裂付近か
ら行われる場合もある。この亀裂内には、数オングスト
ローム〜数百オングストロームの導電性微粒子が含有さ
れていることもある。この導電性微粒子は、導電性薄膜
（１８３）を構成する物質の少なくとも１種の元素を含
有している。また、電子放出部（１８４）及びその近傍
の導電性薄膜（１８３）は、炭素および炭素化合物を含
有することもある。

【０００９】一方、本出願人は、微粒子が分散配置され
た電子放出材（微粒子膜）からなる導電性薄膜を、一対
の素子電極間に配置することによって、新規な表面伝導
型電子放出素子を開発し、これを技術開示した（ＵＳＰ
５，０６６，８８３）。この電子放出素子は、上記従来
のものより電子放出位置（電子放出部）を精密に制御で
き、より高精密に電子放出素子を配列することができ
る。この電子放出素子の典型的な例を図１９に示す。図
１９（ａ）は平面図であり、図１９（ｂ）は図１９
（ａ）おけるＢ−Ｂ線の断面図である。図１９におい
て、１９１は絶縁性の基板、１９２は電気的接続のため
の素子電極、１９３は微粒子が分散配置された電子放出
材（微粒子膜）からなる導電性薄膜、１９４は電子放出
部である。一対の素子電極（１９２）の間隔（Ｌ₂）は
０．０１〜１００μｍ、電子放出部（１９４）のシート
抵抗値は１×１０³〜１×１０⁹オーム／□が適当であ
る。

【００１０】従来、これらの表面伝導型電子放出素子の
製造においては、電子放出を行う前に、導電性薄膜（１
８３、１９３）に予めフォーミングを行って電子放出部
（１８４、１９４）を形成するのが一般的であった。こ
の電子放出部が形成された導電性薄膜の両極に、電圧を
印加し電流を流すことにより、電子放出部（１８４、１
９４）から電子が放出される。

【００１１】上述の表面伝導型電子放出素子は、構造が
簡単であり、製造も容易であることから、大面積にわた
って多数の素子を基板上に配列することができる。そこ
で、この特徴を生かした様々な応用が研究されている。
例えば、荷電ビーム源や、画像形成装置等が挙げられ
る。

【００１２】例えば、この表面伝導型電子放出素子を絶
縁性の基板上にマトリクス（行列）状に多数配置した電
子源基板（以下「マトリクス型配置の電子源基板」とい
う。）が挙げられる。この電子源基板の例を図２０に示
す。また、図２０中のＣ−Ｃ線及びＤ−Ｄ線の断面図を
図２１に示す。ここで１は基板、２ａ、２ｂは素子電
極、３、２１３は導電性薄膜、２１４は電子放出部、２
１５は層間絶縁層、４１はＸ軸方向配線（「下配線」と
もいう。）、４２はＹ軸方向配線（「上配線」ともい
う。）、７は素子電極とＸ軸方向配線とを電気的に接続
するためのコンタクトホールである。

【００１３】その他、表面伝導型電子放出素子を絶縁性
の基板上に並列に多数配置した電子源基板（以下「はし
ご型配置の電子源基板」という。）等がある。

【００１４】これらの表面伝導型電子放出素子の製造方
法は種々あるが、その一つとして特開平２−５６８２２
号公報に開示された方法がある。

【００１５】

【発明が解決しようとする課題】しかしながら、上記従
来例のフォーミング処理によって製造された表面伝導型
電子放出素子には次のような問題点があった。 （ｉ）電子放出部の作製時の制御が非常に困難なため、
素子間の特性のバラツキが生じやすい。その結果、画像
において輝度のバラツキや無発光点等が生じたりして、
良好な画像を得ることができない。 （ii）電子放出部の設計が非常に困難なため、素子の改
良が困難である。 （iii）フォーミング工程の際に発生するジュール熱が
大きいため、基板が破損しやすい。 （iv）電子放出部の材料として、金・銀・ＳｎＯ₂・Ｉ
ＴＯ（Indium Tin Oxide）等の仕事関数の小さい材料が
使えないため、大電流を得ることができない。

【００１６】以上のような問題があるため、表面伝導型
電子放出素子は、素子構造が簡単であるという利点があ
るにもかかわらず、産業上積極的に応用されるにはいた
らなかった。

【００１７】例えば、はしご型配置の電子源基板の作製
においては、ライン毎にフォーミングを行う場合があ
る。このとき、封着後の抵抗の低下により素子の合成抵
抗が配線抵抗に対して同等以下になると、配線抵抗によ
る電圧降下の影響が電圧印加点から遠いほど強くなるた
め、均一なフォーミングを１ライン内で行うことは困難
であった。さらに、各素子間の特性のバラツキが生じ、
このバラツキにより画像において輝度のバラツキや無発
光点等が生じていた。また、マトリクス型配置の電子源
基板においては、各素子毎にフォーミングを行うため、
より一層素子間にバラツキが生じ、良好な画像を得るこ
とができなかった。このような問題は大画面になるほど
顕著である。

【００１８】以上のような問題からこれらは製造が困難
であるばかりでなく、歩留まりの低下によってコスト的
にも問題があった。

【００１９】そこで本発明の目的は、上記の課題を解決
し、フォーミングを行わないで、いかなる素子抵抗を有
する導電性薄膜においても形状や形成位置が定まった電
子放出部を形成することである。また、複数の表面伝導
型電子放出素子を作製する際、各素子間の特性にバラツ
キのない均一な素子を作製することである。さらに、良
好な画像が表示できる電子源基板、及びこの電子源基板
を備えた画像形成装置を製造することである。

【００２０】

【課題を解決するための手段】本発明者は、上記の目的
を達成するために種々の検討を重ねた結果、本発明を完
成した。

【００２１】第１の発明は、導電性薄膜が一対の素子電
極間にそれぞれの電極と電気的に接続するように形成さ
れ、この導電性薄膜の素子電極間の領域に電子放出部が
形成された、基板の絶縁層上の表面伝導型電子放出素子
において、一対の素子電極間の絶縁層に、段差側面が素
子電極間の基板上面に対して９０度未満に傾斜している
段差を有し、その段差側面付近に電子放出部を有するこ
とを特徴とする表面伝導型電子放出素子に関する。

【００２２】第２の発明は、段差側面が素子電極間の基
板上面に対して２０〜６０度に傾斜している段差を有す
る第１の発明の表面伝導型電子放出素子に関する。

【００２３】第３の発明は、第１又は第２の発明の表面
伝導型電子放出素子が基板の絶縁層上に複数個配置され
た電子源基板に関する。

【００２４】第４の発明は、第３の発明の電子源基板を
備えた画像形成装置に関する。

【００２５】第５の発明は、第１又は第２の発明の表面
伝導型電子放出素子の製造方法において、基板上面に対
して斜め方向からドライエッチングを行うことによって
段差側面が素子電極間の基板上面に対して９０度未満に
傾斜するように段差を設け、次いで段差側面付近に導電
性薄膜材料が堆積されにくくなるように素子電極間に導
電性薄膜を形成して、電子放出部を形成することを特徴
とする表面伝導型電子放出素子の製造方法に関する。

【００２６】第６の発明は、基板を傾斜させることによ
って、基板上面に対して斜め方向からドライエッチング
を行う第５の発明の表面伝導型電子放出素子の製造方法
に関する。

【００２７】第７の発明は、基板を傾斜させることによ
って、段差側面付近に導電性薄膜材料が堆積されにくく
なるようにして、素子電極間に導電性薄膜を形成する第
５又は第６の発明の表面伝導型電子放出素子の製造方法
に関する。

【００２８】第８の発明は、第５、第６又は第７の発明
の方法によって表面伝導型電子放出素子を形成する電子
源基板の製造方法に関する。

【００２９】第９の発明は、第５、第６又は第７の発明
の方法によって電子源基板上の表面伝導型電子放出素子
を形成する画像形成装置の製造方法に関する。

【００３０】

【発明の実施の形態】以下、本発明を図面を用いて詳細
に説明する。

【００３１】図１は、本発明の表面伝導型電子放出素子
の基本的な構成を示す模式図である。図１（ａ）は平面
図であり、図１（ｂ）は図１（ａ）におけるＡ−Ａ線の
断面図である。１は基板、２ａ、２ｂは素子電極、３は
導電性薄膜、４は電子放出部、５は層間絶縁層、６ａは
段差である。なお、導電性薄膜（３）と素子電極（２
ａ、２ｂ）の積層順は逆であってもよい。

【００３２】本発明の表面伝導型電子放出素子は、一対
の素子電極間の絶縁層に、段差側面が素子電極間の基板
上面に対して９０度未満に傾斜している段差（６ａ）を
有する。段差側面の傾斜角度は、好ましくは１０〜７０
度、より好ましくは２０〜６０度である。また、段差の
高さは、導電性薄膜の材質や厚さによって適宜設定され
るが、１００〜３０００Åが適当である。

【００３３】本発明の表面伝導型電子放出素子は、図１
３に示す素子電極の形状であってもよい。すなわち、一
方の素子電極（２ｂ）の電極間側の側面下部に絶縁層の
段差（６ｂ）を設けてもよい。他方の素子電極（２ａ）
側にも段差を有するが、この段差側面は、段差（６ｂ）
の側面と同様な形状でないことが望ましい。すなわち、
段差側面が素子電極間の基板上面に対して９０度未満に
傾斜していないことが望ましい。なお図１３では、製造
方法が原因であるが、両者の段差側面は平行関係にあ
る。

【００３４】本発明の表面伝導型電子放出素子の電子放
出部（４）は、以上のような段差（６ａ、６ｂ）の側面
付近に形成される。この側面付近は、導電性材料の成膜
が不十分であり電気的に高抵抗となるため、電子放出部
が形成される。この電子放出部（４）はフォーミングを
行わなくても形成する。

【００３５】基板（１）としては、例えば石英ガラス、
Ｎａ等の不純物の少ないガラス、青板ガラス、スパッタ
法等によりＳｉＯ₂を積層した青板ガラス、アルミナ等
のセラミック等が挙げられる。

【００３６】層間絶縁層（５）は、例えばシリコン酸化
膜等が用いられる。このシリコン酸化膜は、スパッタ装
置でＳｉＯ₂ターゲットを用いてＡｒ又はＡｒ／Ｏ₂ガス
によりスパッタ成膜する。成膜は、スパッタ法に限ら
ず、減圧または常圧ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法や、ＳＯＧ（Ｓｐｉｎ
Ｏｎ Ｇｌａｓｓ）法によって行ってもよい。これらの
成膜法によって形成された層間絶縁層（５）の膜厚は、
素子の構成によって適宜設定されるが、５０００Å〜１
μｍであることが望ましい。

【００３７】素子電極（２ａ、２ｂ）の材料としては、
導電性を有するものであれば特に制限はないが、例えば
Ｎｉ・Ｃｒ・Ａｕ・Ｍｏ・Ｗ・Ｐｔ・Ｔｉ・Ａｌ・Ｃｕ
・Ｐｄ等の金属又はこれらの合金、Ｐｄ・Ａｇ・Ａｕ・
ＲｕＯ₂・Ｐｄ−Ａｇ等の金属・金属合金・金属酸化物
とガラスとから構成される印刷導体、Ｉｎ₂Ｏ₃−ＳｎＯ
₂等の透明導電体、ポリシリコン等の半導体材料などが
挙げられる。

【００３８】一対の素子電極間の距離（Ｌ）は、数百オ
ングストローム〜数百μｍが適当であるが、素子電極に
印加する電圧は低い方が望ましく、また再現よく作製す
ることが要求されるため、数μｍ〜数十μｍに設定する
ことがより好ましい。素子電極の長さ（Ｗ）は、電極の
抵抗値や電子放出特性から数μｍ〜数百μｍに設定する
ことが望ましく、素子電極の厚さは数百オングストロー
ム〜数μｍの範囲にあることが好ましい。

【００３９】導電性薄膜（３）は、良好な電子放出特性
を得るために微粒子膜であることが望ましい。導電性薄
膜の厚さは、数オングストローム〜数千オングストロー
ムであり、好ましくは１０〜５００Åである。この厚さ
は、素子電極（２ａ、２ｂ）へのステップカバレージ
や、素子電極（２ａ、２ｂ）間の抵抗値によって適宜決
定される。素子電極（２ａ、２ｂ）間のシート抵抗値は
１×１０³〜１×１０⁷オーム／□が適当である。また導
電性薄膜の幅（Ｗｂ）は数μｍ〜数百μｍに設定する。

【００４０】なお、本発明における微粒子膜とは、複数
の微粒子が集合した膜のことであり、その微細構造が、
微粒子が個々に分散配置した状態のほか、微粒子が互い
に隣接した状態、あるいは重なり合った状態（島状も含
む）をなしている膜をいう。微粒子の粒径は数オングス
トローム〜数千オングストロームであり、好ましくは１
０〜２００Åである。

【００４１】導電性薄膜（３）の材料としては、Ｐｄ・
Ｐｔ・Ｒｕ・Ａｇ・Ａｕ・Ｔｉ・Ｉｎ・Ｃｕ・Ｃｒ・Ｆ
ｅ・Ｚｎ・Ｓｎ・Ｔａ・Ｗ・Ｐｂ等の金属、ＰｄＯ・Ｓ
ｎＯ ₂・Ｉｎ₂Ｏ₃・ＰｂＯ・Ｓｂ₂Ｏ₃等の酸化物、Ｈｆ
Ｂ₂・ＺｒＢ₂・ＬａＢ₆・ＣｅＢ₆・ＹＢ₄・ＧｄＢ₄等の
ホウ化物、ＴｉＣ・ＺｒＣ・ＨｆＣ・ＴａＣ・ＳｉＣ・
ＷＣ等の炭化物、ＴｉＮ・ＺｒＮ・ＨｆＮ等の窒化物、
Ｓｉ・Ｇｅ等の半導体、カーボン等が挙げられる。

【００４２】次に、本発明の表面伝導型電子放出素子の
製造方法を説明する。図２に製造工程を示す。

【００４３】工程（ａ）：よく洗浄した基板（１）上に
層間絶縁層（５）を成膜する。次いで、段差（６ａ）を
形成するためのフォトレジストパターンを形成し、ドラ
イエッチングにより段差（６ａ）を形成する（図２
（ａ））。段差側面が素子電極間の基板上面に対して９
０度未満に傾斜するように、基板上面に対して斜め方向
にドライエッチングを行う。斜め方向にエッチングする
ためには、基板を斜めに設置してエッチングすることが
好ましい。装置によっては、照射方向を基板上面に対し
て斜めにセッティングしてエッチングしてもよい。

【００４４】工程（ｂ）：所定の形状の素子電極（２
ａ、２ｂ）を形成する（図２（ｂ））。

【００４５】工程（ｃ）：導電性薄膜を全面に形成し、
次いでパターニングを行って所定の形状の導電性薄膜
（３）を形成する（図２（ｃ））。このとき、導電性薄
膜の成膜は、方向性を有する堆積手法が望ましく、スパ
ッタ法・蒸着法・イオンビームスパッタ法等によって行
うことができる。このような成膜法によって、段差側面
付近に導電性薄膜材料が堆積しにくい条件を適宜設定し
て成膜を行う。具体的には、成膜を基板上面に対して斜
め方向から行い、好ましくは製造上の容易さから基板を
斜めに設置することによって成膜を基板上面に対して斜
め方向から行う。このようにして導電性薄膜（３）を形
成すると、段差側面付近は、導電性材料の成膜が不十分
なため電気的に高抵抗となり、この電気的に高抵抗な部
分が電子放出部（４）となる。

【００４６】工程（ｄ）（不図示）：以上のようにして
表面伝導型電子放出素子を作製することができるが、さ
らに活性化処理を行うことが望ましい。活性化処理と
は、例えば１×１０^-4〜１×１０^-6torr程度の真空雰囲
気下において、パルス波高値一定の電圧パルスを繰り返
し印加する処理である。これにより真空雰囲気に存在す
る有機物質に起因する炭素及び炭素化合物を導電性薄膜
上に堆積し、素子電流（Ｉｆ）及び素子電流（Ｉｅ）が
著しく変化する。この素子電流（Ｉｆ）及び放出電流
（Ｉｅ）を測定して、例えば放出電流（Ｉｅ）が飽和し
た時点でこの活性化処理を終了する。なお、印加する電
圧パルスは動作駆動電圧で行うことが好ましい。また、
ここで炭素及び炭素化合物とは、グラファイト（単結晶
及び多結晶の双方を指す。）及び非晶質カーボン（非晶
質カーボンと多結晶グラファイトとの混合物を指す。）
であり、これらによる堆積膜の厚さは５００Å以下が好
ましく、より好ましくは３００Å以下である。

【００４７】このようにして作製された本発明の電子放
出素子の動作駆動は、活性化処理における真空度より高
い真空度において行うことが望ましい。さらには、この
高い真空度の雰囲気下で８０〜１５０℃に加熱した後、
動作駆動させることが好ましい。この高い真空度とは、
例えば１×１０^-6torr以上の真空度であり、好ましくは
超真空系であって炭素及び炭素化合物が導電性薄膜上に
ほとんど新たに堆積しない真空度である。このようにす
ることによって、素子電流（Ｉｆ）及び放出電流（Ｉ
ｅ）を電子放出素子の動作駆動中に安定させることがで
きる。

【００４８】本発明に係る表面伝導型電子放出素子の電
子放出特性の典型的な例を図３に示す。なお図３は、著
しくＩｆとＩｅの大きさが異なるため任意の単位で示さ
れている（ＩｅはＩｆのおおよそ２０００分の１程
度）。図３から明らかなように、本電子放出素子はＩｅ
に対する３つの特性を有する。第１の特性：本電子放出
素子は、ある電圧（しきい値電圧（Ｖｔｈ））以上の素
子電圧（Ｖｆ）を印加すると急激にＩｅが増加し、一方
Ｖｔｈ以下ではＩｅがほとんど検出されない。すなわち
本電子放出素子は、Ｉｅに対する明確なＶｔｈを持った
非線形素子である。第２の特性：ＩｅがＶｆに依存する
ため、ＩｅはＶｆで制御できる。第３の特性：メタルバ
ックに捕捉される放出電荷は、Ｖｆを印加する時間に依
存する。すなわち、メタルバックに捕捉される電荷量は
Ｖｆの印加時間により制御できる。以上の３つの特性を
有するため、本発明に係る電子放出素子は多方面への応
用が期待できる。なお図３において、実線の曲線は、Ｉ
ｆがＶｆに対して単調増加する上記の特性（ＭＩ特性）
を示したものであるが、その他の特性（点線で示した曲
線）として、ＩｆがＶｆに対して電圧制御型負性抵抗特
性（ＶＣＮＲ特性）を示す場合もある。この場合も本電
子放出素子は上記の３つの特性を有する。

【００４９】次に本発明の電子源基板について説明す
る。この電子源基板は、複数の表面伝導型電子放出素子
を基板上に配列することにより形成される。表面伝導型
電子放出素子の配列の方式としては、表面伝導型電子放
出素子を並列に配置して個々の素子の両端を配線で接続
するはしご型配置（以下「はしご型配置」と表す。）、
表面伝導型電子放出素子の１対の素子電極にそれぞれＸ
軸方向配線・Ｙ軸方向配線を接続した単純マトリクス配
置（以下「マトリクス型配置」と表す。）等が挙げられ
る。なお、はしご型配置の電子源基板を有する画像形成
装置には、電子放出素子からの電子飛翔を制御する電極
である制御電極（例えば図９のグリッド電極（９２））
を必要とする。

【００５０】以下、マトリクス型配置の電子源基板の構
成について図４を用いて説明する。マトリクス型配置の
電子源基板の構成は、基板（１）、Ｘ軸方向配線（４
１）、Ｙ軸方向配線（４２）、表面伝導型電子放出素子
（４３）、結線（４４）からなる。

【００５１】基板（１）は、前述のガラス基板等であ
り、用途に応じて形状が適宜設定される。

【００５２】Ｘ軸方向配線（４１）は、Ｄx1、Ｄx2、・
・・、Ｄxmで示されるｍ本の配線からなる。Ｙ軸方向配
線（４２）は、Ｄy1、Ｄy2、・・・、Ｄynで示されるｎ
本の配線からなる（ｍ及びｎは共に正の正数）。また、
多数の表面伝導型電子放出素子（４３）にほぼ均等な電
圧が供給されるように、配線の材料・膜厚・幅が適宜設
定される。これらｍ本のＸ軸方向配線（４１）とｎ本の
Ｙ軸方向配線（４２）とは不図示の層間絶縁膜により電
気的に分離され、マトリックス型配置の配線を構成す
る。不図示の層間絶縁膜は、Ｘ軸方向配線（４１）を形
成した基板（１）の全面または一部の所望の領域に形成
される。これらのＸ軸方向配線（４１）とＹ軸方向配線
（４２）は、それぞれ外部端子へ引き出される。またｍ
本のＸ軸方向配線（４１）とｎ本のＹ軸方向配線（４
２）は、それぞれ結線（４４）によって個々の表面伝導
型電子放出素子の素子電極（不図示）と電気的に接続さ
れている。このとき表面伝導型電子放出素子（４３）
は、基板（１）上または不図示の層間絶縁膜上のどちら
に形成してもよい。なお、Ｘ軸方向配線（４１）は、Ｘ
軸方向の各列の表面伝導型電子放出素子（４３）を入力
信号に応じて走査するための走査信号を印加する走査信
号発生手段（例えば図７の走査回路（７２））と電気的
に接続されている。一方、Ｙ軸方向配線（４２）には、
Ｙ軸方向の各列の表面伝導型電子放出素子（４３）を入
力信号に応じて変調するための変調信号を印加する変調
信号発生手段（例えば図７の変調信号発生器（７７））
と電気的に接続されている。各表面伝導型電子放出素子
に印加される駆動電圧は、当該素子に印加される走査信
号と変調信号との差電圧として供給される。

【００５３】以上の構成おいて、単純なマトリクス型配
置の配線だけで個々の素子を選択して独立に駆動でき
る。

【００５４】次に、マトリクス型配置の電子源基板を備
えた表示パネルについて、図５及び図６を用いて説明す
る。図５は本発明の表示パネルの基本構成図であり、図
６は本発明の表示パネルに用いられる蛍光膜の説明図で
ある。

【００５５】図５において本発明の表示パネルは、電子
源基板（５１）、電子源基板を固定するリアプレート
（５２）、ガラス基板（５３）の内面に蛍光膜（５４）
・メタルバック（５５）等を備えたフェースプレート
（５６）、支持枠（５７）等からなる。電子源基板（５
１）上には、表面伝導型電子放出素子（４３）の一対の
素子電極と電気的に接続されたＸ軸方向配線（４１）及
びＹ軸方向配線（４２）が形成されている。

【００５６】外囲器（５８）は、フェースプレート（５
６）、支持枠（５７）及びリアプレート（５２）で構成
される。これらの部材を接着するにあたっては、例え
ば、各部材の接着部にガラスフリットを塗布し、各部材
を接合し、次いで炉中で焼成を行い接着する方法がとら
れる。リアプレートは主に電子源基板（５１）の強度を
補強する目的で設けられるため、電子源基板自体が十分
な強度を持つ場合は、リアプレートを用いないで、電子
源基板に直接に支持枠を設けて外囲器を構成してもよ
い。

【００５７】図５中の蛍光膜（５４）の平面図を図６に
示す。モノクロームの蛍光膜の場合は蛍光体のみからな
るが、カラーの蛍光膜の場合は黒色導電材（６１）と蛍
光体（６２）とで構成され、ブラックストライプ（図６
（ａ））、ブラックマトリクス（図６（ｂ））等の形態
をとる。黒色導電材を設ける目的は、カラー表示に必要
となる３原色蛍光体の各蛍光体間の塗り分け部を黒くし
て混色等を目立たなくすること、及び蛍光膜における外
光反射によるコントラストの低下を抑制することであ
る。黒色導電材の材料としては、黒鉛を主成分とする材
料が通常よく用いられるが、導電性があり、光の透過お
よび反射が少ない材料であればこれに限定されない。ガ
ラス基板（５３）に蛍光体を塗布する方法は、モノクロ
ームとカラーの区別によらず沈殿法や印刷法が用いられ
る。

【００５８】図５において蛍光膜（５４）の内面側に
は、通常、メタルバック（５５）が設けられる。メタル
バックの目的は、蛍光体の内面側への発光をフェースプ
レート（５６）側へ鏡面反射することにより輝度を向上
させること、電子ビーム加速電圧を印加するための電極
として用いること、外囲器内で発生した負イオンの衝突
によるダメージから蛍光体を保護すること等である。メ
タルバックは、蛍光膜の形成後、蛍光膜の内面側表面の
平滑化処理（通常、フィルミングと呼ばれる。）を行
い、その後、Ａｌ（アルミニウム）を真空蒸着等で堆積
することで作製できる。フェースプレートには、さらに
蛍光膜の導電性を高めるため、蛍光膜の外面側に透明電
極（不図示）を設けてもよい。

【００５９】外囲器（５８）の封着を行う際、カラーの
蛍光体を用いた場合は、各色蛍光体と表面伝導型電子放
出素子とは位置的に対応させる必要があり、十分な位置
合わせを行う必要がある。

【００６０】以上のようにして形成された本発明の表示
パネルは、外囲器に設けられた排気管（不図示）を通じ
１０^-7ｔｏｒｒ程度の真空度にされ封止が行われる。こ
のとき、外囲器の封止後の真空度を維持するためにゲッ
ター処理を行ってもよい。このゲッター処理は、封止を
行う直前または封止後に行われ、抵抗加熱または高周波
加熱等の加熱法により外囲器内の所定の位置（不図示）
に配置されたゲッターを加熱し、蒸着膜を形成する処理
である。ゲッターは、通常Ｂａ等が主成分であり、この
蒸着膜の吸着作用によって、例えば１０^-5〜１０^-7ｔｏ
ｒｒの真空度を維持することができる。

【００６１】次に、マトリクス型配置の電子源基板を備
えた表示パネルを用いた、ＮＴＳＣ方式のテレビ信号に
基づいてテレビ表示を行うための駆動回路の概略構成を
図７のブロック図を用いて説明する。これは、本発明の
画像形成装置の実施態様の１つを表すものである。駆動
回路の構成は、表示パネル（７１）、走査回路（７
２）、制御回路（７３）、シフトレジスタ（７４）、ラ
インメモリ（７５）、同期信号分離回路（７６）、変調
信号発生器（７７）及び直流電源（Ｖｘ，Ｖａ）からな
る。

【００６２】表示パネル（７１）は、端子（Ｄox1、Ｄo
x2、・・・、Ｄoxm）、端子（Ｄoy1、Ｄoy2、・・・、
Ｄoyn）及び高圧端子（Ｈv）を介して、外部の電気回路
と接続している。このうち端子（Ｄox1、Ｄox2、・・
・、Ｄoxm）には、表示パネル（７１）内の電子源基板
にｍ行ｎ列の行列状にマトリクス配線された表面伝導型
電子放出素子群を１行（ｎ個の素子）ずつ順次駆動して
いくための走査信号が印加される。一方、端子（Ｄoy
1、Ｄoy2、・・・、Ｄoyn）には、前記走査信号により
選択された１行の表面伝導型電子放出素子中の各素子の
出力電子ビームを制御するための変調信号が印加され
る。また高圧端子（Ｈｖ）には、直流電源（Ｖａ）か
ら、例えば１０ｋＶの直流電圧が供給される。この直流
電圧は、表面伝導型電子放出素子から出力される電子ビ
ームへ、蛍光体を励起するのに十分なエネルギーを付与
するための加速電圧である。

【００６３】走査回路（７２）は、内部にｍ個のスイッ
チング素子（Ｓ1、Ｓ2、・・・、Ｓm）を備えており、
各スイッチング素子は、直流電圧源（Ｖｘ）の出力電圧
または０Ｖ（グランドレベル）のいずれか一方を選択
し、表示パネル（７１）の端子（Ｄox1、Ｄox2、・・
・、Ｄoxm）と電気的に接続する。スイッチング素子
（Ｓ1、Ｓ2、・・・、Ｓm）は、制御回路（７３）が出
力する制御信号Ｔｓｃａｎに基づいて動作するが、実際
には例えば、ＦＥＴのようなスイッチング素子を組み合
わせることにより構成することができる。なお直流電圧
（Ｖｘ）は、表面伝導型電子放出素子の特性（電子放出
しきい値電圧）に基づき、走査されていない素子に印加
される駆動電圧が電子放出しきい値電圧以下となるよう
な一定の電圧を出力するように設定されている。

【００６４】制御回路（７３）は、外部から入力される
画像信号に基づいて適切な表示が行われるように各部の
動作を整合させる働きをもつ。次に説明する同期信号分
離回路（７６）から送られる同期信号Ｔｓｙｎｃに基づ
いて各部に対してＴｓｃａｎ、Ｔｓｆｔ及びＴｍｒｙの
各制御信号を発生する。

【００６５】同期信号分離回路（７６）は、外部から入
力されるＮＴＳＣ方式のテレビ信号から同期信号成分と
輝度信号成分とを分離するための回路であり、周波数分
離回路（フィルター回路）を用いて構成できる。同期信
号分離回路により分離された同期信号は垂直同期信号と
水平同期信号とからなるが、ここでは説明の便宜上ＤＡ
ＴＡ信号と表す。同信号はシフトレジスタ（７４）に入
力される。

【００６６】シフトレジスタ（７４）は、時系列的にシ
リアルに入力される上記ＤＡＴＡ信号を画像の１ライン
ごとにシリアル／パラレル変換するためのものであり、
前記制御回路（７３）からから送られる制御信号Ｔｓｆ
ｔに基づいて動作する。すなわち、制御信号Ｔｓｆｔは
シフトレジスタのシフトロックであると言い換えてもよ
い。シリアル／パラレル変換された画像１ライン分（電
子放出素子ｎ個分の駆動データに相当）のデータは、
（Ｉd1、Ｉd2、・・・、Ｉdn）のｎ個の並列信号として
シフトレジスタ（７４）から出力される。

【００６７】ラインメモリ（７５）は、画像１ライン分
のデータを必要時間の間だけ記憶するための記憶装置で
あり、制御回路（７３）から送られる制御信号Ｔｍｒｙ
にしたがって適宜、並列信号（Ｉd1、Ｉd2、・・・、Ｉ
dn）の内容を記憶する。記憶された内容は、並列信号
（Ｉd'1、Ｉd'2、・・・、Ｉd'n）として出力され、変
調信号発生器（７７）に入力される。

【００６８】変調信号発生器（７７）は、上記の画像デ
ータの並列信号（Ｉd'1、Ｉd'2、・・・、Ｉd'n）の各
々に応じて表面伝導型電子放出素子の各々を適切に駆動
変調するための信号源であり、その出力信号は端子（Ｄ
oy1、Ｄoy2、・・・、Ｄoyn）を通じて表示パネル（７
１）内の表面伝導型電子放出素子に印加される。

【００６９】ここで本発明の表面伝導型電子放出素子
は、放出電流（Ｉｅ）に対して以下の基本特性を有して
いる。すなわち、電子放出には明確なしきい値電圧（Ｖ
ｔｈ）があり、このしきい値電圧（Ｖｔｈ）以上の電圧
が印加されたときだけ電子の放出が生じる。また、しき
い値（Ｖｔｈ）以上の電圧の印加では、表面伝導型電子
放出素子への印加電圧の変化に応じて放出電流（Ｉｅ）
も変化していく。なお、しきい値電圧（Ｖｔｈ）の値お
よび放出電流（Ｉｅ）の変化の度合いは、表面伝導型電
子放出素子の材料・構成・製造方法によって異なる場合
もある。以上の基本特性をさらに説明すると、表面伝導
型電子放出素子にパルス状の電圧（以下「電圧パルス」
と表す。）を印加する場合、しきい値（Ｖｔｈ）未満の
電圧を印加しても電子放出は生じないが、しきい値（Ｖ
ｔｈ）以上の電圧を印加すると電子ビームが出力され
る。その際、第１には、電圧パルスの波高値（Ｖｍ）を
変化させることにより出力電子ビームの強度を制御する
ことができる。第２には、電圧パルスの幅（Ｐｗ）を変
化させることにより出力される電子ビームの電荷の総量
を制御することができる。

【００７０】入力信号に応じて表面伝導型電子放出素子
を駆動変調する方式としては、電圧変調方式、パルス変
調方式等が用いられている。電圧変調方式を実施する場
合は、変調信号発生器（７７）として、一定の幅（Ｐ
ｗ）の電圧パルスを発生するが入力されるデータに応じ
て適宜電圧パルスの波高値（Ｖｍ）の変調を行う電圧変
調方式の回路を有するものが用いられる。またパルス変
調方式を実施する場合は、変調信号発生器（７７）とし
て、一定の波高値（Ｖｍ）の電圧パルスを発生するが入
力されるデータに応じて適宜電圧パルスの幅（Ｐｗ）の
変調を行うパルス変調方式の回路を有するものが用いら
れる。

【００７１】本発明の画像形成装置は、画像信号のシリ
アル／パラレル変換およびデータの記憶が所定の速度で
行われていれば、シフトレジスタやラインメモリはデジ
タル信号式でもアナログ信号式でもどちらでも差し支え
ない。

【００７２】デジタル信号を用いる場合は、同期信号分
離回路（７６）の出力信号ＤＡＴＡをデジタル信号化す
る必要があるが、これは同期信号分離回路の出力部にＡ
／Ｄ変換器を備えれば可能である。電圧変調方式におい
ては、変調信号発生器（７７）に、例えばＤ／Ａ変換回
路を用い、必要に応じて増幅回路等をつけ加えればよ
い。またパルス変調方式においては、変調信号発生器
は、例えば、高速の発信器、その発信器の出力する波数
を計算する計数器（カウンタ）及びその計数器の出力値
とラインメモリの出力値とを比較する比較器（コンパレ
ータ）を組み合わせた回路を用いて構成できる。必要に
応じて、比較器の出力するパルス幅Ｐｗが変調された変
調信号を表面伝導型電子放出素子の駆動電圧にまで増幅
する増幅器をつけ加えてもよい。

【００７３】アナログ信号を用いる場合は、電圧変調方
式においては、変調信号発生器（７７）に、例えばオペ
アンプ等を用いた増幅回路を用いればよく、必要に応じ
てレベルシフト回路等をつけ加えてもよい。またパルス
変調方式においては、例えば電圧制御型発信回路（ＶＣ
Ｏ）を用いればよく、必要に応じて表面伝導型電子放出
素子の駆動電圧まで信号を増幅する増幅器をつけ加えて
もよい。

【００７４】以上に説明した画像形成装置の構成は、表
示等に用いられる好適な画像形成装置に必要な概略構成
であり、例えば各部材の材料等、詳細な部分は上述の内
容に限られるものではなく、画像形成装置の用途に応じ
て適宜選択する。また、入力信号例としてＮＴＳＣ方式
を挙げたが、この方式に限るものではなく、ＰＡＬ方
式、ＳＥＣＡＭ方式などの諸方式でもよい。これらの方
式よりも多数の走査線からなるＴＶ信号、例えばＭＵＳ
Ｅ方式をはじめとする高品位ＴＶ方式であってもよい。

【００７５】このようにして完成した画像形成装置によ
る画像の表示は、表示パネルの端子（Ｄox1、Ｄox2、・
・・、Ｄoxm）及び端子（Ｄoy1、Ｄoy2、・・・、Ｄoy
m）を通じて各表面伝導型電子放出素子へ電圧を印加し
て電子を放出させ、このとき高圧端子（Ｈｖ）を通じて
メタルバック（５５）あるいは透明電極（不図示）に高
電圧を印加し、上記の放出された電子を加速して蛍光膜
（５４）に衝突させ、蛍光体を励起・発光させることに
よって行われる。

【００７６】次に、はしご型配置の電子源基板、及びこ
の電子源基板を備えた表示パネル・画像形成装置につい
て図８及び図９を用いて説明する。

【００７７】はしご型配置の電子源基板の構成は、図８
に示すように基板（１）、表面伝導型電子放出素子（４
３）、表面伝導型電子放出素子に接続する共通配線（８
１、８２）からなる。表面伝導型電子放出素子（４３）
は、基板上にＸ軸方向に並列に複数個配列される（以下
「素子行」と表す。）。この素子行を基板上に平行に複
数行配置し、これらの素子行の間にそれぞれ共通配線
（８１、８２）を設けてはしご型配置の電子源基板を形
成する。このとき素子行の間の共通配線（８１、８２）
は、図８の（ａ）又は（ｂ）のように設けられる。この
ような電子源基板の各素子行の共通配線間に適宜駆動電
圧を印加することで、各素子行を独立に駆動することが
できる。すなわち、電子ビームを放出させる素子行に
は、しきい値（Ｖｔｈ）以上の電圧を印加し、電子ビー
ムを放出させない素子行には、しきい値（Ｖｔｈ）未満
の電圧を印加すればよい。

【００７８】図９は、はしご型配置の電子源基板を備え
た本発明の表示パネルの基本構成図である。この表示パ
ネルと前記のマトリクス型配置の電子源基板を備えた表
示パネル（図５）との違いは、フェースプレート（５
６）と電子源基板（９１）との間にグリッド電極（９
２）を備えていることである。グリッド電極（９２）に
は、電子が通過するための開口（９３）が多数設けられ
ており、また外囲器外端子（Ｇ1、Ｇ2、・・・、Ｇｎ）
へ接続されている。グリッド電極（９２）は、表面伝導
型電子放出素子（４３）から放出された電子ビームを変
調することができるもので、はしご型配置の素子行と直
行してストライプ状に設けられる。電子を通過させるた
めの開口（９３）は、各素子に位置的に対応して設けら
れており、その形状は円形である。グリッド電極の形状
や設置位置は必ずしも図９のようなものでなくともよ
い。開口（９３）は、例えばメッシュ状に多数の通過口
を設けることもあり、またグリッド電極は表面伝導型電
子放出素子の周囲や近傍に適当に設けてもよい。一方、
電子源基板（５１）は、外囲器外端子（Ｄox1、Ｄox2、
・・・、Ｄoxm）へ接続される。この外囲器外端子（Ｄo
x1、Ｄox2、・・・、Ｄoxm）、及びグリッド電極（９
２）に接続している外囲器外端子（Ｇ1、Ｇ2、・・・、
Ｇｎ）は、不図示の制御回路と電気的に接続され、画像
形成装置を形成する。

【００７９】はしご型配置の電子源基板を備えた画像形
成装置では、電子源基板の素子行を１列ずつ順次駆動
（走査）していくのと同期させて、グリッド電極列に画
像１ライン分の変調信号を同時に印加することにより、
各電子ビームの蛍光体への照射を制御し、画像を１ライ
ンずつ表示することができる。

【００８０】以上、本発明の表面伝導型電子放出素子お
よび同電子放出素子を備えた電子源基板・表示パネル・
画像形成装置によれば、テレビジョン放送の表示装置の
みならず、テレビ会議システム、コンピューター等の表
示装置に適した画像形成装置を提供することができる。
さらに、感光性ドラム等で構成された光プリンターとし
ての画像形成装置にも適用することができる。

【００８１】

【実施例】以下、本発明を実施例によりさらに説明する
が、本発明はこれらに限定するものではない。

【００８２】実施例１ 本発明の表面伝導型電子放出素子、この素子がマトリク
ス型に配置された電子源基板、及びこの電子源基板を備
えた画像形成装置を作製した。

【００８３】本実施例に係る表面伝導型電子放出素子を
図１０に示す。図１０は、図２０におけるＣ−Ｃ線及び
Ｄ−Ｄ線の断面図である。１は基板、２ａ、２ｂは素子
電極、３は導電性薄膜、４は電子放出部、５は層間絶縁
層、６ａは段差、４１はＸ軸方向配線、４２はＹ軸方向
配線、７は素子電極（２ｂ）とＸ軸方向配線（４１）と
を電気的に接続するためのコンタクトホールである。

【００８４】次に、本実施例の製造方法を図１１及び図
１２を用いて工程順に説明する。

【００８５】工程（ａ）：よく洗浄した青板ガラス上に
シリコン酸化膜（厚さ０．５μｍ）をスパッタ法で被膜
した基板（１）上に、真空蒸着によって、厚さ５０Åの
Ｃｒ層および厚さ６０００ÅのＡｕ層を順次積層した
（Ａｕ／Ｃｒ堆積膜の形成）。次に、フォトレジスト
（ヘキスト社製ＡＺ１３７０）をスピンナーにより回転
塗布してベークを行い、次いでフォトマスク像を露光・
現像してＸ軸方向配線（４１）のレジストパターンを形
成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングして所定
の形状のＸ軸方向配線（４１）を形成した（図１１
（ａ））。

【００８６】工程（ｂ）：厚さ１μｍのシリコン酸化膜
からなる層間絶縁層（５）を、スパッタ法により成膜し
た。次いで、段差（６ａ）を形成するためのフォトレジ
ストパターンを形成し、ドライエッチングにより高さ１
０００Åの段差（６ａ）を形成した。このとき、基板を
傾斜させ、基板上面に対して斜め方向からエッチングを
行い、段差側面が素子電極間の基板上面に対して９０度
未満に傾斜した段差（６ａ）を形成した（図１１
（ｂ））。なおドライエッチングは、ＣＦ₄とＨ₂ガスを
用いたＲＩＥ法（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）によって行った。

【００８７】工程（ｃ）：コンタクトホール（７）を形
成するためのフォトレジストパターンを形成し、これを
マスクとして層間絶縁層（５）をドライエッチングして
コンタクトホール（７）を形成した（図１１（ｃ））。
ドライエッチングは、ＣＦ₄とＨ₂ガスを用いたＲＩＥ法
によって行った。

【００８８】工程（ｄ）：長さＬの間隔を有する一対の
素子電極（２ａ、２ｂ）を形成するためのフォトレジス
トパターン（日立化成社製ＲＤ−２０００Ｎ−４１）を
形成し、真空蒸着法によって、厚さ５０ÅのＴｉ層およ
び厚さ１０００ÅのＮｉ層を順次積層した（Ｎｉ／Ｔｉ
堆積膜の形成）。前記フォトレジストパターンを有機溶
剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフして素子電
極（２ａ、２ｂ）を形成した。素子電極間の長さ（Ｌ）
を３μｍとし、素子電極の幅（Ｗ）を３００μｍに設定
した（図１１（ｄ））。

【００８９】工程（ｅ）：素子電極（２ａ、２ｂ）上に
Ｙ軸方向配線（４２）を形成するためのフォトレジスト
パターンを形成した後、厚さ５０ÅのＴｉ層および厚さ
５０００ÅのＡｕ層を順次、真空蒸着により積層した
（Ａｕ／Ｔｉ堆積膜の形成）。次いで、リフトオフによ
り不要な部分を除去して所定の形状のＹ軸方向配線（４
２）を形成した（図１１（ｅ））。

【００９０】工程（ｆ）：スパッタ法によって基板表面
にＰｄを成膜した。スパッタは、段差（６ａ）の下部に
Ｐｄが堆積されにくくなるように基板の傾斜角度を調整
して行った。次に、３００℃で１０分間の焼成処理を行
い、主元素がＰｄである微粒子膜（導電性薄膜（３
ｒ））を形成した（図１２（ｆ））。この導電性薄膜
（３ｒ）の厚さは約１００Å、そのシート抵抗値は５×
１０⁴オーム／□であった。

【００９１】工程（ｇ）：導電性薄膜（３）を形成する
ためのパターンを、フォトレジスト（東京応化社製ＯＭ
Ｒ８３２０ｃｐ）で形成し、次いでドライエッチングを
行い、所定の形状の導電性薄膜（３）を形成した。この
ドライエッチングは、通常の平行平板陰極結合型で、真
空排気系にターボ分子ポンプとロータリーポンプを用い
た装置を用いて、Ａｒ流量を２０ｓｃｃｍ、ガス圧力を
４．５Ｐａ、ＲＦ（１３．５６ＭＨｚ）Ｐｏｗｅｒを１
５０Ｗに設定して３分間行った。ドライエッチング終了
後、フォトレジストはＵＶ／Ｏ₃アッシャーにより１５
０℃で３０分間処理して除去した（図１２（ｇ））。導
電性薄膜の幅（図１のＷｂ）は１９０μｍとした。

【００９２】以上のようにして、本実施例の表面伝導型
電子放出素子、及びこの素子をマトリクス型に配置した
電子源基板（図１９）を作製した。

【００９３】次に、上記の電子源基板を用いて、図５に
示す表示パネルを作製した。

【００９４】まず、各部材にフリットガラスを塗布した
後、窒素雰囲気中で１０分間以上、４００〜５００℃で
焼成を行って封着し、表示パネルの外囲器（５８）を形
成した。メタルバック（５５）と電子源基板（５１）と
の距離を４ｍｍとした。

【００９５】次に、真空ポンプで排気し、約１×１０^-5
torrの真空雰囲気下でメタルバック（５５）の電圧を１
ｋＶとして活性化処理を行った。Ｉｅが飽和したところ
で、電子放出特性を測定したところ、素子電圧１４Ｖ時
の素子電流Ｉｆは２．２ｍＡ、放出電流Ｉｅは１．１μ
Ａであり、これらＩｆ、Ｉｅともに各素子間のバラツキ
は±５〜６％であった。

【００９６】上記の活性化処理後、排気管（不図示）を
通じてさらに排気を行い、１×１０ ^-7torr程度の真空度
とし、次いで排気管をガスバーナーで熱して溶着し、外
囲器（５８）の封止を行った。

【００９７】最後に、封止後の真空度を維持するために
ゲッター処理を行った。このゲッター処理は、封止を行
う直前に、高周波加熱によって、表示パネル内の所定の
位置に配置したゲッターを加熱して蒸着膜を形成した。
なお、ゲッターはＢａを主成分とするものを用いた。

【００９８】以上のようにして作製した表示パネルを、
図７に示す駆動回路に組み込んで画像形成装置を完成し
た。この画像形成装置で画像を表示させたところ、輝度
ムラや無発光点等の画像不良は見られず、良好な画像が
表示された。

【００９９】なお、本発明の表面伝導型電子放出素子及
びこれを備えた電子源基板は、上記の画像形成装置への
適用以外に、感光性ドラムと発光ダイオード等で構成さ
れた光プリンターの発光ダイオード等の発光源の代替と
して用いることもできた。

【０１００】実施例２ 本発明の表面伝導型電子放出素子、この素子がマトリク
ス型に配置された電子源基板、及びこの電子源基板を備
えた画像形成装置を作製した。

【０１０１】本実施例に係る表面伝導型電子放出素子を
図１３に示す。図１３は、図２０におけるＣ−Ｃ線及び
Ｄ−Ｄ線の断面図である。１は基板、２ａ、２ｂは素子
電極、３は導電性薄膜、４は電子放出部、５は層間絶縁
層、６ｂは段差、４１はＸ軸方向配線、４２はＹ軸方向
配線、７は素子電極（２ｂ）とＸ軸方向配線（４１）と
を電気的に接続するためのコンタクトホールである。

【０１０２】次に、本実施例の製造方法を図１４及び図
１５を用いて工程順に説明する。

【０１０３】工程（ａ）：よく洗浄した青板ガラス上に
シリコン酸化膜（厚さ０．５μｍ）をスパッタ法で被膜
した基板（１）上に、真空蒸着によって、厚さ５０Åの
Ｃｒ層および厚さ６０００ÅのＡｕ層を順次積層した
（Ａｕ／Ｃｒ堆積膜の形成）。次に、フォトレジスト
（ヘキスト社製ＡＺ１３７０）をスピンナーにより回転
塗布してベークを行い、次いでフォトマスク像を露光・
現像してＸ軸方向配線（４１）のレジストパターンを形
成し、Ａｕ／Ｃｒ堆積膜をウェットエッチングして所定
の形状のＸ軸方向配線（４１）を形成した（図１４
（ａ）参照）。

【０１０４】工程（ｂ）：厚さ１μｍのシリコン酸化膜
からなる層間絶縁層（５）を、スパッタ法により成膜し
た（図１４（ｂ）参照）。

【０１０５】工程（ｃ）：コンタクトホール（７）を形
成するためのフォトレジストパターンを形成し、これを
マスクとして層間絶縁層（５）をドライエッチングして
コンタクトホール（７）を形成した（図１４（ｃ）参
照）。ドライエッチングは、ＣＦ₄とＨ₂ガスを用いたＲ
ＩＥ法によって行った。

【０１０６】工程（ｄ）：長さＬの間隔を有する一対の
素子電極（２ａ、２ｂ）を形成するためのフォトレジス
トパターン（日立化成社製ＲＤ−２０００Ｎ−４１）を
形成し、真空蒸着法によって、厚さ５０ÅのＴｉ層およ
び厚さ１０００ÅのＮｉ層を順次積層した（Ｎｉ／Ｔｉ
堆積膜の形成）。前記フォトレジストパターンを有機溶
剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフして素子電
極（２ａ、２ｂ）を形成した（図１４（ｄ）参照）。素
子電極間の長さ（Ｌ）を３μｍとし、素子電極の幅
（Ｗ）を３００μｍに設定した。

【０１０７】工程（ｅ）：形成した素子電極（２ａ、２
ｂ）をマスクとして、ドライエッチングにより高さ１０
００Åの段差（６ｂ）を形成した。このとき、基板を傾
斜させ、基板上面に対して斜め方向からエッチングを行
い、段差側面が素子電極間の基板上面に対して９０度未
満に傾斜した段差（６ｂ）を形成した（図１４（ｅ）参
照）。ドライエッチングは、ＣＦ₄とＨ₂ガスを用いたＲ
ＩＥ法によって行った。

【０１０８】工程（ｆ）：素子電極（２ａ、２ｂ）上に
Ｙ軸方向配線（４２）を形成するためのフォトレジスト
パターンを形成した後、厚さ５０ÅのＴｉ層および厚さ
５０００ÅのＡｕ層を順次、真空蒸着により積層した
（Ａｕ／Ｔｉ堆積膜の形成）。次いで、リフトオフによ
り不要な部分を除去して所定の形状のＹ軸方向配線（４
２）を形成した（図１５（ｆ）参照）。

【０１０９】工程（ｇ）：スパッタ法によって基板表面
にＰｄを成膜した。スパッタは、段差（６ｂ）の側面に
Ｐｄが堆積されにくくなるように基板の傾斜角度を調整
して行った。次に、３００℃で１０分間の焼成処理を行
い、主元素がＰｄである微粒子膜（導電性薄膜（３
ｒ））を形成した（図１５（ｇ）参照）。この導電性薄
膜（３ｒ）の厚さは約１００Å、そのシート抵抗値は５
×１０⁴オーム／□であった。

【０１１０】工程（ｈ）：導電性薄膜（３）を形成する
ためのパターンを、フォトレジスト（東京応化社製ＯＭ
Ｒ８３２０ｃｐ）で形成し、次いでドライエッチングを
行い、所定の形状の導電性薄膜（３）を形成した。この
ドライエッチングは、通常の平行平板陰極結合型で、真
空排気系にターボ分子ポンプとロータリーポンプを用い
た装置を用いて、Ａｒ流量を２０ｓｃｃｍ、ガス圧力を
４．５Ｐａ、ＲＦ（１３．５６ＭＨｚ）Ｐｏｗｅｒを１
５０Ｗに設定して３分間行った。ドライエッチング終了
後、フォトレジストはＵＶ／Ｏ₃アッシャーにより１５
０℃で３０分間処理して除去した（図１５（ｈ）参
照）。導電性薄膜の幅（図１のＷｂ）は１９０μｍとし
た。

【０１１１】以上のようにして、本実施例の表面伝導型
電子放出素子、及びこの素子をマトリクス型に配置した
電子源基板（図１９）を作製した。

【０１１２】次に、上記の電子源基板を用いて、図５に
示す表示パネルを作製した。

【０１１３】まず、各部材にフリットガラスを塗布した
後、窒素雰囲気中で１０分間以上、４００〜５００℃で
焼成を行って封着し、表示パネルの外囲器（５８）を形
成した。メタルバック（５５）と電子源基板（５１）と
の距離を４ｍｍとした。

【０１１４】次に、真空ポンプで排気し、約１×１０^-5
torrの真空雰囲気下でメタルバック（５５）の電圧を１
ｋＶとして活性化処理を行った。Ｉｅが飽和したところ
で、電子放出特性を測定したところ、素子電圧１４Ｖ時
の素子電流Ｉｆは２．２ｍＡ、放出電流Ｉｅは１．１μ
Ａであり、これらＩｆ、Ｉｅともに各素子間のバラツキ
は±５〜６％であった。

【０１１５】上記の活性化処理後、排気管（不図示）を
通じてさらに排気を行い、１×１０ ^-7torr程度の真空度
とし、次いで排気管をガスバーナーで熱して溶着し、外
囲器（５８）の封止を行った。

【０１１６】最後に、封止後の真空度を維持するために
ゲッター処理を行った。このゲッター処理は、封止を行
う直前に、高周波加熱によって、表示パネル内の所定の
位置に配置したゲッターを加熱して蒸着膜を形成した。
なお、ゲッターはＢａを主成分とするものを用いた。

【０１１７】以上のようにして作製した表示パネルを、
図７に示す駆動回路に組み込んで画像形成装置を完成し
た。この画像形成装置で画像を表示させたところ、輝度
ムラや無発光点等の画像不良は見られず、良好な画像が
表示された。

【０１１８】実施例３ 本発明の表面伝導型電子放出素子、この素子がはしご型
に配置された電子源基板、及びこの電子源基板を備えた
画像形成装置を作製した。

【０１１９】本実施例に係る表面伝導型電子放出素子及
びはしご型配置の電子源基板の製造工程を図１６及び図
１７に示す。図１６及び図１７は、図９におけるＥ−Ｅ
線の断面に対応する。１は基板、２ａ、２ｂは素子電
極、３は導電性薄膜、４は電子放出部、５は層間絶縁
層、６ａは段差、８１は共通配線、９２はグリッド電
極、９３は開口、１７１は絶縁層である。

【０１２０】本実施例の製造方法を図１６及び図１７を
用いて工程順に説明する。

【０１２１】工程（ａ）：よく洗浄した青板ガラス上
に、厚さ１．０μｍのシリコン酸化膜をスパッタ法で形
成した。次いで、段差（６ａ）を形成するためのフォト
レジストパターンを形成し、ドライエッチングにより高
さ１０００Åの段差（６ａ）を形成した。このとき基板
を傾斜させ、基板上面に対して斜め方向からエッチング
を行い、段差側面が素子電極間の基板上面に対して９０
度未満に傾斜した段差（６ａ）を形成した（図１６
（ａ）参照）。なおドライエッチングは、ＣＦ₄とＨ₂ガ
スを用いたＲＩＥ法によって行った。

【０１２２】工程（ｂ）：長さＬの間隔を有する一対の
素子電極（２ａ、２ｂ）を形成するためのフォトレジス
トパターン（日立化成社製ＲＤ−２０００Ｎ−４１）を
形成し、真空蒸着法によって、厚さ５０ÅのＴｉ層およ
び厚さ１０００ÅのＮｉ層を順次積層した（Ｎｉ／Ｔｉ
堆積膜の形成）。前記フォトレジストパターンを有機溶
剤で溶解し、Ｎｉ／Ｔｉ堆積膜をリフトオフして素子電
極（２ａ、２ｂ）を形成した。素子電極間の長さ（Ｌ）
を３μｍとし、素子電極の幅（Ｗ）を３００μｍに設定
した（図１６（ｂ）参照）。

【０１２３】工程（ｃ）：素子電極（２ａ、２ｂ）上に
共通配線（８１）を形成するためのフォトレジストパタ
ーンを形成した後、厚さ５０ÅのＴｉ層および厚さ５０
００ÅのＡｕ層を順次、真空蒸着により積層した（Ａｕ
／Ｔｉ堆積膜の形成）。次いで、リフトオフにより不要
な部分を除去して所定の形状の共通配線（８１）を形成
した（図１６（ｃ）参照）。

【０１２４】工程（ｄ）：スパッタ法によって基板表面
にＰｄを成膜した。スパッタは、段差（６ａ）の下部に
Ｐｄが堆積されにくくなるように基板の傾斜角度を調整
して行った。次に、３００℃で１０分間の焼成を行い、
主元素がＰｄである微粒子膜（導電性薄膜（３ｒ））を
形成した（図１６（ｄ）参照）。この導電性薄膜（３
ｒ）の厚さは約１００Å、そのシート抵抗値は５×１０
⁴オーム／□であった。

【０１２５】工程（ｅ）：導電性薄膜（３）を形成する
ためのパターンを、フォトレジスト（東京応化社製ＯＭ
Ｒ８３２０ｃｐ）で形成し、次いでドライエッチングを
行い、所定の形状の導電性薄膜（３）を形成した。この
ドライエッチングは、通常の平行平板陰極結合型で、真
空排気系にターボ分子ポンプとロータリーポンプを用い
た装置を用いて、Ａｒ流量を２０ｓｃｃｍ、ガス圧力を
４．５Ｐａ、ＲＦ（１３．５６ＭＨｚ）Ｐｏｗｅｒを１
５０Ｗに設定して３分間行った。ドライエッチング終了
後、フォトレジストはＵＶ／Ｏ₃アッシャーにより１５
０℃で３０分間処理して除去した（図１６（ｅ）参
照）。導電性薄膜の幅（図１のＷｂ）は１９０μｍとし
た。

【０１２６】工程（ｆ）：厚さ８５０００Åのシリコン
酸化膜からなる絶縁層（１７１）をスパッタ法により成
膜し、次いで、厚さ１０００ÅのＣｒ層／厚さ２０００
０ÅのＮｉ層／厚さ１０００ÅのＣｒ層／厚さ１０００
０ÅのＡｌ層からなるグリッド電極（９２）を真空堆積
した（図１７（ｆ）参照）。

【０１２７】工程（ｇ）：導電性薄膜（ｂ）の上方に１
９０×３４μｍの長方形の開口（９３）を、フォトリソ
エッチング法によって、上記グリッド電極（９２）及び
絶縁層（１７１）をパターニングして形成した（図１７
（ｇ）参照）。

【０１２８】以上のようにして、本実施例の表面伝導型
電子放出素子、及びこの素子をはしご型に配置した電子
源基板（９１）を作製した。

【０１２９】次に、上記電子源基板を用いて、図９に示
す表示パネルを作製した。

【０１３０】まず、各部材にフリットガラスを塗布した
後、窒素雰囲気中で１０分間以上、４００〜５００℃で
焼成を行って封着し、表示パネルの外囲器を形成した。

【０１３１】次に、真空ポンプで排気し、約１×１０^-5
torrの真空雰囲気下で活性化処理を行った。Ｉｅが飽和
したところで、電子放出特性を測定したところ、素子電
圧１４Ｖ時の素子電流Ｉｆは２．２ｍＡ、放出電流Ｉｅ
は１．１μＡであり、これらＩｆ、Ｉｅともに各素子間
のバラツキは±５〜６％であった。

【０１３２】上記の活性化処理後、排気管（不図示）を
通じてさらに排気を行い、１×１０ ^-7torr程度の真空度
とし、次いで排気管をガスバーナーで熱して溶着し、外
囲器の封止を行った。

【０１３３】最後に、封止後の真空度を維持するために
ゲッター処理を行った。このゲッター処理は、封止を行
う直前に、高周波加熱によって、表示パネル内の所定の
位置に配置したゲッターを加熱して蒸着膜を形成した。
なお、ゲッターはＢａを主成分とするものを用いた。

【０１３４】以上のようにして作製した表示パネルを、
駆動回路に組み込んで画像形成装置を完成した。この画
像形成装置で画像を表示させたところ、輝度ムラや無発
光点等の画像不良は見られず、良好な画像が表示され
た。

【０１３５】

【発明の効果】以上の説明から明らかなように本発明に
よれば、フォーミングを行わないため、フォーミングに
起因する前記問題点を避けることができる。特に、形状
や形成位置が定まった電子放出部を得ることができ、複
数の表面伝導型電子放出素子を作製する際は、各素子間
の特性にバラツキのない均一な素子を作製することがで
きる。さらに、本発明の電子源基板を備えた画像形成装
置は、輝度ムラや無発光点がない、良好な画像を表示で
きる。

【０１３６】製造面では、フォーミングを行う必要がな
いため製造工程が少なくなり、したがって、低コストで
製造可能である。

【図面の簡単な説明】

【図１】本発明の表面伝導型電子放出素子の基本的な構
成を示す模式図である。図１（ａ）は平面図であり、図
１（ｂ）は図１（ａ）におけるＡ−Ａ線の断面図であ
る。

【図２】本発明の表面伝導型電子放出素子の製造工程図
である。

【図３】本発明の表面伝導型電子放出素子の電子放出特
性の説明図である。

【図４】本発明のマトリクス配置の電子源基板の構成図
である。

【図５】本発明のマトリクス配置の電子源基板を備えた
表示パネルの構成図である。

【図６】本発明の電子源基板を備えた表示パネルに用い
られる蛍光膜の説明図である。

【図７】ＮＴＳＣ方式のテレビ信号に基づいてテレビ表
示を行うための駆動回路のブロック図である。

【図８】本発明のはしご型配置の電子源基板の構成図で
ある。

【図９】本発明のはしご型配置の電子源基板を備えた表
示パネルの構成図である。

【図１０】本発明のマトリクス型配置の電子源基板の断
面図である。

【図１１】本発明のマトリクス型配置の電子源基板の製
造工程図である。

【図１２】本発明のマトリクス型配置の電子源基板の製
造工程図である。

【図１３】本発明のマトリクス型配置の電子源基板の断
面図である。

【図１４】本発明のマトリクス型配置の電子源基板の製
造工程図である。

【図１５】本発明のマトリクス型配置の電子源基板の製
造工程図である。

【図１６】本発明のはしご型配置の電子源基板の製造工
程図である。

【図１７】本発明のはしご型配置の電子源基板の製造工
程図である。

【図１８】従来の表面伝導型電子放出素子の平面図であ
る。

【図１９】本出願人が開示した表面伝導型電子放出素子
の説明図である。

【図２０】本発明及び従来のマトリクス型配置の電子源
基板の概略平面図である。

【図２１】従来のマトリクス型配置の電子源基板の図２
０におけるＣ−Ｃ線及びＤ−Ｄ線の断面図である。

【符号の説明】

１、１８１、１９１ 基板 ２ａ、２ｂ、１９２ 素子電極 ３、３ｒ、１８３、１９３、２０３、２１３ 導電性薄
膜 ４、１８４、１９４、２１４ 電子放出部 ５、２１５ 層間絶縁層 ６ａ、６ｂ 段差 ７ コンタクトホール ４１ Ｘ軸方向配線 ４２ Ｙ軸方向配線 ４３ 表面伝導型電子放出素子 ４４ 結線 ５１、９１ 電子源基板 ５２ リアプレート ５３ ガラス基板 ５４ 蛍光膜 ５５ メタルバック ５６ フェースプレート ５７ 支持枠 ５８ 外囲器 ６１ 黒色導電材 ６２ 蛍光体 ７１ 表示パネル ７２ 走査回路 ７３ 制御回路 ７４ シフトレジスタ ７５ ラインメモリ ７６ 同期信号分離回路 ７７ 変調信号発生器 ８１、８２ 共通配線 ９２ グリッド電極 ９３ 開口 １７１ 絶縁層

Claims (9)

【特許請求の範囲】
1. 【請求項１】 導電性薄膜が一対の素子電極間にそれぞ
   れの電極と電気的に接続するように形成され、この導電
   性薄膜の素子電極間の領域に電子放出部が形成された、
   基板の絶縁層上の表面伝導型電子放出素子において、一
   対の素子電極間の絶縁層に、段差側面が素子電極間の基
   板上面に対して９０度未満に傾斜している段差を有し、
   その段差側面付近に電子放出部を有することを特徴とす
   る表面伝導型電子放出素子。
2. 【請求項２】 段差側面が素子電極間の基板上面に対し
   て２０〜６０度に傾斜している段差を有する請求項１記
   載の表面伝導型電子放出素子。
3. 【請求項３】 請求項１又は２記載の表面伝導型電子放
   出素子が基板の絶縁層上に複数個配置された電子源基
   板。
4. 【請求項４】 請求項３記載の電子源基板を備えた画像
   形成装置。
5. 【請求項５】 請求項１又は２記載の表面伝導型電子放
   出素子の製造方法において、基板上面に対して斜め方向
   からドライエッチングを行うことによって段差側面が素
   子電極間の基板上面に対して９０度未満に傾斜するよう
   に段差を設け、次いで段差側面付近に導電性薄膜材料が
   堆積されにくくなるように素子電極間に導電性薄膜を形
   成して、電子放出部を形成することを特徴とする表面伝
   導型電子放出素子の製造方法。
6. 【請求項６】 基板を傾斜させることによって、基板上
   面に対して斜め方向からドライエッチングを行う請求項
   ５記載の表面伝導型電子放出素子の製造方法。
7. 【請求項７】 基板を傾斜させることによって、段差側
   面付近に導電性薄膜材料が堆積されにくくなるようにし
   て、素子電極間に導電性薄膜を形成する請求項５又は６
   記載の表面伝導型電子放出素子の製造方法。
8. 【請求項８】 請求項５、６又は７記載の方法によって
   表面伝導型電子放出素子を形成する電子源基板の製造方
   法。
9. 【請求項９】 請求項５、６又は７記載の方法によって
   電子源基板上の表面伝導型電子放出素子を形成する画像
   形成装置の製造方法。