JPH0955480A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0955480A
JPH0955480A JP7208653A JP20865395A JPH0955480A JP H0955480 A JPH0955480 A JP H0955480A JP 7208653 A JP7208653 A JP 7208653A JP 20865395 A JP20865395 A JP 20865395A JP H0955480 A JPH0955480 A JP H0955480A
Authority
JP
Japan
Prior art keywords
film
temperature
semiconductor device
manufacturing
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7208653A
Other languages
Japanese (ja)
Inventor
Tadashi Ikeda
直史 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP7208653A priority Critical patent/JPH0955480A/en
Publication of JPH0955480A publication Critical patent/JPH0955480A/en
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To form a film an the surface of a ground layer without providing a natural oxide film onto it. SOLUTION: An insulating film or a conductive film 3 is formed direct on a single-crystal silicon or a polycrystalline silicon 1 through such a method that a thermal treatment is carried out at least once at temperatures of 200 to 700 deg.C, and then the insulating film or the conductive film 33 is successively formed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に、単結晶、多結晶または非晶質シリコ
ンなどのシリコン系基板上に自然酸化膜(以下、意図的
に酸化して形成した膜ではなく、ウェハの放置中あるい
は半導体製造装置への搬送・搬入中などにおいて、意図
せず必然的に成長してしまう酸化膜を「自然酸化膜」と
称する)を形成することなく直接絶縁膜または導電膜を
形成することができる半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a natural oxide film (hereinafter, formed by intentional oxidation on a silicon-based substrate such as single crystal, polycrystal or amorphous silicon). Not a film that has been formed, but an oxide film that unintentionally inevitably grows while the wafer is being left standing or being transferred to or from a semiconductor manufacturing device is directly insulated without forming a "natural oxide film". The present invention relates to a method for manufacturing a semiconductor device capable of forming a film or a conductive film.

【0002】[0002]

【従来の技術】最近の半導体装置においては、素子の微
細化に伴い、ウェハ上に必然的に形成される1nm以下
の自然酸化膜が、ゲート酸化膜やDRAM(Dynam
icRandom Access Memory)の容
量絶縁膜の信頼性に悪影響を及ぼすようになってきた。
これは、薄膜化により相対的に自然酸化膜の膜厚割合が
増大し、質の悪い自然酸化膜の影響が無視できなくなっ
てきたからである。特にDRAMの容量絶縁膜において
は、自然酸化膜が原因で薄膜を形成することすら困難と
なっている。また、コンタクトの寸法が縮小されると、
自然酸化膜はコンタクト抵抗などにも悪影響を及ぼすこ
とになる。
2. Description of the Related Art In recent semiconductor devices, a natural oxide film having a thickness of 1 nm or less, which is inevitably formed on a wafer due to the miniaturization of elements, becomes a gate oxide film or a DRAM (Dynam).
icRandom Access Memory) has come to have a bad influence on the reliability of the capacitive insulating film.
This is because the film thickness ratio of the natural oxide film is relatively increased due to the thinning, and the influence of the poor quality natural oxide film cannot be ignored. In particular, in the capacitive insulating film of DRAM, it is difficult to form a thin film due to the natural oxide film. Also, when the contact size is reduced,
The natural oxide film also adversely affects contact resistance and the like.

【0003】従来のDRAMのメモリセルにおいては、
図3に示すように、半導体基板7上に素子間分離のため
のフィールド酸化膜8が形成してある。また、基板7上
には、ゲート絶縁膜11、多結晶シリコンからなるワー
ド線9、およびN+ 拡散層10で構成されるメモリトラ
ンジスタが形成してある。そして、層間絶縁膜16の上
に、多結晶シリコンからなる下部電極12、容量絶縁膜
13、および多結晶シリコンからなる上部電極14で構
成される容量素子が形成してある。また、層間絶縁膜1
6内には、多結晶シリコンからなるビット線15が形成
してある。
In a conventional DRAM memory cell,
As shown in FIG. 3, a field oxide film 8 for element isolation is formed on a semiconductor substrate 7. Further, on the substrate 7, a memory transistor including a gate insulating film 11, a word line 9 made of polycrystalline silicon, and an N + diffusion layer 10 is formed. Then, on the interlayer insulating film 16, there is formed a capacitive element including a lower electrode 12 made of polycrystalline silicon, a capacitive insulating film 13, and an upper electrode 14 made of polycrystalline silicon. In addition, the interlayer insulating film 1
A bit line 15 made of polycrystalline silicon is formed in the inside 6.

【0004】この容量絶縁膜13としては、たとえばS
iN膜と、その上部を酸化することにより形成された酸
化膜SiO2 積層膜が用いられている。
As the capacitance insulating film 13, for example, S
An iN film and an oxide film SiO 2 laminated film formed by oxidizing the upper part thereof are used.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、多結晶
シリコンで形成された下部電極12の表面には、フッ酸
処理を施して除去しようとしても、その後の過程で自然
酸化膜が成長してしまい、このため、容量絶縁膜13
は、必然的にSiO2 /SiN/自然酸化膜(SiO
2 )の3層積層膜となってしまうという問題があった。
However, even if an attempt is made to remove hydrofluoric acid on the surface of the lower electrode 12 formed of polycrystalline silicon, a natural oxide film grows in the subsequent process, Therefore, the capacitive insulating film 13
Is inevitably a SiO 2 / SiN / natural oxide film (SiO 2
There was a problem that it would be a three-layer laminated film of 2 ).

【0006】図4は、下部電極12、容量絶縁膜13及
び上部電極14から構成される容量素子の一部を示す拡
大断面図である。まず最初は、図4(a)に示すよう
に、多結晶シリコンで形成された下部電極17の表面が
自然酸化膜18で覆われているとから、これをフッ酸水
溶液で前洗浄する。これにより、図4(b)に示すよう
に下部電極17の表面の自然酸化膜18が取り除かれ
る。
FIG. 4 is an enlarged cross-sectional view showing a part of the capacitive element composed of the lower electrode 12, the capacitive insulating film 13 and the upper electrode 14. First, as shown in FIG. 4A, since the surface of the lower electrode 17 formed of polycrystalline silicon is covered with the natural oxide film 18, this is pre-washed with a hydrofluoric acid aqueous solution. As a result, the natural oxide film 18 on the surface of the lower electrode 17 is removed as shown in FIG.

【0007】ところが、水洗、乾燥及びその後の工程で
作業が行われるまでの待機中に、下部電極17の表面に
はさまざまなガス等が分子状態あるいは単原子状態で吸
着する。例えば、図4(c)に示すように下部電極17
の表面に水分子H2 Oが吸着した場合を考えると、この
吸着は非常に弱い結合力で結合し、簡単に脱離すること
ができる。しかし、次にSiNを減圧CVD法により堆
積する際、700℃程度の炉内にローディングすると、
表面に吸着している水分子は高温に曝されることにより
反応し、図4(d)に示すように酸化膜19が形成され
てしまう。その結果、この工程で形成されるSiN膜2
0は、図4(e)に示すように、下部電極17上ではな
く、この下部電極17上の自然酸化膜19上に形成され
ることになる。
However, various gases and the like are adsorbed on the surface of the lower electrode 17 in a molecular state or a monoatomic state during washing, drying, and waiting in the subsequent steps. For example, as shown in FIG.
Considering the case where water molecules H 2 O are adsorbed on the surface of, the adsorption is bonded with a very weak bonding force and can be easily desorbed. However, when SiN is next deposited by the low pressure CVD method and loaded in a furnace at about 700 ° C.,
The water molecules adsorbed on the surface react with each other when exposed to high temperature, and an oxide film 19 is formed as shown in FIG. 4D. As a result, the SiN film 2 formed in this process
As shown in FIG. 4E, 0 is formed not on the lower electrode 17 but on the natural oxide film 19 on the lower electrode 17.

【0008】最後に、SiN膜20を酸化(例えば、9
00〜950℃の温度でパイロジェニック酸化)するこ
とにより、図4(f)に示すように、上部の酸化膜21
が形成される。以上のように、従来の方法によりフッ酸
を用いた前処理を行っても、その後の水洗中や次の作業
までの待機中に吸着した水分子あるいは酸素原子を含む
物質によって、高温の炉内へのローディング時あるいは
ローディング後膜形成されるまでの時間に酸化され、半
導体装置には好ましくない質の悪い自然酸化膜が成長し
てしまうという問題があった。
Finally, the SiN film 20 is oxidized (for example, 9
By performing pyrogenic oxidation at a temperature of 00 to 950 ° C., as shown in FIG.
Is formed. As described above, even if the pretreatment with hydrofluoric acid is performed by the conventional method, the substance in the high-temperature furnace may be heated by the substance containing water molecules or oxygen atoms adsorbed during the subsequent washing with water or during the standby until the next work. There is a problem that a natural oxide film of undesired quality and poor quality is grown on the semiconductor device due to oxidation during the time of loading to or after formation of a film after loading.

【0009】本発明は、このような従来の問題点に着目
して創案されたものであって、下地の表面に自然酸化膜
を形成することなく、その上の膜を形成することができ
る半導体装置の製造方法を提供することを目的とする。
The present invention was devised in view of such conventional problems, and a semiconductor capable of forming a film thereon without forming a natural oxide film on the surface of a base. An object is to provide a method for manufacturing a device.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に、本発明の半導体装置の製造方法は、単結晶シリコ
ン、多結晶シリコンまたは非晶質シリコンなどのシリコ
ン系基板上に、直接、絶縁膜または導電膜を形成する半
導体装置の製造方法において、前記絶縁膜または前記導
電膜を形成する際に、好ましくは200℃〜700℃の
低温で少なくとも1回の熱処理を行う工程と、該工程に
連続して前記絶縁膜または前記導電膜を形成する工程
と、を含むことを特徴とする。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention is a method of directly insulating a silicon-based substrate such as single crystal silicon, polycrystalline silicon or amorphous silicon. In the method for manufacturing a semiconductor device in which a film or a conductive film is formed, when forming the insulating film or the conductive film, a step of performing heat treatment at least once at a low temperature of preferably 200 ° C. to 700 ° C. A step of continuously forming the insulating film or the conductive film.

【0011】単結晶シリコンまたは多結晶シリコンの表
面には必然的に自然酸化膜が形成されるため、これをフ
ッ酸を用いて前処理することによりシリコン表面の自然
酸化膜を除去するが、その後の工程で作業が行われるま
での待機中に、シリコン表面には、水分子など様々な物
質が分子状態あるいは単原子状態で吸着する。例えば、
水分子H2 Oが吸着した場合におけるTDS(Ther
mal Desorption mass Spect
roscopy)分析結果によれば、図2に示すよう
に、200℃〜400℃に水分子の離脱ピーク(図中I
で示す)が観察され、400℃〜700℃にOH基の離
脱ピーク(図中IIで示す)が観察される。したがっ
て、吸着していた水分子H2 Oは200℃〜400℃で
脱離する一方で、OH基は400℃〜700℃で脱離す
ることが理解される。しかも、この吸着は非常に弱い結
合力で結合しているので簡単に脱離することができる。
Since a natural oxide film is inevitably formed on the surface of single crystal silicon or polycrystalline silicon, the natural oxide film on the silicon surface is removed by pretreating this with hydrofluoric acid. During the waiting time until the work is performed, various substances such as water molecules are adsorbed on the silicon surface in a molecular state or a monatomic state. For example,
When water molecule H 2 O is adsorbed, TDS (Ther
mal Destruction mass Spec
According to the result of the roscopy), as shown in FIG. 2, the desorption peak of the water molecule (I in the figure) at 200 ° C. to 400 ° C.
) Is observed, and an OH group desorption peak (indicated by II in the figure) is observed at 400 ° C to 700 ° C. Therefore, it is understood that the adsorbed water molecule H 2 O is desorbed at 200 ° C. to 400 ° C., while the OH group is desorbed at 400 ° C. to 700 ° C. Moreover, since this adsorption is bound by a very weak binding force, it can be easily desorbed.

【0012】そこで、本発明においては、絶縁膜または
導電膜を形成する際に200℃〜700℃の温度で少な
くとも1回の熱処理を行う工程を設け、この熱処理工程
によってシリコン表面に吸着された様々な物質を除去
し、該工程に連続して絶縁膜または導電膜を形成するの
で、吸着物質の反応が原因となる自然酸化膜が形成され
ることはなく、シリコン表面に直接絶縁膜または導電膜
を形成することができる。
Therefore, in the present invention, a step of performing a heat treatment at a temperature of 200 ° C. to 700 ° C. at least once is provided when forming an insulating film or a conductive film, and various heat treatment steps adsorbed on the silicon surface are performed. Since an insulating film or a conductive film is formed continuously after the removal of such a substance, a natural oxide film caused by a reaction of an adsorbed substance is not formed, and an insulating film or a conductive film is directly formed on the silicon surface. Can be formed.

【0013】本発明における前記熱処理は、300℃〜
500℃の温度で行うことがより好ましい。これによ
り、シリコン表面に吸着している水分子を効率良く脱離
させることができるからである。また、本発明における
前記熱処理は、300℃〜500℃の温度で少なくとも
1回行い、500℃〜700℃の温度でさらに1回以上
行うことがより好ましい。これにより、シリコン表面に
吸着しているOH基を十分に脱離させることができるか
らである。
The heat treatment in the present invention is performed at 300 ° C.
More preferably, it is carried out at a temperature of 500 ° C. This is because water molecules adsorbed on the silicon surface can be efficiently desorbed. The heat treatment in the present invention is more preferably performed at least once at a temperature of 300 ° C to 500 ° C, and more preferably once or more at a temperature of 500 ° C to 700 ° C. This is because the OH groups adsorbed on the silicon surface can be sufficiently desorbed.

【0014】本発明における前記300℃〜500℃の
熱処理後の昇温速度は、5℃/分以下であることがより
好ましい。高速度で昇温すると吸着しているOH基が脱
離する前にシリコンと反応して酸化膜を形成してしまう
からであり、低速で昇温することによりOH基をH2
として脱離させることができるからである。
The rate of temperature rise after the heat treatment at 300 ° C. to 500 ° C. in the present invention is more preferably 5 ° C./min or less. Is because OH groups are adsorbed to heating at high speeds by reacting with silicon prior to elimination results in forming an oxide film, the OH group H 2 O by heating at a low speed
This is because it can be desorbed as.

【0015】本発明において前記熱処理は、低圧、好ま
しくは10-3Torr以下、より好ましくは10-7To
rr以下の圧力雰囲気下で行う。雰囲気を高真空にする
ことだけで、シリコン表面に吸着している酸素を含む物
質の脱離を効率的に行うことができるからである。
[0015] The heat treatment in the present invention, a low pressure, preferably 10 - 3 Torr or less, more preferably 10 - 7To
It is performed under a pressure atmosphere of rr or less. This is because the substance containing oxygen adsorbed on the silicon surface can be desorbed efficiently only by making the atmosphere high vacuum.

【0016】なお、本発明における前記熱処理は、上記
真空雰囲気下以外にも、水分濃度が10ppb以下、好
ましくは50ppt以下の不活性ガス雰囲気下で行うこ
とができる。不活性ガスとしては、特に限定されない
が、たとえば窒素ガスやアルゴンガスなどを用いること
ができる。
The heat treatment in the present invention can be performed in an inert gas atmosphere having a water concentration of 10 ppb or less, preferably 50 ppt or less, in addition to the vacuum atmosphere. The inert gas is not particularly limited, but, for example, nitrogen gas or argon gas can be used.

【0017】[0017]

【発明の実施の形態】以下、発明の実施の形態であるD
RAMの容量絶縁膜の形成方法を図面に基づいて詳細に
説明する。当初は、多結晶シリコンで形成された下部電
極1の表面は、図1(a)に示すように自然酸化膜2に
覆われている。この自然酸化膜をフッ酸水溶液で前洗浄
することにより取り除く。この状態が図1(b)であ
り、下部電極表面1のシリコンのダングリングボンド
は、そのほとんどがH基で終端されており、一部はF基
やOH基で終端されている。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the embodiment D of the present invention will be described.
A method of forming the capacitive insulating film of the RAM will be described in detail with reference to the drawings. Initially, the surface of the lower electrode 1 formed of polycrystalline silicon is covered with the natural oxide film 2 as shown in FIG. This natural oxide film is removed by pre-cleaning with a hydrofluoric acid aqueous solution. This state is shown in FIG. 1B, and most of the silicon dangling bonds on the lower electrode surface 1 are terminated with H groups, and some are terminated with F groups or OH groups.

【0018】次いで、純水洗浄すると、SiF結合のF
基は加水分解により除去され、図1(c)に示すよう
に、Si−OH結合を作るか、または純水中のH+ によ
りH基若しくはOH基で終端されることになる。さら
に、乾燥、そしてその後の工程で作業が行われるまでの
待機中に、下部電極1の表面にはさまざまなガスなどが
分子状態あるいは単原子状態で吸着する。
Then, pure water cleaning is performed, and SiF-bonded F
The group is removed by hydrolysis, and as shown in FIG. 1 (c), a Si-OH bond is formed or H + in pure water terminates with an H group or an OH group. Further, various gases and the like are adsorbed on the surface of the lower electrode 1 in a molecular state or a monoatomic state during drying and waiting for the work in the subsequent steps.

【0019】ここで、例えば図1(d)に示すように、
下部電極1の表面に水分子H2 Oが吸着した場合を考え
る。なお、この吸着は非常に弱い結合力で結合してお
り、簡単に脱離することができる。図2は、下部電極1
の表面に水分子が吸着した場合における水分子のTDS
分析結果である。この結果によれば、200℃〜400
℃に水分子の離脱ピーク(図中Iで示す)が現れ、一
方、400℃〜700℃にOH基の離脱ピーク(図中I
Iで示す)が現れる。すなわち、下部電極1の表面に吸
着していた水分子は200℃〜400℃で脱離し、同じ
く下部電極1に吸着していたOH基は400℃〜700
℃で脱離することになる。
Here, for example, as shown in FIG.
Consider a case where water molecules H 2 O are adsorbed on the surface of the lower electrode 1. Note that this adsorption is bonded with a very weak bonding force and can be easily desorbed. 2 shows the lower electrode 1
TDS of water molecules when water molecules are adsorbed on the surface of
It is an analysis result. According to this result, 200 ℃ ~ 400
A water molecule desorption peak (indicated by I in the figure) appears at 0 ° C, while an OH group desorption peak (I in the figure) occurs at 400 ° C to 700 ° C.
(Indicated by I) appears. That is, water molecules adsorbed on the surface of the lower electrode 1 are desorbed at 200 ° C to 400 ° C, and OH groups also adsorbed on the lower electrode 1 are 400 ° C to 700 ° C.
It will be desorbed at ℃.

【0020】そこで、次のSiNのCVD工程では、予
め400℃〜500℃に加熱しておいたSiNのCVD
炉に下部電極1をローデイングする。この際、大気の巻
き込みをできるだけ防ぐために、N2 フロー中にローデ
イングすることが望ましい。また、CVD炉は、横型炉
よりも縦型炉の方が大気の巻き込み量が少ないため、縦
型炉を用いるほうが望ましい。ここまでの工程は、通常
のランピングを用いたCVD法と同様である。
Therefore, in the next SiN CVD step, the SiN CVD that has been heated to 400 ° C. to 500 ° C. in advance is performed.
The lower electrode 1 is loaded in the furnace. At this time, in order to prevent the entrainment of the atmosphere as much as possible, it is desirable to carry out the loading in the N 2 flow. Further, as for the CVD furnace, the vertical furnace has a smaller amount of air entrainment than the horizontal furnace, and thus it is preferable to use the vertical furnace. The steps up to this point are the same as the CVD method using ordinary ramping.

【0021】次に、ローデイング時の温度のまま、炉内
を真空にする。この場合の真空度は、少なくとも10
- 3Torr以下の高真空とすることが望ましく、10
- 7 Torr以下の超高真空がより望ましい。炉内を真
空にすることだけで、下部電極1の表面に吸着していた
水分子の多くが脱離するからである。また、その温度で
長時間の熱処理を行うことにより、図1(e)に示すよ
うに、吸着ガスの脱離を十分に行うことができる。
Next, the inside of the furnace is evacuated while keeping the temperature at the time of loading. The vacuum degree in this case is at least 10
-High vacuum below 3 Torr is desirable, 10
-Ultra high vacuum of 7 Torr or less is more desirable. This is because most of the water molecules adsorbed on the surface of the lower electrode 1 are desorbed only by making the inside of the furnace vacuum. Further, by performing the heat treatment for a long time at that temperature, the adsorbed gas can be sufficiently desorbed as shown in FIG.

【0022】続いて、上述した真空度を保ったまま、極
力低速度でCVD温度まで昇温する。このときの昇温速
度は、5℃/分以下とすることが望ましい。これは、急
速に昇温すると吸着しているOH基が脱離する前にシリ
コンと反応して酸化膜を形成してしまうからであり、徐
々に昇温することによりOH基をH2 Oとして脱離させ
ることができるからである。
Then, the temperature is raised to the CVD temperature at a speed as low as possible while maintaining the above-mentioned degree of vacuum. At this time, the rate of temperature increase is preferably 5 ° C./minute or less. This is because when the temperature is rapidly raised, the adsorbed OH groups react with silicon to form an oxide film before being desorbed. By gradually raising the temperature, the OH groups are converted into H 2 O. This is because it can be desorbed.

【0023】次に、600℃〜700℃の温度で一旦昇
温を停止し、再び熱処理を行う。これにより、図1
(f)に示すように下部電極1の表面に吸着していたO
H基を脱離をさらに十分に行うことができる。続いて、
SiN膜のCVD温度にしてCVD処理を行うと、図1
(g)に示すように、自然酸化膜の少ない下部電極上に
SiN膜3が形成される。
Next, the temperature rise is temporarily stopped at a temperature of 600 ° C. to 700 ° C., and heat treatment is performed again. As a result, FIG.
O adsorbed on the surface of the lower electrode 1 as shown in (f)
The H group can be removed more sufficiently. continue,
When the CVD process is performed at the CVD temperature of the SiN film, FIG.
As shown in (g), the SiN film 3 is formed on the lower electrode having less natural oxide film.

【0024】次に、SiN膜を酸化して上部の酸化膜4
を形成する。この酸化、例えば、温度900℃〜950
℃でのパイロジェニック酸化により行うことができる。
これにより、図1(h)に示すように、SiO2 /Si
Nの2層積層膜の容量絶縁膜が形成される。
Next, the SiN film is oxidized to form the upper oxide film 4
To form This oxidation, for example, a temperature of 900 ° C. to 950
This can be done by pyrogenic oxidation at ° C.
As a result, as shown in FIG. 1 (h), SiO 2 / Si
A two-layered N capacitive insulating film is formed.

【0025】最後に、多結晶シリコンからなる上部電極
5を形成すると、図1(i)に示す如く下部電極1、容
量絶縁膜及び上部電極から構成される容量素子を形成す
ることができる。なお、以上説明した半導体装置の製造
工程において、ロードロック室を備えたCVD装置を用
いることも可能である。この場合においては、図1
(e)〜図1(f)に示す工程は以下のようになる。
Finally, when the upper electrode 5 made of polycrystalline silicon is formed, a capacitive element composed of the lower electrode 1, the capacitive insulating film and the upper electrode can be formed as shown in FIG. 1 (i). In the semiconductor device manufacturing process described above, it is possible to use a CVD device having a load lock chamber. In this case,
The steps shown in (e) to FIG. 1 (f) are as follows.

【0026】すなわち、まず、室温にしたロードロック
室に下部電極1が形成されたウェハをローディングす
る。次に、ロードロック室を真空にして、400℃〜5
00℃の間の温度まで昇温する。この時の真空度及び昇
温速度は、上記の方法と同様である。
That is, first, the wafer having the lower electrode 1 formed thereon is loaded into the load lock chamber at room temperature. Next, the load lock chamber is evacuated to 400 ° C to 5 ° C.
Raise to a temperature between 00 ° C. The degree of vacuum and the heating rate at this time are the same as those in the above method.

【0027】続いて、400℃〜500℃の温度で熱処
理を行い、下部電極1の表面に吸着している水分子を脱
離させる。その後、真空雰囲気下で、SiNのCVD温
度に設定された700℃前後の高温の炉内にローディン
グするが、ここで、炉内へのローディングを極めて低速
で行うことにより、疑似的にウェハの昇温速度を下げる
ことができる。
Subsequently, heat treatment is performed at a temperature of 400 ° C. to 500 ° C. to remove water molecules adsorbed on the surface of the lower electrode 1. After that, in a vacuum atmosphere, the wafer is loaded into a high temperature furnace of about 700 ° C. set to the CVD temperature of SiN. Here, the loading of the furnace into the furnace is performed at an extremely low speed so that the wafer is artificially elevated. The temperature rate can be reduced.

【0028】なお、ロードロック室と炉内とを同じ温度
にすれば、上記の方法と同様の方法で温度制御すること
ができる。なお、本発明は、上述した実施例に限定され
るものではなく、本発明の範囲内で種々に改変すること
ができる。
If the load lock chamber and the furnace are kept at the same temperature, the temperature can be controlled by the same method as described above. Note that the present invention is not limited to the above-described embodiments, and can be variously modified within the scope of the present invention.

【0029】例えば、上述した製造方法では、脱ガスす
る炉内の雰囲気を真空としたが、高純度、例えば、水分
濃度が少なくとも10ppb以下、好ましくは50pp
t以下の窒素ガスやアルゴンガスなどの不活性ガスのフ
ロー中で熱処理を行っても吸着ガスの脱離を行うことが
可能である。
For example, in the above-mentioned manufacturing method, the atmosphere in the furnace for degassing is a vacuum, but the purity is high, for example, the water concentration is at least 10 ppb or less, preferably 50 pp.
It is possible to desorb the adsorbed gas even if the heat treatment is performed in a flow of an inert gas such as nitrogen gas or argon gas of t or less.

【0030】また、上述した実施の形態では、DRAM
の容量素子の形成方法を例に挙げて本発明を説明した
が、トランジスタのゲート絶縁膜や、フローティングゲ
ートを有するスタックゲート型のNVM(Nonvol
atile Memory)の第一および第二ゲート絶
縁膜などを形成する際も、同様な方法で薄膜形成が可能
となる。
Further, in the above-described embodiment, the DRAM
Although the present invention has been described with reference to the method for forming the capacitive element as described above, a stacked gate type NVM (Nonvol) having a gate insulating film of a transistor and a floating gate is described.
A thin film can be formed by a similar method when forming the first and second gate insulating films of the film memory).

【0031】また、絶縁膜の薄膜形成に限らず、コンタ
クトなどに導電膜を形成する際にも、自然酸化膜を形成
せずに成膜する方法として本発明は有効である。
The present invention is effective not only for forming a thin film of an insulating film but also for forming a conductive film on a contact or the like without forming a natural oxide film.

【0032】[0032]

【発明の効果】以上に説明したように、本発明によれ
ば、単結晶シリコンまたは多結晶シリコンと絶縁膜また
は導電膜の間に自然酸化膜が形成されるのを防ぐことが
可能となり、絶縁膜の薄膜化、信頼性の向上、また、コ
ンタクトにおいては、コンタクト抵抗の増加を防ぐこと
ができる。
As described above, according to the present invention, it is possible to prevent a natural oxide film from being formed between the single crystal silicon or the polycrystalline silicon and the insulating film or the conductive film, and the insulating film is formed. It is possible to reduce the film thickness, improve reliability, and prevent an increase in contact resistance in the contact.

【図面の簡単な説明】[Brief description of drawings]

【図1】図1は本発明の実施の形態である半導体装置の
製造方法を示す容量絶縁膜の断面図である。
FIG. 1 is a cross-sectional view of a capacitive insulating film showing a method of manufacturing a semiconductor device according to an embodiment of the present invention.

【図2】図2はTDSによる分析結果を示すグラフであ
る。
FIG. 2 is a graph showing the results of analysis by TDS.

【図3】図3は従来の方法により形成されたスタックト
キャパシタ型DRAMのメモリセルの断面図である。
FIG. 3 is a sectional view of a memory cell of a stacked capacitor type DRAM formed by a conventional method.

【図4】図4は従来の方法により形成される容量絶縁膜
の製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of a capacitive insulating film formed by a conventional method.

【符号の説明】[Explanation of symbols]

1・・多結晶シリコンからなる下部電極 2・・自然酸化膜 3・・SiN膜 4・・SiO2 (SiNの酸化により形成した酸化膜) 5・・多結晶シリコンからなる上部電極 6・・水分子 7・・半導体基板 8・・フィールド酸化膜 9・・多結晶シリコンからなるワード線 10・・N+ 拡散層 11・・ゲート絶縁膜 12・・多結晶シリコンからなる下部電極 13・・容量絶縁膜 14・・多結晶シリコンからなる上部電極 15・・多結晶シリコンからなるビット線 16・・層間膜 17・・多結晶シリコンからなる下部電極 18・・自然酸化膜 19・・SiO2 (水分子の反応により形成された自然
酸化膜) 20・・SiN膜 21・・SiO2 (SiNの酸化により形成した酸化
膜) 22・・多結晶シリコンからなる上部電極
1 ・ ・ Lower electrode made of polycrystalline silicon 2 ・ ・ Natural oxide film 3 ・ ・ SiN film 4 ・ ・ SiO 2 (oxide film formed by oxidation of SiN) 5 ・ ・ Upper electrode made of polycrystalline silicon 6 ・ ・ Water Molecule 7 ... Semiconductor substrate 8 Field oxide film 9 Polycrystalline word line 10 N + diffusion layer 11 Gate insulating film 12 Polycrystalline silicon lower electrode 13 Capacitive insulation Membrane 14 ・ ・ Upper electrode made of polycrystalline silicon 15 ・ ・ Bit line made of polycrystalline silicon 16 ・ ・ Interlayer film 17 ・ ・ Lower electrode made of polycrystalline silicon 18 ・ ・ Natural oxide film 19 ・ ・ SiO 2 (water molecules 20 .. SiN film 21 .. SiO 2 (oxide film formed by oxidation of SiN) 22 .. Upper electrode made of polycrystalline silicon

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 シリコン系基板上に、直接、絶縁膜また
は導電膜を形成する半導体装置の製造方法において、 前記絶縁膜または前記導電膜を形成する際に、所定の低
温で、少なくとも1回の熱処理を行う工程と、 該工程に連続して前記絶縁膜または前記導電膜を形成す
る工程と、を含むことを特徴とする半導体装置の製造方
法。
1. A method of manufacturing a semiconductor device in which an insulating film or a conductive film is directly formed on a silicon-based substrate, wherein the insulating film or the conductive film is formed at a predetermined low temperature at least once. A method of manufacturing a semiconductor device, comprising: a step of performing heat treatment; and a step of forming the insulating film or the conductive film following the step.
【請求項2】 前記熱処理は、200℃〜700℃の温
度で行うことを特徴とする請求項1に記載の半導体装置
の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature of 200 ° C. to 700 ° C.
【請求項3】 前記熱処理は、300℃〜500℃の温
度で行うことを特徴とする請求項1に記載の半導体装置
の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature of 300 ° C. to 500 ° C.
【請求項4】 前記熱処理は、300℃〜500℃の温
度で少なくとも1回行い、500℃〜700℃の温度で
さらに1回以上行うことを特徴とする請求項1に記載の
半導体装置の製造方法。
4. The manufacturing of a semiconductor device according to claim 1, wherein the heat treatment is performed at a temperature of 300 ° C. to 500 ° C. at least once, and further once or more at a temperature of 500 ° C. to 700 ° C. Method.
【請求項5】 前記300℃〜500℃の熱処理後の昇
温速度が、5℃/分以下であることを特徴とする請求項
3または4に記載の半導体装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 3, wherein the rate of temperature rise after the heat treatment at 300 ° C. to 500 ° C. is 5 ° C./min or less.
【請求項6】 前記熱処理は、10-3Torr以下の圧
力雰囲気下で行うことを特徴とする請求項1〜5の何れ
かに記載の半導体装置の製造方法。
Wherein said heat treatment, 10 - 3 Torr method of manufacturing a semiconductor device according to any one of claims 1 to 5, characterized in that at a pressure equal to or smaller than the atmosphere.
【請求項7】 前記の熱処理は、水分濃度が10ppb
以下の不活性ガス雰囲気下で行うことを特徴とする請求
項1〜5の何れかに記載の半導体装置の製造方法。
7. The heat treatment has a water concentration of 10 ppb.
The method for manufacturing a semiconductor device according to claim 1, wherein the method is performed in the following inert gas atmosphere.
JP7208653A 1995-08-16 1995-08-16 Method for manufacturing semiconductor device Pending JPH0955480A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7208653A JPH0955480A (en) 1995-08-16 1995-08-16 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7208653A JPH0955480A (en) 1995-08-16 1995-08-16 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JPH0955480A true JPH0955480A (en) 1997-02-25

Family

ID=16559819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7208653A Pending JPH0955480A (en) 1995-08-16 1995-08-16 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0955480A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723641B2 (en) 2001-12-12 2004-04-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device and method of determining film formation time, chamber, chemical vapor deposition apparatus and boat thereof, etching apparatus, and film formation process system
US8367550B2 (en) 2009-12-30 2013-02-05 SK Hynix Inc. Fabricating low contact resistance conductive layer in semiconductor device
JP2018018847A (en) * 2016-07-25 2018-02-01 株式会社Screenホールディングス Heat treatment method and heat treatment apparatus

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6723641B2 (en) 2001-12-12 2004-04-20 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing semiconductor device and method of determining film formation time, chamber, chemical vapor deposition apparatus and boat thereof, etching apparatus, and film formation process system
US8367550B2 (en) 2009-12-30 2013-02-05 SK Hynix Inc. Fabricating low contact resistance conductive layer in semiconductor device
JP2018018847A (en) * 2016-07-25 2018-02-01 株式会社Screenホールディングス Heat treatment method and heat treatment apparatus
WO2018020742A1 (en) * 2016-07-25 2018-02-01 株式会社Screenホールディングス Heat treatment method and heat treatment device
US11574824B2 (en) 2016-07-25 2023-02-07 SCREEN Holdings Co., Ltd. Heat treatment method including low temperature degassing before flash lamp anneal and heat treatment apparatus thereof

Similar Documents

Publication Publication Date Title
JPH09139437A5 (en)
JP4003846B2 (en) Capacitor manufacturing method for semiconductor device
US6551896B2 (en) Capacitor for analog circuit, and manufacturing method thereof
JPWO1990013911A1 (en) Oxide film formation method
JPH05167008A (en) Manufacturing method of semiconductor element
JP3431454B2 (en) Method for manufacturing semiconductor device
JPH0955480A (en) Method for manufacturing semiconductor device
US5202280A (en) Method for fabricating a semiconductor device
CN111162002B (en) Memory manufacturing method and memory
JP2982863B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JPH11297689A (en) Heat treatment method for silicon insulating film and method for manufacturing semiconductor device
JPH07162002A (en) Method for manufacturing semiconductor film and method for manufacturing thin film transistor
JP3233280B2 (en) Method for manufacturing semiconductor device
KR20010049562A (en) Method and apparatus for forming polycrystal silicon film
JP2001094067A (en) Method for manufacturing semiconductor device
JP3395115B2 (en) Method for manufacturing semiconductor device
JPH08335576A (en) Silicon oxide film-forming method
KR100420406B1 (en) Oxygen stuffing method for titanium nitride layer
US6399494B1 (en) Method of making a semiconductor device
JP3219910B2 (en) Method of forming silicon oxide thin film
US7329589B2 (en) Method for manufacturing silicon-on-insulator wafer
JPH11284183A (en) Semiconductor device manufacturing method and manufacturing apparatus
JP2000114253A (en) Semiconductor oxide film formation method
KR100463245B1 (en) Capacitor Manufacturing Method of Memory Device_
JPH0442958A (en) Manufacture of semiconductor integrated circuit