JPH0955746A - CBR signal phase jump prevention method - Google Patents

CBR signal phase jump prevention method

Info

Publication number
JPH0955746A
JPH0955746A JP20583895A JP20583895A JPH0955746A JP H0955746 A JPH0955746 A JP H0955746A JP 20583895 A JP20583895 A JP 20583895A JP 20583895 A JP20583895 A JP 20583895A JP H0955746 A JPH0955746 A JP H0955746A
Authority
JP
Japan
Prior art keywords
pointer
cell
atm
network
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20583895A
Other languages
Japanese (ja)
Other versions
JP3245333B2 (en
Inventor
Kazuhiro Uchida
和宏 内田
Shinji Takao
真二 高尾
Hiroaki Shirai
宏明 白井
Kenichi Hashimoto
健一 橋本
Toshiaki Watanabe
利明 渡辺
Shinji Ota
眞治 太田
Hitoshi Uematsu
仁 上松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
NTT Inc
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP20583895A priority Critical patent/JP3245333B2/en
Publication of JPH0955746A publication Critical patent/JPH0955746A/en
Application granted granted Critical
Publication of JP3245333B2 publication Critical patent/JP3245333B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 【課題】本発明はSDH網のCBR信号をATM網を介
して他方のSDH網へ伝送する通信網におけるCBR信
号の位相跳躍防止方式に関し,CBR信号を多重化した
STM信号をATM網で伝送して再びSTM信号に変換
する時,位相跳躍とスタッフ誤認識による位相跳躍を防
止することを目的とする。 【解決手段】ATM−STM変換回路は,ATMセルの
セル廃棄を検出する手段と,AALのCSI信号を識別
する手段と,CBR信号のポインタを指示する手段を備
える。バッファにATMヘッダとAALヘッダを除いた
CBR信号を書込み,SDH網に同期して読み出され,
セル廃棄の検出時にダミーデータを発生し,廃棄セルの
中にCBR信号のポインタが含まれていると,ポインタ
位置のダミーデータの値を前回のポインタ値に切替える
よう構成する。
Kind Code: A1 Abstract: The present invention relates to a CBR signal phase jump prevention system in a communication network for transmitting a CBR signal of an SDH network to another SDH network through an ATM network, and an STM signal in which the CBR signal is multiplexed. The purpose is to prevent phase jumps and phase jumps due to erroneous recognition of staff when transmitted by the ATM network and converted again to STM signals. An ATM-STM conversion circuit includes means for detecting cell discard of an ATM cell, means for identifying a CSI signal of AAL, and means for instructing a pointer of a CBR signal. The CBR signal excluding the ATM header and the AAL header is written in the buffer and read in synchronization with the SDH network.
When dummy data is generated when cell discard is detected and the CBR signal pointer is included in the discarded cell, the dummy data value at the pointer position is switched to the previous pointer value.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はSDH網のCBR信
号をATMセルに変換して伝達する通信網における位相
跳躍防止方式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase jump prevention system in a communication network for converting a CBR signal of an SDH network into ATM cells and transmitting the ATM cells.

【0002】近年,B−ISDN(Broad-bandISD
N)に対応するATMによる通信の実用化が進められて
いる。ATMの場合,情報をATMセル化して伝送が行
われるが,中継回線を含む伝送網では通常STM(Sync
hronous Transfer Mode : 同期転送モード)により伝送
される。STMは,国際的に標準化されたSDH(Synch
ronous Digital Hierarchy) により統一したネットワー
クが構築されつつあり,このSDHがB−ISDNによ
るサービス実現のためのユーザ・網インタフェース(U
NI)及びネットワーク・ノードインタフェース(NN
I)を提供するものである。
In recent years, B-ISDN (Broad-band ISD)
Practical application of ATM communication corresponding to N) is under way. In the case of ATM, information is converted into ATM cells and transmitted, but in a transmission network including a trunk line, STM (Sync
hronous Transfer Mode: Transferred in synchronous transfer mode. STM is an internationally standardized SDH (Synch
A unified network is being built by ronous Digital Hierarchy), and this SDH is a user / network interface (U) for realizing services by B-ISDN.
NI) and network node interface (NN)
I) is provided.

【0003】一方,専用線や中継線等の時分割多重で連
続した固定ビットレートのCBR(Constant Bit Rate
)信号を伝送するSTM網では,SDHの仮想コンテ
ナ(VC)によりフレーム位相を示すポインタを付加し
たユニットで多重化情報が伝送されるが,その情報をA
TM網によりATMセル化して中継し,ATM網から更
に既存のSTM網を介して伝送される構成のネットワー
クを利用する場合が多い。
On the other hand, a constant bit rate CBR (Constant Bit Rate) which is continuous by time division multiplexing such as a leased line or a relay line.
) In the STM network for transmitting signals, multiplexing information is transmitted by a unit to which a pointer indicating a frame phase is added by a virtual container (VC) of SDH.
In many cases, a network having a configuration in which ATM cells are converted into ATM cells by the TM network and relayed and further transmitted from the ATM network through the existing STM network is used.

【0004】その場合,SDH網で作成されたSDHの
ポインタ情報を含む信号がATMセル化されてATM網
により伝送される時,ATM網の特性として輻輳発生時
にセル廃棄が発生する。この場合,廃棄されセルの中に
フレーム位相を表すポインタが含まれていると,ATM
セルからSTMの信号に変換する時に,元のフレーム位
相を保つことができなくなるので,その防止が望まれて
いる。
In this case, when a signal including SDH pointer information created in the SDH network is converted into ATM cells and transmitted by the ATM network, cell discard occurs when congestion occurs as a characteristic of the ATM network. In this case, if the discarded cell contains a pointer indicating the frame phase, the ATM
Since the original frame phase cannot be maintained when converting from a cell to an STM signal, its prevention is desired.

【0005】[0005]

【従来の技術】図11はSDH網をATM網で中継する
通信網の説明図である。図11に示すようにSTMによ
るSDH網AとSDH網Bとの間の情報をATM網を介
して伝送する通信網では,SDH網AとATM網の間及
びATM網とSDH網Bにそれぞれ,STMとATMの
相互変換を行う装置であるSAC(STM-ATM Converter)
−AとSAC−Bが設けられている。これらの各SAC
は,SDHの仕様に従ったSTMの信号をATMセルへ
変換してATM網へ出力する機能と,ATM網から入力
するATMセルを元のSDHの仕様に従ったSTMの信
号に変換する機能を備える。
2. Description of the Related Art FIG. 11 is an explanatory diagram of a communication network that relays an SDH network with an ATM network. As shown in FIG. 11, in a communication network that transmits information between the SDH network A and the SDH network B by STM via the ATM network, between the SDH network A and the ATM network and between the ATM network and the SDH network B, respectively. SAC (STM-ATM Converter), a device that performs mutual conversion between STM and ATM
-A and SAC-B are provided. Each of these SACs
Has a function of converting an STM signal conforming to the SDH specification into an ATM cell and outputting the ATM cell, and a function of converting an ATM cell input from the ATM network into an STM signal conforming to the original SDH specification. Prepare

【0006】ここで,ITU勧告によるSDHは当業者
に知られているがその概要を図12により説明する。S
DHの多重化フォーマットは入れ子構造を採用してお
り,図12に示すように多層構造となる。は既存の低
速回線(音声等の64Kbps)を収容するコンテナ
(C1)の一つであるC11(1.5Mbps≒64K
bps×24+制御情報)であり,64Kbpsの音声
やデータ(CBR信号)が24チャネル分含まれてい
る。この信号の4周期分,すなわち125μs×4=5
00μsの信号に対し1バイトのパス管理用の情報を含
むパスオーバヘッド(POH)を付加したものがに示
すVC(仮想コンテナ:Virtual Containar)−11と呼
ばれる。このVC−11をに示すTU(Tributary Un
it) −11にマッピングするにあたり,TU−11ポイ
ンタが付加される。
SDH according to the ITU recommendation is known to those skilled in the art, and its outline will be described with reference to FIG. S
The DH multiplexing format adopts a nested structure, and has a multi-layer structure as shown in FIG. Is one of the containers (C1) that accommodates the existing low speed line (64 Kbps for voice, etc.), C11 (1.5 Mbps≈64K)
bps × 24 + control information), which includes 64 Kbps voice and data (CBR signal) for 24 channels. Four cycles of this signal, that is, 125 μs × 4 = 5
A signal (00 μs) to which a path overhead (POH) including 1-byte path management information is added is referred to as VC (Virtual Container) -11. TU (Tributary Un) shown in this VC-11
When mapping it) -11, a TU-11 pointer is added.

【0007】このTU−11ポインタは,TU−11の
固定フレームの先頭とVC−11の先頭(POHの位置
でV5と呼ばれるバイト)までの時間差を表す値(オフ
セット値)である。このTU−11ポインタは,125
μsのTU−11の固定の4マルチフレーム(500μ
s)の中の各フレームの先頭の,V1からV4までの4
バイトで規定され,この中のV4はリザーブ(未使用)
で,V1〜V3は図11に示すように規定されている。
なお,V1〜V4の各バイトの識別はこのTU−11を
多重化した上位のAU(Administrative Unit)のSOH
(Section OverHead)の中のH4と呼ばれるバイトの第
7,第8ビットによりマルチフレームの第1〜第4の各
フレームが表示される。
The TU-11 pointer is a value (offset value) representing the time difference between the beginning of the fixed frame of the TU-11 and the beginning of the VC-11 (the byte called V5 at the POH position). This TU-11 pointer is 125
μs TU-11 fixed 4 multiframe (500μ
4 from V1 to V4 at the beginning of each frame in s)
Specified in bytes, V4 in this is reserved (unused)
Then, V1 to V3 are defined as shown in FIG.
The identification of each byte of V1 to V4 is performed by the SOH of the upper AU (Administrative Unit) in which this TU-11 is multiplexed.
The first to fourth frames of the multi-frame are displayed by the seventh and eighth bits of the byte called H4 in (Section Over Head).

【0008】図13に示すTU−11ポインタを説明す
ると,図13のA.に示すようにV1バイトの先頭の4
ビット(Nで表す)は新規データフラグ(NDF:New
DataFlag)であり,その後の2ビット(Sで表す)がT
Uタイプ(TU−11とTU−2の区別),残りの2ビ
ット(IとDで表す)及びV2バイトの8ビット(Iと
Dが交互に4ビットずつ表示)の合計10ビットでポイ
ンタ値(TU−11の多重化フレームの先頭からVC−
11のデータの先頭のPOHが格納された位置までのバ
イト数)を表す。ここで,NDFが,“1001”の時
はポインタが新規(変更)であることを表し,10ビッ
トで表すポインタ値が有効となり,“0110”の時は
変更無しを表し,V1バイトの下位2ビットとV2バイ
トの8ビットは,交互に「I」(増加指定ビット)と
「D」(減少指定ビット)を表すビットとして作用し,
前のフレームの5つのDのビット値が反転された場合
(反転5D)は,負スタッフ(1バイト分)の指示とし
て識別し,前のフレームの5つのIのビット値が反転さ
れた場合(反転5I)は,正スタッフ(1バイト)の指
示として識別してスタッフィング(バイト単位)の動作
を行う。なお,この反転の判定は多数決論理で行う。ま
た,V3バイトは負のスタッフィングを行う時に負のア
クションバイトとして使用する。なお,正のスタッフア
クションバイトはV3バイトの次のバイトである。
The TU-11 pointer shown in FIG. 13 will be described. As shown in, the first 4 of the V1 byte
Bit (represented by N) is a new data flag (NDF: New
DataFlag), and the subsequent 2 bits (represented by S) are T
Pointer value with a total of 10 bits of U type (discrimination between TU-11 and TU-2), remaining 2 bits (represented by I and D) and 8 bits of V2 byte (I and D are alternately displayed by 4 bits each). (From the beginning of the multiplexed frame of TU-11, VC-
11 represents the number of bytes up to the position where the first POH of the 11th data is stored. Here, when the NDF is “1001”, it indicates that the pointer is new (changed), the pointer value represented by 10 bits is valid, and when the NDF is “0110”, there is no change, and the lower 2 bytes of the V1 byte are indicated. 8 bits of bit and V2 byte act alternately as a bit representing "I" (increase designation bit) and "D" (decrease designation bit),
When the five D bit values of the previous frame are inverted (inversion 5D), it is identified as an indication of negative stuff (1 byte), and when the five I bit values of the previous frame are inverted ( The inversion 5I) is identified as a positive stuff (1 byte) instruction and a stuffing operation (byte unit) is performed. It should be noted that this inversion judgment is performed by majority logic. Also, the V3 byte is used as a negative action byte when performing negative stuffing. The positive stuff action byte is the byte following the V3 byte.

【0009】このようにTU−11,TU−2の複数種
を含むTUポインタや,後述する上位のVC(Virtual
Containar)であるVC−3等をAUに対して多重化する
時に使用するAU(Administrative Unit)ポインタは,
何れも基本的な構成において上記図11のA.と同様で
あり,通信網内の各階層のVCのパスを終端する装置に
おいて検出されてVCの先頭位置を識別して,同期や多
重分離等の処理を行うことが可能となる。
As described above, a TU pointer including a plurality of types of TU-11 and TU-2 and a higher-order VC (Virtual
The AU (Administrative Unit) pointer used when multiplexing VC-3, etc.
In each of the basic configurations, the A. Similarly, it is possible to perform processing such as synchronization and demultiplexing by detecting the VC start position by being detected by the device that terminates the VC path of each layer in the communication network.

【0010】次に上記図12のTU−11を4個多重化
したものが,に示すTUG(Tributary Unit Group)
−2を構成する。さらにこのTUG−2を7組収容した
VCがに示すVC−3と呼ばれ,先頭にPOHが付さ
れ,9行×85バイトの形式で表現される。このVC−
3は,VC−11を28個(約50Mbps)含んでい
る。次にこのVC−3を3組収容して,に示すように
先頭の9行×9バイトの中の上側3行と下側5行にSO
H(Section Over Head)を格納し,4行目にAU−3ポ
インタを格納したSTM−1(Synchronous Transfer M
ode 1)が構成される。
Next, the TUG (Tributary Unit Group) shown in FIG.
-2 is configured. Further, it is called VC-3 indicated by a VC that accommodates 7 sets of this TUG-2, and is prefixed with POH, and is expressed in a format of 9 lines × 85 bytes. This VC-
3 includes 28 VC-11 (about 50 Mbps). Next, 3 sets of this VC-3 are accommodated, and as shown in, the upper 3 rows and the lower 5 rows of the top 9 rows × 9 bytes are SO
STM-1 (Synchronous Transfer M) that stores H (Section Over Head) and stores the AU-3 pointer in the 4th line.
ode 1) is constructed.

【0011】次にATMの概要を図14により説明す
る。図14のA.はATMレイヤのセルの構成を示す。
ATMセルは全体が53バイトで構成され,先頭の5バ
イトがATMヘッダ,後の48バイトが情報フィールド
である。ATMヘッダは,NNI(ネットワーク・ノー
ド・インタフェース)の場合,先頭の12ビットがVP
I(Virtual Path Identifier),次の16ビットがVC
I(Virtual Channel Identifier) ,その後に3ビット
のPT(Payroad Type)と1ビットのCLP(CellLoss P
riority) が設けられ,最後の5バイト目の8ビットが
HEC(Header Error Control) である。
Next, the outline of ATM will be described with reference to FIG. A. of FIG. Shows the structure of the ATM layer cell.
The entire ATM cell is composed of 53 bytes, the first 5 bytes are an ATM header, and the last 48 bytes are an information field. In the case of NNI (Network Node Interface), the first 12 bits of the ATM header is VP
I (Virtual Path Identifier), the next 16 bits are VC
I (Virtual Channel Identifier), followed by 3-bit PT (Payroad Type) and 1-bit CLP (CellLoss P
riority) is provided, and the last 8th bit of the 5th byte is HEC (Header Error Control).

【0012】ATMセルにより転送を行う時に,各種の
情報の種別により品質条件の違いを吸収するために,A
TMアダプテーションレイヤ(AAL)が設けられてい
る。AALは,セル分割組立サブレイヤ(SAR:Segm
entation And Reassemblysublayer) とサービス品質要
求条件に応じてセル遅延ゆらぎ保証,送信側クロック周
波数の受信側回線,フレームの誤り制御,フロー制御を
行うコンバージェンスサブレイヤ(CS:Convergence
Sublayer) とで構成される。CBR信号をATMセル化
して,元の信号に復元する場合に,ITU勧告I.36
3のAALタイプ1が利用されている。
In order to absorb the difference in quality condition depending on the type of various information when transferring by the ATM cell, A
A TM adaptation layer (AAL) is provided. AAL is a cell division assembly sublayer (SAR: Segm).
Convergence sublayer (CS: Convergence sub-layer) that performs cell delay fluctuation guarantee, receiver-side line of clock frequency of transmitter side, frame error control, and flow control according to the requirements for quality of service (entry and reassembly sublayer) and quality of service.
Sublayer) and. When the CBR signal is converted into ATM cells and restored to the original signal, ITU Recommendation I.S. 36
3 AAL type 1 is used.

【0013】そのAALタイプ1のSARの仕様を図1
4により説明すると,ATMセルの情報フィールドの4
8バイトは,B.に示すようにSAR−PDU(Protoc
ol Data Unit) として構成され, 先頭の1バイトがSA
R−PDUヘッダ,残りの47バイトがSAR−PDU
ペイロードである。SAR−PDUヘッダは,図14の
C.に示すフォーマットを備え,先頭のビット(ビット
位置8)はCSI(Convergence Sublayer Indication)
であり,CS機能の有無を表し図14のD.に示す。す
なわち,D.ののようにCSI=0の場合はCS機能
無しを表示し(ノンPフォーマット),のようにCS
I=1の場合はCS機能有りを表示し(Pフオーマッ
ト),この場合は,SAR−PDUヘッダ(1バイト)
に続く1バイトがポインタ(CBR信号のポインタ)を
表示し,このポインタにより,元のCBR信号の位相情
報(図12ののV1)の位置(バイト数)を表示す
る。このポインタは,に示すように,当該CSI=1
を含む有効データ(SAR−PDUのペイロード)と,
これに続くATMセルの有効データ(CSI=0)の中
の何れかのバイト位置を表す。
FIG. 1 shows the specifications of the AAL type 1 SAR.
Explaining in Section 4, 4 in the information field of the ATM cell
8 bytes are B. SAR-PDU (Protoc
data unit), and the first 1 byte is SA
R-PDU header, remaining 47 bytes are SAR-PDU
It is the payload. The SAR-PDU header is the C. It has the format shown in, and the first bit (bit position 8) is CSI (Convergence Sublayer Indication).
14 represents the presence or absence of the CS function, and D.I. Shown in That is, D. When CSI = 0 as shown in, the CS function is not displayed (non-P format), and as in CS
When I = 1, the CS function is displayed (P format). In this case, SAR-PDU header (1 byte)
The 1 byte subsequent to indicates the pointer (pointer of the CBR signal), and the position (number of bytes) of the phase information (V1 in FIG. 12) of the original CBR signal is displayed by this pointer. This pointer has the CSI = 1 as shown in
Valid data including SAR-PDU payload, and
It represents any byte position in the valid data (CSI = 0) of the ATM cell that follows.

【0014】SAR−PDUヘッダのCSIに続くビッ
ト位置7〜5はシーケンス番号(SN:Sequence Numbe
r)を表し3ビットで0〜7の番号が順番にサイクリック
に付与される。ビット位置4〜1はシーケンス番号保護
(SNP:Sequence NumberProtection) の情報であ
り,ビット位置4〜2に巡回符号検査(CRC)の制御
ビット,ビット位置1に制御ビットとSNの各ビットの
パリティが設定される。
Bit positions 7 to 5 following the CSI of the SAR-PDU header are sequence numbers (SN: Sequence Numbe).
It represents r), and a number of 0 to 7 is cyclically assigned in 3 bits. Bit positions 4 to 1 are information of sequence number protection (SNP: Sequence Number Protection), control bits of cyclic code check (CRC) are in bit positions 4 and 2, and parity of the control bit and each bit of SN is in bit position 1. Is set.

【0015】シーケンス番号(SN)は,各セルについ
て受信側でSNを識別することにより,セル廃棄(損
失)や誤挿入セルを検出でき,誤挿入セルは廃棄され,
セル廃棄を検出した場合(前のセルのSNと今回受信し
たセルのSNの差が2以上の場合),廃棄された個数だ
けダミーSAR−PDUを持つATMセルで補完する。
また,ダミーSAR−PDUは,許容される遅延変動内
にセルが到着しない場合にも,適当数だけ挿入される。
CSプロトコル仕様では,ダミーのATMセルとして,
情報フィールドの部分をオール“1”かオール“0”,
または特定パターンの何れかに設定される。
The sequence number (SN) can detect a cell discard (loss) or an erroneously inserted cell by identifying the SN on the receiving side for each cell, and the erroneously inserted cell is discarded.
When cell discard is detected (when the difference between the SN of the previous cell and the SN of the cell received this time is 2 or more), the number of discarded cells is supplemented with ATM cells having dummy SAR-PDUs.
In addition, the dummy SAR-PDU is inserted in an appropriate number even when the cell does not arrive within the allowable delay variation.
In the CS protocol specification, as a dummy ATM cell,
All "1" or all "0" in the information field,
Alternatively, it is set to any of the specific patterns.

【0016】図14のD.に示すように,SAR−PD
Uは,CSIの表示により2種類のフォーマット(ポイ
ンタありと無し)を持ち,SNが偶数の時にCSIが
“1”の場合,SAR−SDU(サービスデータユニッ
ト)ペイロードの1バイト目がポインタ(上記SDHの
TU−11ポインタやAUポインタと異なる)として機
能する。このポインタは,SDHのCBR信号(64K
bps×n(n≧2)のような構造化データの境界位置
(TUやAUの中のVCの先頭位置)を表示する。この
1バイトのビット位置7〜1はオフセット・フィールド
であり2セル分(当該セルの46バイトと後続のセルの
47バイト)の情報中の何れかのバイト位置を表示でき
る。
Referring to FIG. As shown in, SAR-PD
U has two types of formats (with and without pointer) according to the CSI display. When CSI is "1" when SN is an even number, the first byte of the SAR-SDU (service data unit) payload is the pointer (above). Different from the TU-11 pointer and the AU pointer of SDH). This pointer is the SDH CBR signal (64K
Boundary position of structured data such as bps × n (n ≧ 2) (start position of VC in TU or AU) is displayed. Bit positions 7 to 1 of this 1-byte are offset fields, and any byte position in the information of 2 cells (46 bytes of the cell and 47 bytes of the subsequent cell) can be displayed.

【0017】上記図12に示すSDHによるCBR信号
を多重化したVCの信号は,上記図11に示すSAC−
AにおいてATMセルに変換される。その場合,元の情
報を分割して,ATMセルのペイロード(AAL用のS
AR−PDUヘッダ用の1バイト及びCSIが“1”の
時のポインタのバイトを除く)の47バイト(ポインタ
がある場合は46バイト)として格納し,ATMセル化
してATM網へ入力し,ATM網からSTM網へ出力す
る時に,SAC−BにおいてATMセルのヘッダ等を除
いてデセル化(セル組立)されて元のCBRの多重化情
報に変換される。
The VC signal obtained by multiplexing the CBR signal by SDH shown in FIG. 12 is the SAC-signal shown in FIG.
At A, it is converted to an ATM cell. In that case, the original information is divided and the payload of the ATM cell (S for AAL
Stored as 1 byte for AR-PDU header and 47 bytes (excluding pointer byte when CSI is “1”) (46 bytes if there is a pointer), make ATM cells and input to ATM network, At the time of output from the network to the STM network, the SAC-B is decellized (cell assembly) except for the ATM cell header and converted into the original CBR multiplexing information.

【0018】[0018]

【発明が解決しようとする課題】上記図11の通信網の
中のATM網では,AALの制御により図14のC.に
示すSAR−PDUヘッダのシーケンス番号(SN)を
チェックして,セル損失が検出されると,ダミーデータ
を生成して,ネットワークの受信側へ送信する。ところ
が,損失により失われたATMセルの中に,上記図13
に示すSTM網で付加されたTUポインタ(V1〜V
2)の何れかが含まれていると,ダミーデータの補完に
よりセルの中身(SAR−PDUヘッダ及びペイロー
ド)がオール“1”またはオール“0”,あるいは特定
パターンに変化してしまう。
In the ATM network in the communication network of FIG. 11, the C.C. of FIG. 14 is controlled by AAL. The sequence number (SN) of the SAR-PDU header shown in is checked, and if cell loss is detected, dummy data is generated and transmitted to the receiving side of the network. However, in the ATM cell lost due to the loss, as shown in FIG.
TU pointers (V1 to V) added by the STM network shown in
If either of 2) is included, the content of the cell (SAR-PDU header and payload) changes to all "1" or all "0" or a specific pattern due to the dummy data complement.

【0019】図13のB.に示す例により説明すると,
はSTM網から送信されたSDHの情報の中に含まれ
たV1とV2のバイトの内容であり,これらの情報がA
TM網を経由してSDH網で正常に受信されると同じ内
容となる。は上記のV1,V2の情報を含むATM
セルがATM網内でセル損失により失われて,ダミーデ
ータを保管してオール“1”になった状態を示す。この
ように,前フレームのV1,V2がの時,後のフレー
ムでのように変化すると,上記図13のA.について
説明したように,V1バイトの2ビットとV2バイトの
8ビットの中の4つのIビットが反転した状態になり,
多数決論理により正方向のスタッフィング指示と誤認識
してしまう。この場合,指示に従ってSTM網において
正スタッフの動作を行うとVCの位相跳躍が発生し,C
BR信号の多重分離等を正確に行うことができなくな
る。また,前フレームのビットによっては,負のスタッ
フィング指示と誤認識するケースもある。このような問
題は,上位のVC−3,VC−4等がマッピングされた
AU3,AU4等のユニットに付加されるポインタの場
合にも同様に発生する。
B. of FIG. To explain using the example shown in
Is the contents of the bytes of V1 and V2 included in the SDH information transmitted from the STM network.
The contents are the same when the SDH network normally receives the data via the TM network. Is an ATM including the above V1 and V2 information
A cell is lost in the ATM network due to cell loss, dummy data is stored, and the state becomes all "1". Thus, when V1 and V2 in the previous frame change as in the subsequent frame, when A.V. As described above, 4 I bits of 2 bits of V1 byte and 8 bits of V2 byte are inverted,
It is mistakenly recognized as a stuffing instruction in the positive direction by the majority logic. In this case, if a positive stuff operation is performed in the STM network according to the instruction, a phase jump of VC occurs, and C
The BR signal cannot be demultiplexed accurately. Also, depending on the bit of the previous frame, there is a case where it is mistakenly recognized as a negative stuffing instruction. Such a problem similarly occurs in the case of the pointer added to the unit such as AU3, AU4, etc. to which the upper VC-3, VC-4 etc. are mapped.

【0020】本発明はCBR信号を多重化したSTM信
号をATM網で伝送して再びSTM信号に変換する時,
ATM網におけるセル廃棄に伴うデータ補完による位相
跳躍とスタッフ誤認識による位相跳躍を防止することが
できるセル廃棄によるCBR信号の位相跳躍防止方式を
提供することを目的とする。
According to the present invention, when the STM signal in which the CBR signal is multiplexed is transmitted through the ATM network and converted into the STM signal again,
It is an object of the present invention to provide a phase jump prevention method for a CBR signal due to cell discard, which can prevent a phase jump due to data complement due to cell discard in an ATM network and a phase jump due to erroneous staff recognition.

【0021】[0021]

【課題を解決するための手段】図1は本発明の原理構成
を示す図である。図1の構成は,SDH網のCBR信号
をATMセルに変換されてATM網を伝送された後SD
H網へ渡すための,SAC(STM−ATM変換装置)
に設けられる。
FIG. 1 is a diagram showing the principle configuration of the present invention. The configuration of FIG. 1 is such that the CBR signal of the SDH network is converted into an ATM cell and transmitted through the ATM network, and then SD.
SAC (STM-ATM converter) for passing to H network
Is provided.

【0022】図1において,1はATMセルをSDH網
のSTMの信号に変換するための書込み及び読出し制御
を含むバッファ手段,2はATMセルのAALによるシ
ーケンス番号(SN)を処理するSN処理手段,3はA
ALのCS仕様によるCSI(Convergence Sublayer I
ndication)を識別して書込み,読出しを制御するCSI
処理手段,4はセルポインタ(セル内のCBR信号のフ
レーム位相情報(オフセット値))の位置を検出してそ
の位置を出力するセルポインタ処理手段,5はバッファ
手段1から読出されたCBR信号のポインタを保持し終
端する処理を行うポインタ処理手段,6は前回受信した
CBR信号のポインタを保持する前ポインタ保持手段,
7はポインタ処理手段5の出力または前ポインタ保持手
段6の出力の一方を選択する切替手段である。
In FIG. 1, 1 is a buffer means including write and read control for converting an ATM cell into an STM signal of an SDH network, and 2 is an SN processing means for processing a sequence number (SN) by the AAL of the ATM cell. , 3 is A
CSI (Convergence Sublayer I) according to AL CS specifications
CSI which controls writing and reading by identifying (ndication)
A processing means, 4 is a cell pointer processing means for detecting the position of the cell pointer (frame phase information (offset value) of the CBR signal in the cell) and outputting the position, and 5 is a CBR signal read from the buffer means 1. Pointer processing means for holding and terminating the pointer, 6 is front pointer holding means for holding the pointer of the CBR signal received last time,
Reference numeral 7 is a switching means for selecting one of the output of the pointer processing means 5 and the output of the previous pointer holding means 6.

【0023】本発明はATMセルのAALに含まれるS
N情報を用いてセル廃棄を検出してデセル化バッファへ
の書込みを制御すると共にAALに含まれるCSIによ
りポインタを含むか否かを判別してCBR信号の領域を
抽出してバッファへ格納し,AALのCSIによりセル
ポインタを得て,その情報に従ってポインタ終端と前フ
レームのポインタの保持を行って,廃棄セルにポインタ
が含まれていた場合はポインタ値だけを前フレームの値
に切替えるものである。
The present invention uses the S contained in the AAL of the ATM cell.
The cell discard is detected by using the N information to control the writing to the decellizing buffer, the CSI included in the AAL is used to determine whether the pointer is included, and the area of the CBR signal is extracted and stored in the buffer. The cell pointer is obtained by CSI of AAL, the pointer end and the pointer of the previous frame are held according to the information, and when the discarded cell includes the pointer, only the pointer value is switched to the value of the previous frame. .

【0024】ATMセルはバッファ手段1へ供給され,
ヘッダ及びAAL仕様の制御情報を除いた元のCBR信
号(有効データ)が,バッファ手段1へ書込制御され
る。SN処理手段2でセル誤配を検出すると書込みを行
わないように制御し,セル廃棄が検出されると廃棄され
た個数のセルに対応するCBR信号の長さ分だけ読み出
しを行わないように制御しダミー信号(オール“1”ま
たはオール“0”)を補完する。CSI処理手段3は,
セルのAAL仕様のCS制御を行い,CSI表示により
ATMセルの中のポインタ(1バイト)を含むか否かを
識別し,含む場合は,46バイトを有効データとして書
込む指示をバッファ手段1へ出し,セルポインタを含ま
ない場合は47バイトを有効データとして書込む指示を
バッファ手段1へ出す。セルポインタ処理手段は,AT
Mセルの中のCSIがセルポインタを含むことを表示し
ていた場合に,47バイトのAALのペイロードの中の
先頭のセルポインタ(1バイト)を抽出し,そのセルポ
インタ値を各部へ出力する。
ATM cells are supplied to the buffer means 1,
The original CBR signal (valid data) excluding the control information of the header and AAL specifications is write-controlled to the buffer means 1. When the SN processing means 2 detects a cell misdelivery, control is performed so as not to perform writing, and when cell discard is detected, control is performed so that reading is not performed by the length of the CBR signal corresponding to the number of discarded cells. The dummy signal (all "1" or all "0") is complemented. The CSI processing means 3 is
The CS control of the AAL specification of the cell is performed, and whether or not the pointer (1 byte) in the ATM cell is included is identified by the CSI display, and if it is included, the buffer means 1 is instructed to write 46 bytes as valid data. If the cell pointer is not included, an instruction to write 47 bytes as valid data is issued to the buffer means 1. The cell pointer processing means is AT
When it is indicated that the CSI in the M cell includes the cell pointer, the head cell pointer (1 byte) in the 47-byte AAL payload is extracted and the cell pointer value is output to each part. .

【0025】バッファ手段1に書込まれたCBR信号
は,SDH網のフレームを構成するよう読出される。ポ
インタ処理手段5はバッファ手段1から読出されたCB
R信号の中に含まれたフレーム位相の先頭位置を表すポ
インタ(例えば,SDHのTU−11ポインタ)を,セ
ルポインタ処理手段4から指示されたポインタ値により
抽出して,バッファ手段1からCBR信号の読出しの位
相が制御される。この時前ポインタ保持手段6も同じポ
インタを入力して保持し,同時に前回に(前フレーム
で)受信したポインタも同時に保持する構成を備え,前
フレームのポインタを出力側から発生している。切替手
段7はCBR信号のポインタ値(TU−11ポインタ
等)以外は,ポインタ処理手段5を通った信号を選択し
てSDH網へ出力するが,セルポインタ処理手段4によ
り指示されたポインタ位置の信号については,SN処理
手段2の出力がセル廃棄を表示した場合には,前ポイン
タ保持手段6が保持する前回のポインタを選択するよう
切替え,セル廃棄が発生しない場合は,ポインタ処理手
段5から出力されるポインタを選択する。
The CBR signal written in the buffer means 1 is read so as to form a frame of the SDH network. The pointer processing means 5 reads the CB read from the buffer means 1.
A pointer (for example, SDH TU-11 pointer) indicating the start position of the frame phase included in the R signal is extracted by the pointer value designated by the cell pointer processing means 4, and the buffer means 1 outputs the CBR signal. The phase of the reading is controlled. At this time, the previous pointer holding means 6 also has a configuration in which the same pointer is input and held, and at the same time, the pointer received last time (in the previous frame) is also held simultaneously, and the pointer of the previous frame is generated from the output side. The switching means 7 selects the signals that have passed through the pointer processing means 5 and outputs them to the SDH network except for the pointer value (TU-11 pointer or the like) of the CBR signal, but at the pointer position designated by the cell pointer processing means 4. Regarding the signal, when the output of the SN processing means 2 indicates the cell discard, the previous pointer holding means 6 switches to select the previous pointer, and when the cell discard does not occur, from the pointer processing means 5 Select the pointer to be output.

【0026】これにより,ATMセルが廃棄されてセル
に対応する長さのダミー信号(オール“1”またはオー
ル“0”)が補完された時にも,廃棄されたセルにポイ
ンタが含まれている場合には,ダミー信号の中のポイン
タ値だけは,前回のポインタ値と入れ替えられて,SD
H網における位相跳躍を防止することが可能となる。
As a result, even when an ATM cell is discarded and a dummy signal (all "1" or all "0") having a length corresponding to the cell is complemented, the discarded cell includes a pointer. In this case, only the pointer value in the dummy signal is replaced with the previous pointer value, and SD
It is possible to prevent phase jumps in the H network.

【0027】[0027]

【発明の実施の形態】図2は実施例1の構成図であり,
図3,図4は実施例1の正常動作時のタイミングチャー
ト(その1),(その2),図5,図6は実施例1のセ
ル廃棄発生時のタイミングチャート(その1),(その
2)である。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS FIG. 2 is a block diagram of the first embodiment.
3 and 4 are timing charts (part 1) and (part 2) of the first embodiment at the time of normal operation, and FIGS. 5 and 6 are timing charts (part 1) when the cell is abandoned of the embodiment 1 (part 1). 2).

【0028】図2の10〜12は図1のバッファ手段1
に対応し,13〜18で表す各部は図1の符号2〜7で
表す各手段に対応し,10はデセル化バッファ,11は
ライトアドレスカウンタ,12はリードアドレスカウン
タ,13はSC処理部,14はCSI処理部,15はセ
ルポインタ処理部,16はポインタ処理部,17は前ポ
インタ保持部,18はポインタ入替部である。
Reference numerals 10 to 12 in FIG. 2 denote buffer means 1 in FIG.
1 corresponds to each means represented by reference numerals 2 to 7 in FIG. 1, 10 is a decellizing buffer, 11 is a write address counter, 12 is a read address counter, 13 is an SC processing unit, Reference numeral 14 is a CSI processing unit, 15 is a cell pointer processing unit, 16 is a pointer processing unit, 17 is a previous pointer holding unit, and 18 is a pointer replacement unit.

【0029】最初に図3,図4を参照しながら,実施例
の動作を説明する。ATMセルは図3,図4のa.に示
すように入力する。各ATMセルにはAALのプロトコ
ルにより付加されたSAR−PDUヘッダが付加され,
SN処理部13においてその中のSN(シーケンス番
号)をチェックする。正常な場合は,図3,4のb.に
示すようにSAR−PDUヘッダ内のSNの番号は0〜
7の順に発生し,7から0に戻る。また,図3,図4の
c.に示す例では,SN処理部13におけるセル廃棄の
判定結果は,全て正常であることを表すOKの判定結果
が順に発生している。
First, the operation of the embodiment will be described with reference to FIGS. The ATM cell is a. Enter as shown in. A SAR-PDU header added by the AAL protocol is added to each ATM cell,
The SN processing unit 13 checks the SN (sequence number) therein. If it is normal, b. As shown in, the SN number in the SAR-PDU header is 0 to
It occurs in the order of 7 and returns from 7 to 0. In addition, c. In the example shown in (2), the determination results of the cell discard in the SN processing unit 13 are sequentially OK determination results indicating that all are normal.

【0030】CSI処理部14は,ATMセルのAAL
仕様のSAR−PDUヘッダの先頭ビットのCSIを抽
出し,受信したATMセルがPフォーマットセル(図1
4のD.の)かノンPフオーマットセル(図14の
D.の)であるかを検出する。SN処理部13のSN
チェックの結果とCSI処理部14の判別結果により,
ライトアドレスカウンタ11は,ATMセルの有効デー
タをデセル化バッファ10への書き込みアドレスを生成
する。ライトアドレスは,CBR信号の領域だけイネー
ブルとなり,ヘッダ部及びセル廃棄検出時にはディセー
ブルとなることで,有効なCBR信号の領域のみがデセ
ル化バッファ10に書き込まれる。
The CSI processing unit 14 is the AAL of the ATM cell.
The CSI of the first bit of the SAR-PDU header of the specification is extracted, and the received ATM cell is the P format cell (see FIG. 1).
D.4. No.) or a non-P format cell (D. in FIG. 14) is detected. SN of SN processing unit 13
According to the check result and the determination result of the CSI processing unit 14,
The write address counter 11 generates a write address for writing the valid data of the ATM cell into the decellization buffer 10. The write address is enabled only in the area of the CBR signal and is disabled when the header portion and the cell discard are detected, so that only the area of the valid CBR signal is written in the decellization buffer 10.

【0031】図3,図4のd.の場合,セル1−0の場
合は,CSI=1でありその後はCSI=0である。A
TMセルのペイロードの中の有効データ(CBR信号)
は,上記図14のC.に説明したようにCSI=1の場
合は46バイトで,CSI=0の場合は47バイトであ
り,図3,図4のe.に示すように,CSIの値に対応
してライトアドレスカウンタ11のライトアドレスは,
セル1−0(CSI=1)に対し0−0〜0−45の4
6バイト,セル1−1(CSI=0)に対し1−0〜1
−46の47バイトの書込アドレスを発生している。こ
れに対応してリードアドレスカウンタ12も図3,図4
のj.に示すように,書込まれた各セルに対応したバイ
ト数の読出しアドレスが,一定の遅延時間(この例では
1セル分の遅延時間)の後に発生して読出しが行われ
る。
3 and 4d. , CSI = 1 for cell 1-0, and CSI = 0 thereafter. A
Valid data (CBR signal) in the payload of TM cell
C. of FIG. As described above, it is 46 bytes when CSI = 1 and 47 bytes when CSI = 0. As shown in, the write address of the write address counter 11 corresponding to the CSI value is
4 from 0-0 to 0-45 for cell 1-0 (CSI = 1)
6 bytes, 1-0-1 for cell 1-1 (CSI = 0)
A write address of -46 of 47 bytes is generated. In response to this, the read address counter 12 is also shown in FIGS.
J. As shown in, a read address having the number of bytes corresponding to each written cell is generated after a certain delay time (in this example, a delay time of one cell), and reading is performed.

【0032】セルポインタはCBR信号のフレーム境界
を示す情報でり,その情報によりデセル化バッファ10
からCBR信号を読み出す時のフレーム位相情報とな
る。その位相情報に従い,デセル化バッファ10からC
BR信号をそのフレームに同期して読み出す。また,こ
の位相情報によりCBR信号に含まれるポインタの位相
が特定でき,その情報に従ってポインタ終端及び前回
(前フレーム)のポインタの保持を行う。図3の例で
は,a.に示すセル1−0のCSIがd.に示すように
“1”であり,ATMセルにポインタ(Pで表示)が設
定されていることが分かる。このポインタ(P)はセル
ポインタ処理部15で抽出されると,Pにより指示され
たデータ内のポイント値に格納されたCBRポインタを
抽出する処理を行う。また,前ポインタ保持部17は,
新たなポインタの値を保持すると共に,前回のポインタ
も保持して出力を行う。
The cell pointer is the information indicating the frame boundary of the CBR signal.
It becomes the frame phase information when the CBR signal is read from. According to the phase information, C
The BR signal is read in synchronization with the frame. Further, the phase of the pointer included in the CBR signal can be specified by this phase information, and the pointer end and the previous (previous frame) pointer are held according to the information. In the example of FIG. 3, a. CSI of cell 1-0 shown in FIG. It is "1" as shown in, and it can be seen that the pointer (indicated by P) is set in the ATM cell. When the pointer (P) is extracted by the cell pointer processing unit 15, the CBR pointer stored in the point value in the data designated by P is extracted. In addition, the front pointer holding unit 17
The value of the new pointer is held and the previous pointer is also held and output.

【0033】具体的には,セルポインタ処理部15に
は,図3,図4のf.に示すセルポインタダウンカウン
タ(図2は図示省略)を備え,ポインタP(その数値を
mとする)を抽出すると,その数値(=m)が設定され
て,デセル化バッファ10から読み出した各バイト毎に
1つずつダウンカウントを行って,0になった時に,C
BR信号のポインタ(図3のa.のセル1−1に含まれ
たX1で表す値)が図3,図4のg.に示すタイミング
で抽出される。このCBR信号のポインタX1(ポイン
タアドレスであり,V1,V2を一般化して表したも
の)の抽出の後は,一定バイト数(図3,図4の例では
nバイト)毎に発生し,ほぼ2セルに1つのポインタ
(X3,X5,X7,・・・)が表れる。
More specifically, the cell pointer processing unit 15 includes the f. The cell pointer down counter shown in FIG. 2 (not shown in FIG. 2) is provided, and when the pointer P (whose numerical value is m) is extracted, the numerical value (= m) is set and each byte read from the decellization buffer 10 It counts down one by one, and when it reaches 0, C
The pointer of the BR signal (the value represented by X1 included in the cell 1-1 of FIG. 3a) is g. It is extracted at the timing shown in. After the extraction of the pointer X1 (a pointer address, which is a generalized representation of V1 and V2) of the CBR signal, it occurs every fixed number of bytes (n bytes in the examples of FIGS. 3 and 4), and almost One pointer (X3, X5, X7, ...) Appears in two cells.

【0034】このCBRポインタ(図3,図4のX1,
X3等)を含むCBR信号のデータは,デセル化バッフ
ァ10からリードアドレスカウンタ12により,CBR
信号と共に1セル分遅延して図3,図4のjに示すよう
に読み出され,CBRポインタアドレス(X1等)の読
み出し時のタイミングは,図3,図4のg.を1セル分
遅延したh.に示すタイミングである。このh.の信号
はセルポインタ処理部15から発生し,このタイミング
でCBRポインタ廃棄判定が行われ,iに示すようにA
TMセルの2セル毎にOKかNGを発生する。ポインタ
処理部16と前ポインタ保持部17は,図3,図4のk
に示すようにCBRポインタ(X7,X1,X3,X
5,X7・・)が2セル毎に順番に供給される。
This CBR pointer (X1,
The data of the CBR signal including X3) is read from the decellization buffer 10 by the read address counter 12 to the CBR signal.
The signal is delayed by one cell and read as shown in j of FIGS. 3 and 4, and the timing at the time of reading the CBR pointer address (X1 etc.) is g. Is delayed by one cell h. It is the timing shown in. This h. Signal is generated from the cell pointer processing unit 15, the CBR pointer discard determination is performed at this timing, and as shown by i, A
OK or NG is generated for every two TM cells. The pointer processing unit 16 and the previous pointer holding unit 17 are the same as those shown in FIG.
CBR pointers (X7, X1, X3, X
5, X7 ...) Are sequentially supplied every two cells.

【0035】ポインタ処理部16はCBRポインタが読
み出されるタイミングで現在のCBRポインタを出力
し,その他のタイミングではデセル化バッファ10から
の読み出し信号(CBR信号)を出力し,前ポインタ保
持部17からはCBRポインタのタイミングで前回のC
BRポインタを出力する。ポインタ入替部18において
選択が行われる。なお,リードアドレスカウンタ12
は,セル廃棄が発生した場合,後述(図5,図6)する
ようにダミーデータを発生する。
The pointer processing unit 16 outputs the current CBR pointer at the timing when the CBR pointer is read, outputs the read signal (CBR signal) from the decellization buffer 10 at other timings, and outputs it from the previous pointer holding unit 17. The previous C at the timing of the CBR pointer
Output the BR pointer. Selection is made in the pointer replacement unit 18. The read address counter 12
Generates a dummy data as will be described later (FIGS. 5 and 6) when cell discard occurs.

【0036】ポインタ入替部18は,SN処理部13か
らのセル廃棄の判定出力(図3,図4のc.)と,セル
ポインタ処理部15からのCBRポインタのタイミング
(図3,図4のh.)を受け取って,CBRポインタの
タイミングでセル廃棄が発生すると,前ポインタ保持部
17に保持するポインタを選択するが,それ以外の場合
はポインタ処理部16の出力である現フレームのポイン
タを選択する。図3,図4の場合,k.に示すように,
CBRポインタは現フレーム(書込み時から1セル分遅
延)のポインタが選択される。こうして,図3,図4の
l(エル)に示すように,ポインタ入替部18により選
択されたCBRポインタを含み,ATMセルの中のAT
MヘッダやAALのヘッダ等を除いて連続するCBR信
号が出力される。この場合,CBRポインタはATMセ
ルに含まれた元のX7,X1がそのまま使用されてい
る。
The pointer replacement unit 18 outputs the cell discard determination output from the SN processing unit 13 (c. In FIGS. 3 and 4) and the timing of the CBR pointer from the cell pointer processing unit 15 (see FIGS. 3 and 4). h.) and cell discard occurs at the timing of the CBR pointer, the pointer held in the previous pointer holding unit 17 is selected, but in other cases, the pointer of the current frame output from the pointer processing unit 16 is selected. select. In the case of FIGS. 3 and 4, k. As shown in
As the CBR pointer, the pointer of the current frame (delayed by one cell from the time of writing) is selected. Thus, as shown by l in FIG. 3 and FIG. 4, the AT in the ATM cell including the CBR pointer selected by the pointer replacement unit 18 is included.
Continuous CBR signals are output except for the M header and the AAL header. In this case, the original X7 and X1 contained in the ATM cell are used as they are as the CBR pointer.

【0037】図5,図6により実施例1のセル廃棄発生
時の動作を,主として正常時と異なる点について説明す
る。図5のa.に示すセル1−3が廃棄されていた場
合,b.に示すようにSN処理部13(図2)で廃棄が
検出されると,図6のc.に示すように,次のセル1−
4が入力された時点で廃棄判定(NG)出力が発生す
る。ライトアドレスカウンタ11は廃棄セルの間も書き
込みを停止する。この廃棄セルのCBR信号を受信した
ものと想定した時間から1セルの遅延時間後に,図6の
jに示すようにデセル化バッファ10からリードアドレ
スカウンタ12により廃棄区間の読み出しを停止するこ
とで補完データ(オール“1”のダミーデータとする)
が補完されたCBR信号が読み出される。
The operation of the first embodiment when a cell discard occurs will be described with reference to FIGS. 5 and 6 mainly with respect to the difference from the normal operation. FIG. 5 a. If the cells 1-3 shown in 1 are discarded, b. When the SN processing unit 13 (FIG. 2) detects the discard as shown in FIG. As shown in FIG.
When 4 is input, a discard determination (NG) output is generated. The write address counter 11 stops writing even during the discard cell. After a delay time of one cell from the time when it is assumed that the CBR signal of this discarded cell is received, as shown in j of FIG. 6, the read address counter 12 from the decellization buffer 10 stops the reading of the discarded section to supplement it. Data (use all "1" dummy data)
The CBR signal complemented by is read out.

【0038】一方,CBRポインタ廃棄判定出力(図6
のi)が,NGとなって廃棄セルにCBRポインタを含
まれていることを表示すると,ポインタ入替部18は補
完データの中のCBRポインタ位置(1バイト)をセル
ポインタ処理部15により駆動され,その内容を前ポイ
ンタ保持部17が保持するCBRポインタ(図6の例で
はX1)と入れ替える。これにより,図6のl(エル)
に示すように廃棄セルのデータ(オール“1”)は失わ
れているが,ポインタの値は廃棄されたものと異なる
が,前回の値と入れ替えられる。
On the other hand, the CBR pointer discard determination output (see FIG. 6)
I) becomes NG and indicates that the discarded cell includes the CBR pointer, the pointer replacement unit 18 drives the CBR pointer position (1 byte) in the complementary data by the cell pointer processing unit 15. , Its contents are replaced with the CBR pointer (X1 in the example of FIG. 6) held by the previous pointer holding unit 17. As a result, the l in Figure 6
As shown in, the discarded cell data (all "1") is lost, but the pointer value is different from the discarded value, but is replaced with the previous value.

【0039】こうして,廃棄セルにCBRポインタが含
まれていた場合にも,ATM網からセルをSTMに変換
し伝送するSDH網において,補完(ダミー)データに
よるスタッフ誤認識を行うという事態を防止できる。ま
た,廃棄セルに含まれていたポインタが何らかのポイン
タアクション(正スタッフ,負スタッフ)を示していた
としても,廃棄されポインタアクションは転送できない
が,その後に受信するポインタの連続一致によりポイン
タが更新されることで,NDF(ニュー・データ・フラ
グ:図13のA.参照)イネーブルや正負のスタッフア
ドレスのポインタの増減には対応できる。
Thus, even when the discarded cell includes the CBR pointer, it is possible to prevent the erroneous staff recognition due to the complementary (dummy) data in the SDH network which converts the cell from the ATM network into the STM and transmits the cell. . Even if the pointer contained in the discarded cell indicates some pointer action (positive stuff, negative stuff), the pointer action is discarded and the pointer action cannot be transferred, but the pointer is updated due to the continuous matching of the pointers received thereafter. By doing so, it is possible to deal with NDF (new data flag: see A in FIG. 13) enable and increase / decrease of pointers of positive and negative stuff addresses.

【0040】上記実施例1において,廃棄セルの中にポ
インタが含まれていた場合は,ポインタ値のみを前回の
ポインタに入れ替えている。通常,ポインタが廃棄され
た後,正常に復旧した(ポインタの廃棄がなくなった)
か否かの判定は,通常連続して一定回数だけ同じ内容を
受信したことを確認することにより行っているが(ポイ
ンタ値の保護),この実施例1のように,ポインタの入
替えを行った場合,複数回の確認(保護)なしに1回目
に受信したポインタ値により更新する。これにより,S
DH網でのポインタ増減の早期実行を行うことができ
る。
In the first embodiment, when the discarded cell contains a pointer, only the pointer value is replaced with the previous pointer. Normally, the pointer is discarded and then restored normally (the pointer is no longer discarded)
The determination as to whether or not is normally made by confirming that the same content is received a certain number of times continuously (protection of pointer value), but the pointers are replaced as in the first embodiment. In this case, it is updated with the pointer value received the first time without confirmation (protection) multiple times. As a result, S
It is possible to quickly execute the pointer increase / decrease in the DH network.

【0041】図7は実施例2の構成図である。図7にお
いて,10〜18は上記図2に示す実施例1の同一符号
の各部と同じであり説明を省略する。19はオール
“1”補完部,20は廃棄セルカウンタである。
FIG. 7 is a block diagram of the second embodiment. In FIG. 7, reference numerals 10 to 18 are the same as the respective parts having the same reference numerals in the first embodiment shown in FIG. Reference numeral 19 is an all "1" complementing unit, and 20 is a discard cell counter.

【0042】この実施例2は,基本的には上記図2の実
施例1と同様にポインタを含むセルが廃棄された場合
に,補完データ内のCBRポインタとして保存した前ポ
インタの値に切替えていた。しかし,セル廃棄が発生し
その中にスタッフアクションを含んでいた場合,送信側
のSDH網A(図11参照)で指示したスタッフアクシ
ョンが受信側のSDH網B(図11参照)でセル廃棄に
よりポインタ増減が遅れると,SDH網AとSDH網B
の周波数ずれによるバイト調整(周波数ジャスティフィ
ケーション)ができず,データのビット誤りが発生する
可能性がある。
In the second embodiment, basically, similar to the first embodiment of FIG. 2, when the cell including the pointer is discarded, the value of the previous pointer stored as the CBR pointer in the complementary data is switched. It was However, when cell discard occurs and the stuff action is included in the cell discard, the stuff action instructed by the transmitting SDH network A (see FIG. 11) is caused by the cell discard in the receiving SDH network B (see FIG. 11). If the pointer increase / decrease is delayed, SDH network A and SDH network B
Byte adjustment (frequency justification) cannot be performed due to the frequency deviation of, and data bit errors may occur.

【0043】この実施例2では,SN処理部13におい
てセル廃棄を検出すると,廃棄セルの数を廃棄セルカウ
ンタ20においてカウントする。この廃棄セルカウンタ
20は,カウント値が予め設定された数nを越えると出
力を発生し,オール1補完部19を駆動する。オール1
補完部19は,駆動されると連続オール“1”データを
送出する。この出力を受け取るSDH網(図11のSD
H網Bに相当)では,連続したオール“1”を,警報信
号(AIS:Alarm Indication Signal)として識別し,
ATM網の障害をSDH網Bに伝達することができる。
In the second embodiment, when the SN processing section 13 detects cell discard, the number of discarded cells is counted by the discarded cell counter 20. The discard cell counter 20 generates an output when the count value exceeds a preset number n, and drives the all-1 complementing section 19. All 1
The complementing unit 19 sends continuous all "1" data when driven. SDH network that receives this output (SD in FIG. 11
In the H network B), the continuous all "1" is identified as an alarm signal (AIS: Alarm Indication Signal),
Faults in the ATM network can be transmitted to the SDH network B.

【0044】次に図8,図9は実施例3の構成を示し,
図8は実施例3のSTM−ATM変換部の構成,図9は
実施例3のATM−STM変換部の構成である。この実
施例3は,ポインタを含むセル廃棄がATM網において
発生してもSDH網において位相跳躍が起きることを防
止するものであり,図8に示す構成は,上記図11のS
AC−Aに相当し,図9の構成は上記図11のSAC−
Bに相当する。
Next, FIGS. 8 and 9 show the configuration of the third embodiment,
FIG. 8 shows the structure of the STM-ATM converter of the third embodiment, and FIG. 9 shows the structure of the ATM-STM converter of the third embodiment. The third embodiment prevents the occurrence of a phase jump in the SDH network even if the cell discard including the pointer occurs in the ATM network. The configuration shown in FIG.
9 corresponds to AC-A, and the configuration of FIG.
Equivalent to B.

【0045】図8において,30はセル化バッファ,3
1はAALタイプ1ヘッダ付加部,32は第1セルヘッ
ダ付加部,33は第2セルヘッダ付加部である。CBR
データは,連続信号(例えば,図12ののTU−1
1)として入力されると,セル化バッファ30に格納さ
れ,次にAALタイプ1ヘッダ付加部31で,1バイト
のヘッダ(図14のC.参照)が付加される。この時,
CBRデータのフレーム位相を示すポインタ(TU−1
1の場合,V1)を指示するセルの場合,先頭のCSI
ビットを“1”とし,SN及びSNPが付加されたヘッ
ダを作成し,これに続く1バイトにV1バイトの位置を
表すポインタを設定し,残りの46バイトにCBRデー
タが設定されたATMセルのペイロードが形成される。
ポインタを含まない場合は,AALタイプ1ヘッダ内の
CSIビットを“0”とし,そのヘッダに続く47バイ
トのCBR信号を設定したATMセルのペイロードが形
成される。AALタイプ1ヘッダ付加部31で形成され
たペイロード部の信号は,第1,第2の各セルヘッダ付
加部32,33に並列に供給される。第1セルヘッダ付
加部32と第2セルヘッダ付加部33は,それぞれ5バ
イトのATMヘッダ(図14のA.参照)を付加する
が,それぞれのVPI(バーチャルパス識別子)を異な
らせて,行先としてATM−SDH変換部(図9)の現
用側の受信回路と,予備側の受信回路が指定される。従
って,ATM網の異なる2つのVPIに対応するパス
が,それぞれ現用の経路と予備の経路に相当し,同じC
BR信号を含むATMセルは,それぞれ図9に示す現用
と予備の受信回路へ入力する。
In FIG. 8, reference numeral 30 is a cell formation buffer, and 3
Reference numeral 1 is an AAL type 1 header addition unit, 32 is a first cell header addition unit, and 33 is a second cell header addition unit. CBR
The data is a continuous signal (for example, TU-1 in FIG. 12).
1), it is stored in the cell assembling buffer 30, and then the AAL type 1 header adding section 31 adds a 1-byte header (see C. in FIG. 14). This time,
Pointer indicating the frame phase of CBR data (TU-1
In the case of 1, in the case of a cell instructing V1), the head CSI
Set the bit to "1", create a header with SN and SNP added, set a pointer indicating the position of the V1 byte in the subsequent 1 byte, and set the CBR data in the remaining 46 bytes of the ATM cell. The payload is formed.
If the pointer is not included, the CSI bit in the AAL type 1 header is set to "0", and the payload of the ATM cell in which the 47-byte CBR signal following the header is set is formed. The signal of the payload section formed by the AAL type 1 header adding section 31 is supplied in parallel to the first and second cell header adding sections 32 and 33. The first cell header addition unit 32 and the second cell header addition unit 33 each add a 5-byte ATM header (see A in FIG. 14), but each VPI (virtual path identifier) is made different, and the ATM is used as a destination. The receiving circuit on the working side and the receiving circuit on the protection side of the -SDH converter (FIG. 9) are designated. Therefore, the paths corresponding to two different VPIs of the ATM network correspond to the working path and the backup path, respectively, and have the same C
ATM cells containing BR signals are input to the working and protection receiving circuits shown in FIG. 9, respectively.

【0046】図9において,10a〜16aの各部は現
用系の回路を構成し,10b〜16bは予備系の回路を
構成し,それぞれ図2に示す実施例1の10〜16の各
部に対応し説明を省略するが,21は両系のポインタ処
理部16a,16bの出力から一方を選択するセレクタ
である。
In FIG. 9, each part 10a to 16a constitutes a working system circuit, and 10b to 16b constitutes a standby system circuit, each corresponding to each part 10 to 16 of the first embodiment shown in FIG. Although not described, reference numeral 21 is a selector that selects one of the outputs of the pointer processing units 16a and 16b of both systems.

【0047】上記図8に示す構成によりATM網に送出
された現用系,予備系のATMセルは,別ルートを経由
して図9の現用,予備の入力端子で受信され,それぞれ
の回路へ入力される。各系の回路において,SN処理部
13a,13bによりセル廃棄の検出を行い,CSI処
理部14a,14bでCSIを識別して,デセル化バッ
ファ10a,10bへの書き込み及び読み出しの制御を
行い,セルポインタ処理部15a,15bでCRB信号
のポインタの処理を各系において上記実施例1と同様に
行う。この場合,両系のATMセルのペイロード部は全
く同一の情報となり,セルポインタも同一となることか
ら,デセル化バッファ10a,10bからのCBRデー
タの読み出し位相も同期することになる。
The active and standby ATM cells transmitted to the ATM network by the configuration shown in FIG. 8 are received by the active and standby input terminals of FIG. 9 via another route and input to the respective circuits. To be done. In the circuits of each system, the SN processing units 13a and 13b detect cell discard, the CSI processing units 14a and 14b identify CSI, and control writing and reading to and from the decellization buffers 10a and 10b. The pointer processing units 15a and 15b perform the pointer processing of the CRB signal in each system in the same manner as in the first embodiment. In this case, the payload portions of the ATM cells of both systems have exactly the same information, and the cell pointers are also the same, so the read phases of the CBR data from the decellizing buffers 10a and 10b are also synchronized.

【0048】この構成において,セレクタ21は,SN
処理部13aからの出力がセル廃棄を検出しないことを
表示している場合は,セルポインタ処理部15aにより
CBR信号のポインタの位置において,現用系のポイン
タ処理部16aの出力を選択する。しかし,現用系のS
N処理部13aからセル廃棄の検出出力を発生し,その
中にCBR信号のポインタが含まれていることがセルポ
インタ処理部15aの出力により識別すると,単純にセ
レクタ21は予備系のポインタ処理部16bから出力さ
れる予備系のポインタを選択するよう切り替える。
In this configuration, the selector 21 has the SN
When the output from the processing unit 13a indicates that cell discard is not detected, the cell pointer processing unit 15a selects the output of the active pointer processing unit 16a at the pointer position of the CBR signal. However, the active S
When the cell discard processing output is generated from the N processing unit 13a and the output of the cell pointer processing unit 15a identifies that the pointer of the CBR signal is included therein, the selector 21 simply determines that the pointer processing unit of the backup system is included. Switching is performed so as to select the standby system pointer output from 16b.

【0049】上記実施例3の図8の構成では,STM−
ATMの変換を行う装置において,SDH網からのCB
R信号をATMセルに変換する時,第1,第2セルヘッ
ダ付加部32,33を用いて,2つのATMセルを発生
していた。このように2つのセルヘッダ付加部を使用す
るのは,ハード構成が増大するのでこれを改善する方式
がある。それは,1種類のVPIをもつセルを生成して
現用として送出すると共にそのセルをコピーして,元の
セルとは別ルートとなるVPIを付加して予備として送
出する。これらの各ATMセルは,上記図9に示す構成
で受信すると,現用と予備の処理が同期しポインタのセ
レクトが可能となる。
In the configuration of FIG. 8 of the third embodiment, the STM-
CB from the SDH network in the device for converting ATM
When converting the R signal into ATM cells, two ATM cells are generated by using the first and second cell header adding units 32 and 33. The use of the two cell header adding units in this way increases the hardware configuration, and there is a method of improving this. It generates a cell having one type of VPI and sends it as an active cell, copies the cell, adds a VPI which is a route different from the original cell, and sends it as a backup. When each of these ATM cells is received by the configuration shown in FIG. 9, the active and standby processes are synchronized and the pointer can be selected.

【0050】更に,現用と予備系のATMセルのSN
(シーケンス番号)を監視し,現用系のみの廃棄セルに
ポインタが含まれていた場合は,予備系のポインタを選
択し,両系において同一のポインタを含むセルが廃棄さ
れた場合は現用系のポインタを選択する。また,図9の
構成において,現用と予備系の両方のSNを監視し,現
用系だけの廃棄セルにポインタが含まれていた場合は,
予備系のポインタを選択し,両系において,同一のポイ
ンタを含むセルが廃棄された場合は,上記実施例2(図
7参照)のオール1補完部19と同様の回路により連続
したオール1を送出し,これを受信するSDH網(図1
1のSDH網B)でAISを検出させることで,ATM
網の障害をSDH網に伝達することができる。
Further, the SNs of the active and standby ATM cells
(Sequence number) is monitored, and if the pointer is included in the discard cell of the active system only, the pointer of the standby system is selected, and if the cell containing the same pointer in both systems is discarded, Select the pointer. Further, in the configuration of FIG. 9, when both the SNs of the active system and the standby system are monitored and the discard cell of the active system only includes the pointer,
When the pointer of the spare system is selected and cells containing the same pointer are discarded in both systems, consecutive all 1's are generated by the same circuit as the all 1 complementing unit 19 of the above-described second embodiment (see FIG. 7). SDH network for sending and receiving (Fig. 1
By detecting AIS in SDH network 1)
Network faults can be communicated to the SDH network.

【0051】上記の実施例1〜3の構成では,STM−
ATMの変換装置(図11のSAC−A)へ入力するC
BR信号のポインタにスタッフアクション(図13の
A.に示す正スタッフ,負スタッフの指示)を含んでお
り,これを含むATMセルを受信するATM−STMの
変換装置(図11のSAC−B)においてポインタが廃
棄された場合の対策を施していたが,次の実施例4はS
TM−ATMの変換装置において,SDH網とATM網
のクロック周波数の差によって生じるスタッフを完全に
吸収し,ATM−STMの変換装置において一切のスタ
ッフアクションが発生しないようにCBR信号をセル化
したものである。
In the configurations of the above-described first to third embodiments, the STM-
C input to the ATM conversion device (SAC-A in FIG. 11)
The BR signal pointer includes a stuff action (indication of positive stuff and negative stuff shown in A. of FIG. 13), and an ATM-STM conversion device (SAC-B of FIG. 11) which receives an ATM cell including this. In the case where the pointer is discarded in the above, the countermeasure is taken.
In the TM-ATM converter, the CBR signal is made into cells so that the stuffing caused by the difference in clock frequency between the SDH network and the ATM network is completely absorbed and no stuffing action occurs in the ATM-STM converter. Is.

【0052】図10は実施例4の構成図である。図中,
40はSDH網A(図11参照)のクロックをカウント
するフレームカウンタ,41はフレームカウンタの出力
に対応するライトアドレスアドレス発生部,42はCB
Rデータを書き込んでスタッフ吸収を行って読み出され
るスタッフ吸収バッファ,43はATM網クロックをカ
ウントするフレームカウンタ,44はリードアドレス発
生部,45はポインタ付加部,46はセル化バッファで
ある。
FIG. 10 is a block diagram of the fourth embodiment. In the figure,
Reference numeral 40 is a frame counter for counting clocks of the SDH network A (see FIG. 11), 41 is a write address address generator corresponding to the output of the frame counter, and 42 is CB.
A stuff absorption buffer for writing R data and performing stuff absorption for reading, 43 is a frame counter for counting ATM network clocks, 44 is a read address generation unit, 45 is a pointer addition unit, and 46 is a cell assembly buffer.

【0053】動作を説明すると,STM−ATM変換装
置において,セル化されるCBR信号は,一旦スタッフ
吸収バッファ42に蓄積される。この時SDH網のクロ
ックを使用し,CBR信号のフレームカウンタ40を動
作させ,そのカウンタのカウント値をライトアドレス4
1として,CBR信号のポインタを除く(例えば,ST
MのVC−11,VC−2,VC−3,VC−4等の各
バーチャルコンテナ)データを書き込む。また,入力側
のSDH網のCBR信号に含まれるポインタを終端し,
正負スタッフ検出時には,指示されたスタッフィング
(正,負)の位相により書き込みの位相調整を行う。
The operation will be described. In the STM-ATM converter, the cellized CBR signal is temporarily stored in the stuff absorption buffer 42. At this time, the SDH network clock is used to operate the frame counter 40 of the CBR signal, and the count value of the counter is changed to the write address 4
1, the pointer of the CBR signal is excluded (for example, ST
M's VC-11, VC-2, VC-3, VC-4 etc. virtual container) data is written. Also, terminate the pointer included in the CBR signal of the SDH network on the input side,
When positive / negative stuff is detected, the write phasing is adjusted according to the instructed stuffing (positive / negative) phase.

【0054】例えば,TU−11を終端し,正スタッフ
を検出した場合は,検出したフレームのV3バイト(図
13のA.に示す負スタッフアクションバイト)の次の
バイトの書き込みをディセーブルとし,負スタッフの場
合は,同フレームのV3バイトの書き込みをイネーブル
とすることで位相調整を行う。こうして,スタッフ吸収
バッファ42に書き込む時に,入力側のSDH網におけ
るポインタを終端する。
For example, when TU-11 is terminated and positive stuff is detected, writing of the byte next to the V3 byte (negative stuff action byte shown in A. of FIG. 13) of the detected frame is disabled, In the case of negative stuff, the phase adjustment is performed by enabling the writing of the V3 byte of the same frame. Thus, when writing to the stuff absorption buffer 42, the pointer in the SDH network on the input side is terminated.

【0055】スタッフ吸収バッファ42から読み出す時
は,ATM網からのクロックを使用し,CBR信号のフ
レームカウンタ43を動作させ,そのカウント値に従っ
てCBR信号のポインタを除くデータを読み出す。読み
出したデータはポインタ付加部45においてATM網の
クロックに同期した固定ポインタ値が付加され,セル化
バッファ46を介してセル化されATM網へ出力され
る。
When reading from the stuff absorption buffer 42, the clock from the ATM network is used, the frame counter 43 of the CBR signal is operated, and the data excluding the pointer of the CBR signal is read according to the count value. A fixed pointer value synchronized with the clock of the ATM network is added to the read data by the pointer adding section 45, and the read data is made into cells through the cell forming buffer 46 and output to the ATM network.

【0056】ポインタ値を含むセルが廃棄された場合
は,SAC−B(図11参照)において固定ポインタ値
を補完する。この図10の構成によりATM網を伝送さ
れた信号は,ATM網においては一切のポインタアクシ
ョンをする必要がなくなり,信頼性を向上できる。
When the cell containing the pointer value is discarded, the fixed pointer value is complemented in SAC-B (see FIG. 11). With the configuration of FIG. 10, the signal transmitted through the ATM network does not need any pointer action in the ATM network, and the reliability can be improved.

【0057】[0057]

【発明の効果】本発明によれば,同期モード(STM)
情報を非同期転送モード(ATM)情報に変換して伝達
する通信網において,ATM網におけるセル廃棄に伴う
データ補完による位相跳躍とスタッフ誤認識による位相
跳躍を防止することができる。
According to the present invention, the synchronous mode (STM)
In a communication network for converting information into asynchronous transfer mode (ATM) information and transmitting it, it is possible to prevent a phase jump due to data complement due to cell discard in the ATM network and a phase jump due to erroneous staff recognition.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】実施例1の構成図である。FIG. 2 is a configuration diagram of a first embodiment.

【図3】実施例1の正常動作時のタイミングチャート
(その1)を示す図である。
FIG. 3 is a timing chart (No. 1) at the time of normal operation of the first embodiment.

【図4】実施例1の正常動作時のタイミングチャート
(その2)を示す図である。
FIG. 4 is a diagram showing a timing chart (No. 2) in the normal operation of the first embodiment.

【図5】実施例1のセル廃棄発生時のタイミングチャー
ト(その1)を示す図である。
FIG. 5 is a diagram showing a timing chart (No. 1) when a cell discard occurs in the first embodiment.

【図6】実施例1のセル廃棄発生時のタイミングチャー
ト(その2)を示す図である。
FIG. 6 is a diagram showing a timing chart (No. 2) when a cell discard occurs in the first embodiment.

【図7】実施例2の構成図である。FIG. 7 is a configuration diagram of a second embodiment.

【図8】実施例3のSTM−ATM変換部の構成を示す
図である。
FIG. 8 is a diagram illustrating a configuration of an STM-ATM conversion unit according to a third exemplary embodiment.

【図9】実施例3のATM−STM変換部の構成を示す
図である。
FIG. 9 is a diagram illustrating a configuration of an ATM-STM conversion unit according to a third embodiment.

【図10】実施例4の構成図である。FIG. 10 is a configuration diagram of a fourth embodiment.

【図11】SDH網をATM網で中継する通信網の説明
図である。
FIG. 11 is an explanatory diagram of a communication network that relays an SDH network with an ATM network.

【図12】ITU勧告によるSDHの概要の説明図であ
る。
FIG. 12 is an explanatory diagram of an outline of SDH according to ITU recommendation.

【図13】TU−11ポインタの説明図である。FIG. 13 is an explanatory diagram of a TU-11 pointer.

【図14】ATMの概要の説明図である。FIG. 14 is an explanatory diagram of an outline of ATM.

【符号の説明】[Explanation of symbols]

1 バッファ手段 2 SN処理手段 3 CSI処理手段 4 セルポインタ処理手段 5 ポインタ処理手段 6 前ポインタ保持手段 7 切替手段 1 buffer means 2 SN processing means 3 CSI processing means 4 cell pointer processing means 5 pointer processing means 6 front pointer holding means 7 switching means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 9466−5K H04L 11/20 B (72)発明者 高尾 真二 福岡県福岡市博多区博多駅前三丁目22番8 号 富士通九州ディジタル・テクノロジ株 式会社内 (72)発明者 白井 宏明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 橋本 健一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 渡辺 利明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 太田 眞治 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 上松 仁 東京都千代田区内幸町一丁目1番6号 日 本電信電話株式会社内─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 6 Identification number Internal reference number FI Technical display location 9466-5K H04L 11/20 B (72) Inventor Shinji Takao Hakata Ekimae, Hakata-ku, Fukuoka-shi, Fukuoka C. 22-8 Fujitsu Kyushu Digital Technology Co., Ltd. (72) Inventor Hiroaki Shirai 1015 Kamiodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Fujitsu Limited (72) Kenichi Hashimoto, Ueda-ken, Nakahara-ku, Kawasaki, Kanagawa Prefecture 1015 Address within Fujitsu Limited (72) Inventor Toshiaki Watanabe Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa 1015 Address Within Fujitsu Limited (72) Inventor, Shinji Ota 1015 Kamiodanaka, Nakahara-ku, Kawasaki City, Kanagawa Within Fujitsu Limited (72) ) Inventor Hitoshi Uematsu 1-1-6 Uchisaiwaicho, Chiyoda-ku, Tokyo Nihon Telegraph and Telephone Corporation

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 SDH網のCBR信号をATM網を介し
て他方のSDH網へ伝送する通信網において,前記AT
M網と他方のSDH網の間に設けられたATM−STM
変換回路は,ATMセルのセル廃棄を検出するSN処理
手段と,AALヘッダのCSI信号を識別するCSI処
理手段と,セルポインタを検出してCBR信号のポイン
タを指示するセルポインタ処理手段と,ATMセルのA
TMヘッダ及びAALヘッダを除いたCBR信号の書込
みと,SDH網に同期して読出しを行い,セル廃棄の検
出時に特定のダミーデータを発生するバッファ手段と,
前記バッファ手段から読出されたCBR信号のポインタ
の処理を行うポインタ処理手段と,前回のポインタを保
持する前ポインタ保持手段と,前記ポインタ処理手段と
前ポインタ保持手段の出力の一方を選択する切替手段と
を備え,前記切替手段は通常はポインタ処理手段の出力
を選択し,廃棄セルの中にCBR信号のポインタが含ま
れていると,前ポインタ保持手段のポインタを選択する
ことを特徴とするCBR信号の位相跳躍防止方式。
1. In a communication network for transmitting a CBR signal of an SDH network to another SDH network via an ATM network, said AT
ATM-STM provided between the M network and the other SDH network
The conversion circuit includes an SN processing means for detecting cell discard of an ATM cell, a CSI processing means for identifying a CSI signal of an AAL header, a cell pointer processing means for detecting a cell pointer and instructing a pointer of a CBR signal, and an ATM. Cell A
Buffer means for writing the CBR signal excluding the TM header and AAL header and for reading the data in synchronism with the SDH network, and generating specific dummy data when detecting cell discard.
Pointer processing means for processing the pointer of the CBR signal read from the buffer means, front pointer holding means for holding the previous pointer, and switching means for selecting one of the output of the pointer processing means and the front pointer holding means. The switching means normally selects the output of the pointer processing means, and selects the pointer of the previous pointer holding means when the pointer of the CBR signal is included in the discarded cells. Signal phase jump prevention method.
【請求項2】 請求項1において,前記切替手段によ
り,前ポインタ保持手段の出力を選択した後,セル廃棄
の検出が無くなると,その後に最初に受信したポインタ
値を選択するよう前記切替手段を切替えることを特徴と
するATM網を介するCBR信号の位相跳躍防止方式。
2. The switching means according to claim 1, wherein when the output of the previous pointer holding means is selected by the switching means and the cell discard detection disappears, the first received pointer value is selected thereafter. A method for preventing a phase jump of a CBR signal via an ATM network characterized by switching.
【請求項3】 請求項1または2において,前記SN処
理手段により廃棄セルの検出出力を計数する廃棄セルカ
ウンタと,前記廃棄セルカウンタが一定以上になると駆
動され前記切替手段からの出力を連続1のデータにする
オール1補完部を備えることを特徴とするATM網を介
するCBR信号の位相跳躍防止方式。
3. The discard cell counter according to claim 1 or 2, wherein the SN processing means counts the detection output of the discard cell, and the discard cell counter is driven when the discard cell counter exceeds a certain level, and the output from the switching means is continuously 1 A method for preventing phase jump of a CBR signal via an ATM network, which is provided with an all-1 complementing unit for converting the data of the above.
【請求項4】 SDH網のCBR信号をATM網を介し
て他方のSDH網へ伝送する通信網において,送信側の
SDH網とATM網の間に設けられた変換部は,CBR
信号をセル化してAALヘッダを付加した後,異なるV
PIを持つATMセルヘッダを付加する第1と第2のセ
ルヘッダ付加部を備え,前記2つのセルヘッダ付加部の
出力をそれぞれATM網へ出力し,前記ATMと受信側
のSDH網の間に設けられた変換部は,現用と予備の変
換回路を備え,前記現用と予備の各変換回路は,請求項
1に記載のSN処理手段,CSI処理手段,セルポイン
タ処理手段,バッファ手段,及びポインタ処理手段とを
備え,前記現用と予備の各変換回路のポインタ処理手段
からの出力が入力されるセレクタを設け,前記セレクタ
は現用の変換回路でCBR信号のポインタを含むセル廃
棄を検出しない状態では現用の変換回路の出力を選択
し,前記現用の変換回路においてCBR信号のポインタ
を含むセル廃棄が検出されると予備の変換回路の出力を
選択することを特徴とするCBR信号の位相跳躍防止方
式。
4. In a communication network for transmitting a CBR signal of an SDH network to another SDH network via an ATM network, a conversion unit provided between the SDH network on the transmission side and the ATM network is a CBR.
After converting the signal into cells and adding an AAL header, a different V
It is provided with first and second cell header adding units for adding an ATM cell header having a PI, and outputs the outputs of the two cell header adding units to the ATM network respectively, and is provided between the ATM and the SDH network on the receiving side. The converting unit includes a working and a spare converting circuit, and each of the working and the spare converting circuits includes an SN processing means, a CSI processing means, a cell pointer processing means, a buffer means, and a pointer processing means. And a selector to which the output from the pointer processing means of each of the working and spare conversion circuits is input, the selector being used when the working conversion circuit does not detect cell discard including the pointer of the CBR signal. The output of the circuit is selected, and when the cell discard including the pointer of the CBR signal is detected in the current conversion circuit, the output of the spare conversion circuit is selected. Phase jump prevention system CBR signal to.
【請求項5】 SDH網のCBR信号をATM網を介し
て他方のSDH網へ伝送する通信網において,送信側の
SDH網とATM網の間に設けられた変換部は,CBR
信号をセル化してAALヘッダを付加した後,ATMセ
ルヘッダを付加してATMセルを送出するセルヘッダ付
加部とを備え,前記送出されるATMセルを複写してA
TMセルヘッダのVPIを変更して送出し,前記ATM
と受信側のSDH網の間に設けられた変換部は,請求項
4に記載の現用と予備の前記各変換回路と,前記の変換
回路の出力を選択する前記セレクタとを備えることを特
徴とするCBR信号の位相跳躍防止方式。
5. In a communication network for transmitting a CBR signal of an SDH network to another SDH network via an ATM network, a conversion unit provided between the SDH network on the transmission side and the ATM network is a CBR.
A cell header adding section for adding a ATM cell header and sending an ATM cell after the signal is made into cells and adding an AAL header;
The VPI of the TM cell header is changed and transmitted, and the ATM
The converter provided between the SDH network on the receiving side and the SDH network on the receiving side includes the working and standby converting circuits according to claim 4, and the selector for selecting an output of the converting circuit. CBR signal phase jump prevention method.
【請求項6】 請求項4または5において,前記ATM
と受信側のSDH網の間に設けられた変換部の現用の変
換回路は,請求項1に記載の前ポインタ保持手段と,ポ
インタ処理手段と前ポインタ保持手段の出力の一方を選
択する切替手段とを備え,前記セレクタは,現用と予備
の各変換回路の両方のSN処理手段とポインタ処理手段
とを監視し,現用側だけが廃棄セルにポインタを含まれ
ていた場合は,予備の変換回路の出力を選択し,両方の
廃棄セルにポインタを含む場合は,現用側の前記切替手
段の出力を選択することを特徴とするCBR信号の位相
跳躍防止方式。
6. The ATM according to claim 4 or 5.
The active conversion circuit of the conversion unit provided between the SDH network on the receiving side and the SDH network on the receiving side is a switching means for selecting one of the front pointer holding means and the output of the pointer processing means or the front pointer holding means according to claim 1. And the selector monitors both the SN processing means and the pointer processing means of each of the working and spare conversion circuits, and when only the working side includes the pointer in the discarded cell, the spare conversion circuit. Output of the switching means on the active side is selected when both of the discard cells include pointers.
【請求項7】 請求項4または5において,前記セレク
タは,現用と予備の各変換回路の両方のSN処理手段と
ポインタ処理手段とを監視し,現用側だけが廃棄セルに
ポインタを含まれていた場合は,予備の変換回路の出力
を選択し,両方の廃棄セルに同一ポインタを含む場合
は,オール1データを送出して,網に対して警報信号を
検出させることを特徴とするCBR信号の位相跳躍防止
方式。
7. The selector according to claim 4 or 5, wherein the selector monitors both the SN processing means and the pointer processing means of both the working and spare conversion circuits, and only the working side includes the pointer in the discarded cell. If the output of the spare conversion circuit is selected, and if both discarded cells contain the same pointer, all 1 data is sent to detect an alarm signal to the network. Phase jump prevention method.
【請求項8】 SDH網のCBR信号をATM網を介し
て他方のSDH網へ伝送する通信網において,SDH網
から入力するCBR信号をATMセルに変換するSTM
−ATM変換部は,スタッフ吸収バッファを備え,書き
込み時に前記入力側のSDH網のクロックで動作するフ
レームカウンタによりCBR信号のポインタを除いたC
BRのデータの書き込みを行うと共に,CBR信号のポ
インタによる正負のスタッフィングは書き込み時の位相
調整により行い,前記スタッフ吸収バッファからの読み
出し時に,前記ATM網のクロックにより動作するフレ
ームカウンタによりCBR信号のポインタを除くデータ
を読み出し,前記読み出されたデータにATM網のクロ
ックに同期したポインタを付加してセル化回路において
ATMセルに変換してATM網へ送出することを特徴と
するCBR信号の位相跳躍防止方式。
8. A STM for converting a CBR signal input from the SDH network into an ATM cell in a communication network for transmitting the CBR signal of the SDH network to the other SDH network through the ATM network.
The -ATM conversion unit has a stuff absorption buffer, and when writing, the frame counter operating with the clock of the SDH network on the input side removes the CBR signal pointer from the C counter.
In addition to writing BR data, positive / negative stuffing by the pointer of the CBR signal is performed by adjusting the phase at the time of writing, and at the time of reading from the stuff absorption buffer, the frame counter operated by the clock of the ATM network causes the pointer of the CBR signal. Phase jump of the CBR signal, characterized in that the data except the above is read, a pointer synchronized with the clock of the ATM network is added to the read data, and the data is converted into ATM cells in the cell assembling circuit and sent to the ATM network. Prevention method.
JP20583895A 1995-08-11 1995-08-11 Phase jump prevention method for CBR signal Expired - Fee Related JP3245333B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20583895A JP3245333B2 (en) 1995-08-11 1995-08-11 Phase jump prevention method for CBR signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20583895A JP3245333B2 (en) 1995-08-11 1995-08-11 Phase jump prevention method for CBR signal

Publications (2)

Publication Number Publication Date
JPH0955746A true JPH0955746A (en) 1997-02-25
JP3245333B2 JP3245333B2 (en) 2002-01-15

Family

ID=16513558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20583895A Expired - Fee Related JP3245333B2 (en) 1995-08-11 1995-08-11 Phase jump prevention method for CBR signal

Country Status (1)

Country Link
JP (1) JP3245333B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2381693A (en) * 2001-11-01 2003-05-07 Zarlink Semiconductor Ltd Automatic masking of interrupts in constant bit rate - packet adaption system
US6881655B2 (en) 2001-09-14 2005-04-19 Zarlink Semiconductor Limited Contact resistances in integrated circuits
US6944161B2 (en) 2001-01-19 2005-09-13 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation
US6949330B2 (en) 2001-09-01 2005-09-27 Zarlink Semiconductor Limited Multiple level photolithography
JP2012195654A (en) * 2011-03-15 2012-10-11 Fujitsu Telecom Networks Ltd Transmission device and transmission system, and tdm signal emulation transmission method
JP6352485B1 (en) * 2017-03-31 2018-07-04 日本電信電話株式会社 Satellite line connection device
CN110176968A (en) * 2019-05-20 2019-08-27 桂林理工大学 A kind of hopping phenomenon correcting method in WiFi Human bodys' response

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6944161B2 (en) 2001-01-19 2005-09-13 Telefonaktiebolaget Lm Ericsson (Publ) Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation
US6949330B2 (en) 2001-09-01 2005-09-27 Zarlink Semiconductor Limited Multiple level photolithography
US7349070B2 (en) 2001-09-01 2008-03-25 X-Fab Semiconductor Foundries Ag Multiple level photolithography
US6881655B2 (en) 2001-09-14 2005-04-19 Zarlink Semiconductor Limited Contact resistances in integrated circuits
GB2381693A (en) * 2001-11-01 2003-05-07 Zarlink Semiconductor Ltd Automatic masking of interrupts in constant bit rate - packet adaption system
GB2381693B (en) * 2001-11-01 2004-07-14 Zarlink Semiconductor Ltd Automatic masking of interrupts
JP2012195654A (en) * 2011-03-15 2012-10-11 Fujitsu Telecom Networks Ltd Transmission device and transmission system, and tdm signal emulation transmission method
JP6352485B1 (en) * 2017-03-31 2018-07-04 日本電信電話株式会社 Satellite line connection device
CN110176968A (en) * 2019-05-20 2019-08-27 桂林理工大学 A kind of hopping phenomenon correcting method in WiFi Human bodys' response
CN110176968B (en) * 2019-05-20 2021-04-06 桂林理工大学 A method for correcting jump phenomenon in WiFi human behavior recognition

Also Published As

Publication number Publication date
JP3245333B2 (en) 2002-01-15

Similar Documents

Publication Publication Date Title
Pattavina Switching Theory
EP1091513B1 (en) Semi transparent tributary for synchronous transmission
US5778001A (en) Interface device
US7317725B2 (en) System and method for implementing combined packetized TDM streams and TDM cross connect functions
US6317439B1 (en) Architecture for a SONET line unit including optical transceiver, cross-connect and synchronization subsystem
EP1183835B1 (en) Architecture for a hybrid stm/atm add-drop multiplexer
US6826192B2 (en) Interface apparatus
EP1217788A1 (en) Artificial line exchanging system and artificial line exchanging method, and sender- and receiver-side transmitters for artificial line exchanging system
US6671271B1 (en) Sonet synchronous payload envelope pointer control system
US6292485B1 (en) In-band management control unit software image download
US20020065073A1 (en) Extended-cell communication network and transmission apparatus
JPH10209995A (en) Transmission equipment
JP3245333B2 (en) Phase jump prevention method for CBR signal
US6954461B1 (en) Communications network
US6496518B1 (en) SDH transmission system, and frame transmission method in SDH transmission system and SDH transmission unit
EP1111827B1 (en) STS-n with enhanced granularity
EP1225732B1 (en) Method and device for assigning cell data units to sequential storage positions of data frames using a pointer position estimation
US6987766B2 (en) Transport of SONET signals over an optical communications network
US20010015980A1 (en) Mapping of dynamic synchronous transfer mode network onto an optical network
JP3282707B2 (en) Cross-connect circuit and terminal device using the same
KR0129599B1 (en) How to generate higher layer information message in wideband asynchronous transmission mode
Rama Mohana Rao Patterns of cell loss in ATM multiplexers
Ueda et al. SDH signal transfer method based on ATM techniques
JPH0522404A (en) STM-ATM mutual conversion control method
JPWO2001020852A1 (en) Pseudo-circuit switching system, pseudo-circuit switching method, and transmitting-side transmission device and receiving-side transmission device for pseudo-circuit switching system

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011016

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101026

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111026

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees