JPH0955771A - ディジタル伝送信号復調システム - Google Patents
ディジタル伝送信号復調システムInfo
- Publication number
- JPH0955771A JPH0955771A JP20625695A JP20625695A JPH0955771A JP H0955771 A JPH0955771 A JP H0955771A JP 20625695 A JP20625695 A JP 20625695A JP 20625695 A JP20625695 A JP 20625695A JP H0955771 A JPH0955771 A JP H0955771A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- error
- main
- channel
- corrected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Error Detection And Correction (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【課題】 誤り訂正を行った場合に、受信信号の復調制
御を誤り、この誤った復調制御を行うことにより受信性
能が劣化するおそれがあるという問題があった。 【解決手段】 誤り訂正した主信号と復調データの主信
号及びエラー信号とから誤り訂正した主信号に対するエ
ラー信号を得るエラー信号補正部と、復調データの主信
号及びエラー信号と、誤り訂正した主信号及びそれに対
するエラー信号とのいずれか一方を選択して復調制御を
行う回路部に供給する信号選択部とを有することによ
り、復調制御を誤ることがなくなり、受信性能の劣化を
防止できる。
御を誤り、この誤った復調制御を行うことにより受信性
能が劣化するおそれがあるという問題があった。 【解決手段】 誤り訂正した主信号と復調データの主信
号及びエラー信号とから誤り訂正した主信号に対するエ
ラー信号を得るエラー信号補正部と、復調データの主信
号及びエラー信号と、誤り訂正した主信号及びそれに対
するエラー信号とのいずれか一方を選択して復調制御を
行う回路部に供給する信号選択部とを有することによ
り、復調制御を誤ることがなくなり、受信性能の劣化を
防止できる。
Description
【０００１】
【発明の属する技術分野】本発明はディジタル伝送信号
復調システムに関し、ディジタル伝送信号を復調して出
力するシステムに関する。中継間隔が長く受信電力が小
さいディジタル伝送システムでは、所定の回線符号誤り
率を得るために、信号電力対雑音電力（Ｃ／Ｎ比）を小
さくするよう誤り訂正符号が用いられる。
復調システムに関し、ディジタル伝送信号を復調して出
力するシステムに関する。中継間隔が長く受信電力が小
さいディジタル伝送システムでは、所定の回線符号誤り
率を得るために、信号電力対雑音電力（Ｃ／Ｎ比）を小
さくするよう誤り訂正符号が用いられる。
【０００２】誤り訂正方式としては、例えば、畳込み符
号化／ビタビ復号化が用いられる。ビタビ復号化では軟
判定復号を比較的容易に実現できる。
号化／ビタビ復号化が用いられる。ビタビ復号化では軟
判定復号を比較的容易に実現できる。
【０００３】
【従来の技術】図６は従来システムの一例のブロック図
を示す。同図中、アンテナ１０で受信された所定周波数
のディジタル伝送信号は受信回路１１で中間周波信号と
される。この中間周波信号はハイブリッド１２に供給さ
れ、ＩチャンネルとＱチャンネルに分離される。Ｉチャ
ンネル，Ｑチャンネル夫々の信号は混合器１３Ａ，１３
Ｂ夫々でＶＣＯ（電圧制御型発振器）１４よりの再生キ
ャリアを混合されて復調された後、Ａ／Ｄコンバータ１
５Ａ，１５Ｂ夫々で例えば６ビットの再生データとされ
る。このＩチャンネル，Ｑチャンネル夫々の６ビットの
再生データは上位３ビットが主信号、下位３ビットがエ
ラー信号である。
を示す。同図中、アンテナ１０で受信された所定周波数
のディジタル伝送信号は受信回路１１で中間周波信号と
される。この中間周波信号はハイブリッド１２に供給さ
れ、ＩチャンネルとＱチャンネルに分離される。Ｉチャ
ンネル，Ｑチャンネル夫々の信号は混合器１３Ａ，１３
Ｂ夫々でＶＣＯ（電圧制御型発振器）１４よりの再生キ
ャリアを混合されて復調された後、Ａ／Ｄコンバータ１
５Ａ，１５Ｂ夫々で例えば６ビットの再生データとされ
る。このＩチャンネル，Ｑチャンネル夫々の６ビットの
再生データは上位３ビットが主信号、下位３ビットがエ
ラー信号である。
【０００４】Ｉチャンネル，Ｑチャンネル夫々の再生デ
ータはＡＧＣ（自動利得制御）回路１６、ＡＤＣ（自動
ドリフト制御）回路１７、ＥＱＬ（等化器）１８夫々で
復調のための制御を行われた後、復号器２０に供給され
る。復号器２０では例えばビタビ復号を行って、誤り訂
正を行いＩチャンネル，Ｑチャンネル夫々３ビットの復
号データを得て端子２１ａ，２１ｂより出力する。
ータはＡＧＣ（自動利得制御）回路１６、ＡＤＣ（自動
ドリフト制御）回路１７、ＥＱＬ（等化器）１８夫々で
復調のための制御を行われた後、復号器２０に供給され
る。復号器２０では例えばビタビ復号を行って、誤り訂
正を行いＩチャンネル，Ｑチャンネル夫々３ビットの復
号データを得て端子２１ａ，２１ｂより出力する。
【０００５】また、積分器２３はＥＱＬ１８出力のＩチ
ャンネル，Ｑチャンネル夫々のエラー信号を積分してＶ
ＣＯ１４に供給する位相制御信号を生成する。積分器２
４はＥＱＬ１８出力のＩチャンネル，Ｑチャンネルの主
信号及びエラー信号を積分してＡＧＣ回路１６に供給す
る利得制御信号を生成する。積分器２５はＥＱＬ１８出
力のＩチャンネル，Ｑチャンネルのエラー信号を積分し
てＡＤＣ回路１７に供給するドリフト制御信号を生成す
る。積分器２６はＥＱＬ１８出力のＩチャンネル，Ｑチ
ャンネルの主信号及びエラー信号を積分してＥＱＬ１８
を構成するトランスバーサルフィルタの係数値を生成し
てＥＱＬ１８に供給する。
ャンネル，Ｑチャンネル夫々のエラー信号を積分してＶ
ＣＯ１４に供給する位相制御信号を生成する。積分器２
４はＥＱＬ１８出力のＩチャンネル，Ｑチャンネルの主
信号及びエラー信号を積分してＡＧＣ回路１６に供給す
る利得制御信号を生成する。積分器２５はＥＱＬ１８出
力のＩチャンネル，Ｑチャンネルのエラー信号を積分し
てＡＤＣ回路１７に供給するドリフト制御信号を生成す
る。積分器２６はＥＱＬ１８出力のＩチャンネル，Ｑチ
ャンネルの主信号及びエラー信号を積分してＥＱＬ１８
を構成するトランスバーサルフィルタの係数値を生成し
てＥＱＬ１８に供給する。
【０００６】
【発明が解決しようとする課題】受信信号の復調制御
は、積分器２３〜２６夫々においてＥＱＬ１８の出力す
るＩチャンネル，Ｑチャンネルの主信号とエラー信号と
に基づいて制御信号を生成し、これらの制御信号を用い
て再生キャリアの位相制御、利得制御、ドリフト制御、
等化制御夫々を行っている。
は、積分器２３〜２６夫々においてＥＱＬ１８の出力す
るＩチャンネル，Ｑチャンネルの主信号とエラー信号と
に基づいて制御信号を生成し、これらの制御信号を用い
て再生キャリアの位相制御、利得制御、ドリフト制御、
等化制御夫々を行っている。
【０００７】ＥＱＬ１８の出力するエラー信号は図７
（Ａ）に示す如く、受信信号点位置ＸのＩチャンネル成
分が１．７５で、Ｑチャンネル成分が１．７５であり、
信号点Ａ（１，１）と信号点Ｂ（１，３）がある場合に
は受信信号点位置Ｘ（１．７５，１．７５）からのユー
クリッド距離（図上での直線距離）が最も近い信号点Ａ
（１，１）を主信号とし、受信信号点位置Ｘ（１．７
５，１．７５）と信号点Ａ（１，１）との差ＥI ＝＋，
０．７５，ＥQ ＝＋０．７５をエラー信号としている。
（Ａ）に示す如く、受信信号点位置ＸのＩチャンネル成
分が１．７５で、Ｑチャンネル成分が１．７５であり、
信号点Ａ（１，１）と信号点Ｂ（１，３）がある場合に
は受信信号点位置Ｘ（１．７５，１．７５）からのユー
クリッド距離（図上での直線距離）が最も近い信号点Ａ
（１，１）を主信号とし、受信信号点位置Ｘ（１．７
５，１．７５）と信号点Ａ（１，１）との差ＥI ＝＋，
０．７５，ＥQ ＝＋０．７５をエラー信号としている。
【０００８】このため、復号器２０で誤り訂正が行わ
れ、受信信号点位置Ｘの主信号が同図（Ｂ）に示す如く
信号点Ｂ（１，３）であった場合には、エラー信号ＥI
＝＋０．７５，ＥQ ＝−１．２５となる。つまり、誤り
があった場合は、受信信号の復調制御を誤ったことにな
り、この誤った復調制御を行うことにより受信性能が劣
化するおそれがあるという問題があった。
れ、受信信号点位置Ｘの主信号が同図（Ｂ）に示す如く
信号点Ｂ（１，３）であった場合には、エラー信号ＥI
＝＋０．７５，ＥQ ＝−１．２５となる。つまり、誤り
があった場合は、受信信号の復調制御を誤ったことにな
り、この誤った復調制御を行うことにより受信性能が劣
化するおそれがあるという問題があった。
【０００９】本発明は上記の点に鑑みなされたもので、
ディジタル伝送信号に誤りがあった場合に誤った復調制
御を行うことを防止して受信性能の劣化を防止できるデ
ィジタル伝送信号復調システムを提供することを目的と
する。
ディジタル伝送信号に誤りがあった場合に誤った復調制
御を行うことを防止して受信性能の劣化を防止できるデ
ィジタル伝送信号復調システムを提供することを目的と
する。
【００１０】
【課題を解決するための手段】請求項１に記載の発明
は、誤り訂正符号で符号化されディジタル変調されたデ
ィジタル伝送信号を復調データの主信号及びエラー信号
に基づいて復調制御を行ってディジタル復調し、得られ
た復調データの主信号及びエラー信号を用いて復号化し
て誤り訂正した主信号を出力するディジタル伝送信号復
調システムにおいて、上記誤り訂正した主信号と復調デ
ータの主信号及びエラー信号とから誤り訂正した主信号
に対するエラー信号を得るエラー信号補正部と、復調デ
ータの主信号及びエラー信号と、誤り訂正した主信号及
びそれに対するエラー信号とのいずれか一方を選択して
復調制御を行う回路部に供給する信号選択部とを有す
る。
は、誤り訂正符号で符号化されディジタル変調されたデ
ィジタル伝送信号を復調データの主信号及びエラー信号
に基づいて復調制御を行ってディジタル復調し、得られ
た復調データの主信号及びエラー信号を用いて復号化し
て誤り訂正した主信号を出力するディジタル伝送信号復
調システムにおいて、上記誤り訂正した主信号と復調デ
ータの主信号及びエラー信号とから誤り訂正した主信号
に対するエラー信号を得るエラー信号補正部と、復調デ
ータの主信号及びエラー信号と、誤り訂正した主信号及
びそれに対するエラー信号とのいずれか一方を選択して
復調制御を行う回路部に供給する信号選択部とを有す
る。
【００１１】このため、信号選択部で誤り訂正した主信
号とそれに対するエラー信号を選択して復調制御を行う
回路部に供給することにより、復調制御を誤ることがな
くなり、受信性能の劣化を防止できる。請求項２に記載
の発明では、前記誤り訂正符号は、マルチレベルコーデ
ィングモジュレーションである。
号とそれに対するエラー信号を選択して復調制御を行う
回路部に供給することにより、復調制御を誤ることがな
くなり、受信性能の劣化を防止できる。請求項２に記載
の発明では、前記誤り訂正符号は、マルチレベルコーデ
ィングモジュレーションである。
【００１２】このため、強力な誤り訂正を行うことがで
きる。請求項３に記載の発明では、前記復調制御を行う
回路部は、自動利得制御、自動ドリフト制御、等化、キ
ャリア再生のうち少なくともいずれか１つである。この
ため、自動利得制御、自動ドリフト制御、等化、キャリ
ア再生を誤りなく行うことができる。
きる。請求項３に記載の発明では、前記復調制御を行う
回路部は、自動利得制御、自動ドリフト制御、等化、キ
ャリア再生のうち少なくともいずれか１つである。この
ため、自動利得制御、自動ドリフト制御、等化、キャリ
ア再生を誤りなく行うことができる。
【００１３】請求項４に記載の発明では、前記信号選択
部は、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択する。このため、同期
引き込み時の復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができる。
部は、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択する。このため、同期
引き込み時の復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができる。
【００１４】
【発明の実施の形態】図１は本発明システムの一実施例
のブロック図を示す。同図中、アンテナ３０で受信され
た所定周波数のディジタル伝送信号は受信回路３１で中
間周波信号とされる。この中間周波信号はハイブリッド
３２に供給され、ＩチャンネルとＱチャンネルに分離さ
れる。Ｉチャンネル，Ｑチャンネル夫々の信号は混合器
３３Ａ，３３Ｂ夫々でＶＣＯ（電圧制御型発振器）３４
よりの再生キャリアを混合されて復調された後、Ａ／Ｄ
コンバータ３５Ａ，３５Ｂ夫々で例えば６ビットの再生
データとされる。このＩチャンネル，Ｑチャンネル夫々
の６ビットの再生データは上位３ビットが主信号、下位
３ビットがエラー信号である。
のブロック図を示す。同図中、アンテナ３０で受信され
た所定周波数のディジタル伝送信号は受信回路３１で中
間周波信号とされる。この中間周波信号はハイブリッド
３２に供給され、ＩチャンネルとＱチャンネルに分離さ
れる。Ｉチャンネル，Ｑチャンネル夫々の信号は混合器
３３Ａ，３３Ｂ夫々でＶＣＯ（電圧制御型発振器）３４
よりの再生キャリアを混合されて復調された後、Ａ／Ｄ
コンバータ３５Ａ，３５Ｂ夫々で例えば６ビットの再生
データとされる。このＩチャンネル，Ｑチャンネル夫々
の６ビットの再生データは上位３ビットが主信号、下位
３ビットがエラー信号である。
【００１５】Ｉチャンネル，Ｑチャンネル夫々の再生デ
ータはＡＧＣ（自動利得制御）回路３６、ＡＤＣ（自動
ドリフト制御）回路３７、ＥＱＬ（等化器）３８夫々で
復調のための制御を行われた後、復号器４０に供給され
る。復号器４０では例えばＭＬＣＭ（マルチレベルコー
ティングモジュレーション）の復号を行って誤り訂正を
行う。これによって誤りがあった場合に誤りを訂正した
Ｉチャンネル，Ｑチャンネルの主信号を端子４１ａ，４
１ｂから出力し、上記主信号とエラー信号とをセレクタ
４２に供給する。また、復号器４０はエラーレートが所
定の閾値を超えたときアラーム信号を生成して端子４１
ｃから出力する。
ータはＡＧＣ（自動利得制御）回路３６、ＡＤＣ（自動
ドリフト制御）回路３７、ＥＱＬ（等化器）３８夫々で
復調のための制御を行われた後、復号器４０に供給され
る。復号器４０では例えばＭＬＣＭ（マルチレベルコー
ティングモジュレーション）の復号を行って誤り訂正を
行う。これによって誤りがあった場合に誤りを訂正した
Ｉチャンネル，Ｑチャンネルの主信号を端子４１ａ，４
１ｂから出力し、上記主信号とエラー信号とをセレクタ
４２に供給する。また、復号器４０はエラーレートが所
定の閾値を超えたときアラーム信号を生成して端子４１
ｃから出力する。
【００１６】信号選択部であるセレクタ４２には、ＥＱ
Ｌ３８の出力するＩチャンネル，Ｑチャンネルの主信号
及びエラー信号が供給されると共に、復号器４０の出力
する誤り訂正後のＩチャンネル，Ｑチャンネルの主信号
及びエラー信号が供給されている。セレクタ４２は上位
装置から端子４２ａを介して供給される切換制御信号に
よって、同期引き込み動作時にはＥＱＬ３８の出力する
Ｉチャンネル，Ｑチャンネルの主信号及びエラー信号を
選択し、同期引き込み動作が終了した後は復号器４０の
出力する誤り訂正されたＩチャンネル，Ｑチャンネルの
主信号及びエラー信号を選択して出力する。
Ｌ３８の出力するＩチャンネル，Ｑチャンネルの主信号
及びエラー信号が供給されると共に、復号器４０の出力
する誤り訂正後のＩチャンネル，Ｑチャンネルの主信号
及びエラー信号が供給されている。セレクタ４２は上位
装置から端子４２ａを介して供給される切換制御信号に
よって、同期引き込み動作時にはＥＱＬ３８の出力する
Ｉチャンネル，Ｑチャンネルの主信号及びエラー信号を
選択し、同期引き込み動作が終了した後は復号器４０の
出力する誤り訂正されたＩチャンネル，Ｑチャンネルの
主信号及びエラー信号を選択して出力する。
【００１７】また、積分器４３はＩチャンネル，Ｑチャ
ンネル夫々のエラー信号を積分してＶＣＯ３４に供給す
る位相制御信号を生成する。積分器４４はセレクタ４２
出力のＩチャンネル，Ｑチャンネルの主信号及びエラー
信号を積分してＡＧＣ回路３６に供給する利得制御信号
を生成する。積分器４５はセレクタ４２出力のＩチャン
ネル，Ｑチャンネルのエラー信号を積分してＡＤＣ回路
３７に供給するドリフト制御信号を生成する。積分器４
６はセレクタ４２出力のＩチャンネル，Ｑチャンネルの
主信号及びエラー信号を積分してＥＱＬ３８を構成する
トランスバーサルフィルタの係数値を生成してＥＱＬ３
８に供給する。
ンネル夫々のエラー信号を積分してＶＣＯ３４に供給す
る位相制御信号を生成する。積分器４４はセレクタ４２
出力のＩチャンネル，Ｑチャンネルの主信号及びエラー
信号を積分してＡＧＣ回路３６に供給する利得制御信号
を生成する。積分器４５はセレクタ４２出力のＩチャン
ネル，Ｑチャンネルのエラー信号を積分してＡＤＣ回路
３７に供給するドリフト制御信号を生成する。積分器４
６はセレクタ４２出力のＩチャンネル，Ｑチャンネルの
主信号及びエラー信号を積分してＥＱＬ３８を構成する
トランスバーサルフィルタの係数値を生成してＥＱＬ３
８に供給する。
【００１８】図２は復号器４０のブロック図を示す。同
図中、端子５０にはＥＱＬ３８よりＩチャンネル、Ｑチ
ャンネル夫々の主信号及びエラー信号（会計１２ビッ
ト）が入来し、フレーム同期回路５１及び位相不確定除
去回路５２に供給される。フレーム同期回路５１は供給
されるＩチャンネル，Ｑチャンネルの主信号を９０度ず
つ位相回転した４状態のフレーム同期パターンと比較
し、主信号のフレーム同期ビットがどの位相回転状態か
を検出して位相不確定除去回路５２に供給する。
図中、端子５０にはＥＱＬ３８よりＩチャンネル、Ｑチ
ャンネル夫々の主信号及びエラー信号（会計１２ビッ
ト）が入来し、フレーム同期回路５１及び位相不確定除
去回路５２に供給される。フレーム同期回路５１は供給
されるＩチャンネル，Ｑチャンネルの主信号を９０度ず
つ位相回転した４状態のフレーム同期パターンと比較
し、主信号のフレーム同期ビットがどの位相回転状態か
を検出して位相不確定除去回路５２に供給する。
【００１９】なお、上記Ｉチャンネル，Ｑチャンネルの
主信号は図３に示す如く、３５６４ビットのスーパーフ
レームが第１，第２のサブフレームから構成されてお
り、各サブフレームの先頭３６ビットが特定ビットパタ
ーンのフレーム同期ビットとされている。またＱＡＭ復
調の場合、位相が９０度ずつ回転した４つの状態のいず
れかとなっているため、その位相を０度とすることが必
要となる。
主信号は図３に示す如く、３５６４ビットのスーパーフ
レームが第１，第２のサブフレームから構成されてお
り、各サブフレームの先頭３６ビットが特定ビットパタ
ーンのフレーム同期ビットとされている。またＱＡＭ復
調の場合、位相が９０度ずつ回転した４つの状態のいず
れかとなっているため、その位相を０度とすることが必
要となる。
【００２０】位相不確定除去回路５２は位相回転状態検
出信号に基づいて、主信号の位相を回転させ、位相が０
度となるようにした後、このＩチャンネル，Ｑチャンネ
ルの主信号及びエラー信号を、ＭＬＣＭの復号を行うビ
タビ復号回路５３に供給する。
出信号に基づいて、主信号の位相を回転させ、位相が０
度となるようにした後、このＩチャンネル，Ｑチャンネ
ルの主信号及びエラー信号を、ＭＬＣＭの復号を行うビ
タビ復号回路５３に供給する。
【００２１】図４はビタビ復号回路５３のブロック図を
示す。同図中、端子６１にはＩチャンネル，Ｑチャンネ
ルの主信号及びエラー信号が入来し、遅延回路６２及び
ブランチメトリック計算部６３に供給される。ブランチ
メトリック計算部６３はレベル１のブランチメトリック
計算を行って計算結果（各ブランチのブランチメトリッ
ク値）をＡＣＳ部６４に供給する。このＡＣＳ部６４で
は全てのブランチメトリック値の加算、比較、及びパス
の選択を行ってレベル１の復号及び訂正を行う。その演
算結果は遅延回路６５に供給される。また、再符号部６
６はＡＣＳ部６４の演算結果を再び符号化して第２レベ
ルのブランチメトリック計算部６７に供給する。
示す。同図中、端子６１にはＩチャンネル，Ｑチャンネ
ルの主信号及びエラー信号が入来し、遅延回路６２及び
ブランチメトリック計算部６３に供給される。ブランチ
メトリック計算部６３はレベル１のブランチメトリック
計算を行って計算結果（各ブランチのブランチメトリッ
ク値）をＡＣＳ部６４に供給する。このＡＣＳ部６４で
は全てのブランチメトリック値の加算、比較、及びパス
の選択を行ってレベル１の復号及び訂正を行う。その演
算結果は遅延回路６５に供給される。また、再符号部６
６はＡＣＳ部６４の演算結果を再び符号化して第２レベ
ルのブランチメトリック計算部６７に供給する。
【００２２】ブランチメトリック計算部６７は遅延部６
２で同期を合わせたＩチャンネル，Ｑチャンネルの主信
号及びエラー信号に再符号部６６出力を加えて、レベル
２のブランチメトリック計算を行って計算結果をＡＣＳ
部６８に供給する。ＡＣＳ部６８はこれに基づいてレベ
ル２の復号及び訂正を行う。
２で同期を合わせたＩチャンネル，Ｑチャンネルの主信
号及びエラー信号に再符号部６６出力を加えて、レベル
２のブランチメトリック計算を行って計算結果をＡＣＳ
部６８に供給する。ＡＣＳ部６８はこれに基づいてレベ
ル２の復号及び訂正を行う。
【００２３】このＡＣＳ部６８の演算結果は遅延回路６
９で同期を合わせた再符号部６６出力、及び遅延回路７
０で同期を合わせたＩチャンネル，Ｑチャンネルの主信
号及びエラー信号と共に信号点判定部７１に供給され、
ここでＩチャンネル，Ｑチャンネルの主信号が表わす信
号点が決定される。これによって得られたＩチャンネ
ル，Ｑチャンネルの主信号の上位ビットに遅延回路６５
を通したＡＣＳ部６４出力が下位ビットとして合成さ
れ、誤り訂正のなされたＩチャンネル，Ｑチャンネルの
主信号として端子７３から出力されると共に、比較部７
４に供給される。
９で同期を合わせた再符号部６６出力、及び遅延回路７
０で同期を合わせたＩチャンネル，Ｑチャンネルの主信
号及びエラー信号と共に信号点判定部７１に供給され、
ここでＩチャンネル，Ｑチャンネルの主信号が表わす信
号点が決定される。これによって得られたＩチャンネ
ル，Ｑチャンネルの主信号の上位ビットに遅延回路６５
を通したＡＣＳ部６４出力が下位ビットとして合成さ
れ、誤り訂正のなされたＩチャンネル，Ｑチャンネルの
主信号として端子７３から出力されると共に、比較部７
４に供給される。
【００２４】一方、デマッピング部７５は遅延部７０出
力の誤り訂正のされてないＩチャンネル，Ｑチャンネル
の主信号のデマッピングを行って比較部７４に供給し、
比較部７４では誤り訂正された主信号と誤り訂正されて
ない主信号から訂正ビット数を算出して端子７６から出
力する。
力の誤り訂正のされてないＩチャンネル，Ｑチャンネル
の主信号のデマッピングを行って比較部７４に供給し、
比較部７４では誤り訂正された主信号と誤り訂正されて
ない主信号から訂正ビット数を算出して端子７６から出
力する。
【００２５】図２に戻って説明するに、ビタビ復号回路
５３に供給する前のＩチャンネル，Ｑチャンネルの主信
号及びエラー信号と、ビタビ復号回路５３で復号及び誤
り訂正されたＩチャンネル，Ｑチャンネルの主信号とが
エラー信号補正部５４に供給される。
５３に供給する前のＩチャンネル，Ｑチャンネルの主信
号及びエラー信号と、ビタビ復号回路５３で復号及び誤
り訂正されたＩチャンネル，Ｑチャンネルの主信号とが
エラー信号補正部５４に供給される。
【００２６】エラー信号補正部５４は復号前のＩチャン
ネル，Ｑチャンネルの主信号が図５に示す信号点Ａを示
し、そのエラー信号がＥI ，ＥQ である場合に、復号後
のＩチャンネル，Ｑチャンネルの主信号が信号点Ｂに訂
正されていれば復号後のＩチャンネル，Ｑチャンネルの
エラー信号をＥI ＝ＥI ，ＥQ ＝ＥQ −２と補正する。
同様に信号点Ｃに訂正されていればＥI ＝ＥI −２，Ｅ
Q ＝ＥQ −２と補正し、信号点Ｄに訂正されていればＥ
I ＝ＥI −２，ＥQ ＝ＥQ と補正し、信号点Ｅに訂正さ
れていればＥI ＝ＥI −２，ＥQ ＝ＥQ ＋２と補正し、
信号点Ｆに訂正されていればＥI ＝ＥI ，ＥQ ＝ＥQ ＋
２と補正し、信号点Ｇに訂正されていればＥI ＝ＥI ＋
２，ＥQ ＝ＥQ ＋２と補正し、信号点Ｈに訂正されてい
ればＥI＝ＥI ＋２，ＥQ ＝ＥQ と補正し、信号点Ｉに
訂正されていればＥI ＝ＥI ＋２，ＥQ ＝ＥQ −２と補
正する。エラー信号補正部５４はこのようにして補正し
たＩチャンネル，Ｑチャンネルのエラー信号を復号及び
訂正されたＩチャンネル，Ｑチャンネルの主信号と共に
端子５６より出力する。
ネル，Ｑチャンネルの主信号が図５に示す信号点Ａを示
し、そのエラー信号がＥI ，ＥQ である場合に、復号後
のＩチャンネル，Ｑチャンネルの主信号が信号点Ｂに訂
正されていれば復号後のＩチャンネル，Ｑチャンネルの
エラー信号をＥI ＝ＥI ，ＥQ ＝ＥQ −２と補正する。
同様に信号点Ｃに訂正されていればＥI ＝ＥI −２，Ｅ
Q ＝ＥQ −２と補正し、信号点Ｄに訂正されていればＥ
I ＝ＥI −２，ＥQ ＝ＥQ と補正し、信号点Ｅに訂正さ
れていればＥI ＝ＥI −２，ＥQ ＝ＥQ ＋２と補正し、
信号点Ｆに訂正されていればＥI ＝ＥI ，ＥQ ＝ＥQ ＋
２と補正し、信号点Ｇに訂正されていればＥI ＝ＥI ＋
２，ＥQ ＝ＥQ ＋２と補正し、信号点Ｈに訂正されてい
ればＥI＝ＥI ＋２，ＥQ ＝ＥQ と補正し、信号点Ｉに
訂正されていればＥI ＝ＥI ＋２，ＥQ ＝ＥQ −２と補
正する。エラー信号補正部５４はこのようにして補正し
たＩチャンネル，Ｑチャンネルのエラー信号を復号及び
訂正されたＩチャンネル，Ｑチャンネルの主信号と共に
端子５６より出力する。
【００２７】また、ビタビ復号回路５３の出力する訂正
ビット数はエラーカウンタ５５に供給され、エラーカウ
ンタ５５は一定時間毎に供給される訂正ビット数を加算
カウントして、所定の閾値を超えたとき端子５７よりア
ラーム信号を出力する。このように、セレクタ４２で誤
り訂正した主信号とそれに対するエラー信号を選択して
復調制御を行う回路部に供給することにより、復調制御
を誤ることがなくなり、受信性能の劣化を防止できる。
また、ＭＬＣＭによる誤り訂正を行うため、協力な誤り
訂正が可能であり、自動利得制御、自動ドリフト制御、
等化、キャリア再生を誤りなく行うことができる。
ビット数はエラーカウンタ５５に供給され、エラーカウ
ンタ５５は一定時間毎に供給される訂正ビット数を加算
カウントして、所定の閾値を超えたとき端子５７よりア
ラーム信号を出力する。このように、セレクタ４２で誤
り訂正した主信号とそれに対するエラー信号を選択して
復調制御を行う回路部に供給することにより、復調制御
を誤ることがなくなり、受信性能の劣化を防止できる。
また、ＭＬＣＭによる誤り訂正を行うため、協力な誤り
訂正が可能であり、自動利得制御、自動ドリフト制御、
等化、キャリア再生を誤りなく行うことができる。
【００２８】また、復号には多少なりとも時間を要する
ので、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択することにより、同期
引き込み時に復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができる。
ので、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択することにより、同期
引き込み時に復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができる。
【００２９】
【発明の効果】上述の如く、請求項１に記載の発明は、
誤り訂正符号で符号化されディジタル変調されたディジ
タル伝送信号を復調データの主信号及びエラー信号に基
づいて復調制御を行ってディジタル復調し、得られた復
調データの主信号及びエラー信号を用いて復号化して誤
り訂正した主信号を出力するディジタル伝送信号復調シ
ステムにおいて、上記誤り訂正した主信号と復調データ
の主信号及びエラー信号とから誤り訂正した主信号に対
するエラー信号を得るエラー信号補正部と、復調データ
の主信号及びエラー信号と、誤り訂正した主信号及びそ
れに対するエラー信号とのいずれか一方を選択して復調
制御を行う回路部に供給する信号選択部とを有する。
誤り訂正符号で符号化されディジタル変調されたディジ
タル伝送信号を復調データの主信号及びエラー信号に基
づいて復調制御を行ってディジタル復調し、得られた復
調データの主信号及びエラー信号を用いて復号化して誤
り訂正した主信号を出力するディジタル伝送信号復調シ
ステムにおいて、上記誤り訂正した主信号と復調データ
の主信号及びエラー信号とから誤り訂正した主信号に対
するエラー信号を得るエラー信号補正部と、復調データ
の主信号及びエラー信号と、誤り訂正した主信号及びそ
れに対するエラー信号とのいずれか一方を選択して復調
制御を行う回路部に供給する信号選択部とを有する。
【００３０】このため、信号選択部で誤り訂正した主信
号とそれに対するエラー信号を選択して復調制御を行う
回路部に供給することにより、復調制御を誤ることがな
くなり、受信性能の劣化を防止できる。請求項２に記載
の発明では、前記誤り訂正符号は、マルチレベルコーデ
ィングモジュレーションである。
号とそれに対するエラー信号を選択して復調制御を行う
回路部に供給することにより、復調制御を誤ることがな
くなり、受信性能の劣化を防止できる。請求項２に記載
の発明では、前記誤り訂正符号は、マルチレベルコーデ
ィングモジュレーションである。
【００３１】このため、強力な誤り訂正を行うことがで
きる。請求項３に記載の発明では、前記復調制御を行う
回路部は、自動利得制御、自動ドリフト制御、等化、キ
ャリア再生のうち少なくともいずれか１つである。この
ため、自動利得制御、自動ドリフト制御、等化、キャリ
ア再生を誤りなく行うことができる。
きる。請求項３に記載の発明では、前記復調制御を行う
回路部は、自動利得制御、自動ドリフト制御、等化、キ
ャリア再生のうち少なくともいずれか１つである。この
ため、自動利得制御、自動ドリフト制御、等化、キャリ
ア再生を誤りなく行うことができる。
【００３２】請求項４に記載の発明では、前記信号選択
部は、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択する。このため、同期
引き込み時の復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができ、実用
上きわめて有用である。
部は、同期引き込み時に復調データの主信号及びエラー
信号を選択し、同期引き込み後に誤り訂正した主信号及
びそれに対するエラー信号を選択する。このため、同期
引き込み時の復調制御が遅れることを防止でき、同期引
き込み後は誤りのない復調制御を行うことができ、実用
上きわめて有用である。
【図１】本発明システムのブロック図である。
【図２】復号器のブロック図である。
【図３】信号フォーマットを示す図である。
【図４】ビタビ復号回路のブロック図である。
【図５】エラー信号補正を説明するための図である。
【図６】従来システムのブロック図である。
【図７】誤り訂正によるエラー信号の変化を説明するた
めの図である。
めの図である。
３３Ａ，３３Ｂ 混合器 ３４ ＶＣＯ ３５Ａ，３５Ｂ Ａ／Ｄコンバータ ３６ ＡＧＣ回路 ３７ ＡＤＣ回路 ３８ 等化器 ４０ 復号器 ４２ セレクタ ５３ ビタビ復号器 ５４ エラー信号補正部 ５５ エラーカウンタ
フロントページの続き (72)発明者 鈴木 昇 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 滝 慶彦 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内 (72)発明者 佐々木 徹 宮城県仙台市青葉区一番町１丁目２番25号 富士通東北ディジタル・テクノロジ株式 会社内
Claims (4)
- 【請求項１】 誤り訂正符号で符号化されディジタル変
調されたディジタル伝送信号を復調データの主信号及び
エラー信号に基づいて復調制御を行ってディジタル復調
し、得られた復調データの主信号及びエラー信号を用い
て復号化して誤り訂正した主信号を出力するディジタル
伝送信号復調システムにおいて、 上記誤り訂正した主信号と復調データの主信号及びエラ
ー信号とから誤り訂正した主信号に対するエラー信号を
得るエラー信号補正部と、 復調データの主信号及びエラー信号と、誤り訂正した主
信号及びそれに対するエラー信号とのいずれか一方を選
択して復調制御を行う回路部に供給する信号選択部とを
有することを特徴とするディジタル伝送信号復調システ
ム。 - 【請求項２】 前記誤り訂正符号は、マルチレベルコー
ディングモジュレーションであることを特徴とする請求
項１記載のディジタル伝送信号復調システム。 - 【請求項３】 前記復調制御を行う回路部は、自動利得
制御、自動ドリフト制御、等化、キャリア再生のうち少
なくともいずれか１つであることを特徴とする請求項１
記載のディジタル伝送信号復調システム。 - 【請求項４】 前記信号選択部は、同期引き込み時に復
調データの主信号及びエラー信号を選択し、同期引き込
み後に誤り訂正した主信号及びそれに対するエラー信号
を選択することを特徴とする請求項１記載のディジタル
伝送信号復調システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20625695A JPH0955771A (ja) | 1995-08-11 | 1995-08-11 | ディジタル伝送信号復調システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20625695A JPH0955771A (ja) | 1995-08-11 | 1995-08-11 | ディジタル伝送信号復調システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0955771A true JPH0955771A (ja) | 1997-02-25 |
Family
ID=16520328
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20625695A Withdrawn JPH0955771A (ja) | 1995-08-11 | 1995-08-11 | ディジタル伝送信号復調システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0955771A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077769A (ja) * | 2000-06-13 | 2002-03-15 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| JP2003087680A (ja) * | 2001-09-06 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 受信装置 |
| KR100441616B1 (ko) * | 2001-12-14 | 2004-07-23 | 한국전자통신연구원 | 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치 |
-
1995
- 1995-08-11 JP JP20625695A patent/JPH0955771A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002077769A (ja) * | 2000-06-13 | 2002-03-15 | Matsushita Electric Ind Co Ltd | デジタル放送受信装置 |
| JP2003087680A (ja) * | 2001-09-06 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 受信装置 |
| KR100441616B1 (ko) * | 2001-12-14 | 2004-07-23 | 한국전자통신연구원 | 직교 복조 장치에서의 ｉ 채널 및 ｑ 채널 간 진폭 및위상 불일치 검출 및 보상 방법과 그 방법을 사용하는직교 복조 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2152315C (en) | Soft decision signal outputting receiver | |
| US5311545A (en) | Modem for fading digital channels affected by multipath | |
| EP0838115B1 (en) | Apparatuses and methods for decoding video signals encoded in different formats | |
| EP0872096B1 (en) | Apparatus for demodulating and decoding video signals | |
| US5553098A (en) | Demodulator with selectable coherent and differential data | |
| US5862192A (en) | Methods and apparatus for equalization and decoding of digital communications channels using antenna diversity | |
| GB2282302A (en) | Post detection selection combining diversity receivers for mobile and indoor radio channels | |
| US5235621A (en) | Receiver systems | |
| JPH11507194A (ja) | 信号受信器用スライス予測器 | |
| US6850563B1 (en) | Data slicer for combined trellis decoding and equalization | |
| JPS62222745A (ja) | 復調装置 | |
| JPH0837467A (ja) | ビタビ復号器およびビタビ復号方法 | |
| JP3205313B2 (ja) | Ｐｓｋ復調器及びｐｓｋ復調方法並びに位相雑音検出方法 | |
| US5608763A (en) | Method and apparatus for decoding a radio frequency signal containing a sequence of phase values | |
| WO1999049634A2 (en) | Modulation detection method and apparatus | |
| JPH0955771A (ja) | ディジタル伝送信号復調システム | |
| US7450655B2 (en) | Timing error detection for a digital receiver | |
| CN100399776C (zh) | 广播卫星数字广播接收装置及其接收方法 | |
| US5784416A (en) | Method and apparatus for detection of a communication signal | |
| JP3099759B2 (ja) | ビタビ復号回路 | |
| US6810097B1 (en) | Carrier reproduction circuit, receiver, loop filter circuit, and oscillator circuit | |
| US7016434B1 (en) | Detection of interfering signal in radio receiver | |
| JP3381286B2 (ja) | ビタビ復号方法およびその装置 | |
| AU735890B2 (en) | Apparatus for decoding video signals encoded in different formats | |
| JPH03239044A (ja) | 搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20021105 |