JPH0958067A - データの転送装置 - Google Patents
データの転送装置Info
- Publication number
- JPH0958067A JPH0958067A JP7233314A JP23331495A JPH0958067A JP H0958067 A JPH0958067 A JP H0958067A JP 7233314 A JP7233314 A JP 7233314A JP 23331495 A JP23331495 A JP 23331495A JP H0958067 A JPH0958067 A JP H0958067A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- printing
- shift register
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Record Information Processing For Printing (AREA)
- Facsimile Heads (AREA)
- Facsimiles In General (AREA)
Abstract
(57)【要約】
【課題】メモリ上の印字すべき２次元のビットマップデ
ータが、その行方向ビット並びがメモリのデータビット
の並びに対応し、さらに記録媒体の移動方向と直交する
方向に対応する場合においては、記録媒体の移動方向に
同時に印字をする場合、ビットマップデータを列方向の
ビット並びがメモリのデータビットの並びに対応するよ
うにあらかじめ変換して転送速度を高速化することにあ
る。 【解決手段】ビットマップデータの行方向に対応した８
ビット以上のシフトレジスタを列方向に８行以上を配置
し、各行のシフトレジスタはバイトアドレッサブルに構
成する。また、各行のシフトレジスタの最終段ビットま
たは初段ビットは、変換後の記憶器に対して、バイトア
ドレッサブルに構成する。ビットマップデータのＬＳＢ
〜ＭＳＢがシフトレジスタのＬＳＢ〜ＭＳＢとが対応す
る場合と、ビットマップデータのＬＳＢ〜ＭＳＢがシフ
トレジスタのＭＳＢ〜ＬＳＢとが対応する場合とが可能
となるマルチプレクサを１組装備した構成である。
ータが、その行方向ビット並びがメモリのデータビット
の並びに対応し、さらに記録媒体の移動方向と直交する
方向に対応する場合においては、記録媒体の移動方向に
同時に印字をする場合、ビットマップデータを列方向の
ビット並びがメモリのデータビットの並びに対応するよ
うにあらかじめ変換して転送速度を高速化することにあ
る。 【解決手段】ビットマップデータの行方向に対応した８
ビット以上のシフトレジスタを列方向に８行以上を配置
し、各行のシフトレジスタはバイトアドレッサブルに構
成する。また、各行のシフトレジスタの最終段ビットま
たは初段ビットは、変換後の記憶器に対して、バイトア
ドレッサブルに構成する。ビットマップデータのＬＳＢ
〜ＭＳＢがシフトレジスタのＬＳＢ〜ＭＳＢとが対応す
る場合と、ビットマップデータのＬＳＢ〜ＭＳＢがシフ
トレジスタのＭＳＢ〜ＬＳＢとが対応する場合とが可能
となるマルチプレクサを１組装備した構成である。
Description
【０００１】
【産業上の利用分野】本発明は、記録媒体の少なくとも
移動方向に、同時印字が可能な複数の印字機構を有する
プロッタまたはプリンタ等の印字装置において、印字す
べき画像データの２次元のビットマップデータを前記印
字機構部分へ転送する手段に関する。
移動方向に、同時印字が可能な複数の印字機構を有する
プロッタまたはプリンタ等の印字装置において、印字す
べき画像データの２次元のビットマップデータを前記印
字機構部分へ転送する手段に関する。
【０００２】
【従来の技術】従来のかかる印字装置は、印字すべき画
像データの２次元のビットマップデータを印字機構部分
への転送または変換をＣＰＵを用いて印字すべきデータ
を演算算出している。
像データの２次元のビットマップデータを印字機構部分
への転送または変換をＣＰＵを用いて印字すべきデータ
を演算算出している。
【０００３】
【発明が解決しようとする課題】しかしながら、かよう
な印字装置において、メモリ上の印字すべき２次元のビ
ットマップデータが、その行方向ビット並びがメモリの
データビットの並びに対応し、さらに記録媒体の移動方
向と直交する方向に対応する場合においては、記録媒体
の移動方向に同時に印字をする場合、ビットマップデー
タを列方向のビット並びがメモリのデータビットの並び
に対応するようにあらかじめ変換しておくことが転送速
度を高速化するうえで有効である。従来の１アドレスが
１バイトに対応したバイトアドレッサブルなＣＰＵを用
いてファームウェアでおこなう装置では、処理の低速化
を招くことになる。本発明は上述した点に鑑みて創案さ
れたもので、その目的とするところは、これらの欠点を
解決するものである。
な印字装置において、メモリ上の印字すべき２次元のビ
ットマップデータが、その行方向ビット並びがメモリの
データビットの並びに対応し、さらに記録媒体の移動方
向と直交する方向に対応する場合においては、記録媒体
の移動方向に同時に印字をする場合、ビットマップデー
タを列方向のビット並びがメモリのデータビットの並び
に対応するようにあらかじめ変換しておくことが転送速
度を高速化するうえで有効である。従来の１アドレスが
１バイトに対応したバイトアドレッサブルなＣＰＵを用
いてファームウェアでおこなう装置では、処理の低速化
を招くことになる。本発明は上述した点に鑑みて創案さ
れたもので、その目的とするところは、これらの欠点を
解決するものである。
【０００４】
【課題を解決するための手段】つまり、その目的を達成
する手段は、印字すべき画像データの２次元のビットマ
ップデータを印字機構部分へ転送する経路上に、順方向
印字と逆方向印字とを制御するデータ変換器と、前記ビ
ットマップデータの行と列とを変換する変換器と、行列
変換後のデータを少なくとも１ブロック分を貯える記憶
器とを有し、この記憶出力に対応した印字機構に転送す
ることにある。
する手段は、印字すべき画像データの２次元のビットマ
ップデータを印字機構部分へ転送する経路上に、順方向
印字と逆方向印字とを制御するデータ変換器と、前記ビ
ットマップデータの行と列とを変換する変換器と、行列
変換後のデータを少なくとも１ブロック分を貯える記憶
器とを有し、この記憶出力に対応した印字機構に転送す
ることにある。
【０００５】すなわち、ビットマップデータの行方向に
対応した８ビット以上のシフトレジスタを列方向に８行
以上を配置し、各行のシフトレジスタはバイトアドレッ
サブルに構成する。シフトレジスタは、各Ｄ形フリップ
フロップの出力をマルチプレクスすることによって代用
することが可能であるが、ハードウェアの簡略化を考慮
すれば、現実的ではない。各行のシフトレジスタの最終
段ビットまたは初段ビットは、変換後の記憶器に対し
て、バイトアドレッサブルに構成する。順方向印字と逆
方向印字とに対応するためには、各行のシフトレジスタ
を左右両方行にシフトが可能なように構成することも可
能であるが、ハードウェアの簡略化のために、ビットマ
ップデータのＬＳＢ〜ＭＳＢがシフトレジスタのＬＳＢ
〜ＭＳＢとが対応する場合と、ビットマップデータのＬ
ＳＢ〜ＭＳＢがシフトレジスタのＭＳＢ〜ＬＳＢとが対
応する場合とが可能となるマルチプレクサを１組装備す
る。
対応した８ビット以上のシフトレジスタを列方向に８行
以上を配置し、各行のシフトレジスタはバイトアドレッ
サブルに構成する。シフトレジスタは、各Ｄ形フリップ
フロップの出力をマルチプレクスすることによって代用
することが可能であるが、ハードウェアの簡略化を考慮
すれば、現実的ではない。各行のシフトレジスタの最終
段ビットまたは初段ビットは、変換後の記憶器に対し
て、バイトアドレッサブルに構成する。順方向印字と逆
方向印字とに対応するためには、各行のシフトレジスタ
を左右両方行にシフトが可能なように構成することも可
能であるが、ハードウェアの簡略化のために、ビットマ
ップデータのＬＳＢ〜ＭＳＢがシフトレジスタのＬＳＢ
〜ＭＳＢとが対応する場合と、ビットマップデータのＬ
ＳＢ〜ＭＳＢがシフトレジスタのＭＳＢ〜ＬＳＢとが対
応する場合とが可能となるマルチプレクサを１組装備す
る。
【０００６】
【作用】次に、その作用を説明する。マルチプレクサの
各出力ビットは、各行のシフトレジスタの対応する入力
ビットに接続されている。マルチプレクサの制御はプロ
グラマブルである。シフトレジスタの入力ビットは、ビ
ットマップデータに対してバイトアドレッサブルに構成
されているので、デコーダによってシフトレジスタは選
択されながら書き込まれる。メモリＩＯ型のＤＭＡに対
応できるように、デコーダの代わりに、カウンタ等によ
ってアドレスジェネレータを構成し、シーケンシャルに
アクセスできるように構成してもよい。所望の行数分の
書き込みが終了した時点で、すべてのシフトレジスタは
シフトを開始する。シフトクロックと同期して、最終段
の出力はメモリに蓄積する。蓄積されたデータは、外部
の印字信号にしたがって順次呼び出され、印字機構部へ
転送される。
各出力ビットは、各行のシフトレジスタの対応する入力
ビットに接続されている。マルチプレクサの制御はプロ
グラマブルである。シフトレジスタの入力ビットは、ビ
ットマップデータに対してバイトアドレッサブルに構成
されているので、デコーダによってシフトレジスタは選
択されながら書き込まれる。メモリＩＯ型のＤＭＡに対
応できるように、デコーダの代わりに、カウンタ等によ
ってアドレスジェネレータを構成し、シーケンシャルに
アクセスできるように構成してもよい。所望の行数分の
書き込みが終了した時点で、すべてのシフトレジスタは
シフトを開始する。シフトクロックと同期して、最終段
の出力はメモリに蓄積する。蓄積されたデータは、外部
の印字信号にしたがって順次呼び出され、印字機構部へ
転送される。
【０００７】
【実施例】以下、本発明の実施例を図面に基づいて詳述
する。図１は本発明の一実施例を示す構成図、図２は図
１の○部の詳細図である。図１において、印字すべき画
像データの２次元のビットマップデータを印字機構部分
へ転送する経路上に、順方向印字と逆方向印字とを制御
するデータ変換器と、前記ビットマップデータの行と列
とを変換する変換器と、行列変換後のデータを少なくと
も１ブロック分を貯える記憶器とを有し、この記憶出力
に対応した印字機構に転送することにある。なお、説明
では行方向のシフトレジスタを３２ビットに設定し、そ
れを列方向に８行分配置した場合を想定する。したがっ
て、前段の双方向印字に対応するためのマルチプレクサ
は３２ビットである。その制御は外部ロジックからコマ
ンドとして指定されるものとする。
する。図１は本発明の一実施例を示す構成図、図２は図
１の○部の詳細図である。図１において、印字すべき画
像データの２次元のビットマップデータを印字機構部分
へ転送する経路上に、順方向印字と逆方向印字とを制御
するデータ変換器と、前記ビットマップデータの行と列
とを変換する変換器と、行列変換後のデータを少なくと
も１ブロック分を貯える記憶器とを有し、この記憶出力
に対応した印字機構に転送することにある。なお、説明
では行方向のシフトレジスタを３２ビットに設定し、そ
れを列方向に８行分配置した場合を想定する。したがっ
て、前段の双方向印字に対応するためのマルチプレクサ
は３２ビットである。その制御は外部ロジックからコマ
ンドとして指定されるものとする。
【０００８】また本想定では、バイトアドレッサブルな
シフトレジスタ４が３２個あることになり、書き込み制
御は１本のチップセクタ信号と５本の外部アドレスおよ
びライト信号をデコードすることによりおこなうものと
する。各シフトレジスタの書き込み、保持およびシフト
動作は、Ｍ１、Ｍ２の２本の制御信号で各レジスタの前
段にある３対１マルチプレクサを制御することによって
おこなう。記憶器への書き込みは、３２個のシフトレジ
スタ４に書き込みが終了したことを自動的に検出し、シ
フトクロック７に同期して書き込みを３２回おこなう。
３２回の書き込み中は、シフトレジスタへの書き込みを
防止するためにビジー信号（シフトステータス信号）を
出力する。記憶器として本例では、ＦＩＦＯ（ファース
トイン・ファーストアウト）メモリ９を用いている。Ｆ
ＩＦＯメモリ９からの読みだしは印字タイミングを生成
する外部ロジックが行い、１回の読みだしは印字機構の
移動方向の１ドットを印字するタイミングに相当する。
図では印字機構に相当する部分を、８ビットのＤ形フリ
ップフロップで代用している。図３は印字開始から印字
終了までのフローチャートを示している。
シフトレジスタ４が３２個あることになり、書き込み制
御は１本のチップセクタ信号と５本の外部アドレスおよ
びライト信号をデコードすることによりおこなうものと
する。各シフトレジスタの書き込み、保持およびシフト
動作は、Ｍ１、Ｍ２の２本の制御信号で各レジスタの前
段にある３対１マルチプレクサを制御することによって
おこなう。記憶器への書き込みは、３２個のシフトレジ
スタ４に書き込みが終了したことを自動的に検出し、シ
フトクロック７に同期して書き込みを３２回おこなう。
３２回の書き込み中は、シフトレジスタへの書き込みを
防止するためにビジー信号（シフトステータス信号）を
出力する。記憶器として本例では、ＦＩＦＯ（ファース
トイン・ファーストアウト）メモリ９を用いている。Ｆ
ＩＦＯメモリ９からの読みだしは印字タイミングを生成
する外部ロジックが行い、１回の読みだしは印字機構の
移動方向の１ドットを印字するタイミングに相当する。
図では印字機構に相当する部分を、８ビットのＤ形フリ
ップフロップで代用している。図３は印字開始から印字
終了までのフローチャートを示している。
【０００９】
【発明の効果】印字装置では、メモリ上の印字すべき２
次元のビットマップデータが、その行方向ビット並びが
メモリのデータビットの並びに対応し、さらに記録媒体
の移動方向と直交する方向に対応する場合においては、
記録媒体の移動方向に同時に印字をする場合、ビットマ
ップデータを列方向のビット並びがメモリのデータビッ
トの並びに対応するようにあらかじめ変換しておくこと
が転送速度を高速化するうえで有効である。本発明によ
れば、従来の１アドレスが１バイトに対応したバイトア
ドレッサブルなＣＰＵを用いてファームウェアでおこな
う装置に比べ、処理の高速化が図られる。
次元のビットマップデータが、その行方向ビット並びが
メモリのデータビットの並びに対応し、さらに記録媒体
の移動方向と直交する方向に対応する場合においては、
記録媒体の移動方向に同時に印字をする場合、ビットマ
ップデータを列方向のビット並びがメモリのデータビッ
トの並びに対応するようにあらかじめ変換しておくこと
が転送速度を高速化するうえで有効である。本発明によ
れば、従来の１アドレスが１バイトに対応したバイトア
ドレッサブルなＣＰＵを用いてファームウェアでおこな
う装置に比べ、処理の高速化が図られる。
【図１】図１は本発明の一実施例を示す構成図である。
【図２】図２は図１の○部の詳細図である。
【図３】図３はフローチャート図である。
１ 双方向印字用のデータマルチプレクサ ２ １のマルチプレクスされるデータの並び ３ １の制御信号 ４ １行分のシフトレジスタ ５ シフトレジスタの書き込み、シフト、および保持を
制御する２ビットの信号 ６ 前段からのデータ ７ シフトクロック ８ 制御ブロック ９ ＦＩＦＯメモリ １０ Ｄ形フリップフロップ １１ ＦＩＦＯメモリの読みだしとラッチ信号を生成す
る外部ロジック
制御する２ビットの信号 ６ 前段からのデータ ７ シフトクロック ８ 制御ブロック ９ ＦＩＦＯメモリ １０ Ｄ形フリップフロップ １１ ＦＩＦＯメモリの読みだしとラッチ信号を生成す
る外部ロジック
Claims (1)
- 【請求項１】 印字すべき画像データの２次元のビット
マップデータを印字機構部分へ転送する経路上に、順方
向印字と逆方向印字とを制御するデータ変換器と、前記
ビットマップデータの行と列とを変換する変換器と、行
列変換後のデータを少なくとも１ブロック分を貯える記
憶器とを有し、この記憶出力に対応した印字機構に転送
することを特徴としたデータの転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233314A JP2957448B2 (ja) | 1995-08-18 | 1995-08-18 | データの転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233314A JP2957448B2 (ja) | 1995-08-18 | 1995-08-18 | データの転送装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0958067A true JPH0958067A (ja) | 1997-03-04 |
| JP2957448B2 JP2957448B2 (ja) | 1999-10-04 |
Family
ID=16953194
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7233314A Expired - Fee Related JP2957448B2 (ja) | 1995-08-18 | 1995-08-18 | データの転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2957448B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396269A (en) * | 2002-11-21 | 2004-06-16 | Hewlett Packard Development Co | Device and method for scanning a first image of a document and printing a second image on the document |
-
1995
- 1995-08-18 JP JP7233314A patent/JP2957448B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2396269A (en) * | 2002-11-21 | 2004-06-16 | Hewlett Packard Development Co | Device and method for scanning a first image of a document and printing a second image on the document |
| GB2396269B (en) * | 2002-11-21 | 2006-02-22 | Hewlett Packard Development Co | Device and method for scanning a first image of a document and printing a second image on the document |
| US7259895B2 (en) | 2002-11-21 | 2007-08-21 | Hewlett-Packard Development Company, L.P. | Device and method for scanning a first image of a document and printing a second image on the document |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2957448B2 (ja) | 1999-10-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4435792A (en) | Raster memory manipulation apparatus | |
| KR880009521A (ko) | 디지탈 메모리 시스템 | |
| US5347617A (en) | Printer having a multiple scan line printhead controller | |
| JPH028065A (ja) | サーマルヘッドの駆動装置 | |
| JP2957448B2 (ja) | データの転送装置 | |
| JPS6362029A (ja) | デ−タのマルチビットワ−ドを組立てるための装置およびその方法 | |
| JP2502492B2 (ja) | ビデオ・デ−タを記憶する装置 | |
| JPS5821272B2 (ja) | モジパタ−ンハツセイソウチ | |
| JP3180822B2 (ja) | ビデオプリンタ | |
| US5233365A (en) | Dot-matrix printer having interchangeable line head and moving head technologies | |
| JP3357972B2 (ja) | 熱転写ラインプリンタ用データｄｍａ転送回路 | |
| JPS58211285A (ja) | 漢字プリンタにおけるデ−タ編集方式 | |
| JPS5961359A (ja) | ラインバツフア制御装置 | |
| JPS63216767A (ja) | 熱転写印刷ヘツド用発熱体駆動装置 | |
| JP2617252B2 (ja) | プリンタ | |
| JP2825501B2 (ja) | プリンタ | |
| JP2564435B2 (ja) | 画像転送中の画素のモザイク化及びクワド化装置 | |
| JP2705107B2 (ja) | イメージデータ出力装置 | |
| JP2003291429A (ja) | サーマルヘッドドライバ回路 | |
| JPS5947384B2 (ja) | 磁気バブルメモリ装置 | |
| JPH06234243A (ja) | ラスターデータ印字装置 | |
| JPH09288618A (ja) | 記憶装置及びそのメモリアクセス制御方法 | |
| JP2537394B2 (ja) | シリアル・ドット・プリンタの印字制御方式 | |
| JP3675948B2 (ja) | データ変換方法及びその装置 | |
| JPH04201274A (ja) | 階調表現用プリントヘッドの駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |