JPH0962649A - 信号入出力回路 - Google Patents
信号入出力回路Info
- Publication number
- JPH0962649A JPH0962649A JP7217190A JP21719095A JPH0962649A JP H0962649 A JPH0962649 A JP H0962649A JP 7217190 A JP7217190 A JP 7217190A JP 21719095 A JP21719095 A JP 21719095A JP H0962649 A JPH0962649 A JP H0962649A
- Authority
- JP
- Japan
- Prior art keywords
- input
- signal
- voltage
- output
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Microcomputers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 データ入出力機能内蔵のシングルチップマイ
クロコンピュータのデータ入出力端子がフローティング
状態になることを防止する。 【解決手段】 初期化時には、入出力ポート端子４をプ
ルダウンするようにＤ型フリップフロップ１１及びイン
バータ１０によってＮチャネル電界効果トランジスタ１
２をオンする。初期化終了後、Ｄ型フリップフロップ１
１は入出力ポート端子４の電圧がローレベルの状態から
変化しない間はＮチャネル電界効果トランジスタ１２を
オンし続ける。入出力ポート端子４の電圧がハイレベル
に立ち上がるとＤ型フリップフロップ１１は電圧の変化
を検出してＮチャネル電界効果トランジスタ１２をオフ
にする。
クロコンピュータのデータ入出力端子がフローティング
状態になることを防止する。 【解決手段】 初期化時には、入出力ポート端子４をプ
ルダウンするようにＤ型フリップフロップ１１及びイン
バータ１０によってＮチャネル電界効果トランジスタ１
２をオンする。初期化終了後、Ｄ型フリップフロップ１
１は入出力ポート端子４の電圧がローレベルの状態から
変化しない間はＮチャネル電界効果トランジスタ１２を
オンし続ける。入出力ポート端子４の電圧がハイレベル
に立ち上がるとＤ型フリップフロップ１１は電圧の変化
を検出してＮチャネル電界効果トランジスタ１２をオフ
にする。
Description
【０００１】
【発明の属する技術分野】この発明はマイコン等に内蔵
された入出力ポートの端子電圧が不定状態になることを
防止する機能を有する信号入出力回路に関するものであ
る。
された入出力ポートの端子電圧が不定状態になることを
防止する機能を有する信号入出力回路に関するものであ
る。
【０００２】
【従来の技術】図１３はマイコン等に内蔵される従来の
信号入出力回路の構成を示す回路図である。図におい
て、１は３ステートバッファ、２はインバータ、３は方
向レジスタ、４は入出力ポート端子、５はインバータ２
からの信号をＣＰＵに伝送するための信号線、６はＣＰ
Ｕからの出力のための信号を３ステートバッファ１に信
号を伝送するための信号線、７は方向レジスタ３のデー
タを書き換えるための信号を伝送するための信号線であ
る。
信号入出力回路の構成を示す回路図である。図におい
て、１は３ステートバッファ、２はインバータ、３は方
向レジスタ、４は入出力ポート端子、５はインバータ２
からの信号をＣＰＵに伝送するための信号線、６はＣＰ
Ｕからの出力のための信号を３ステートバッファ１に信
号を伝送するための信号線、７は方向レジスタ３のデー
タを書き換えるための信号を伝送するための信号線であ
る。
【０００３】次に動作について説明する。まず、マイコ
ンの外部から入力された指示に基づいて初期化信号が信
号線７を介して方向レジスタ３に入力される。すると、
３ステートバッファ１は出力禁止状態になる。このため
入出力ポートは初期化直後は入力ポートとして機能す
る。また、マイコンの外部に信号を出力する場合にはＣ
ＰＵから方向レジスタ３に別の値を格納することによ
り、３ステートバッファ１を出力許可状態にし、入出力
ポート端子４を出力ポートとして機能させる。
ンの外部から入力された指示に基づいて初期化信号が信
号線７を介して方向レジスタ３に入力される。すると、
３ステートバッファ１は出力禁止状態になる。このため
入出力ポートは初期化直後は入力ポートとして機能す
る。また、マイコンの外部に信号を出力する場合にはＣ
ＰＵから方向レジスタ３に別の値を格納することによ
り、３ステートバッファ１を出力許可状態にし、入出力
ポート端子４を出力ポートとして機能させる。
【０００４】
【発明が解決しようとする課題】従来の信号入出力回路
は以上のように構成されているので、初期化直後からＣ
ＰＵが方向レジスタの値を再設定するまでは、入出力ポ
ート端子は入力ポートとして機能するため、この入出力
ポート端子を出力ポートとして使用する場合には入出力
ポート端子の電圧がフローティング状態となる期間が生
じる。
は以上のように構成されているので、初期化直後からＣ
ＰＵが方向レジスタの値を再設定するまでは、入出力ポ
ート端子は入力ポートとして機能するため、この入出力
ポート端子を出力ポートとして使用する場合には入出力
ポート端子の電圧がフローティング状態となる期間が生
じる。
【０００５】また、入出力ポートの未使用端子について
も同様に入出力ポートの初期化直後からＣＰＵが方向レ
ジスタの値の再設定を実行するまでは入力ポートとして
機能するため、入出力ポート端子の電圧がフローティン
グ状態になる期間が生じる。
も同様に入出力ポートの初期化直後からＣＰＵが方向レ
ジスタの値の再設定を実行するまでは入力ポートとして
機能するため、入出力ポート端子の電圧がフローティン
グ状態になる期間が生じる。
【０００６】このように、入出力ポート端子の電圧がフ
ローティング状態になると、マイコンに接続された周辺
回路が誤動作を起こしたり、信号入出力回路のインバー
タに貫通電流が流れ、マイコンの消費電流が増大するな
どの課題があった。
ローティング状態になると、マイコンに接続された周辺
回路が誤動作を起こしたり、信号入出力回路のインバー
タに貫通電流が流れ、マイコンの消費電流が増大するな
どの課題があった。
【０００７】この発明は上記のような課題を解決するた
めになされたもので、初期化直後のポート、または未使
用ポートの端子電圧がフローティング状態になることを
防止できる信号入出力回路を得ることを目的とする。
めになされたもので、初期化直後のポート、または未使
用ポートの端子電圧がフローティング状態になることを
防止できる信号入出力回路を得ることを目的とする。
【０００８】
【課題を解決するための手段】請求項１記載の発明に係
る信号入出力回路は、入出力端子上の信号の電圧の変化
を検出する電圧変化検出手段と、装置の初期化時に入出
力端子と装置の内部の所定の電圧点との間を電気的に接
続させるようにスイッチ手段を制御し、装置の初期化終
了後に電圧変化検出手段によって入出力端子上の信号の
電圧の変化が検出された場合には入出力端子と装置の内
部の所定の電圧点との間を電気的に切り離すようにスイ
ッチ手段を制御するように構成したものである。
る信号入出力回路は、入出力端子上の信号の電圧の変化
を検出する電圧変化検出手段と、装置の初期化時に入出
力端子と装置の内部の所定の電圧点との間を電気的に接
続させるようにスイッチ手段を制御し、装置の初期化終
了後に電圧変化検出手段によって入出力端子上の信号の
電圧の変化が検出された場合には入出力端子と装置の内
部の所定の電圧点との間を電気的に切り離すようにスイ
ッチ手段を制御するように構成したものである。
【０００９】請求項２記載の発明に係る信号入出力回路
は、入出力端子上の信号の電圧の変化を検出する電圧変
化検出手段と、装置の初期化期間中は入出力端子と装置
の内部の所定の電圧点との間を電気的に切り離すように
スイッチ手段を制御し、装置の初期化終了時に入出力端
子と装置の内部の所定の電圧点との間を電気的に接続す
るようにスイッチ手段を制御し、装置の初期化終了後に
電圧変化検出手段によって入出力端子上の信号の電圧の
変化が検出された場合には入出力端子と装置の内部の所
定の電圧点との間を電気的に切り離すようにスイッチ手
段を制御するように構成したものである。
は、入出力端子上の信号の電圧の変化を検出する電圧変
化検出手段と、装置の初期化期間中は入出力端子と装置
の内部の所定の電圧点との間を電気的に切り離すように
スイッチ手段を制御し、装置の初期化終了時に入出力端
子と装置の内部の所定の電圧点との間を電気的に接続す
るようにスイッチ手段を制御し、装置の初期化終了後に
電圧変化検出手段によって入出力端子上の信号の電圧の
変化が検出された場合には入出力端子と装置の内部の所
定の電圧点との間を電気的に切り離すようにスイッチ手
段を制御するように構成したものである。
【００１０】請求項３記載の発明に係る信号入出力回路
は、所定の電圧点をローレベルの電圧点としたものであ
る。
は、所定の電圧点をローレベルの電圧点としたものであ
る。
【００１１】請求項４記載の発明に係る信号入出力回路
は、所定の電圧点をハイレベルの電圧点としたものであ
る。
は、所定の電圧点をハイレベルの電圧点としたものであ
る。
【００１２】請求項５記載の発明に係る信号入出力回路
は、入出力端子上の信号の電圧が変化して所定の期間以
上変化した電圧が持続した場合にのみ制御手段に入出力
端子上の信号の電圧が変化したことを通知するように構
成したものである。
は、入出力端子上の信号の電圧が変化して所定の期間以
上変化した電圧が持続した場合にのみ制御手段に入出力
端子上の信号の電圧が変化したことを通知するように構
成したものである。
【００１３】請求項６記載の発明に係る信号入出力回路
は、入出力端子上の信号の電圧が変化した時にワンショ
ットパルスを生成して電圧変化検出手段に供給するよう
に構成したものである。
は、入出力端子上の信号の電圧が変化した時にワンショ
ットパルスを生成して電圧変化検出手段に供給するよう
に構成したものである。
【００１４】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イコンの入出力ポートに用いられる信号入出力回路の構
成を示す回路図である。図において、１は３ステートバ
ッファ、２はインバータ（電圧変化検出手段）、３は方
向レジスタ、４は入出力ポート端子（入出力端子）、５
はインバータ２からの信号をＣＰＵ（図示省略）に伝送
するための信号線、６はＣＰＵから出力のための信号を
３ステートバッファ１に信号を伝送するための信号線、
７は方向レジスタ３のデータを書き換えるための信号を
伝送するための信号線である。また、１０はインバータ
（制御手段）、１１はＤ型フリップフロップ（電圧変化
検出手段、制御手段）、１２はＭＯＳ型のＮチャネル電
界効果トランジスタ（スイッチ手段）、１３はＤ型フリ
ップフロップ１１のクリア端子ＣＬＲに初期化信号を伝
送するための信号線である。なお、Ｄ型フリップフロッ
プ１１は入力信号の立ち下がりでアクティブになるクロ
ック入力端子を備えている。
説明する。 実施の形態１．図１はこの発明の実施の形態１によるマ
イコンの入出力ポートに用いられる信号入出力回路の構
成を示す回路図である。図において、１は３ステートバ
ッファ、２はインバータ（電圧変化検出手段）、３は方
向レジスタ、４は入出力ポート端子（入出力端子）、５
はインバータ２からの信号をＣＰＵ（図示省略）に伝送
するための信号線、６はＣＰＵから出力のための信号を
３ステートバッファ１に信号を伝送するための信号線、
７は方向レジスタ３のデータを書き換えるための信号を
伝送するための信号線である。また、１０はインバータ
（制御手段）、１１はＤ型フリップフロップ（電圧変化
検出手段、制御手段）、１２はＭＯＳ型のＮチャネル電
界効果トランジスタ（スイッチ手段）、１３はＤ型フリ
ップフロップ１１のクリア端子ＣＬＲに初期化信号を伝
送するための信号線である。なお、Ｄ型フリップフロッ
プ１１は入力信号の立ち下がりでアクティブになるクロ
ック入力端子を備えている。
【００１５】次に動作について説明する。図２はこの実
施の形態１による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。まず、図２に示
す期間Ｔ２１はマイコンの初期化期間中であり、初期化
信号Ｓ１は「Ｈ」になる。この「Ｈ」レベルの初期化信
号Ｓ１は方向レジスタ３に入力され、３ステートバッフ
ァ１は出力禁止状態になる。このため入出力ポートは初
期化直後は入力ポートとして機能する。さらに初期化信
号Ｓ１はＤ型フリップフロップ１１のクリア端子ＣＬＲ
に入力される。そして、Ｄ型フリップフロップ１１は初
期化され「Ｌ」を出力し、インバータ１０によって反転
されて、Ｎチャネル電界効果トランジスタ１２のゲート
に「Ｈ」が入力される。これにより、Ｎチャネル電界効
果トランジスタ１２がオンし、入出力ポート端子４がＮ
チャネル電界効果トランジスタ１２を介してプルダウン
されて電圧は「Ｌ」レベルになり、フローティング状態
になることを防止している。なお、Ｎチャネル電界効果
トランジスタ１２は入出力ポート端子４がフローティン
グ状態になるのを防止させる目的で用いられているので
オン抵抗値の高いものを用いる。
施の形態１による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。まず、図２に示
す期間Ｔ２１はマイコンの初期化期間中であり、初期化
信号Ｓ１は「Ｈ」になる。この「Ｈ」レベルの初期化信
号Ｓ１は方向レジスタ３に入力され、３ステートバッフ
ァ１は出力禁止状態になる。このため入出力ポートは初
期化直後は入力ポートとして機能する。さらに初期化信
号Ｓ１はＤ型フリップフロップ１１のクリア端子ＣＬＲ
に入力される。そして、Ｄ型フリップフロップ１１は初
期化され「Ｌ」を出力し、インバータ１０によって反転
されて、Ｎチャネル電界効果トランジスタ１２のゲート
に「Ｈ」が入力される。これにより、Ｎチャネル電界効
果トランジスタ１２がオンし、入出力ポート端子４がＮ
チャネル電界効果トランジスタ１２を介してプルダウン
されて電圧は「Ｌ」レベルになり、フローティング状態
になることを防止している。なお、Ｎチャネル電界効果
トランジスタ１２は入出力ポート端子４がフローティン
グ状態になるのを防止させる目的で用いられているので
オン抵抗値の高いものを用いる。
【００１６】次に、初期化後の期間Ｔ２２においてもＤ
型フリップフロップ１１が「Ｌ」を保持して出力するこ
とにより、Ｎチャネル電界効果トランジスタ１２が入出
力ポート端子４をプルダウンし続け、入出力ポート端子
４の電圧がフローティング状態になることを防止する。
型フリップフロップ１１が「Ｌ」を保持して出力するこ
とにより、Ｎチャネル電界効果トランジスタ１２が入出
力ポート端子４をプルダウンし続け、入出力ポート端子
４の電圧がフローティング状態になることを防止する。
【００１７】次に、期間Ｔ２３において、入出力ポート
端子４に「Ｈ」レベルの信号が入力されるか、ポート出
力として３ステートバッファ１から「Ｈ」レベルの信号
が出力されるとインバータ２の出力信号が立ち下がる。
この立ち下がりの信号はＤ型フリップフロップ１１のク
ロック入力端子に入力される。ところで、Ｄ型フリップ
フロップ１１のデータ入力端子にはＶｃｃ電圧、すなわ
ち、「Ｈ」レベルの電圧が供給されており、クロック入
力端子に立ち下がりの信号が入力されると「Ｈ」信号を
出力する。また、この「Ｈ」信号はインバータ１０で反
転されて「Ｌ］レベルの信号Ｓ２がＮチャネル電界効果
トランジスタ１２のゲートに入力される。このため、Ｎ
チャネル電界効果トランジスタ１２はオフする。つま
り、期間Ｔ２３ではＮチャネル電界効果トランジスタ１
２は入出力ポート端子４をプルダウンしない。これは、
期間Ｔ２３では入出力ポート端子４は出力ポートとして
用いられるか、あるいは入力ポートして用いられ、外部
から確定した電圧「Ｈ」、または「Ｌ」が入力されるか
であり、Ｎチャネル電界効果トランジスタ１２によるプ
ルダウンはもはや必要ないからである。
端子４に「Ｈ」レベルの信号が入力されるか、ポート出
力として３ステートバッファ１から「Ｈ」レベルの信号
が出力されるとインバータ２の出力信号が立ち下がる。
この立ち下がりの信号はＤ型フリップフロップ１１のク
ロック入力端子に入力される。ところで、Ｄ型フリップ
フロップ１１のデータ入力端子にはＶｃｃ電圧、すなわ
ち、「Ｈ」レベルの電圧が供給されており、クロック入
力端子に立ち下がりの信号が入力されると「Ｈ」信号を
出力する。また、この「Ｈ」信号はインバータ１０で反
転されて「Ｌ］レベルの信号Ｓ２がＮチャネル電界効果
トランジスタ１２のゲートに入力される。このため、Ｎ
チャネル電界効果トランジスタ１２はオフする。つま
り、期間Ｔ２３ではＮチャネル電界効果トランジスタ１
２は入出力ポート端子４をプルダウンしない。これは、
期間Ｔ２３では入出力ポート端子４は出力ポートとして
用いられるか、あるいは入力ポートして用いられ、外部
から確定した電圧「Ｈ」、または「Ｌ」が入力されるか
であり、Ｎチャネル電界効果トランジスタ１２によるプ
ルダウンはもはや必要ないからである。
【００１８】従って、この実施の形態によれば、特別な
外部回路を用いることなく、初期化直後の入出力ポート
端子の電圧がフローティング状態になることを防止する
ことができる。
外部回路を用いることなく、初期化直後の入出力ポート
端子の電圧がフローティング状態になることを防止する
ことができる。
【００１９】実施の形態２．図３はこの発明の実施の形
態２によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１１
ａはＤ型フリップフロップ（電圧変化検出手段、制御手
段）、１２ａはＰチャネル電界効果トランジスタ（スイ
ッチ手段）である。なお、Ｄ型フリップフロップ１１ａ
は入力信号の立ち上がりでアクティブになるクロック入
力端子を備えている。また、図１に示す信号入出力回路
と同一部分には同一符号を付し、重複する説明は省略す
る。
態２によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１１
ａはＤ型フリップフロップ（電圧変化検出手段、制御手
段）、１２ａはＰチャネル電界効果トランジスタ（スイ
ッチ手段）である。なお、Ｄ型フリップフロップ１１ａ
は入力信号の立ち上がりでアクティブになるクロック入
力端子を備えている。また、図１に示す信号入出力回路
と同一部分には同一符号を付し、重複する説明は省略す
る。
【００２０】次に動作について説明する。図４はこの実
施の形態２による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。マイコンの初期
化期間である期間Ｔ４１においては、初期化信号Ｓ１は
「Ｈ」となる。この「Ｈ」レベルの初期化信号Ｓ１は方
向レジスタ３に入力され、３ステートバッファ１は出力
禁止状態になる。このため入出力ポートは初期化直後は
入力ポートとして機能する。さらに、「Ｈ」レベルの初
期化信号Ｓ１はＤ型フリップフロップ１１ａのクリア端
子ＣＬＲに入力され、Ｄ型フリップフロップ１１ａは初
期化されて「Ｌ」レベルの信号Ｓ３を出力する。この
「Ｌ」レベルの信号Ｓ３がＰチャネル電界トランジスタ
１２ａのゲートに入力されることによりＰチャネル電界
トランジスタ１２ａがオンする。このため、入出力ポー
ト端子４はＰチャネル電界トランジスタ１２ａを介して
Ｖｃｃ電圧にプルアップされることになり、入出力ポー
ト端子４の電圧がフローティング状態にならない。な
お、Ｐチャネル電界効果トランジスタ１２ａは入出力ポ
ート端子４をＶｃｃ電圧にプルアップする目的で設けら
れているのでオン抵抗値の高いものを用いる。
施の形態２による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。マイコンの初期
化期間である期間Ｔ４１においては、初期化信号Ｓ１は
「Ｈ」となる。この「Ｈ」レベルの初期化信号Ｓ１は方
向レジスタ３に入力され、３ステートバッファ１は出力
禁止状態になる。このため入出力ポートは初期化直後は
入力ポートとして機能する。さらに、「Ｈ」レベルの初
期化信号Ｓ１はＤ型フリップフロップ１１ａのクリア端
子ＣＬＲに入力され、Ｄ型フリップフロップ１１ａは初
期化されて「Ｌ」レベルの信号Ｓ３を出力する。この
「Ｌ」レベルの信号Ｓ３がＰチャネル電界トランジスタ
１２ａのゲートに入力されることによりＰチャネル電界
トランジスタ１２ａがオンする。このため、入出力ポー
ト端子４はＰチャネル電界トランジスタ１２ａを介して
Ｖｃｃ電圧にプルアップされることになり、入出力ポー
ト端子４の電圧がフローティング状態にならない。な
お、Ｐチャネル電界効果トランジスタ１２ａは入出力ポ
ート端子４をＶｃｃ電圧にプルアップする目的で設けら
れているのでオン抵抗値の高いものを用いる。
【００２１】次に、初期化後の期間Ｔ４２においてもＤ
型フリップフロップ１１ａが「Ｌ」を保持して出力する
ことにより、Ｐチャネル電界効果トランジスタ１２ａが
入出力ポート端子４をＶｃｃ電圧にプルアップし続け、
入出力ポート端子４の電圧がフローティング状態となる
のを防止する。
型フリップフロップ１１ａが「Ｌ」を保持して出力する
ことにより、Ｐチャネル電界効果トランジスタ１２ａが
入出力ポート端子４をＶｃｃ電圧にプルアップし続け、
入出力ポート端子４の電圧がフローティング状態となる
のを防止する。
【００２２】次に、期間Ｔ４３において、入出力ポート
端子４に「Ｌ」レベルの信号が入力されるか、あるいは
ポート出力として３ステートバッファ１から「Ｌ」レベ
ルの信号を出力することによって、インバータ２の出力
信号は立ち上がる。この立ち上がりの信号はＤ型フリッ
プフロップ１１ａのクロック入力端子に入力される。と
ころで、Ｄ型フリップフロップ１１ａのデータ入力端子
にはＶｃｃ電圧、すなわち、「Ｈ」レベルの電圧が供給
されており、クロック入力端子に立ち上がりの信号が入
力されると「Ｈ」信号を出力する。Ｄ型フリップフロッ
プ１１ａから出力された「Ｈ」信号はＰチャネル電界効
果トランジスタ１２ａのゲートに入力されてＰチャネル
電界効果トランジスタ１２ａはオフする。つまり、期間
Ｔ４３ではＰチャネル電界効果トランジスタ１２ａは入
出力ポート端子４をプルアップしない。これは、期間Ｔ
４３では入出力ポート端子４は出力ポートとして用いら
れるか、あるいは入力ポートして用いられ、外部から確
定した電圧「Ｌ」または「Ｈ」が入力されるかであり、
Ｐチャネル電界効果トランジスタ１２ａによるプルアッ
プはもはや必要ないからである。
端子４に「Ｌ」レベルの信号が入力されるか、あるいは
ポート出力として３ステートバッファ１から「Ｌ」レベ
ルの信号を出力することによって、インバータ２の出力
信号は立ち上がる。この立ち上がりの信号はＤ型フリッ
プフロップ１１ａのクロック入力端子に入力される。と
ころで、Ｄ型フリップフロップ１１ａのデータ入力端子
にはＶｃｃ電圧、すなわち、「Ｈ」レベルの電圧が供給
されており、クロック入力端子に立ち上がりの信号が入
力されると「Ｈ」信号を出力する。Ｄ型フリップフロッ
プ１１ａから出力された「Ｈ」信号はＰチャネル電界効
果トランジスタ１２ａのゲートに入力されてＰチャネル
電界効果トランジスタ１２ａはオフする。つまり、期間
Ｔ４３ではＰチャネル電界効果トランジスタ１２ａは入
出力ポート端子４をプルアップしない。これは、期間Ｔ
４３では入出力ポート端子４は出力ポートとして用いら
れるか、あるいは入力ポートして用いられ、外部から確
定した電圧「Ｌ」または「Ｈ」が入力されるかであり、
Ｐチャネル電界効果トランジスタ１２ａによるプルアッ
プはもはや必要ないからである。
【００２３】従って、この実施の形態によれば、特別な
外部回路を用いることなく、初期化直後の入出力ポート
端子の電圧がフローティング状態になることを防止する
ことができる。
外部回路を用いることなく、初期化直後の入出力ポート
端子の電圧がフローティング状態になることを防止する
ことができる。
【００２４】上述した実施の形態１では、初期化後、入
出力ポート端子４に現れる信号の１回目の立ち上がり信
号によってトランジスタがオフするのに対して、この実
施の形態では１回目の立ち下がり信号によってトランジ
スタがオフする。すなわち、実施の形態１においては、
入出力ポート端子４の電圧の１回目の立ち上がりはＮチ
ャネル電界効果トランジスタ１２がオンしており遅延を
生じるので、実施の形態１の入出力ポート端子４は立ち
下がりエッジでアクティブになる端子として用いる場合
に適する。一方、実施の形態２においては、入出力ポー
ト端子４の電圧の１回目の立ち下がりはＰチャネル電界
効果トランジスタ１２ａがオンしており遅延を生じるの
で、実施の形態２の入出力ポート端子４は立ち上がりエ
ッジでアクティブになる端子として用いる場合に適す
る。このように入出力ポート端子４の使用状態に応じて
実施の形態１、実施の形態２を選択して構成すると効果
的である。なお、複数の入出力ポート端子のうちの一部
を実施の形態１の構成とし、その他の入出力ポート端子
を実施の形態２の構成とするようにしても良い。
出力ポート端子４に現れる信号の１回目の立ち上がり信
号によってトランジスタがオフするのに対して、この実
施の形態では１回目の立ち下がり信号によってトランジ
スタがオフする。すなわち、実施の形態１においては、
入出力ポート端子４の電圧の１回目の立ち上がりはＮチ
ャネル電界効果トランジスタ１２がオンしており遅延を
生じるので、実施の形態１の入出力ポート端子４は立ち
下がりエッジでアクティブになる端子として用いる場合
に適する。一方、実施の形態２においては、入出力ポー
ト端子４の電圧の１回目の立ち下がりはＰチャネル電界
効果トランジスタ１２ａがオンしており遅延を生じるの
で、実施の形態２の入出力ポート端子４は立ち上がりエ
ッジでアクティブになる端子として用いる場合に適す
る。このように入出力ポート端子４の使用状態に応じて
実施の形態１、実施の形態２を選択して構成すると効果
的である。なお、複数の入出力ポート端子のうちの一部
を実施の形態１の構成とし、その他の入出力ポート端子
を実施の形態２の構成とするようにしても良い。
【００２５】実施の形態３．図５はこの発明の実施の形
態３によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１４
はＮＯＲゲート（制御手段）である。なお、図１に示す
信号入出力回路と同一部分には同一符号を付し、重複す
る説明は省略する。
態３によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１４
はＮＯＲゲート（制御手段）である。なお、図１に示す
信号入出力回路と同一部分には同一符号を付し、重複す
る説明は省略する。
【００２６】次に動作について説明する。図６はこの実
施の形態３による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。マイコンの初期
化期間である期間Ｔ６１においては初期化信号Ｓ１は
「Ｈ」となる。この「Ｈ」レベルの初期化信号Ｓ１は方
向レジスタ３に入力され、３ステートバッファ１は出力
禁止状態になる。このため入出力ポートは初期化直後は
入力ポートとして機能する。さらに、「Ｈ」レベルの初
期化信号Ｓ１はＤ型フリップフロップ１１のクリア端子
ＣＬＲに入力され、Ｄ型フリップフロップ１１は初期化
されて「Ｌ」を出力する。Ｄ型フリップフロップ１１か
ら出力された「Ｌ」信号と「Ｈ」レベルの初期化信号Ｓ
１はＮＯＲゲート１４に入力される。ＮＯＲゲート１４
は「Ｌ」レベルの信号Ｓ４をＮチャネル電界効果トラン
ジスタ１２のゲートに出力し、Ｎチャネル電界効果トラ
ンジスタ１２はオフされる。すなわち、期間Ｔ６１の間
はＮチャネル電界効果トランジスタ１２により入出力ポ
ート端子４がプルダウンされることは無い。
施の形態３による信号入出力回路の各部の信号のタイミ
ングを示すタイミングチャートである。マイコンの初期
化期間である期間Ｔ６１においては初期化信号Ｓ１は
「Ｈ」となる。この「Ｈ」レベルの初期化信号Ｓ１は方
向レジスタ３に入力され、３ステートバッファ１は出力
禁止状態になる。このため入出力ポートは初期化直後は
入力ポートとして機能する。さらに、「Ｈ」レベルの初
期化信号Ｓ１はＤ型フリップフロップ１１のクリア端子
ＣＬＲに入力され、Ｄ型フリップフロップ１１は初期化
されて「Ｌ」を出力する。Ｄ型フリップフロップ１１か
ら出力された「Ｌ」信号と「Ｈ」レベルの初期化信号Ｓ
１はＮＯＲゲート１４に入力される。ＮＯＲゲート１４
は「Ｌ」レベルの信号Ｓ４をＮチャネル電界効果トラン
ジスタ１２のゲートに出力し、Ｎチャネル電界効果トラ
ンジスタ１２はオフされる。すなわち、期間Ｔ６１の間
はＮチャネル電界効果トランジスタ１２により入出力ポ
ート端子４がプルダウンされることは無い。
【００２７】次に、初期化後の期間Ｔ６２において、Ｄ
型フリップフロップ１１は「Ｌ」信号を保持して出力す
る。このＤ型フリップフロップ１１の出力「Ｌ」と信号
線１３上の初期化信号Ｓ１がＮＯＲゲート１４に入力さ
れる。期間Ｔ６２においては初期化信号Ｓ１は「Ｌ」レ
ベルになるのでＮＯＲゲート１４は「Ｈ」レベルの信号
Ｓ４を出力して、この信号Ｓ４はＮチャネル電界効果ト
ランジスタ１２のゲートに入力される。このためＮチャ
ネル電界効果トランジスタ１２はオンになる。すなわ
ち、入出力ポート端子４はＮチャネル電界効果トランジ
スタ１２を介してプルダウンされることになる。従っ
て、入出力ポート端子４の電圧がフローティング状態に
なることを防止できる。なお、Ｎチャネル電界効果トラ
ンジスタ１２はプルダウンの目的で設けられているので
オン抵抗値の高いものを用いる。
型フリップフロップ１１は「Ｌ」信号を保持して出力す
る。このＤ型フリップフロップ１１の出力「Ｌ」と信号
線１３上の初期化信号Ｓ１がＮＯＲゲート１４に入力さ
れる。期間Ｔ６２においては初期化信号Ｓ１は「Ｌ」レ
ベルになるのでＮＯＲゲート１４は「Ｈ」レベルの信号
Ｓ４を出力して、この信号Ｓ４はＮチャネル電界効果ト
ランジスタ１２のゲートに入力される。このためＮチャ
ネル電界効果トランジスタ１２はオンになる。すなわ
ち、入出力ポート端子４はＮチャネル電界効果トランジ
スタ１２を介してプルダウンされることになる。従っ
て、入出力ポート端子４の電圧がフローティング状態に
なることを防止できる。なお、Ｎチャネル電界効果トラ
ンジスタ１２はプルダウンの目的で設けられているので
オン抵抗値の高いものを用いる。
【００２８】次に、期間Ｔ６３において、入出力ポート
端子４に「Ｈ」信号が入力されるか、あるいはポート出
力として３ステートバッファ１から「Ｈ」信号が出力さ
れると、インバータ２の出力が「Ｈ」レベルに立ち上が
る。Ｄ型フリップフロップ１１はデータ入力端子にＶｃ
ｃ電圧が供給されているのでインバータ２の出力信号の
立ち下がりで「Ｈ」レベルの信号Ｓ４を出力し、ＮＯＲ
ゲート１４は「Ｌ」を出力する。これによりＮチャネル
電界効果トランジスタ１２はオフする。つまり、期間Ｔ
６３ではＮチャネル電界効果トランジスタ１２は入出力
ポート端子４をプルダウンしない。これは、期間Ｔ６３
では入出力ポート端子４は出力ポートとして用いられる
か、あるいは入力ポートとして外部から確定した電圧
「Ｈ」または「Ｌ」が入力されるかであり、Ｎチャネル
電界効果トランジスタ１２によるプルダウンはもはや必
要ないからである。
端子４に「Ｈ」信号が入力されるか、あるいはポート出
力として３ステートバッファ１から「Ｈ」信号が出力さ
れると、インバータ２の出力が「Ｈ」レベルに立ち上が
る。Ｄ型フリップフロップ１１はデータ入力端子にＶｃ
ｃ電圧が供給されているのでインバータ２の出力信号の
立ち下がりで「Ｈ」レベルの信号Ｓ４を出力し、ＮＯＲ
ゲート１４は「Ｌ」を出力する。これによりＮチャネル
電界効果トランジスタ１２はオフする。つまり、期間Ｔ
６３ではＮチャネル電界効果トランジスタ１２は入出力
ポート端子４をプルダウンしない。これは、期間Ｔ６３
では入出力ポート端子４は出力ポートとして用いられる
か、あるいは入力ポートとして外部から確定した電圧
「Ｈ」または「Ｌ」が入力されるかであり、Ｎチャネル
電界効果トランジスタ１２によるプルダウンはもはや必
要ないからである。
【００２９】従って、この実施の形態では、マイコンの
初期化期間中には、Ｎチャネル電界効果トランジスタ１
２はオフされているので、入出力ポート端子４につなが
れた信号線上の信号の遅延をこの期間中は生じさせない
ようにすることが可能である。例えば、図７に示すよう
に周辺機器７３をコントロールする信号線７２をマイコ
ン７４、７５の入出力ポートが共有している場合を考え
る。このとき、マイコン７４、７５の入出力ポートにこ
の実施の形態３の信号入出力回路を適用すれば、初期化
信号７１ａ、７１ｂによってマイコン７４、７５のどち
らを周辺機器７３をコントロールするマイコンとするか
を選択する場合に有効である。すなわち初期化信号Ｓ１
が「Ｈ」レベルの場合には入出力ポート端子はハイイン
ピーダンスになって電気的に切り離された状態になり、
選択されないマイコンを信号線７２から電気的に切り離
して、選択されたマイコンだけが周辺機器７３のコント
ロールをすることが可能になる。
初期化期間中には、Ｎチャネル電界効果トランジスタ１
２はオフされているので、入出力ポート端子４につなが
れた信号線上の信号の遅延をこの期間中は生じさせない
ようにすることが可能である。例えば、図７に示すよう
に周辺機器７３をコントロールする信号線７２をマイコ
ン７４、７５の入出力ポートが共有している場合を考え
る。このとき、マイコン７４、７５の入出力ポートにこ
の実施の形態３の信号入出力回路を適用すれば、初期化
信号７１ａ、７１ｂによってマイコン７４、７５のどち
らを周辺機器７３をコントロールするマイコンとするか
を選択する場合に有効である。すなわち初期化信号Ｓ１
が「Ｈ」レベルの場合には入出力ポート端子はハイイン
ピーダンスになって電気的に切り離された状態になり、
選択されないマイコンを信号線７２から電気的に切り離
して、選択されたマイコンだけが周辺機器７３のコント
ロールをすることが可能になる。
【００３０】実施の形態４．図８はこの発明の実施の形
態４によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１５
はＯＲゲート（制御手段）である。なお、図３に示す信
号入出力回路と同一部分には同一符号を付し、重複する
説明は省略する。この実施の形態の信号入出力回路は上
述した実施の形態２の信号入出力回路にさらにＯＲゲー
ト１５を設けて、このＯＲゲート１５によってＤ型フリ
ップフロップ１１ａの出力信号と初期化信号Ｓ１との論
理和を取り、この論理和出力をＰチャネル電界効果トラ
ンジスタ１２ａのゲートに供給するように構成したもの
である。
態４によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１５
はＯＲゲート（制御手段）である。なお、図３に示す信
号入出力回路と同一部分には同一符号を付し、重複する
説明は省略する。この実施の形態の信号入出力回路は上
述した実施の形態２の信号入出力回路にさらにＯＲゲー
ト１５を設けて、このＯＲゲート１５によってＤ型フリ
ップフロップ１１ａの出力信号と初期化信号Ｓ１との論
理和を取り、この論理和出力をＰチャネル電界効果トラ
ンジスタ１２ａのゲートに供給するように構成したもの
である。
【００３１】次に動作について説明する。ＯＲゲート１
５を設けたことにより、初期化信号Ｓ１が「Ｈ」レベル
の場合、すなわち、初期化期間はＰチャネル電界効果ト
ランジスタ１２ａをオフにしてプルアップを行わないよ
うにしている。初期化直後からの動作は、実施の形態２
と同様である。また、実施の形態３と同様に初期化期間
中の信号の遅延が無く、図７に示したように、初期化信
号を用いて複数のマイコンのうちから周辺機器をコント
ロールするマイコンを選択する場合に有効である。
５を設けたことにより、初期化信号Ｓ１が「Ｈ」レベル
の場合、すなわち、初期化期間はＰチャネル電界効果ト
ランジスタ１２ａをオフにしてプルアップを行わないよ
うにしている。初期化直後からの動作は、実施の形態２
と同様である。また、実施の形態３と同様に初期化期間
中の信号の遅延が無く、図７に示したように、初期化信
号を用いて複数のマイコンのうちから周辺機器をコント
ロールするマイコンを選択する場合に有効である。
【００３２】実施の形態５．図９はこの発明の実施の形
態５によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１０
０はノイズキャンセラ（ノイズ除去手段）、１０１，１
０２はインバータ、１０３はＯＲゲートである。すなわ
ち、ノイズキャンセラ１００はインバータ１０１，１０
２、及びＯＲゲート１０３によって構成されている。な
お、図１に示した信号入出力回路と同一部分には同一符
号を付し、重複する説明は省略する。つまり、この実施
の形態では上述した実施の形態１のＤ型フリップフロッ
プ１１のクロック入力端子の直前にノイズキャンセラ１
００を設けた構成にしている。
態５によるマイコンの入出力ポートに用いられる信号入
出力回路の構成を示す回路図である。図において、１０
０はノイズキャンセラ（ノイズ除去手段）、１０１，１
０２はインバータ、１０３はＯＲゲートである。すなわ
ち、ノイズキャンセラ１００はインバータ１０１，１０
２、及びＯＲゲート１０３によって構成されている。な
お、図１に示した信号入出力回路と同一部分には同一符
号を付し、重複する説明は省略する。つまり、この実施
の形態では上述した実施の形態１のＤ型フリップフロッ
プ１１のクロック入力端子の直前にノイズキャンセラ１
００を設けた構成にしている。
【００３３】次に動作について説明する。図１０はこの
実施の形態５による信号入出力回路の各部の信号のタイ
ミングを示すタイミングチャートである。図１０に示す
ように、初期化直後の期間Ｔ１０１で入出力ポート端子
４にノイズｎが入ってきた場合、インバータ２は出力信
号Ｓ５で示すパルスＰ１を出力する。このパルスＰ１は
インバータ１０１，１０２を通過することで遅延され、
インバータ１０２は出力信号Ｓに示すパルスＰ２を出力
する。すなわち、入出力ポート端子４に生じたノイズｎ
に対応して発生した、インバータ２から出力されたパル
スＰ１はインバータ１０１，１０２によって遅延され、
パルスＰ２となってＯＲゲート１０３に入力される。Ｏ
Ｒゲート１０３ではインバータ１０２の出力信号Ｓ６と
インバータ２の出力信号Ｓ５の論理和が取られて出力さ
れる。従って、入出力ポート端子４上のノイズ等によっ
てインバータ１０１，１０２による遅延時間よりも短い
パルス信号がインバータ２に発生したとしてもノイズキ
ャンセラ１００によってこのようなパルス信号は除去さ
れる。
実施の形態５による信号入出力回路の各部の信号のタイ
ミングを示すタイミングチャートである。図１０に示す
ように、初期化直後の期間Ｔ１０１で入出力ポート端子
４にノイズｎが入ってきた場合、インバータ２は出力信
号Ｓ５で示すパルスＰ１を出力する。このパルスＰ１は
インバータ１０１，１０２を通過することで遅延され、
インバータ１０２は出力信号Ｓに示すパルスＰ２を出力
する。すなわち、入出力ポート端子４に生じたノイズｎ
に対応して発生した、インバータ２から出力されたパル
スＰ１はインバータ１０１，１０２によって遅延され、
パルスＰ２となってＯＲゲート１０３に入力される。Ｏ
Ｒゲート１０３ではインバータ１０２の出力信号Ｓ６と
インバータ２の出力信号Ｓ５の論理和が取られて出力さ
れる。従って、入出力ポート端子４上のノイズ等によっ
てインバータ１０１，１０２による遅延時間よりも短い
パルス信号がインバータ２に発生したとしてもノイズキ
ャンセラ１００によってこのようなパルス信号は除去さ
れる。
【００３４】また、期間Ｔ１０２にて、インバータ１０
１，１０２による遅延時間よりも長い時間「Ｈ」レベル
の状態を維持している正常な信号が入ってきた場合に
は、インバータ１０１，１０２によって遅延された信号
Ｓ６とインバータ２の出力信号Ｓ５との論理和がＯＲゲ
ート１０３によって取られ、Ｄ型フリップフロップ１１
に信号Ｓ７に示す立ち下がり信号が伝えられる。
１，１０２による遅延時間よりも長い時間「Ｈ」レベル
の状態を維持している正常な信号が入ってきた場合に
は、インバータ１０１，１０２によって遅延された信号
Ｓ６とインバータ２の出力信号Ｓ５との論理和がＯＲゲ
ート１０３によって取られ、Ｄ型フリップフロップ１１
に信号Ｓ７に示す立ち下がり信号が伝えられる。
【００３５】このように、この実施の形態によれば、初
期化後の期間において、ノイズによってＮチャネル電界
効果トランジスタ１２がオフになってプルダウン機能を
停止してしまうことを防止できる。なお、この実施の形
態のノイズキャンセラ１００と同様のものを実施の形態
２または実施の形態３に適用することも可能である。
期化後の期間において、ノイズによってＮチャネル電界
効果トランジスタ１２がオフになってプルダウン機能を
停止してしまうことを防止できる。なお、この実施の形
態のノイズキャンセラ１００と同様のものを実施の形態
２または実施の形態３に適用することも可能である。
【００３６】実施の形態６．図１１はこの発明の実施の
形態６によるマイコンの入出力ポートに用いられる信号
入出力回路の構成を示す回路図である。図において、２
００はワンショットパルス発生回路（ワンショットパル
ス生成手段）、２０１，２０２，２０３はインバータ、
２０４はＥＸ−ＯＲゲートである。なお、すなわち、ワ
ンショットパルス発生回路２００はインバータ２０１，
２０２，２０３及びＥＸ−ＯＲゲート２０４によって構
成されている。なお、図１に示した信号入出力回路と同
一部分には同一符号を付し、重複する説明は省略する。
つまり、この実施の形態では上述した実施の形態１のＤ
型フリップフロップ１１のクロック入力端子の直前にワ
ンショットパルス発生回路２００を設けた構成にしてい
る。
形態６によるマイコンの入出力ポートに用いられる信号
入出力回路の構成を示す回路図である。図において、２
００はワンショットパルス発生回路（ワンショットパル
ス生成手段）、２０１，２０２，２０３はインバータ、
２０４はＥＸ−ＯＲゲートである。なお、すなわち、ワ
ンショットパルス発生回路２００はインバータ２０１，
２０２，２０３及びＥＸ−ＯＲゲート２０４によって構
成されている。なお、図１に示した信号入出力回路と同
一部分には同一符号を付し、重複する説明は省略する。
つまり、この実施の形態では上述した実施の形態１のＤ
型フリップフロップ１１のクロック入力端子の直前にワ
ンショットパルス発生回路２００を設けた構成にしてい
る。
【００３７】次に動作について説明する。図１２はこの
実施の形態６による信号入出力回路の各部の信号のタイ
ミングを示すタイミングチャートである。図１２に示す
ように、期間Ｔ１２１で入出力ポート端子４に立ち上が
り信号が入力されると、インバータ２０１，２０２，２
０３によって信号Ｓ９に示すように信号が遅延され、こ
の遅延された信号とインバータ２の出力信号Ｓ８がＥＸ
−ＯＲゲート２０４に入力されて排他的論理和が取ら
れ、負論理のワンショットパルスが信号Ｓ１０として現
れる。
実施の形態６による信号入出力回路の各部の信号のタイ
ミングを示すタイミングチャートである。図１２に示す
ように、期間Ｔ１２１で入出力ポート端子４に立ち上が
り信号が入力されると、インバータ２０１，２０２，２
０３によって信号Ｓ９に示すように信号が遅延され、こ
の遅延された信号とインバータ２の出力信号Ｓ８がＥＸ
−ＯＲゲート２０４に入力されて排他的論理和が取ら
れ、負論理のワンショットパルスが信号Ｓ１０として現
れる。
【００３８】そして、ＥＸ−ＯＲゲート２０４の出力信
号Ｓ１０がＤ型フリップフロップ１１に入力され、信号
Ｓ１０の立ち下がりでＮチャネル電界効果トランジスタ
１２のゲートにはインバータ１０を介して「Ｌ」信号が
入力されてオフされる。このためＮチャネル電界効果ト
ランジスタ１２によるプルダウンする機能は停止するこ
とになる。
号Ｓ１０がＤ型フリップフロップ１１に入力され、信号
Ｓ１０の立ち下がりでＮチャネル電界効果トランジスタ
１２のゲートにはインバータ１０を介して「Ｌ」信号が
入力されてオフされる。このためＮチャネル電界効果ト
ランジスタ１２によるプルダウンする機能は停止するこ
とになる。
【００３９】次に、期間Ｔ１２２で入出力ポート端子４
に立ち下がりエッジが入力されると、インバータ２０
１，２０２，２０３によって信号Ｓ９に示すように、こ
の立ち下がりエッジが遅延され、ＥＸ−ＯＲゲート２０
４によって信号Ｓ９とインバータ２の出力信号Ｓ８との
論理和が取られ、負論理のワンショットパルスがＤ型フ
リップフロップ１１に入力される。
に立ち下がりエッジが入力されると、インバータ２０
１，２０２，２０３によって信号Ｓ９に示すように、こ
の立ち下がりエッジが遅延され、ＥＸ−ＯＲゲート２０
４によって信号Ｓ９とインバータ２の出力信号Ｓ８との
論理和が取られ、負論理のワンショットパルスがＤ型フ
リップフロップ１１に入力される。
【００４０】ポートの端子に外付け回路でプルアップ抵
抗が付加されているなど、入出力ポート端子の電圧の初
期値が「Ｈ」から始まる場合、実施の形態１の信号入出
力回路では、一旦「Ｌ」になってから「Ｈ」になるまで
Ｎチャネル電界効果トランジスタ１２をオフさせること
ができない。このため、外付け回路からＮチャネル電界
効果トランジスタ１２に電流が流れ込む時間が長くな
る。ところが、この実施の形態では、入出力ポート端子
４の信号の立ち上がり及び立ち下がりの両方でＮチャネ
ル電界効果トランジスタ１２をオフすることができ、Ｎ
チャネル電界効果トランジスタ１２によるプルダウン機
能の停止をすばやく行うことが可能になる。
抗が付加されているなど、入出力ポート端子の電圧の初
期値が「Ｈ」から始まる場合、実施の形態１の信号入出
力回路では、一旦「Ｌ」になってから「Ｈ」になるまで
Ｎチャネル電界効果トランジスタ１２をオフさせること
ができない。このため、外付け回路からＮチャネル電界
効果トランジスタ１２に電流が流れ込む時間が長くな
る。ところが、この実施の形態では、入出力ポート端子
４の信号の立ち上がり及び立ち下がりの両方でＮチャネ
ル電界効果トランジスタ１２をオフすることができ、Ｎ
チャネル電界効果トランジスタ１２によるプルダウン機
能の停止をすばやく行うことが可能になる。
【００４１】なお、この実施の形態のＤ型フリップフロ
ップ１１は入力される信号の立ち下がりでアクティブに
なるクロック入力端子を用いたが、入出力ポート端子４
の信号が変化する度にＤ型フリップフロップ１１には信
号Ｓ１０に示す負論理のパルスが出力されるので入力さ
れる信号の立ち上がりでアクティブになるクロック入力
端子を有するフリップフロップを用いても良い。
ップ１１は入力される信号の立ち下がりでアクティブに
なるクロック入力端子を用いたが、入出力ポート端子４
の信号が変化する度にＤ型フリップフロップ１１には信
号Ｓ１０に示す負論理のパルスが出力されるので入力さ
れる信号の立ち上がりでアクティブになるクロック入力
端子を有するフリップフロップを用いても良い。
【００４２】さらに、この実施の形態のワンショットパ
ルス発生回路２００とＤ型フリップフロップ１１との間
に上述した実施の形態５のノイズキャンセラ１００を挿
入してノイズの影響を受けないようにしても良い。
ルス発生回路２００とＤ型フリップフロップ１１との間
に上述した実施の形態５のノイズキャンセラ１００を挿
入してノイズの影響を受けないようにしても良い。
【００４３】
【発明の効果】以上のように、請求項１の発明によれ
ば、装置の初期化時に入出力端子を装置内部の所定の電
圧点に電気的に接続するように構成したので、特別な外
部装置を必要とせずに入出力端子の電圧がフローティン
グ状態になることを防ぎ、正確な動作、低消費電力化を
実現できる効果がある。
ば、装置の初期化時に入出力端子を装置内部の所定の電
圧点に電気的に接続するように構成したので、特別な外
部装置を必要とせずに入出力端子の電圧がフローティン
グ状態になることを防ぎ、正確な動作、低消費電力化を
実現できる効果がある。
【００４４】請求項２の発明によれば、装置の初期化中
は入出力端子をハイインピーダンス状態にし、初期化終
了時に入出力端子を装置内部の所定の電圧点に電気的に
接続するように構成したので、特別な外部装置を必要と
せずに初期化後の入出力端子の電圧がフローティング状
態になることを防ぎ、正確な動作、低消費電力化を実現
できるとともに初期化中の信号遅延を防止できる効果が
ある。
は入出力端子をハイインピーダンス状態にし、初期化終
了時に入出力端子を装置内部の所定の電圧点に電気的に
接続するように構成したので、特別な外部装置を必要と
せずに初期化後の入出力端子の電圧がフローティング状
態になることを防ぎ、正確な動作、低消費電力化を実現
できるとともに初期化中の信号遅延を防止できる効果が
ある。
【００４５】請求項３の発明によれば、所定の電圧点を
ローレベルの電圧点とし、入出力端子上の信号をハイレ
ベルからローレベルへの立ち下がりで有意となるように
使用するように構成したので、入出力端子上の信号の遅
延による誤動作を防止できる効果がある。
ローレベルの電圧点とし、入出力端子上の信号をハイレ
ベルからローレベルへの立ち下がりで有意となるように
使用するように構成したので、入出力端子上の信号の遅
延による誤動作を防止できる効果がある。
【００４６】請求項４の発明によれば、所定の電圧点を
ハイレベルの電圧点とし、入出力端子上の信号をローレ
ベルからハイレベルへの立ち上がりで有意となるように
使用するように構成したので、入出力端子上の信号の遅
延による誤動作を防止できる効果がある。
ハイレベルの電圧点とし、入出力端子上の信号をローレ
ベルからハイレベルへの立ち上がりで有意となるように
使用するように構成したので、入出力端子上の信号の遅
延による誤動作を防止できる効果がある。
【００４７】請求項５の発明によれば、入出力端子上の
信号の電圧が変化して所定の期間以上変化した電圧が持
続した場合にのみ入出力端子を所定の電圧点から電気的
に切り離すように構成したので、入出力端子上に発生す
るノイズを除去できる効果がある。
信号の電圧が変化して所定の期間以上変化した電圧が持
続した場合にのみ入出力端子を所定の電圧点から電気的
に切り離すように構成したので、入出力端子上に発生す
るノイズを除去できる効果がある。
【００４８】請求項６の発明によれば、入出力端子上の
信号の電圧が変化した時にワンショットパルスを生成し
て電圧変化検出手段に供給するように構成したので、電
圧変化検出手段が立ち上がりまたは立ち下がりのいずれ
か一方のみを検出する場合であっても入出力端子上の信
号の電圧の立ち上がり、立ち下がりの両方で変化を検出
して入出力端子のプルダウンまたはプルアップを解除で
きる効果がある。
信号の電圧が変化した時にワンショットパルスを生成し
て電圧変化検出手段に供給するように構成したので、電
圧変化検出手段が立ち上がりまたは立ち下がりのいずれ
か一方のみを検出する場合であっても入出力端子上の信
号の電圧の立ち上がり、立ち下がりの両方で変化を検出
して入出力端子のプルダウンまたはプルアップを解除で
きる効果がある。
【図１】 この発明の実施の形態１による信号入出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図２】 図１に示す信号入出力回路の各部の信号のタ
イミングを示すタイミングチャートである。
イミングを示すタイミングチャートである。
【図３】 この発明の実施の形態２による信号入出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図４】 図３に示す信号入出力回路の各部の信号のタ
イミングを示すタイミングチャートである。
イミングを示すタイミングチャートである。
【図５】 この発明の実施の形態３による信号入出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図６】 図５に示す信号入出力回路の各部の信号のタ
イミングを示すタイミングチャートである。
イミングを示すタイミングチャートである。
【図７】 図５に示す信号入出力回路のマイコンシステ
ムに応用した場合のシステム構成を示すブロック図であ
る。
ムに応用した場合のシステム構成を示すブロック図であ
る。
【図８】 この発明の実施の形態４による信号入出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図９】 この発明の実施の形態５による信号入出力回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図１０】 図９に示す信号入出力回路の各部の信号の
タイミングを示すタイミングチャートである。
タイミングを示すタイミングチャートである。
【図１１】 この発明の実施の形態６による信号入出力
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図１２】 図１１に示す信号入出力回路の各部の信号
のタイミングを示すタイミングチャートである。
のタイミングを示すタイミングチャートである。
【図１３】 マイコン等に内蔵される従来の信号入出力
回路の構成を示す回路図である。
回路の構成を示す回路図である。
２ インバータ（電圧変化検出手段）、４ 入出力ポー
ト端子（入出力端子）、１０ インバータ（制御手
段）、１１，１１ａ Ｄ型フリップフロップ（電圧変化
検出手段、制御手段）、１２ Ｎチャネル電界効果トラ
ンジスタ（スイッチ手段）、１２ａ Ｐチャネル電界効
果トランジスタ（スイッチ手段）、１４ ＮＯＲゲート
（制御手段）、１５ ＯＲゲート（制御手段）、１００
ノイズキャンセラ（ノイズ除去手段）、２００ ワン
ショットパルス発生回路（ワンショットパルス生成手
段）。
ト端子（入出力端子）、１０ インバータ（制御手
段）、１１，１１ａ Ｄ型フリップフロップ（電圧変化
検出手段、制御手段）、１２ Ｎチャネル電界効果トラ
ンジスタ（スイッチ手段）、１２ａ Ｐチャネル電界効
果トランジスタ（スイッチ手段）、１４ ＮＯＲゲート
（制御手段）、１５ ＯＲゲート（制御手段）、１００
ノイズキャンセラ（ノイズ除去手段）、２００ ワン
ショットパルス発生回路（ワンショットパルス生成手
段）。
Claims (6)
- 【請求項１】 信号の入出力を伴う装置の内部に設けら
れた信号入出力回路において、前記信号の入出力を行う
ための入出力端子と、前記入出力端子と前記装置の内部
の所定の電圧点との間の電気的な接続及び切り離しを行
うスイッチ手段と、前記入出力端子上の信号の電圧の変
化を検出する電圧変化検出手段と、前記装置の初期化時
に前記入出力端子と前記装置の内部の所定の電圧点との
間を電気的に接続させるように前記スイッチ手段を制御
し、前記装置の初期化終了後に前記電圧変化検出手段に
よって前記入出力端子上の信号の電圧の変化が検出され
た場合には前記入出力端子と前記装置の内部の所定の電
圧点との間を電気的に切り離すように前記スイッチ手段
を制御する制御手段とを具備することを特徴とする信号
入出力回路。 - 【請求項２】 信号の入出力を伴う装置の内部に設けら
れた信号入出力回路において、前記信号の入出力を行う
ための入出力端子と、前記入出力端子と前記装置の内部
の所定の電圧点との間の電気的な接続及び切り離しを行
うスイッチ手段と、前記入出力端子上の信号の電圧の変
化を検出する電圧変化検出手段と、前記装置の初期化期
間中は前記入出力端子と前記装置の内部の所定の電圧点
との間を電気的に切り離すように前記スイッチ手段を制
御し、前記装置の初期化終了時に前記入出力端子と前記
装置の内部の所定の電圧点との間を電気的に接続するよ
うに前記スイッチ手段を制御し、前記装置の初期化終了
後に前記電圧変化検出手段によって前記入出力端子上の
信号の電圧の変化が検出された場合には前記入出力端子
と前記装置の内部の所定の電圧点との間を電気的に切り
離すように前記スイッチ手段を制御する制御手段とを具
備することを特徴とする信号入出力回路。 - 【請求項３】 前記所定の電圧点をローレベルの電圧点
とし、前記入出力端子上の信号をハイレベルからローレ
ベルへの立ち下がりで有意となるように使用することを
特徴とする請求項１から請求項２のうちのいずれか１項
記載の信号入出力回路。 - 【請求項４】 前記所定の電圧点をハイレベルの電圧点
とし、前記入出力端子上の信号をローレベルからハイレ
ベルへの立ち上がりで有意となるように使用することを
特徴とする請求項１から請求項２のうちのいずれか１項
記載の信号入出力回路。 - 【請求項５】 前記電圧変化検出手段は前記入出力端子
上の信号の電圧が変化して所定の期間以上変化した電圧
が持続した場合にのみ前記制御手段に前記入出力端子上
の信号の電圧が変化したことを通知して前記入出力端子
上に発生するノイズを除去するノイズ除去手段を具備す
ることを特徴とする請求項１から請求項４のうちのいず
れか１項記載の信号入出力回路。 - 【請求項６】 前記電圧変化検出手段は前記入出力端子
上の信号の電圧がハイレベルからローレベルへの立ち下
がり、あるいはローレベルからハイレベルへの立ち上が
りのうち、どちらか一方の変化のみを検出し、前記信号
入出力回路は前記入出力端子上の信号の電圧が変化した
時に所定の幅のワンショットパルスを生成して前記電圧
変化検出手段に供給するワンショットパルス生成手段を
さらに具備することを特徴とする請求項１から請求項５
のうちのいずれか１項記載の信号入出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217190A JPH0962649A (ja) | 1995-08-25 | 1995-08-25 | 信号入出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7217190A JPH0962649A (ja) | 1995-08-25 | 1995-08-25 | 信号入出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0962649A true JPH0962649A (ja) | 1997-03-07 |
Family
ID=16700274
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7217190A Pending JPH0962649A (ja) | 1995-08-25 | 1995-08-25 | 信号入出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0962649A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216342A (ja) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | 集積回路チップおよびその未使用パッドの処理方法 |
| JP2007066037A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路 |
| JP2007102232A (ja) * | 2005-10-04 | 2007-04-19 | Samsung Electronics Co Ltd | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
| JP2007213137A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | 電子制御装置 |
| JP2014086528A (ja) * | 2012-10-23 | 2014-05-12 | Fujitsu Semiconductor Ltd | 半導体装置 |
-
1995
- 1995-08-25 JP JP7217190A patent/JPH0962649A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000216342A (ja) * | 1999-01-21 | 2000-08-04 | Mitsubishi Electric Corp | 集積回路チップおよびその未使用パッドの処理方法 |
| JP2007066037A (ja) * | 2005-08-31 | 2007-03-15 | Renesas Technology Corp | 半導体集積回路 |
| JP2007102232A (ja) * | 2005-10-04 | 2007-04-19 | Samsung Electronics Co Ltd | 電源電圧除去感知回路、電源電圧除去時の残像を除去するディスプレイ装置及び方法 |
| US8139057B2 (en) | 2005-10-04 | 2012-03-20 | Samsung Electronics Co., Ltd. | Supply voltage removal detecting circuit, display device and method for removing latent image |
| JP2007213137A (ja) * | 2006-02-07 | 2007-08-23 | Denso Corp | 電子制御装置 |
| JP2014086528A (ja) * | 2012-10-23 | 2014-05-12 | Fujitsu Semiconductor Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7034565B2 (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
| US8330518B2 (en) | Low consumption flip-flop circuit with data retention and method thereof | |
| JP3820559B2 (ja) | 半導体装置のモードレジスターセット回路 | |
| US6853221B1 (en) | Power-up detection circuit with low current draw for dual power supply circuits | |
| US7073078B2 (en) | Power control unit that provides one of a plurality of voltages on a common power rail | |
| TW437169B (en) | Reset circuit for flip-flop | |
| EP0277767B1 (en) | Dynamic cmos current surge control | |
| US6211702B1 (en) | Input circuit | |
| JPH11215031A (ja) | 電子機器 | |
| US6731137B1 (en) | Programmable, staged, bus hold and weak pull-up for bi-directional I/O | |
| US8339157B2 (en) | Methods, circuits, systems and arrangements for undriven or driven pins | |
| JP3615189B2 (ja) | 入出力バッファ回路 | |
| US6484267B1 (en) | Clock gated bus keeper | |
| JP3630877B2 (ja) | インタフェース回路 | |
| US6369607B2 (en) | Digital circuit | |
| JPH04111011A (ja) | 半導体記憶装置用インタフェイス回路 | |
| JP2500775B2 (ja) | 半導体集積回路 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPH05335926A (ja) | 短絡保護付き出力回路 | |
| JPH0954637A (ja) | 情報処理装置 | |
| JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
| JPH0710421Y2 (ja) | 出力デ−タ制御回路 | |
| JPH05233841A (ja) | マイクロコンピュータの入出力バッファ | |
| JPH02119425A (ja) | 双方向バッファ回路 | |
| JPH11136119A (ja) | 入力回路 |