JPH0964078A - 半導体パッケージ及びその製造方法 - Google Patents
半導体パッケージ及びその製造方法Info
- Publication number
- JPH0964078A JPH0964078A JP7219111A JP21911195A JPH0964078A JP H0964078 A JPH0964078 A JP H0964078A JP 7219111 A JP7219111 A JP 7219111A JP 21911195 A JP21911195 A JP 21911195A JP H0964078 A JPH0964078 A JP H0964078A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- resin
- semiconductor wafer
- bumps
- semiconductor package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
- H10W72/01331—Manufacture or treatment of die-attach connectors using blanket deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Dicing (AREA)
Abstract
(57)【要約】
【課題】 バンプ形成が１工程で済み、生産性高く製造
することができるようにする。 【解決手段】 半導体ウエハー４にバンプ１を形成し、
半導体ウエハー１のバンプ形成面にバンプ１の高さの１
／５〜１／２の寸法の厚みでレジン３を設けると共にレ
ジン３を硬化させた後、半導体ウエハー１をダイシング
してチップ２に分割する。バンプ１がレジン３で埋もれ
ることがなく、バンプ１を２つの工程で作製するような
必要がなくなる。
することができるようにする。 【解決手段】 半導体ウエハー４にバンプ１を形成し、
半導体ウエハー１のバンプ形成面にバンプ１の高さの１
／５〜１／２の寸法の厚みでレジン３を設けると共にレ
ジン３を硬化させた後、半導体ウエハー１をダイシング
してチップ２に分割する。バンプ１がレジン３で埋もれ
ることがなく、バンプ１を２つの工程で作製するような
必要がなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、バンプを設けた半
導体パッケージ及びその製造方法に関するものである。
導体パッケージ及びその製造方法に関するものである。
【０００２】
【従来の技術】半導体パッケージにバンプを設ける方法
としては、従来から特開平５−１８２９７２号公報等で
各種の技術が提供されている。図２は従来のその一例を
示すものであり、先ず、半導体ウエハーをダイシングし
て得られた同図（ａ）のようなチップ２の表面の電極
（図示省略）に、同図（ｂ）に示すようにインナーバン
プ１ａを形成し、次に同図（ｃ）のようにチップ２のイ
ンナーバンプ１ａを形成した面を含めてチップ２の表面
にレジン３をモールドして設ける。このとき、インナー
バンプ１ａが表面に露出するようにレジン３をモールド
するようにしてある。そしてこの後に、同図（ｄ）のよ
うにインナーバンプ１ａの露出面にアウターバンプ１ｂ
を形成することによって、インナーバンプ１ａとアウタ
ーバンプ１ｂからなり、アウターバンプ１ｂがレジン３
から突出したバンプ１を設けることができるものであ
る。
としては、従来から特開平５−１８２９７２号公報等で
各種の技術が提供されている。図２は従来のその一例を
示すものであり、先ず、半導体ウエハーをダイシングし
て得られた同図（ａ）のようなチップ２の表面の電極
（図示省略）に、同図（ｂ）に示すようにインナーバン
プ１ａを形成し、次に同図（ｃ）のようにチップ２のイ
ンナーバンプ１ａを形成した面を含めてチップ２の表面
にレジン３をモールドして設ける。このとき、インナー
バンプ１ａが表面に露出するようにレジン３をモールド
するようにしてある。そしてこの後に、同図（ｄ）のよ
うにインナーバンプ１ａの露出面にアウターバンプ１ｂ
を形成することによって、インナーバンプ１ａとアウタ
ーバンプ１ｂからなり、アウターバンプ１ｂがレジン３
から突出したバンプ１を設けることができるものであ
る。
【０００３】
【発明が解決しようとする課題】上記のようにして、チ
ップ２の表面を被覆するレジン３から突出するようにバ
ンプ１を形成した半導体パッケージＡを作製することが
できるのであるが、前記図２の方法ではバンプ１を形成
する工程としてインナーバンプ１ａを形成する工程とア
ウターバンプ１ｂを形成する工程の２工程が必要であ
り、工程数が多くなって生産性に問題を有するものであ
った。
ップ２の表面を被覆するレジン３から突出するようにバ
ンプ１を形成した半導体パッケージＡを作製することが
できるのであるが、前記図２の方法ではバンプ１を形成
する工程としてインナーバンプ１ａを形成する工程とア
ウターバンプ１ｂを形成する工程の２工程が必要であ
り、工程数が多くなって生産性に問題を有するものであ
った。
【０００４】本発明は上記の点に鑑みてなされたもので
あり、バンプ形成が１工程で済み、生産性高く製造する
ことができる半導体パッケージ及びその製造方法を提供
することを目的とするものである。
あり、バンプ形成が１工程で済み、生産性高く製造する
ことができる半導体パッケージ及びその製造方法を提供
することを目的とするものである。
【０００５】
【課題を解決するための手段】本発明に係る半導体パッ
ケージは、表面にバンプ１が形成されたチップ２のバン
プ形成面に、バンプ１の高さの１／５〜１／２の寸法の
厚みでレジン３が被覆されていることを特徴とするもの
であり、バンプ１の高さの１／５〜１／２の寸法の厚み
でレジン３を設けることによって、バンプ１がレジン３
で埋もれることがなく、バンプ１を２つの工程で作製す
るような必要がなくなる。
ケージは、表面にバンプ１が形成されたチップ２のバン
プ形成面に、バンプ１の高さの１／５〜１／２の寸法の
厚みでレジン３が被覆されていることを特徴とするもの
であり、バンプ１の高さの１／５〜１／２の寸法の厚み
でレジン３を設けることによって、バンプ１がレジン３
で埋もれることがなく、バンプ１を２つの工程で作製す
るような必要がなくなる。
【０００６】また本発明に係る半導体パッケージの製造
方法は、半導体ウエハー４にバンプ１を形成し、半導体
ウエハー１のバンプ形成面にバンプ１の高さの１／５〜
１／２の寸法の厚みでレジン３を設けると共にレジンを
硬化させた後、半導体ウエハー１をダイシングしてチッ
プ２に分割することを特徴とするものであり、バンプ１
の高さの１／５〜１／２の寸法の厚みでレジン３を設け
ることによって、バンプ１がレジン３で埋もれることが
なく、バンプ１を２つの工程で作製するような必要がな
くなる。
方法は、半導体ウエハー４にバンプ１を形成し、半導体
ウエハー１のバンプ形成面にバンプ１の高さの１／５〜
１／２の寸法の厚みでレジン３を設けると共にレジンを
硬化させた後、半導体ウエハー１をダイシングしてチッ
プ２に分割することを特徴とするものであり、バンプ１
の高さの１／５〜１／２の寸法の厚みでレジン３を設け
ることによって、バンプ１がレジン３で埋もれることが
なく、バンプ１を２つの工程で作製するような必要がな
くなる。
【０００７】
【発明の実施の形態】以下、本発明の実施の形態を説明
する。図１において４は半導体ウエハーを示すものであ
り、この半導体ウエハー４に多数形成されたチップ（半
導体回路）２は切断エリア６で区画されている。そして
半導体ウエハー４上の各チップ２のエリア内においてア
ルミニウム等の電極（図示省略）が形成してあり、この
電極に接続した状態で図１（ａ）に示すように半導体ウ
エハー４の表面にバンプ１が設けてある。バンプ１は共
晶ハンダ等を生成させて形成することができる。
する。図１において４は半導体ウエハーを示すものであ
り、この半導体ウエハー４に多数形成されたチップ（半
導体回路）２は切断エリア６で区画されている。そして
半導体ウエハー４上の各チップ２のエリア内においてア
ルミニウム等の電極（図示省略）が形成してあり、この
電極に接続した状態で図１（ａ）に示すように半導体ウ
エハー４の表面にバンプ１が設けてある。バンプ１は共
晶ハンダ等を生成させて形成することができる。
【０００８】このように半導体ウエハー４の表面にバン
プ１を形成した後、半導体ウエハー４のバンプ１を形成
した面を図１（ｂ）のようにレジン３によって均一な厚
みで被覆する。レジン３による被覆は、半導体ウエハー
４を金型内にセットしてレジン３をモールド成形するこ
とによって行なったり、半導体ウエハー４の表面にレジ
ン３を塗布して行なったりすることができる。レジン３
としてはポリイミド等を用いることができるものであ
る。そして本発明ではレジン３はバンプ１の高さ寸法よ
りも小さい寸法の厚み、すなわちバンプ１の高さの１／
５〜１／２の寸法の厚みで設けるようにしてあり、バン
プ１の半分以上がレジン３の表面から突出するようにし
てある。レジン３の厚みがバンプ１の高さの１／５未満
であると、レジン３の層厚が薄くなり過ぎて、レジン３
によるウエハー４の保護効果等が不十分になる。逆にレ
ジン３の厚みがバンプ１の高さの１／２を超えると、バ
ンプ１がレジン３の表面から突出する寸法が小さくなり
過ぎて、バンプ１によるボンディングの信頼性が不十分
になる。このために本発明ではレジン３はバンプ１の高
さの１／５〜１／２の寸法の厚みで設けるようにしてあ
る。
プ１を形成した後、半導体ウエハー４のバンプ１を形成
した面を図１（ｂ）のようにレジン３によって均一な厚
みで被覆する。レジン３による被覆は、半導体ウエハー
４を金型内にセットしてレジン３をモールド成形するこ
とによって行なったり、半導体ウエハー４の表面にレジ
ン３を塗布して行なったりすることができる。レジン３
としてはポリイミド等を用いることができるものであ
る。そして本発明ではレジン３はバンプ１の高さ寸法よ
りも小さい寸法の厚み、すなわちバンプ１の高さの１／
５〜１／２の寸法の厚みで設けるようにしてあり、バン
プ１の半分以上がレジン３の表面から突出するようにし
てある。レジン３の厚みがバンプ１の高さの１／５未満
であると、レジン３の層厚が薄くなり過ぎて、レジン３
によるウエハー４の保護効果等が不十分になる。逆にレ
ジン３の厚みがバンプ１の高さの１／２を超えると、バ
ンプ１がレジン３の表面から突出する寸法が小さくなり
過ぎて、バンプ１によるボンディングの信頼性が不十分
になる。このために本発明ではレジン３はバンプ１の高
さの１／５〜１／２の寸法の厚みで設けるようにしてあ
る。
【０００９】上記のようにして半導体ウエハー４のバン
プ１の形成面をレジン３で被覆して硬化させた後、半導
体ウエハー４を切断エリア６でダイシングしてチップ２
に分割し、図１（ｃ）のようなチップサイズの超小型の
半導体パッケージＡを得ることができるものである。こ
のようにして作製される半導体パッケージＡにあって、
レジン３はバンプ１の高さの１／５〜１／２の寸法の厚
みで設けているために、バンプ１がレジン３で埋もれる
ことがなくなり、従来のようにバンプ１をインナーバン
プ１ａとアウターバンプ１ｂとで形成してアウターバン
プ１ｂをレジン３から突出させるような必要がなくな
り、バンプ１の形成を１工程で行なうことができるもの
である。またこの半導体パッケージＡにあっては、半導
体ウエハー４の各チップ２に形成した各電極にバンプ１
を設けることができ、電極密度と同等の高密度実装が可
能になるものである。
プ１の形成面をレジン３で被覆して硬化させた後、半導
体ウエハー４を切断エリア６でダイシングしてチップ２
に分割し、図１（ｃ）のようなチップサイズの超小型の
半導体パッケージＡを得ることができるものである。こ
のようにして作製される半導体パッケージＡにあって、
レジン３はバンプ１の高さの１／５〜１／２の寸法の厚
みで設けているために、バンプ１がレジン３で埋もれる
ことがなくなり、従来のようにバンプ１をインナーバン
プ１ａとアウターバンプ１ｂとで形成してアウターバン
プ１ｂをレジン３から突出させるような必要がなくな
り、バンプ１の形成を１工程で行なうことができるもの
である。またこの半導体パッケージＡにあっては、半導
体ウエハー４の各チップ２に形成した各電極にバンプ１
を設けることができ、電極密度と同等の高密度実装が可
能になるものである。
【００１０】
【発明の効果】上記のように本発明に係る半導体パッケ
ージは、表面にバンプが形成されたチップのバンプ形成
面に、バンプの高さの１／５〜１／２の寸法の厚みでレ
ジンが被覆されていることを特徴とするものであり、バ
ンプがレジンで埋もれることがなく、バンプを２つの工
程で作製するような必要がなくなって１工程で作製する
ことが可能になるものであり、生産性を高めることがで
きるものである。
ージは、表面にバンプが形成されたチップのバンプ形成
面に、バンプの高さの１／５〜１／２の寸法の厚みでレ
ジンが被覆されていることを特徴とするものであり、バ
ンプがレジンで埋もれることがなく、バンプを２つの工
程で作製するような必要がなくなって１工程で作製する
ことが可能になるものであり、生産性を高めることがで
きるものである。
【００１１】また本発明に係る半導体パッケージの製造
方法は、半導体ウエハーにバンプを形成し、半導体ウエ
ハーのバンプ形成面にバンプの高さの１／５〜１／２の
寸法の厚みでレジンを設けると共にレジンを硬化させた
後、半導体ウエハーをダイシングしてチップに分割する
ようにしたので、バンプがレジンで埋もれることがな
く、バンプを２つの工程で作製するような必要がなくな
って１工程で作製することが可能になるものであって、
生産性を高めることができるものであり、しかもレジン
を設けた後に半導体ウエハーをダイシングすることによ
ってチップサイズの超小型の半導体パッケージを得るこ
とができるものである。
方法は、半導体ウエハーにバンプを形成し、半導体ウエ
ハーのバンプ形成面にバンプの高さの１／５〜１／２の
寸法の厚みでレジンを設けると共にレジンを硬化させた
後、半導体ウエハーをダイシングしてチップに分割する
ようにしたので、バンプがレジンで埋もれることがな
く、バンプを２つの工程で作製するような必要がなくな
って１工程で作製することが可能になるものであって、
生産性を高めることができるものであり、しかもレジン
を設けた後に半導体ウエハーをダイシングすることによ
ってチップサイズの超小型の半導体パッケージを得るこ
とができるものである。
【図１】本発明の実施の態様の一例を示すものであり、
（ａ）はバンプを設けた半導体ウエハーの平面図、
（ｂ）はバンプとレジンを設けた半導体ウエハーの断面
図、（ｃ）は半導体パッケージの拡大した断面図であ
る。
（ａ）はバンプを設けた半導体ウエハーの平面図、
（ｂ）はバンプとレジンを設けた半導体ウエハーの断面
図、（ｃ）は半導体パッケージの拡大した断面図であ
る。
【図２】従来例を示すものであり、（ａ），（ｂ），
（ｃ），（ｄ）はそれぞれ断面図である。
（ｃ），（ｄ）はそれぞれ断面図である。
１ バンプ ２ チップ ３ レジン ４ 半導体ウエハー
Claims (2)
- 【請求項１】 表面にバンプが形成されたチップのバン
プ形成面に、バンプの高さの１／５〜１／２の寸法の厚
みでレジンが被覆されていることを特徴とする半導体パ
ッケージ。 - 【請求項２】 半導体ウエハーにバンプを形成し、半導
体ウエハーのバンプ形成面にバンプの高さの１／５〜１
／２の寸法の厚みでレジンを設けると共にレジンを硬化
させた後、半導体ウエハーをダイシングしてチップに分
割することを特徴とする半導体パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219111A JP2992460B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7219111A JP2992460B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0964078A true JPH0964078A (ja) | 1997-03-07 |
| JP2992460B2 JP2992460B2 (ja) | 1999-12-20 |
Family
ID=16730430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7219111A Expired - Lifetime JP2992460B2 (ja) | 1995-08-28 | 1995-08-28 | 半導体パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992460B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006558A1 (en) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US6475829B2 (en) | 2001-03-21 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| US8207606B2 (en) | 2008-07-21 | 2012-06-26 | Samsung Electronics Co., Ltd | Semiconductor device |
-
1995
- 1995-08-28 JP JP7219111A patent/JP2992460B2/ja not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001006558A1 (en) * | 1999-07-16 | 2001-01-25 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US6780668B1 (en) | 1999-07-16 | 2004-08-24 | Matsushita Electric Industrial Co., Ltd. | Package of semiconductor device and method of manufacture thereof |
| US7090482B2 (en) | 1999-07-16 | 2006-08-15 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device package manufacturing method and semiconductor device package manufactured by the method |
| US6478562B1 (en) | 1999-09-14 | 2002-11-12 | Apic Yamada Corp. | Resin molding machine |
| US6475829B2 (en) | 2001-03-21 | 2002-11-05 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| US8207606B2 (en) | 2008-07-21 | 2012-06-26 | Samsung Electronics Co., Ltd | Semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2992460B2 (ja) | 1999-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3526731B2 (ja) | 半導体装置およびその製造方法 | |
| KR100665777B1 (ko) | 반도체장치 및 그 제조방법 | |
| US6309954B1 (en) | Methods of forming flip chip bumps and related flip chip bump constructions | |
| TWI323931B (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| CN113363166A (zh) | 扇出型堆迭式半导体封装结构的多层模封方法 | |
| CN205810795U (zh) | 半导体结构 | |
| JP2006196701A (ja) | 半導体装置の製造方法 | |
| US7608481B2 (en) | Method for producing semiconductor package | |
| TW202023007A (zh) | 半導體封裝結構及其製法 | |
| JP3621182B2 (ja) | チップサイズパッケージの製造方法 | |
| JP2001176898A (ja) | 半導体パッケージの製造方法 | |
| CN109817587A (zh) | 形成半导体结构的方法及封装件 | |
| JP2001044229A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP2000124354A (ja) | チップサイズパッケージ及びその製造方法 | |
| JP2992460B2 (ja) | 半導体パッケージ及びその製造方法 | |
| US20030025189A1 (en) | Semiconductor package with recessed leadframe and a recessed leadframe | |
| US20060012056A1 (en) | Semiconductor chip resin encapsulation method | |
| JP3425378B2 (ja) | 半導体装置の製造方法 | |
| CN108695266A (zh) | 封装结构及其制作方法 | |
| JP2000021906A (ja) | 半導体チップの製造方法 | |
| JPS6089951A (ja) | フリツプチツプｉｃの製造方法 | |
| JP2535890B2 (ja) | 半導体装置の製造方法 | |
| JPH05335442A (ja) | 半導体装置の樹脂モールド方法 | |
| JP3024517B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06151487A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991005 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071015 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081015 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091015 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101015 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111015 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121015 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131015 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |