JPH0964266A - Lead frame - Google Patents
Lead frameInfo
- Publication number
- JPH0964266A JPH0964266A JP7233334A JP23333495A JPH0964266A JP H0964266 A JPH0964266 A JP H0964266A JP 7233334 A JP7233334 A JP 7233334A JP 23333495 A JP23333495 A JP 23333495A JP H0964266 A JPH0964266 A JP H0964266A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- die pad
- lead frame
- stress
- rigidity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 半導体チップとの間に熱膨張係数の大き
な差異があっても大きな半導体チップを熱履歴による応
力が生じないように実装することを可能にする新規なリ
ードフレームを提供する。
【解決手段】 各ダイパッド4を、吊り部と一体の複数
の部分に分割(4a、4b、4c、4d)し、各吊り部
3a、3b、3c、3dを例えばS字状の如きストレス
を緩和できる形状にする。
(57) [Abstract] [PROBLEMS] To provide a novel lead frame capable of mounting a large semiconductor chip without causing stress due to thermal history even if there is a large difference in thermal expansion coefficient from the semiconductor chip. provide. SOLUTION: Each die pad 4 is divided into a plurality of parts (4a, 4b, 4c, 4d) integrated with a hanging part, and each hanging part 3a, 3b, 3c, 3d relieves stress such as S-shape. Make it possible.
Description
【0001】[0001]
【発明の属する技術分野】本発明は、ダイパッドとそれ
に載置される半導体チップとの間に熱膨張係数の大きな
差があっても半導体チップに大きな応力が生じないよう
に実装することができるリードフレームに関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention is a lead that can be mounted so that a large stress does not occur in the semiconductor chip even if there is a large difference in coefficient of thermal expansion between the die pad and the semiconductor chip mounted thereon. Regarding the frame.
【0002】[0002]
【従来の技術】年々、ICの規模が大きくなり、チップ
寸法と消費電力の大きなIC製品が登場しつつある。そ
のようなIC製品は、従来においてはセラミックパッケ
ージに実装するのが普通であったが、しかし、民生品と
してもチップ寸法と消費電力の大きなICが利用される
傾向が生じるに至ってリードフレームを用いて樹脂封止
するという実装方法が採られるようになった。なぜなら
ば、セラミックパッケージは非常に高価であるのに対
し、樹脂封止パッケージは安価であり、民生品には安価
であることの要求が極めて強いからである。2. Description of the Related Art As the scale of ICs increases year by year, IC products with large chip size and large power consumption are being introduced. In the past, such IC products were usually mounted in a ceramic package, but even as consumer products, ICs with large chip size and large power consumption tend to be used, and lead frames are used. A mounting method of resin sealing has come to be adopted. This is because the ceramic package is very expensive, whereas the resin-sealed package is inexpensive, and consumer products are required to be inexpensive.
【0003】リードフレームは一般に、図4(A)に示
すように半導体チップaを載置するダイパッドbと該ダ
イパッドbを支持する複数の吊り部c、c、c、cと半
導体チップaの各電極にワイヤを介して接続される複数
のリードd、d、・・・とによって構成されたものを、
複数の半導体チップ分一体化したものであり、熱伝導率
の大きな銅系の材料を用いる場合が多い。そして、
(B)に示すように半導体チップaを接着剤eを介して
ダイパッドbにボンディングする。As shown in FIG. 4 (A), the lead frame generally has a die pad b on which the semiconductor chip a is mounted and a plurality of suspension parts c, c, c, c and the semiconductor chip a for supporting the die pad b. What is composed of a plurality of leads d, d, ... Connected to the electrodes through wires,
A plurality of semiconductor chips are integrated, and a copper-based material having a large thermal conductivity is often used. And
As shown in (B), the semiconductor chip a is bonded to the die pad b via the adhesive agent e.
【0004】[0004]
【発明が解決しようとする課題】ところで、寸法が大き
な半導体チップをリードフレームを用いて樹脂封止によ
り実装すると、組立工程における熱履歴によって製品完
成段階における半導体チップ内部にストレスが残る場合
があるという問題があった。というのは、リードフレー
ムを成す銅の熱膨張係数が17×10-6/Kであるのに
対し、銅からなるリードフレームのダイパッドにチップ
ボンディングされる半導体チップを成すシリコンは1×
10-6/Kであり、互いにボンディングされる半導体チ
ップとダイパッドの熱膨張係数が非常に大きく異なる。By the way, when a semiconductor chip having a large size is mounted by resin encapsulation using a lead frame, stress may remain inside the semiconductor chip at the product completion stage due to heat history in the assembly process. There was a problem. This is because the thermal expansion coefficient of the copper forming the lead frame is 17 × 10 −6 / K, while the silicon forming the semiconductor chip that is chip-bonded to the die pad of the lead frame made of copper is 1 ×.
It is 10 −6 / K, and the coefficient of thermal expansion of the semiconductor chip and the die pad bonded to each other is very different.
【0005】そして、例えば、半導体チップのダイボン
ディング工程においては、接着剤のキュアに150〜2
00℃程度の温度をかけるために、キュア後室温に戻る
際にチップ寸法1cm当たり20μmもの寸法差が半導
体チップとダイパッドとの間に生じようとし、ダイパッ
ドが収縮し、そのため半導体チップや接着剤に応力が加
わるのである。この応力は半導体チップが大きいほど大
きくなる。このような応力が生じる工程はダイボンディ
ング工程以外にもモールド工程、リフロー工程等があ
る。Then, for example, in the die-bonding process of the semiconductor chip, the curing of the adhesive is performed by 150 to 2
In order to apply a temperature of about 00 ° C., when the temperature returns to room temperature after curing, a dimensional difference of 20 μm per 1 cm of the chip size tends to occur between the semiconductor chip and the die pad, and the die pad contracts. Stress is applied. This stress increases as the size of the semiconductor chip increases. In addition to the die bonding process, the process in which such stress occurs includes a molding process and a reflow process.
【0006】このような応力が半導体チップに生じる
と、ピエゾ効果によりICの特性が変化するという問題
がある。また、このような半導体チップの応力を生ぜし
める熱履歴は、半導体チップ自身のクラック、接着剤の
剥離、パッケージクラック等を起こす原因になる。When such a stress is generated in the semiconductor chip, there is a problem that the characteristics of the IC change due to the piezo effect. In addition, such a thermal history that causes stress in the semiconductor chip causes cracks in the semiconductor chip itself, peeling of the adhesive, package cracks, and the like.
【0007】本発明はこのような問題点を解決すべく為
されたものであり、半導体チップとの間に熱膨張係数の
大きな差異があっても大きな半導体チップを熱履歴によ
る応力が生じないように実装することを可能にする新規
なリードフレームを提供することを目的とする。The present invention has been made to solve such a problem, so that even if there is a large difference in the coefficient of thermal expansion between the semiconductor chip and the semiconductor chip, the stress due to the thermal history does not occur in the large semiconductor chip. It is intended to provide a novel lead frame that can be mounted on the.
【0008】[0008]
【課題を解決するための手段】請求項1のリードフレー
ムは、各ダイパッドが、吊り部と一体の複数の部分に分
割され、各吊り部がストレス緩和形状を有することを特
徴とする。従って、請求項1のリードフレームによれ
ば、熱工程を経る毎にリードフレームが半導体チップに
対して大きく収縮するも、各吊り部によってストレスを
緩和することができるので、半導体チップに大きな応力
が発生するのを防止することができる。A lead frame according to a first aspect of the present invention is characterized in that each die pad is divided into a plurality of portions integrated with a suspension portion, and each suspension portion has a stress relaxation shape. Therefore, according to the lead frame of the first aspect, although the lead frame largely contracts with respect to the semiconductor chip each time the heating process is performed, the stress can be relieved by the respective hanging portions, so that a large stress is applied to the semiconductor chip. It can be prevented from occurring.
【0009】請求項2のリードフレームは、各ダイパッ
ドが、面方向における剛性を半導体チップ接着用接着剤
の面方向における接着強度以下になるような形状にされ
てなることを特徴とする。従って、請求項2のリードフ
レームによれば、ダイパッドの剛性が小さく接着剤の剛
性以下なので、熱工程を経るとダイパッドと半導体チッ
プとの熱膨張係数の差に起因して生じるストレスは接着
剤とダイパッドとにかかり、半導体チップ自身にはかか
らない。依って、半導体チップに応力が発生するのを防
止することができる。According to a second aspect of the lead frame, each die pad is shaped so that the rigidity in the surface direction is equal to or less than the adhesive strength in the surface direction of the semiconductor chip bonding adhesive. Therefore, according to the lead frame of the second aspect, since the rigidity of the die pad is smaller than the rigidity of the adhesive, the stress caused by the difference in the coefficient of thermal expansion between the die pad and the semiconductor chip after the thermal process is caused by the adhesive. It affects the die pad and does not affect the semiconductor chip itself. Therefore, it is possible to prevent stress from being generated in the semiconductor chip.
【0010】請求項3のリードフレームは、請求項2記
載のリードフレームにおいて、ダイパッドが網目状に形
成されてなることを特徴とする。従って、請求項3のリ
ードフレームによれば、ダイパッドが網目状なので、ダ
イパッドの面方向における剛性を弱くすることができ、
延いては接着剤の面方向における剛性よりも弱くするこ
とができる。A lead frame according to a third aspect is the lead frame according to the second aspect, characterized in that the die pad is formed in a mesh shape. Therefore, according to the lead frame of claim 3, since the die pad has a mesh shape, the rigidity in the surface direction of the die pad can be weakened,
Further, the rigidity of the adhesive in the surface direction can be made weaker.
【0011】[0011]
【発明の実施の形態】以下、本発明を図示実施の形態に
従って詳細に説明する。図1(A)、(B)は本発明リ
ードフレームの一つの実施の形態を示すもので、(A)
は要部の概略を示す平面図、(B)は(A)の部分Bを
拡大して示す平面図である。図面において、1はタイバ
ーで、リード2、2、・・・及び吊り部3a、3b、3
c、3dを連結する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail with reference to the illustrated embodiments. 1A and 1B show an embodiment of a lead frame of the present invention.
Is a plan view showing an outline of a main part, and FIG. 6B is a plan view showing an enlarged part B of FIG. In the drawing, 1 is a tie bar, which is used for the leads 2, 2, ...
Connect c and 3d.
【0012】吊り部3a、3a、3c、3dは一つの半
導体チップ分のダイパッドを支えるものであるが、該ダ
イパッドは4個の部分4a、4b、4c、4dに分割さ
れ、該各分割部分4a、4b、4c、4dは一個の半導
体チップ5の角部を支持する。そして、吊り部3a、3
b、3c、3dはそれぞれストレスを緩和できるように
S字状に形成されている。The suspension portions 3a, 3a, 3c, 3d support a die pad for one semiconductor chip, and the die pad is divided into four portions 4a, 4b, 4c, 4d, and each divided portion 4a. 4b, 4c, and 4d support the corners of one semiconductor chip 5. And the hanging parts 3a, 3
Each of b, 3c, and 3d is formed in an S shape so as to relieve stress.
【0013】従って、このようなリードフレームによれ
ば、熱工程を経るとリードフレームが半導体チップ5に
対して大きく収縮するも、各吊り部3a、3b、3c、
3dによってストレスを緩和することができるので、半
導体チップ5に大きな応力が発生するのを防止すること
ができる。依って、ピエゾ効果によりICの特性が変化
する、半導体チップ自身のクラック、接着剤の剥離、パ
ッケージクラック等を生じる等のおそれがなくなる。Therefore, according to such a lead frame, although the lead frame largely contracts with respect to the semiconductor chip 5 after the heating process, the hanging portions 3a, 3b, 3c,
Since the stress can be relieved by 3d, it is possible to prevent a large stress from being generated in the semiconductor chip 5. Therefore, there is no fear that the characteristics of the IC will change due to the piezo effect, cracks in the semiconductor chip itself, peeling of the adhesive, package cracks, and the like.
【0014】図2は図1に示した実施の形態の吊り部に
おける変形例を示す斜視図である。本変形例における吊
り部3a、3b、3c、3d(図面には3aのみ図示し
た。)はデプレスによってストレスを緩和するようにし
てなる。このようにストレス緩和は種々の態様で為し得
る。FIG. 2 is a perspective view showing a modification of the suspension portion of the embodiment shown in FIG. The suspension portions 3a, 3b, 3c, and 3d (only 3a is shown in the drawing) in the present modification are designed to relieve stress by depressing. Thus, stress relief can be achieved in various ways.
【0015】[0015]
【発明の実施の形態】図3は本発明リードフレームの他
の実施の形態の要部である一つのダイパッドを示す平面
図である。本リードフレームの各ダイパッド4は図3に
示すように網目状に形成することによって、ダイパッド
4の平面方向における剛性を弱くしたものであり、図3
において、線のあるところがリードフレームの銅系部材
からなる部分であり、線のないところが孔の部分であ
る。このようにダイパッド4を細い線により網目状に形
成したので剛性を弱くすることができ、接着剤(半導体
チップをダイパッド4に接着する接着剤)の剛性と同程
度かそれ以下にすることもできる。このようにダイパッ
ド4の剛性を小さくすると、熱によるストレスはダイパ
ッド4自身の剛性の弱さに起因した変形により吸収する
ことができ、半導体チップに大きな応力が生じるのを防
止することができる。FIG. 3 is a plan view showing one die pad which is a main part of another embodiment of the lead frame of the present invention. By forming each die pad 4 of the lead frame in a mesh shape as shown in FIG. 3, the rigidity of the die pad 4 in the plane direction is weakened.
In the above, the part where the line is present is the part made of the copper-based member of the lead frame, and the part where the line is not present is the hole part. Since the die pad 4 is formed in a mesh shape with thin lines in this manner, the rigidity can be weakened, and the rigidity can be made equal to or less than the rigidity of the adhesive (the adhesive that bonds the semiconductor chip to the die pad 4). . By reducing the rigidity of the die pad 4 as described above, the stress due to heat can be absorbed by the deformation caused by the weak rigidity of the die pad 4 itself, and a large stress can be prevented from occurring in the semiconductor chip.
【0016】即ち、半導体チップに残留応力が生じるの
は、互いに接続される半導体チップとダイパッドとが共
に強い剛性が生じるからである。しかるに、本リードフ
レームのように、剛性を弱くすると、半導体チップをダ
イパッドに接着剤によりボンディングした場合における
熱膨張係数の違いに起因するストレスは接着剤とダイパ
ッドにかかり、半導体チップにはかからない。従って、
半導体チップに熱による応力が生じないのである。この
ような応力緩和効果はダイパッドの平面方向における剛
性を接着剤のそれと同程度かそれ以下にすることによっ
て充分に得ることができる。That is, the residual stress is generated in the semiconductor chip because both the semiconductor chip and the die pad connected to each other have strong rigidity. However, when the rigidity is weakened as in the present lead frame, the stress caused by the difference in thermal expansion coefficient when the semiconductor chip is bonded to the die pad by the adhesive is applied to the adhesive and the die pad, and is not applied to the semiconductor chip. Therefore,
No heat stress is generated in the semiconductor chip. Such a stress relaxation effect can be sufficiently obtained by making the rigidity of the die pad in the plane direction equal to or less than that of the adhesive.
【0017】[0017]
【発明の効果】請求項1のリードフレームによれば、熱
工程を経る毎にリードフレームが半導体チップに対して
大きく収縮するも、各吊り部によってストレスを緩和す
ることができるので、半導体チップに大きな応力が発生
するのを防止することができる。請求項2のリードフレ
ームによれば、ダイパッドの剛性が小さく接着剤の剛性
以下なので、熱工程を経るとダイパッドと半導体チップ
との熱膨張係数の差に起因して生じるストレスは接着剤
とダイパッドとにかかり、半導体チップ自身にはかから
ない。依って、半導体チップに応力が発生するのを防止
することができる。請求項3のリードフレームによれ
ば、ダイパッドが網目状なので、ダイパッドの面方向に
おける剛性を弱くすることができ、延いては接着剤の面
方向における剛性よりも弱くすることができる。According to the lead frame of the first aspect of the present invention, even though the lead frame contracts greatly with respect to the semiconductor chip each time the heating process is performed, the stress can be relieved by the respective hanging portions. It is possible to prevent a large stress from being generated. According to the lead frame of the second aspect, since the rigidity of the die pad is smaller than the rigidity of the adhesive agent, the stress caused by the difference in the thermal expansion coefficient between the die pad and the semiconductor chip after the thermal process is caused by the adhesive agent and the die pad. It does not affect the semiconductor chip itself. Therefore, it is possible to prevent stress from being generated in the semiconductor chip. According to the lead frame of the third aspect, since the die pad has a mesh shape, the rigidity in the surface direction of the die pad can be weakened, and further, the rigidity in the surface direction of the adhesive can be weakened.
【図1】(A)、(B)は本発明リードフレームの一つ
の実施の形態を示すもので、(A)は要部の概略平面
図、(B)は(A)の部分Bを拡大して示す平面図であ
る。1A and 1B show one embodiment of a lead frame of the present invention, where FIG. 1A is a schematic plan view of a main part, and FIG. 1B is an enlarged view of part B of FIG. 1A. FIG.
【図2】上記一つの実施の形態の吊り部における変形例
を示す斜視図である。FIG. 2 is a perspective view showing a modified example of the suspension unit of the one embodiment.
【図3】本発明リードフレームの他の実施の形態の要部
を示す平面図である。FIG. 3 is a plan view showing a main part of another embodiment of the lead frame of the present invention.
【図4】(A)、(B)は従来例を示すもので、(A)
は斜視図、(B)は断面図である。4A and 4B show a conventional example, and FIG.
Is a perspective view, and (B) is a sectional view.
2 リード 3a〜3d 吊り部 4a〜4d ダイパッドの分割部分 5 半導体チップ 2 Leads 3a to 3d Hanging part 4a to 4d Divided part of die pad 5 Semiconductor chip
Claims (3)
ッドが、吊り部と一体の複数の部分に分割され、各吊り
部がストレス緩和形状を有することを特徴とするリード
フレーム1. A lead frame, wherein each die pad on which one semiconductor chip is mounted is divided into a plurality of parts integrated with a hanging part, and each hanging part has a stress relaxation shape.
ッドが、面方向における剛性を半導体チップ接着剤の面
方向における接着強度以下になるような形状にされてな
ることを特徴とするリードフレーム2. A lead frame, wherein each die pad on which one semiconductor chip is mounted is shaped so that the rigidity in the surface direction is equal to or less than the adhesive strength in the surface direction of the semiconductor chip adhesive.
とを特徴とする請求項2記載のリードフレーム3. The lead frame according to claim 2, wherein the die pad is formed in a mesh shape.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233334A JPH0964266A (en) | 1995-08-18 | 1995-08-18 | Lead frame |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7233334A JPH0964266A (en) | 1995-08-18 | 1995-08-18 | Lead frame |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964266A true JPH0964266A (en) | 1997-03-07 |
Family
ID=16953527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7233334A Pending JPH0964266A (en) | 1995-08-18 | 1995-08-18 | Lead frame |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964266A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051982A (en) * | 1999-01-28 | 2000-08-16 | 유-행 치아오 | Lead frame structure having multi-segment die pad |
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
| WO2004012485A3 (en) * | 2002-07-31 | 2004-04-08 | Motorola Inc | Mounting surfaces for electronic devices |
| US6828659B2 (en) | 2000-05-31 | 2004-12-07 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad supported by a die pad supporter |
| EP1267404A3 (en) * | 2001-06-13 | 2004-12-08 | Robert Bosch Gmbh | Package for an electronic device |
| US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
-
1995
- 1995-08-18 JP JP7233334A patent/JPH0964266A/en active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000051982A (en) * | 1999-01-28 | 2000-08-16 | 유-행 치아오 | Lead frame structure having multi-segment die pad |
| US6828659B2 (en) | 2000-05-31 | 2004-12-07 | Oki Electric Industry Co., Ltd. | Semiconductor device having a die pad supported by a die pad supporter |
| SG102051A1 (en) * | 2001-05-25 | 2004-02-27 | Shinko Electric Ind Co | Method of production of lead frame, lead frame, and semiconductor device |
| EP1267404A3 (en) * | 2001-06-13 | 2004-12-08 | Robert Bosch Gmbh | Package for an electronic device |
| WO2004012485A3 (en) * | 2002-07-31 | 2004-04-08 | Motorola Inc | Mounting surfaces for electronic devices |
| US6996897B2 (en) | 2002-07-31 | 2006-02-14 | Freescale Semiconductor, Inc. | Method of making a mount for electronic devices |
| US7012324B2 (en) | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Lead frame with flag support structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2602076B2 (en) | Lead frame for semiconductor device | |
| JP3205235B2 (en) | Lead frame, resin-encapsulated semiconductor device, method of manufacturing the same, and mold for manufacturing semiconductor device used in the manufacturing method | |
| US5888847A (en) | Technique for mounting a semiconductor die | |
| JPH0964266A (en) | Lead frame | |
| CN222720429U (en) | Hybrid quad flat no-lead QFN and quad flat package QFP integrated circuit package | |
| JP2746224B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0384958A (en) | Manufacture of multichip package | |
| JP2000156464A (en) | Method for manufacturing semiconductor device | |
| CN215377403U (en) | Semiconductor Devices and Lead Frames | |
| JP2589520B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP2705983B2 (en) | Method for manufacturing semiconductor device | |
| JP3528711B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP2527503B2 (en) | Lead frame and manufacturing method thereof | |
| JP3626831B2 (en) | Lead frame | |
| JPH09153589A (en) | Semiconductor device | |
| JP2004312053A (en) | Semiconductor device | |
| JPH088384A (en) | Semiconductor device and manufacturing method thereof | |
| JPH04168759A (en) | Semiconductor device, lead frame and fabrication thereof | |
| JPH06120270A (en) | Semiconductor device | |
| JP3251436B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| KR200141125Y1 (en) | Structure of lead frame | |
| CN118588675A (en) | Hybrid Multi-die QFP-QFN Package | |
| JPH05190750A (en) | Semiconductor device | |
| JPH06244335A (en) | Resin-sealed semiconductor device | |
| KR970008530A (en) | Surface-mount leadframes, semiconductor packages using the same, and manufacturing methods thereof |