JPH0964730A - Ｐｌｌ回路 - Google Patents
Ｐｌｌ回路Info
- Publication number
- JPH0964730A JPH0964730A JP7215760A JP21576095A JPH0964730A JP H0964730 A JPH0964730 A JP H0964730A JP 7215760 A JP7215760 A JP 7215760A JP 21576095 A JP21576095 A JP 21576095A JP H0964730 A JPH0964730 A JP H0964730A
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- charge pump
- filter
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
- H03L7/0895—Details of the current generators
- H03L7/0898—Details of the current generators the source or sink current values being variable
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
- H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】 ＶＣＯやフィルタの定数を設定しなおすこと
なしに、的確に動作できる、広いロックレンジを有する
ＰＬＬ回路を得る。 【解決手段】 チャージポンプ５を介して入力を受ける
フィルタ１１と、このフィルタ１１の出力を受けるＶＣ
Ｏ７とを備えたＰＬＬ回路において、ＶＣＯ７の入力電
圧に応じて出力の状態が決まるセットリセットフリップ
フロップ２０と、セットリセットフリップフロップ２０
の出力値によって状態が決まる複数のスイッチ２３・２
４とを含み、スイッチの状態によってＶＣＯ７の入出力
特性とチャージポンプ５の電流値を切換える。
なしに、的確に動作できる、広いロックレンジを有する
ＰＬＬ回路を得る。 【解決手段】 チャージポンプ５を介して入力を受ける
フィルタ１１と、このフィルタ１１の出力を受けるＶＣ
Ｏ７とを備えたＰＬＬ回路において、ＶＣＯ７の入力電
圧に応じて出力の状態が決まるセットリセットフリップ
フロップ２０と、セットリセットフリップフロップ２０
の出力値によって状態が決まる複数のスイッチ２３・２
４とを含み、スイッチの状態によってＶＣＯ７の入出力
特性とチャージポンプ５の電流値を切換える。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＬＬ回路に関
するものである。
するものである。
【０００２】
【従来の技術】図５は、従来のＰＬＬ回路の一例であ
る。図において、１は入力端子、２は出力端子、３は出
力端子２に現れる出力信号の周波数をＮ分の１に分周す
る分周器である。４は位相比較器、５はチャージポンプ
である。位相比較器４とチャージポンプ５は、入力端子
１に入力される信号と、位相比較器の入力端子６に入力
される分周器の出力信号の位相差に応じた電流を出力す
る。７は電圧制御発振器（以下、ＶＣＯという）で、正
の入力端子８と負の入力端子９の間の電圧差によって出
力信号周波数が変化するものである。また、電流源１０
の電流値によっても出力信号周波数が変化する。１１は
フィルタで、コンデンサ１２、１３と抵抗１４で構成さ
れる。このフィルタ１１は、チャージポンプの出力電流
を積分して電圧に変換させるためと、チャージポンプ電
流源１５の電流値と、ＶＣＯの入出力特性とともにＰＬ
Ｌ回路の応答特性を設定するためにある。
る。図において、１は入力端子、２は出力端子、３は出
力端子２に現れる出力信号の周波数をＮ分の１に分周す
る分周器である。４は位相比較器、５はチャージポンプ
である。位相比較器４とチャージポンプ５は、入力端子
１に入力される信号と、位相比較器の入力端子６に入力
される分周器の出力信号の位相差に応じた電流を出力す
る。７は電圧制御発振器（以下、ＶＣＯという）で、正
の入力端子８と負の入力端子９の間の電圧差によって出
力信号周波数が変化するものである。また、電流源１０
の電流値によっても出力信号周波数が変化する。１１は
フィルタで、コンデンサ１２、１３と抵抗１４で構成さ
れる。このフィルタ１１は、チャージポンプの出力電流
を積分して電圧に変換させるためと、チャージポンプ電
流源１５の電流値と、ＶＣＯの入出力特性とともにＰＬ
Ｌ回路の応答特性を設定するためにある。
【０００３】以下に動作について説明する。このＰＬＬ
回路の機能は、入力端子１に入力される信号の周波数の
Ｎ倍の周波数の信号を出力端子２に出力させ、入力信号
の周波数や位相が変化したとき、出力信号もこれに追従
させることである。例えば、入力端子１に入力される信
号の位相に比べ分周器３の出力信号の位相が遅れている
場合は、位相比較器４、チャージポンプ５及びフィルタ
１１により、ＶＣＯ７の正の入力端子の電圧が負の入力
端子９の電圧より高くなる。また、ＶＣＯ７の入出力特
性は、図６の実線のようになっているため、出力信号周
波数は、高くなる。すなわち、分周器３の出力信号の位
相が進む方向に動作する。また、逆に、入力端子１に入
力される信号の位相に比べ分周器３の出力信号の位相が
進んでいる場合は、分周器３の出力信号の位相を遅らせ
るように動作する。以上のようなフィードバックによ
り、出力信号の位相や周波数が入力信号の位相や周波数
に追従するように働く。
回路の機能は、入力端子１に入力される信号の周波数の
Ｎ倍の周波数の信号を出力端子２に出力させ、入力信号
の周波数や位相が変化したとき、出力信号もこれに追従
させることである。例えば、入力端子１に入力される信
号の位相に比べ分周器３の出力信号の位相が遅れている
場合は、位相比較器４、チャージポンプ５及びフィルタ
１１により、ＶＣＯ７の正の入力端子の電圧が負の入力
端子９の電圧より高くなる。また、ＶＣＯ７の入出力特
性は、図６の実線のようになっているため、出力信号周
波数は、高くなる。すなわち、分周器３の出力信号の位
相が進む方向に動作する。また、逆に、入力端子１に入
力される信号の位相に比べ分周器３の出力信号の位相が
進んでいる場合は、分周器３の出力信号の位相を遅らせ
るように動作する。以上のようなフィードバックによ
り、出力信号の位相や周波数が入力信号の位相や周波数
に追従するように働く。
【０００４】ここで、ＶＣＯ７は、電流源１０の電流値
が一定であれば、図６のように出力周波数の範囲に限界
がある。これは、主に、ＶＣＯ７の入力ダイナミックレ
ンジに限界があるためである。また、チャージポンプ５
の出力ダイナミックレンジによっても出力周波数範囲が
制限されることになる。このため、従来のＰＬＬ回路で
は、出力信号の周波数が入力信号の周波数に追従できる
範囲（以下、ロックレンジという）に限界があった。
が一定であれば、図６のように出力周波数の範囲に限界
がある。これは、主に、ＶＣＯ７の入力ダイナミックレ
ンジに限界があるためである。また、チャージポンプ５
の出力ダイナミックレンジによっても出力周波数範囲が
制限されることになる。このため、従来のＰＬＬ回路で
は、出力信号の周波数が入力信号の周波数に追従できる
範囲（以下、ロックレンジという）に限界があった。
【０００５】また、入力周波数が大きく変わる場合は、
ＶＣＯ７の電流源１０の電流値を設定しなおすと同時
に、フィルタ１１に使用される抵抗１４やコンデンサ１
２・１３の値あるいは、チャージポンプ５の電流源１５
の電流値も設定しなおす必要があった。
ＶＣＯ７の電流源１０の電流値を設定しなおすと同時
に、フィルタ１１に使用される抵抗１４やコンデンサ１
２・１３の値あるいは、チャージポンプ５の電流源１５
の電流値も設定しなおす必要があった。
【０００６】この発明の目的は、ＶＣＯやフィルタの定
数を設定しなおすことなく、広いロックレンジを有する
ＰＬＬ回路を提供することにある。
数を設定しなおすことなく、広いロックレンジを有する
ＰＬＬ回路を提供することにある。
【０００７】第１の発明は、ＶＣＯやフィルタの定数を
設定しなおすことなしに、的確に動作できる、広いロッ
クレンジを有するＰＬＬ回路を得ようとするものであ
る。
設定しなおすことなしに、的確に動作できる、広いロッ
クレンジを有するＰＬＬ回路を得ようとするものであ
る。
【０００８】第２の発明は、ＶＣＯやフィルタの定数を
設定しなおすことなしに、より的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
設定しなおすことなしに、より的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
【０００９】第３の発明は、ＶＣＯやフィルタの定数を
設定しなおすことなしに、一層的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
設定しなおすことなしに、一層的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
【００１０】第４の発明は、ＶＣＯやフィルタの定数を
設定しなおすことなしに、更に的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
設定しなおすことなしに、更に的確に動作できる、広い
ロックレンジを有するＰＬＬ回路を得ようとするもので
ある。
【００１１】第５の発明は、ＶＣＯやフィルタの定数を
設定しなおすことなしに、より一層的確に動作できる、
広いロックレンジを有するＰＬＬ回路を得ようとするも
のである。
設定しなおすことなしに、より一層的確に動作できる、
広いロックレンジを有するＰＬＬ回路を得ようとするも
のである。
【００１２】
【課題を解決するための手段】第１の発明においては、
チャージポンプを介して入力を受けるフィルタと、この
フィルタの出力を受ける電圧制御発振器とを備えたＰＬ
Ｌ回路において、入力状態に応じその状態が決まる複数
のスイッチを含み、このスイッチの状態によって電圧制
御発振器の入出力特性とチャージポンプの電流値を切換
えるようにしたものである。
チャージポンプを介して入力を受けるフィルタと、この
フィルタの出力を受ける電圧制御発振器とを備えたＰＬ
Ｌ回路において、入力状態に応じその状態が決まる複数
のスイッチを含み、このスイッチの状態によって電圧制
御発振器の入出力特性とチャージポンプの電流値を切換
えるようにしたものである。
【００１３】第２の発明においては、チャージポンプを
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
電圧制御発振器の入力電圧に応じて出力の状態が決まる
セットリセットフリップフロップと、セットリセットフ
リップフロップの出力値によって状態が決まる複数のス
イッチとを含み、スイッチの状態によって電圧制御発振
器の入出力特性とチャージポンプの電流値を切換えるよ
うにしたものである。
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
電圧制御発振器の入力電圧に応じて出力の状態が決まる
セットリセットフリップフロップと、セットリセットフ
リップフロップの出力値によって状態が決まる複数のス
イッチとを含み、スイッチの状態によって電圧制御発振
器の入出力特性とチャージポンプの電流値を切換えるよ
うにしたものである。
【００１４】第３の発明においては、チャージポンプを
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
電圧制御発振器の入力電圧を検出する複数個の電圧コン
パレータと、電圧コンパレータの出力値によって出力の
状態が決まるセットリセットフリップフロップと、セッ
トリセットフリップフロップの出力値によって状態が決
まる複数のスイッチとを含み、スイッチの状態によって
電圧制御発振器の入出力特性とチャージポンプの電流値
を切換えるようにしたものである。
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
電圧制御発振器の入力電圧を検出する複数個の電圧コン
パレータと、電圧コンパレータの出力値によって出力の
状態が決まるセットリセットフリップフロップと、セッ
トリセットフリップフロップの出力値によって状態が決
まる複数のスイッチとを含み、スイッチの状態によって
電圧制御発振器の入出力特性とチャージポンプの電流値
を切換えるようにしたものである。
【００１５】第４の発明においては、チャージポンプを
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
入力周波数に応じて状態が決まる複数のスイッチとを含
み、スイッチの状態によって電圧制御発振器の入出力特
性とチャージポンプの電流値を切換えるようにしたもの
である。
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
入力周波数に応じて状態が決まる複数のスイッチとを含
み、スイッチの状態によって電圧制御発振器の入出力特
性とチャージポンプの電流値を切換えるようにしたもの
である。
【００１６】第５の発明においては、チャージポンプを
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
入力周波数を検出してディジタル値に変換する周波数−
ディジタル変換器と、周波数−ディジタル変換器の出力
値によって状態が決まる複数のスイッチとを含み、スイ
ッチの状態によって電圧制御発振器の入出力特性とチャ
ージポンプの電流値を切換えるようにしたものである。
介して入力を受けるフィルタと、このフィルタの出力を
受ける電圧制御発振器とを備えたＰＬＬ回路において、
入力周波数を検出してディジタル値に変換する周波数−
ディジタル変換器と、周波数−ディジタル変換器の出力
値によって状態が決まる複数のスイッチとを含み、スイ
ッチの状態によって電圧制御発振器の入出力特性とチャ
ージポンプの電流値を切換えるようにしたものである。
【００１７】
実施の形態１．以下、この発明の実施の一形態を図につ
いて説明する。図１において、１は入力端子、２は出力
端子、３は出力端子２に現れる出力信号の周波数をＮ分
の１に分周する分周器である。４は位相比較器、５はチ
ャージポンプである。位相比較器４とチャージポンプ５
は、入力端子１に入力される信号と、位相比較器の入力
端子６に入力される分周器の出力信号の位相差に応じた
電流を出力する。７はＶＣＯで、正の入力端子８と負の
入力端子９の間の電圧差によって出力信号周波数が変化
するものである。また、電流源１０の電流値によっても
出力信号周波数が変化する。１１はフィルタで、コンデ
ンサ１２、１３と抵抗１４で構成される。このフィルタ
１１は、チャージポンプの出力電流を積分して電圧に変
換させるためと、チャージポンプ電流源１５の電流値
と、ＶＣＯの入出力特性とともにＰＬＬ回路の応答特性
を設定するためにある。１６と１７は電圧コンパレータ
で、電圧コンパレータ１６の正入力端子と電圧コンパレ
ータ１７の負入力端子は、ＶＣＯ７の正入力端子８に接
続される。電圧コンパレータ１６の負入力端子には、Ｖ
ＣＯ７の負入力端子の電圧よりＶｔｈ１高い電圧が入力
され、電圧コンパレータ１７の正入力端子には、ＶＣＯ
７の負入力端子の電圧よりＶｔｈ２低い電圧が入力され
る。ここで、Ｖｔｈ１とＶｔｈ２の値は、ＶＣＯ７の入
力電圧ダイナミックレンジや、チャージポンプ５の出力
電圧ダイナミックレンジより小さい値を選ぶ。２０はＳ
ＲＦＦで、セット入力端子Ｓの電圧が高レベルでリセッ
ト入力端子Ｒの電圧が低レベルのときは、出力Ｑは、高
レベルになり、セット入力端子Ｓの電圧が低レベルでリ
セット入力端子Ｒの電圧が高レベルのときは、出力Ｑ
は、低レベルになり、セット入力端子Ｓとリセット入力
端子Ｒの電圧が両方とも低レベルになったときは、出力
Ｑは変化せず、前の状態を保持する。２３と２４はスイ
ッチで、ＳＲＦＦ２０の出力Ｑが高レベルになったと
き、ＯＮになる。スイッチ２３がＯＮになると、電流源
２１の電流が電流源１０の電流に加算されＶＣＯ７に流
す電流が増加し、ＶＣＯ７の出力周波数が高くなる。ま
た、スイッチ２４がＯＮになると、電流源１５の電流の
一部が電流源２２に流れ、チャージポンプ５に流す電流
が減少する。２７は電源電圧端子である。
いて説明する。図１において、１は入力端子、２は出力
端子、３は出力端子２に現れる出力信号の周波数をＮ分
の１に分周する分周器である。４は位相比較器、５はチ
ャージポンプである。位相比較器４とチャージポンプ５
は、入力端子１に入力される信号と、位相比較器の入力
端子６に入力される分周器の出力信号の位相差に応じた
電流を出力する。７はＶＣＯで、正の入力端子８と負の
入力端子９の間の電圧差によって出力信号周波数が変化
するものである。また、電流源１０の電流値によっても
出力信号周波数が変化する。１１はフィルタで、コンデ
ンサ１２、１３と抵抗１４で構成される。このフィルタ
１１は、チャージポンプの出力電流を積分して電圧に変
換させるためと、チャージポンプ電流源１５の電流値
と、ＶＣＯの入出力特性とともにＰＬＬ回路の応答特性
を設定するためにある。１６と１７は電圧コンパレータ
で、電圧コンパレータ１６の正入力端子と電圧コンパレ
ータ１７の負入力端子は、ＶＣＯ７の正入力端子８に接
続される。電圧コンパレータ１６の負入力端子には、Ｖ
ＣＯ７の負入力端子の電圧よりＶｔｈ１高い電圧が入力
され、電圧コンパレータ１７の正入力端子には、ＶＣＯ
７の負入力端子の電圧よりＶｔｈ２低い電圧が入力され
る。ここで、Ｖｔｈ１とＶｔｈ２の値は、ＶＣＯ７の入
力電圧ダイナミックレンジや、チャージポンプ５の出力
電圧ダイナミックレンジより小さい値を選ぶ。２０はＳ
ＲＦＦで、セット入力端子Ｓの電圧が高レベルでリセッ
ト入力端子Ｒの電圧が低レベルのときは、出力Ｑは、高
レベルになり、セット入力端子Ｓの電圧が低レベルでリ
セット入力端子Ｒの電圧が高レベルのときは、出力Ｑ
は、低レベルになり、セット入力端子Ｓとリセット入力
端子Ｒの電圧が両方とも低レベルになったときは、出力
Ｑは変化せず、前の状態を保持する。２３と２４はスイ
ッチで、ＳＲＦＦ２０の出力Ｑが高レベルになったと
き、ＯＮになる。スイッチ２３がＯＮになると、電流源
２１の電流が電流源１０の電流に加算されＶＣＯ７に流
す電流が増加し、ＶＣＯ７の出力周波数が高くなる。ま
た、スイッチ２４がＯＮになると、電流源１５の電流の
一部が電流源２２に流れ、チャージポンプ５に流す電流
が減少する。２７は電源電圧端子である。
【００１８】図２は、この実施の形態のＶＣＯの入出力
特性である。この実施の形態のＰＬＬ回路は、入力周波
数が低いときは、ＶＣＯ７は、図２の実線２５の特性に
なり、入力周波数が高く成ってＶＣＯ７の入力端子８と
９の間の電圧がＶｔｈ１より大きくなるとスイッチ２３
がＯＮになり、ＶＣＯ７は図２の実線２６の特性にな
る。逆に、ＶＣＯ７が図２の実線２６の特性の状態で入
力周波数が低くなってＶＣＯ７の入力端子８と９の間の
電圧が−Ｖｔｈ２より小さくなると、ＶＣＯ７は、図２
の実線２５の特性に変わる。
特性である。この実施の形態のＰＬＬ回路は、入力周波
数が低いときは、ＶＣＯ７は、図２の実線２５の特性に
なり、入力周波数が高く成ってＶＣＯ７の入力端子８と
９の間の電圧がＶｔｈ１より大きくなるとスイッチ２３
がＯＮになり、ＶＣＯ７は図２の実線２６の特性にな
る。逆に、ＶＣＯ７が図２の実線２６の特性の状態で入
力周波数が低くなってＶＣＯ７の入力端子８と９の間の
電圧が−Ｖｔｈ２より小さくなると、ＶＣＯ７は、図２
の実線２５の特性に変わる。
【００１９】このように、ＶＣＯの入力電圧を検出し
て、ＶＣＯの入出力特性を自動的に切換えることによ
り、ロックレンジを広くすることができる。すなわち、
従来のロックレンジは、図２のｆ2 −ｆ1 であるのに対
して、この実施の形態はｆ3 −ｆ1 になる。
て、ＶＣＯの入出力特性を自動的に切換えることによ
り、ロックレンジを広くすることができる。すなわち、
従来のロックレンジは、図２のｆ2 −ｆ1 であるのに対
して、この実施の形態はｆ3 −ｆ1 になる。
【００２０】また、この実施の形態では、チャージポン
プ５の電流をＶＣＯ７の電流と同時に切換えることによ
り、ＰＬＬ回路の応答特性を広い入力周波数範囲でほぼ
一定にすることもできる。すなわち、応答特性を示すパ
ラメーターである自然周波数Ｗｎとダンピングファクタ
ーζは、チャージポンプ５の電流をＩｃｐ、ＶＣＯ７の
電流をＩｖｃｏ、フィルタ１１のコンデンサ１３の値を
Ｃ１、抵抗１４の値をＲ１とすると、
プ５の電流をＶＣＯ７の電流と同時に切換えることによ
り、ＰＬＬ回路の応答特性を広い入力周波数範囲でほぼ
一定にすることもできる。すなわち、応答特性を示すパ
ラメーターである自然周波数Ｗｎとダンピングファクタ
ーζは、チャージポンプ５の電流をＩｃｐ、ＶＣＯ７の
電流をＩｖｃｏ、フィルタ１１のコンデンサ１３の値を
Ｃ１、抵抗１４の値をＲ１とすると、
【００２１】
【数１】
【００２２】で表わすことができる。この実施の形態で
は、ＶＣＯ７の電流と同時にチャージポンプ５の電流も
切換えて（１）式のＩｃｐ・Ｉｖｃｏを一定にすること
ができるので、応答特性もほぼ一定にすることができ
る。
は、ＶＣＯ７の電流と同時にチャージポンプ５の電流も
切換えて（１）式のＩｃｐ・Ｉｖｃｏを一定にすること
ができるので、応答特性もほぼ一定にすることができ
る。
【００２３】以上のようにして、この実施の形態では、
ＶＣＯの入力電圧を検出して自動的にＶＣＯの入出力特
性やチャージポンプの電流を切換えることによって、フ
ィルタのコンデンサや抵抗の値を切換えることなく広い
ロックレンジを有するＰＬＬ回路を実現することができ
る。
ＶＣＯの入力電圧を検出して自動的にＶＣＯの入出力特
性やチャージポンプの電流を切換えることによって、フ
ィルタのコンデンサや抵抗の値を切換えることなく広い
ロックレンジを有するＰＬＬ回路を実現することができ
る。
【００２４】実施の形態２．図３は、この発明の他の実
施の形態を示す回路図である。この例は、入力周波数を
周波数−ディジタル値変換し、そのディジタル値によっ
てＶＣＯの入出力特性を切換え広いロックレンジを得る
ようにしたものである。図３において、１は入力端子、
２は出力端子、３は出力端子２に現れる出力信号の周波
数をＮ分の１に分周する分周器である。４は位相比較
器、５はチャージポンプである。位相比較器４とチャー
ジポンプ５は、入力端子１に入力される信号と、位相比
較器の入力端子６に入力される分周器の出力信号の位相
差に応じた電流を出力する。７はＶＣＯで、正の入力端
子８と負の入力端子９の間の電圧差によって出力信号周
波数が変化するものである。また、電流源１０の電流値
によっても出力信号周波数が変化する。１１はフィルタ
で、コンデンサ１２、１３と抵抗１４で構成される。こ
のフィルタ１１は、チャージポンプの出力電流を積分し
て電圧に変換させるためと、チャージポンプ電流源１５
の電流値と、ＶＣＯの入出力特性とともにＰＬＬ回路の
応答特性を設定するためにある。２１・２２は電流源、
２３・２４および３２・３４はスイッチである。２８
は、ワンショット回路、２９は、積分回路、３０は、ア
ナログ電圧−ディジタル変換器である。なお、２７は電
源電圧端子、３１と３３は定電流源である。Ｖｂはワン
ショット回路２８の出力電圧、Ｖａは積分回路３０の出
力電圧、Ｖｔｈ3 ・Ｖｔｈ4 はアナログ電圧−ディジタ
ル変換器の基準電圧値である。
施の形態を示す回路図である。この例は、入力周波数を
周波数−ディジタル値変換し、そのディジタル値によっ
てＶＣＯの入出力特性を切換え広いロックレンジを得る
ようにしたものである。図３において、１は入力端子、
２は出力端子、３は出力端子２に現れる出力信号の周波
数をＮ分の１に分周する分周器である。４は位相比較
器、５はチャージポンプである。位相比較器４とチャー
ジポンプ５は、入力端子１に入力される信号と、位相比
較器の入力端子６に入力される分周器の出力信号の位相
差に応じた電流を出力する。７はＶＣＯで、正の入力端
子８と負の入力端子９の間の電圧差によって出力信号周
波数が変化するものである。また、電流源１０の電流値
によっても出力信号周波数が変化する。１１はフィルタ
で、コンデンサ１２、１３と抵抗１４で構成される。こ
のフィルタ１１は、チャージポンプの出力電流を積分し
て電圧に変換させるためと、チャージポンプ電流源１５
の電流値と、ＶＣＯの入出力特性とともにＰＬＬ回路の
応答特性を設定するためにある。２１・２２は電流源、
２３・２４および３２・３４はスイッチである。２８
は、ワンショット回路、２９は、積分回路、３０は、ア
ナログ電圧−ディジタル変換器である。なお、２７は電
源電圧端子、３１と３３は定電流源である。Ｖｂはワン
ショット回路２８の出力電圧、Ｖａは積分回路３０の出
力電圧、Ｖｔｈ3 ・Ｖｔｈ4 はアナログ電圧−ディジタ
ル変換器の基準電圧値である。
【００２５】図４は、ワンショット回路２８・積分回路
２９・アナログ電圧−ディジタル変換器３０の入出力の
状態とスイッチ２４(S１で表す )・スイッチ３２（Ｓ２
で表す）・スイッチ２３（Ｓ３で表す）・スイッチ３４
（Ｓ４で表す）の状態との関係を示したものである。こ
の図からわかるように、入力周波数によって、スイッチ
の状態を変え、ＶＣＯの入出力特性を切換えることがで
きる。
２９・アナログ電圧−ディジタル変換器３０の入出力の
状態とスイッチ２４(S１で表す )・スイッチ３２（Ｓ２
で表す）・スイッチ２３（Ｓ３で表す）・スイッチ３４
（Ｓ４で表す）の状態との関係を示したものである。こ
の図からわかるように、入力周波数によって、スイッチ
の状態を変え、ＶＣＯの入出力特性を切換えることがで
きる。
【００２６】以上のようにして、この実施の形態でも、
実施の形態１と同様に広いロックレンジを有するＰＬＬ
回路を実現することができる。
実施の形態１と同様に広いロックレンジを有するＰＬＬ
回路を実現することができる。
【図１】 この発明の実施の形態１を示すＰＬＬ回路の
回路図である。
回路図である。
【図２】 この発明の実施の形態１に使う電圧制御発振
器の入出力特性を示す図である。
器の入出力特性を示す図である。
【図３】 この発明の実施の形態２を示すＰＬＬ回路の
回路図である。
回路図である。
【図４】 この発明の実施の形態２に用いるワンショッ
ト回路・積分回路・アナログ−ディジタル変換器の入出
力の状態とスイッチの状態との関係を示す図である。
ト回路・積分回路・アナログ−ディジタル変換器の入出
力の状態とスイッチの状態との関係を示す図である。
【図５】 従来のＰＬＬ回路の一例を示す図である。
【図６】 従来のＰＬＬ回路に用いる電圧制御発振器の
入出力特性を示す図である。
入出力特性を示す図である。
１ 入力端子、２ 出力端子、３ 分周器、４ 位相比
較器、５ チャージポンプ、７ 電圧制御発振器（ＶＣ
Ｏ）、１１はフィルタ、１６・１７ 電圧コンパレー
タ、２０ セットリセットフリップフロップ（ＳＲＦ
Ｆ）、２３・２４スイッチ、２８ ワンショット回路、
２９ 積分回路、３０ アナログ電圧−ディジタル変換
器、３２・３４ スイッチ。
較器、５ チャージポンプ、７ 電圧制御発振器（ＶＣ
Ｏ）、１１はフィルタ、１６・１７ 電圧コンパレー
タ、２０ セットリセットフリップフロップ（ＳＲＦ
Ｆ）、２３・２４スイッチ、２８ ワンショット回路、
２９ 積分回路、３０ アナログ電圧−ディジタル変換
器、３２・３４ スイッチ。
Claims (5)
- 【請求項１】 チャージポンプを介して入力を受けるフ
ィルタと、このフィルタの出力を受ける電圧制御発振器
とを備えたＰＬＬ回路において、入力状態に応じその状
態が決まる複数のスイッチを含み、このスイッチの状態
によって電圧制御発振器の入出力特性とチャージポンプ
の電流値を切換えることを特徴とするＰＬＬ回路。 - 【請求項２】 チャージポンプを介して入力を受けるフ
ィルタと、このフィルタの出力を受ける電圧制御発振器
とを備えたＰＬＬ回路において、電圧制御発振器の入力
電圧に応じて出力の状態が決まるセットリセットフリッ
プフロップと、セットリセットフリップフロップの出力
値によって状態が決まる複数のスイッチとを含み、スイ
ッチの状態によって電圧制御発振器の入出力特性とチャ
ージポンプの電流値を切換えることを特徴とするＰＬＬ
回路。 - 【請求項３】 チャージポンプを介して入力を受けるフ
ィルタと、このフィルタの出力を受ける電圧制御発振器
とを備えたＰＬＬ回路において、電圧制御発振器の入力
電圧を検出する複数個の電圧コンパレータと、電圧コン
パレータの出力値によって出力の状態が決まるセットリ
セットフリップフロップと、セットリセットフリップフ
ロップの出力値によって状態が決まる複数のスイッチと
を含み、スイッチの状態によって電圧制御発振器の入出
力特性とチャージポンプの電流値を切換えることを特徴
とするＰＬＬ回路。 - 【請求項４】 チャージポンプを介して入力を受けるフ
ィルタと、このフィルタの出力を受ける電圧制御発振器
とを備えたＰＬＬ回路において、入力周波数に応じて状
態が決まる複数のスイッチとを含み、スイッチの状態に
よって電圧制御発振器の入出力特性とチャージポンプの
電流値を切換えることを特徴とするＰＬＬ回路。 - 【請求項５】 チャージポンプを介して入力を受けるフ
ィルタと、このフィルタの出力を受ける電圧制御発振器
とを備えたＰＬＬ回路において、入力周波数を検出して
ディジタル値に変換する周波数−ディジタル変換器と、
周波数−ディジタル変換器の出力値によって状態が決ま
る複数のスイッチとを含み、スイッチの状態によって電
圧制御発振器の入出力特性とチャージポンプの電流値を
切換えることを特徴とするＰＬＬ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215760A JPH0964730A (ja) | 1995-08-24 | 1995-08-24 | Ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7215760A JPH0964730A (ja) | 1995-08-24 | 1995-08-24 | Ｐｌｌ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0964730A true JPH0964730A (ja) | 1997-03-07 |
Family
ID=16677779
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7215760A Pending JPH0964730A (ja) | 1995-08-24 | 1995-08-24 | Ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0964730A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| JP2011502403A (ja) * | 2007-10-25 | 2011-01-20 | クゥアルコム・インコーポレイテッド | 位相ロック・ループにおけるｖｃｏの動的バイアス印加 |
| JP2011232338A (ja) * | 2010-04-27 | 2011-11-17 | Swiss Timing Ltd | 二つの時間計測装置でスポーツ競技の時間計測を行うためのシステム |
-
1995
- 1995-08-24 JP JP7215760A patent/JPH0964730A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6940359B2 (en) | 1999-04-28 | 2005-09-06 | Nec Corporation | PLL frequency synthesizer using charge pump |
| JP2011502403A (ja) * | 2007-10-25 | 2011-01-20 | クゥアルコム・インコーポレイテッド | 位相ロック・ループにおけるｖｃｏの動的バイアス印加 |
| JP2013062845A (ja) * | 2007-10-25 | 2013-04-04 | Qualcomm Inc | 位相ロック・ループにおけるｖｃｏの動的バイアス印加 |
| JP2011232338A (ja) * | 2010-04-27 | 2011-11-17 | Swiss Timing Ltd | 二つの時間計測装置でスポーツ競技の時間計測を行うためのシステム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100473813B1 (ko) | 다중 위상 클럭을 위한 디지털 듀티 사이클 보정 회로 및그 방법 | |
| GB2104742A (en) | Phase lock circuit | |
| EP0881774A3 (en) | Phase locked loop using a Schmitt trigger block | |
| US20050099215A1 (en) | Apparatus for calibrating a charge pump and method therefor | |
| US7405604B2 (en) | Variable delay clock circuit and method thereof | |
| KR20170120514A (ko) | 신호 생성회로 및 신호 생성방법 | |
| CN113726328A (zh) | 基于闭环振荡器的传感器接口电路 | |
| JP2778421B2 (ja) | チャージポンプ型位相同期ループ | |
| US4972446A (en) | Voltage controlled oscillator using dual modulus divider | |
| EP0164785A1 (en) | Electric circuit arrangement comprising a phase control-circuit | |
| JPH0964730A (ja) | Ｐｌｌ回路 | |
| CN110365331A (zh) | 一种用于集成锁相环的锁定检测装置 | |
| US6556087B2 (en) | Fractional frequency division frequency synthesizer having rounded phase control value | |
| US5546053A (en) | Phase locked loop having booster circuit for rapid lockup | |
| JP4219669B2 (ja) | 定電圧発生回路及びｐｌｌ回路 | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| JPH0450935U (ja) | ||
| JPH10200406A (ja) | Ｐｌｌ回路 | |
| JP2005101956A (ja) | Ｐｌｌ周波数シンセサイザ | |
| KR20020061352A (ko) | 제조공정의 영향과 무관하게 락킹 시간을 줄일 수 있는위상동기 루프 회로 및 이의 락킹 제어방법 | |
| JP4082207B2 (ja) | 周波数シンセサイザ | |
| KR0145860B1 (ko) | 디지탈/아나로그 변환기를 이용한 주파수 체배기 | |
| JP3253182B2 (ja) | 周波数調整回路 | |
| KR0148180B1 (ko) | 클램프회로를 이용한 위상검출기 | |
| US20050266816A1 (en) | PLL synthesizer |