JPH096485A - 電源制御インタフェースの制御装置 - Google Patents
電源制御インタフェースの制御装置Info
- Publication number
- JPH096485A JPH096485A JP7153287A JP15328795A JPH096485A JP H096485 A JPH096485 A JP H096485A JP 7153287 A JP7153287 A JP 7153287A JP 15328795 A JP15328795 A JP 15328795A JP H096485 A JPH096485 A JP H096485A
- Authority
- JP
- Japan
- Prior art keywords
- power
- information processing
- control
- processing devices
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【目的】共有装置の電源制御を、共有する全ての情報処
理装置の電源制御に関連させ、共有装置の電源切断によ
り、情報処理装置が共有装置にアクセスできなくなるこ
とを防止する。 【構成】電源投入時は、２つの情報処理装置の少なくと
も一方から投入指示が出されると、その情報が電源制御
インタフェースＰＩ１およびＰＩ２を介してそれぞれイ
ンタフェース制御装置４のＭＰＵ５および６に供給され
る。ＭＰＵ５および６は相互間で状態を通知し合って電
源制御インタフェースＰＩ３を介して共有装置の電源を
投入させる。電源切断時は、情報処理装置から投入指示
が出されると、その情報が電源制御インタフェースＰＩ
１およびＰＩ２を介してそれぞれインタフェース制御装
置４のＭＰＵ５および６に供給される。ＭＰＵ５および
６は、２つの情報処理装置のいずれか一方から切断指示
が出されても共有装置の電源を切断せず、２つの情報処
理装置の両方から切断指示が出されると電源制御インタ
フェースＰＩ３を介して共有装置の電源を切断させる。
理装置の電源制御に関連させ、共有装置の電源切断によ
り、情報処理装置が共有装置にアクセスできなくなるこ
とを防止する。 【構成】電源投入時は、２つの情報処理装置の少なくと
も一方から投入指示が出されると、その情報が電源制御
インタフェースＰＩ１およびＰＩ２を介してそれぞれイ
ンタフェース制御装置４のＭＰＵ５および６に供給され
る。ＭＰＵ５および６は相互間で状態を通知し合って電
源制御インタフェースＰＩ３を介して共有装置の電源を
投入させる。電源切断時は、情報処理装置から投入指示
が出されると、その情報が電源制御インタフェースＰＩ
１およびＰＩ２を介してそれぞれインタフェース制御装
置４のＭＰＵ５および６に供給される。ＭＰＵ５および
６は、２つの情報処理装置のいずれか一方から切断指示
が出されても共有装置の電源を切断せず、２つの情報処
理装置の両方から切断指示が出されると電源制御インタ
フェースＰＩ３を介して共有装置の電源を切断させる。
Description
【０００１】
【産業上の利用分野】本発明は、複数の情報処理装置お
よび該情報処理装置の電源制御インタフェースにより制
御される共有装置を含むシステムにおける電源制御を適
切に行うための電源制御インタフェースの制御装置に関
し、特にバックアップのためのいわゆる２重化システム
のような多重化システムに好適な電源制御インタフェー
スの制御装置に関する。
よび該情報処理装置の電源制御インタフェースにより制
御される共有装置を含むシステムにおける電源制御を適
切に行うための電源制御インタフェースの制御装置に関
し、特にバックアップのためのいわゆる２重化システム
のような多重化システムに好適な電源制御インタフェー
スの制御装置に関する。
【０００２】
【従来の技術】情報処理システムが、社会のインフラス
トラクチャとして様々な分野で利用されるに従って、情
報処理システムの信頼性を高めることに対する要求が増
加している。
トラクチャとして様々な分野で利用されるに従って、情
報処理システムの信頼性を高めることに対する要求が増
加している。
【０００３】情報処理システムを高信頼化する手法とし
て、システムを構成する情報処理装置を２重化し、１台
の情報処理装置が動作不可能となった場合に、他の１台
の情報処理装置がバックアップして処理を続行するよう
な、いわゆる２重化システムが採用されることがある。
もちろん、２重化に限らずさらに多重化してシステムを
構築して、著しく信頼性を高めることもある。
て、システムを構成する情報処理装置を２重化し、１台
の情報処理装置が動作不可能となった場合に、他の１台
の情報処理装置がバックアップして処理を続行するよう
な、いわゆる２重化システムが採用されることがある。
もちろん、２重化に限らずさらに多重化してシステムを
構築して、著しく信頼性を高めることもある。
【０００４】従来の２重化システムでは、２台の情報処
理装置の電源制御インタフェースはそれぞれ単独で独立
に動作し、これら２つの情報処理装置の電源制御インタ
フェースにそれぞれ接続される装置の電源は、２台の情
報処理装置によって別々に制御されている。
理装置の電源制御インタフェースはそれぞれ単独で独立
に動作し、これら２つの情報処理装置の電源制御インタ
フェースにそれぞれ接続される装置の電源は、２台の情
報処理装置によって別々に制御されている。
【０００５】つまり、一方の情報処理装置に接続されて
いる装置は、当該情報処理装置と共に電源の投入／切断
が行われ、他方の情報処理装置の電源投入／切断の状態
とは無関係に制御される。
いる装置は、当該情報処理装置と共に電源の投入／切断
が行われ、他方の情報処理装置の電源投入／切断の状態
とは無関係に制御される。
【０００６】また、電源制御インタフェースが独立に動
作するために、例えば２つの情報処理装置に共通に使用
される共有ディスク等のように、２つの情報処理装置の
電源制御インタフェースに接続される装置を２つの情報
処理装置で共有していることがある。このような場合に
は、共有装置が接続されている一方の情報処理装置の電
源が切断されると、それに接続された共有装置の電源
は、他方の情報処理装置の動作状態にかかわらず切断さ
れてしまう。
作するために、例えば２つの情報処理装置に共通に使用
される共有ディスク等のように、２つの情報処理装置の
電源制御インタフェースに接続される装置を２つの情報
処理装置で共有していることがある。このような場合に
は、共有装置が接続されている一方の情報処理装置の電
源が切断されると、それに接続された共有装置の電源
は、他方の情報処理装置の動作状態にかかわらず切断さ
れてしまう。
【０００７】
【発明が解決しようとする課題】上述したように、従来
は、例えば２重化システムを構成する各情報処理装置の
電源制御インタフェースは、それぞれに接続される装置
の電源を各情報処理装置毎に独立に制御しており、一方
の情報処理装置に接続されている装置は、当該情報処理
装置と共に電源の投入／切断が行われ、他方の情報処理
装置の電源投入／切断の状態とは無関係に制御されてし
まう。
は、例えば２重化システムを構成する各情報処理装置の
電源制御インタフェースは、それぞれに接続される装置
の電源を各情報処理装置毎に独立に制御しており、一方
の情報処理装置に接続されている装置は、当該情報処理
装置と共に電源の投入／切断が行われ、他方の情報処理
装置の電源投入／切断の状態とは無関係に制御されてし
まう。
【０００８】このため、例えば２つの情報処理装置に共
通に使用される共有ディスク装置等のように、２つの情
報処理装置の電源制御インタフェースに接続される装置
を２つの情報処理装置で共有している場合には、共有装
置が接続されている一方の情報処理装置の電源が切断さ
れると、それに接続された共有装置の電源は、他方の情
報処理装置の動作状態にかかわらず切断されてしまう。
したがって、前記一方の情報処理装置の電源の切断によ
り、無条件に共有装置の電源が切断されてしまい前記他
方の情報処理装置からアクセスすることができなくなる
という問題がある。
通に使用される共有ディスク装置等のように、２つの情
報処理装置の電源制御インタフェースに接続される装置
を２つの情報処理装置で共有している場合には、共有装
置が接続されている一方の情報処理装置の電源が切断さ
れると、それに接続された共有装置の電源は、他方の情
報処理装置の動作状態にかかわらず切断されてしまう。
したがって、前記一方の情報処理装置の電源の切断によ
り、無条件に共有装置の電源が切断されてしまい前記他
方の情報処理装置からアクセスすることができなくなる
という問題がある。
【０００９】本発明は、上述のような問題を解決するた
めになされたもので、共有装置の電源制御を、共有する
全ての情報処理装置の電源制御に関連させ、共有装置の
電源切断により、情報処理装置が共有装置にアクセスで
きなくなることを効果的に防止し得る電源制御インタフ
ェースの制御装置を提供することを目的としている。
めになされたもので、共有装置の電源制御を、共有する
全ての情報処理装置の電源制御に関連させ、共有装置の
電源切断により、情報処理装置が共有装置にアクセスで
きなくなることを効果的に防止し得る電源制御インタフ
ェースの制御装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】本発明は、上述した課題
を解決するため、次のように構成する。本発明に係る電
源制御インタフェースの制御装置は、各々外部装置を制
御する電源制御インタフェースを有する複数の情報処理
装置の各電源制御インタフェースにそれぞれ接続される
とともに、前記複数の情報処理装置に共通に使用される
共有装置の電源制御部に共通に接続され、前記各電源制
御インタフェースを介して与えられる制御指示に基づい
て前記共有装置の電源制御部を制御する複数の処理装置
と、前記複数の処理装置を互いに関連して動作するよう
に組み込まれ、前記複数の情報処理装置のいずれか１つ
の電源投入指示に連動して前記共有装置の電源を投入さ
せ、且つ前記複数の情報処理装置の全ての電源切断指示
に基づいて前記共有装置の電源を切断させる連動制御手
段とを具備することを特徴とする〔請求項１〕。
を解決するため、次のように構成する。本発明に係る電
源制御インタフェースの制御装置は、各々外部装置を制
御する電源制御インタフェースを有する複数の情報処理
装置の各電源制御インタフェースにそれぞれ接続される
とともに、前記複数の情報処理装置に共通に使用される
共有装置の電源制御部に共通に接続され、前記各電源制
御インタフェースを介して与えられる制御指示に基づい
て前記共有装置の電源制御部を制御する複数の処理装置
と、前記複数の処理装置を互いに関連して動作するよう
に組み込まれ、前記複数の情報処理装置のいずれか１つ
の電源投入指示に連動して前記共有装置の電源を投入さ
せ、且つ前記複数の情報処理装置の全ての電源切断指示
に基づいて前記共有装置の電源を切断させる連動制御手
段とを具備することを特徴とする〔請求項１〕。
【００１１】前記連動制御手段は、複数の情報処理装置
のいずれか１つの電源投入に連動して他の情報処理装置
の電源を投入させる手段を含んでいてもよい〔請求項
２〕。前記連動制御手段は、処理装置間で相互に情報を
授受するために処理装置間を接続する信号線を含んでい
てもよい〔請求項３〕。
のいずれか１つの電源投入に連動して他の情報処理装置
の電源を投入させる手段を含んでいてもよい〔請求項
２〕。前記連動制御手段は、処理装置間で相互に情報を
授受するために処理装置間を接続する信号線を含んでい
てもよい〔請求項３〕。
【００１２】前記連動制御手段は、複数の情報処理装置
の全ての電源制御インタフェースを全ての処理装置に共
通に接続する信号線を含んでいてもよい〔請求項４〕。
前記複数の処理装置は、各々マルチタスク処理機能を有
し、且つ前記連動制御手段は、前記複数の処理装置に共
通のプログラムにより制御される手段を含んでいてもよ
い〔請求項５〕。
の全ての電源制御インタフェースを全ての処理装置に共
通に接続する信号線を含んでいてもよい〔請求項４〕。
前記複数の処理装置は、各々マルチタスク処理機能を有
し、且つ前記連動制御手段は、前記複数の処理装置に共
通のプログラムにより制御される手段を含んでいてもよ
い〔請求項５〕。
【００１３】本発明に係る他の電源制御インタフェース
の制御装置は、各々外部装置を制御する電源制御インタ
フェースを有し且つ多重化システムを構成する複数の情
報処理装置の各電源制御インタフェースにそれぞれ接続
されるとともに、前記複数の情報処理装置に共通に使用
される共有装置の電源制御部に共通に接続され、前記各
電源制御インタフェースを介して与えられる制御指示に
基づいて前記共有装置の電源制御部を制御する複数の処
理装置と、前記複数の処理装置を互いに関連して動作す
るように組み込まれ、前記複数の情報処理装置のいずれ
か１つの電源投入指示に連動して前記共有装置の電源を
投入させ、且つ前記複数の情報処理装置の全ての電源切
断指示に基づいて前記共有装置の電源を切断させる連動
制御手段とを具備することを特徴とする〔請求項６〕。
の制御装置は、各々外部装置を制御する電源制御インタ
フェースを有し且つ多重化システムを構成する複数の情
報処理装置の各電源制御インタフェースにそれぞれ接続
されるとともに、前記複数の情報処理装置に共通に使用
される共有装置の電源制御部に共通に接続され、前記各
電源制御インタフェースを介して与えられる制御指示に
基づいて前記共有装置の電源制御部を制御する複数の処
理装置と、前記複数の処理装置を互いに関連して動作す
るように組み込まれ、前記複数の情報処理装置のいずれ
か１つの電源投入指示に連動して前記共有装置の電源を
投入させ、且つ前記複数の情報処理装置の全ての電源切
断指示に基づいて前記共有装置の電源を切断させる連動
制御手段とを具備することを特徴とする〔請求項６〕。
【００１４】
【作用】本発明に係る電源制御インタフェースの制御装
置では、複数の情報処理装置の電源制御インタフェース
にそれぞれ処理装置を接続し、これら処理装置を関連制
御して、全ての情報処理装置からの電源切断指示が行わ
れない限り共有装置の電源を切断しない。
置では、複数の情報処理装置の電源制御インタフェース
にそれぞれ処理装置を接続し、これら処理装置を関連制
御して、全ての情報処理装置からの電源切断指示が行わ
れない限り共有装置の電源を切断しない。
【００１５】また、ある情報処理装置の電源が投入され
た時に、自動的に他の情報処理装置の電源を投入する制
御を行うようにすることもできる。
た時に、自動的に他の情報処理装置の電源を投入する制
御を行うようにすることもできる。
【００１６】
【実施例】以下、図面を参照して本発明の実施例を説明
する。 〔実施例１〕本発明の第１の実施例による原理的な電源
制御インタフェースの制御装置を組み込んだ２重化シス
テムを図１を参照して説明する。
する。 〔実施例１〕本発明の第１の実施例による原理的な電源
制御インタフェースの制御装置を組み込んだ２重化シス
テムを図１を参照して説明する。
【００１７】図１に示す２重化システムは、第１の情報
処理装置（以下、「＃０情報処理装置」と称する）１、
第２の情報処理装置（以下、「＃１情報処理装置」と称
する）２、共有装置３およびインタフェース制御装置４
を具備する。
処理装置（以下、「＃０情報処理装置」と称する）１、
第２の情報処理装置（以下、「＃１情報処理装置」と称
する）２、共有装置３およびインタフェース制御装置４
を具備する。
【００１８】＃０および＃１情報処理装置１および２
は、それぞれ、データバスＢ１およびＢ２を備え、且つ
電源制御インタフェースＰＩ１およびＰＩ２を介してイ
ンタフェース制御装置４に接続されている。
は、それぞれ、データバスＢ１およびＢ２を備え、且つ
電源制御インタフェースＰＩ１およびＰＩ２を介してイ
ンタフェース制御装置４に接続されている。
【００１９】共有装置３は、＃０および＃１情報処理装
置１および２に共通に使用される例えば共有ディスク装
置等のような装置であり、データバスＢ１を介して＃０
情報処理装置１に結合され、且つデータバスＢ２を介し
て＃１情報処理装置２に結合されている。共有装置３
は、さらに電源制御インタフェースＰＩ３を介してイン
タフェース制御装置４に接続されている。
置１および２に共通に使用される例えば共有ディスク装
置等のような装置であり、データバスＢ１を介して＃０
情報処理装置１に結合され、且つデータバスＢ２を介し
て＃１情報処理装置２に結合されている。共有装置３
は、さらに電源制御インタフェースＰＩ３を介してイン
タフェース制御装置４に接続されている。
【００２０】インタフェース制御装置４は、本発明に従
った電源制御インタフェース制御用の制御装置であり、
図２に示すように、第１および第２のマイクロプロセッ
サユニット（以下、それぞれ「＃０ＭＰＵ」および「＃
１ＭＰＵ」と称する）５および６を有する。
った電源制御インタフェース制御用の制御装置であり、
図２に示すように、第１および第２のマイクロプロセッ
サユニット（以下、それぞれ「＃０ＭＰＵ」および「＃
１ＭＰＵ」と称する）５および６を有する。
【００２１】＃０ＭＰＵ５は、電源制御インタフェース
ＰＩ１を介して＃０情報処理装置１に接続されている。
＃１ＭＰＵ６は、電源制御インタフェースＰＩ２を介し
て＃１情報処理装置２に接続されている。これら＃０Ｍ
ＰＵ５および＃１ＭＰＵ６は、電源制御インタフェース
ＰＩ３を共通に介して共有装置３に接続されている。ま
た、これら＃０ＭＰＵ５および＃１ＭＰＵ６は状態通知
用の信号線で相互に接続されている。
ＰＩ１を介して＃０情報処理装置１に接続されている。
＃１ＭＰＵ６は、電源制御インタフェースＰＩ２を介し
て＃１情報処理装置２に接続されている。これら＃０Ｍ
ＰＵ５および＃１ＭＰＵ６は、電源制御インタフェース
ＰＩ３を共通に介して共有装置３に接続されている。ま
た、これら＃０ＭＰＵ５および＃１ＭＰＵ６は状態通知
用の信号線で相互に接続されている。
【００２２】＃０ＭＰＵ５および＃１ＭＰＵ６は、例え
ばファームウェア等により、次のように連動制御を行
う。電源投入時は、＃０ＭＰＵ５および＃１ＭＰＵ６
は、＃０および＃１情報処理装置１および２の少なくと
も一方から投入指示が出されると、共有装置３の電源を
投入させる。また、電源切断時は、＃０ＭＰＵ５および
＃１ＭＰＵ６は、＃０および＃１情報処理装置１および
２の両方から切断指示が出されるまで共有装置３の電源
を切断せず、＃０および＃１情報処理装置１および２の
両方から切断指示が出されたら共有装置３の電源を切断
する。
ばファームウェア等により、次のように連動制御を行
う。電源投入時は、＃０ＭＰＵ５および＃１ＭＰＵ６
は、＃０および＃１情報処理装置１および２の少なくと
も一方から投入指示が出されると、共有装置３の電源を
投入させる。また、電源切断時は、＃０ＭＰＵ５および
＃１ＭＰＵ６は、＃０および＃１情報処理装置１および
２の両方から切断指示が出されるまで共有装置３の電源
を切断せず、＃０および＃１情報処理装置１および２の
両方から切断指示が出されたら共有装置３の電源を切断
する。
【００２３】このような構成の２重化システムは、電源
投入時および電源切断時の動作について説明する。電源
投入時は、＃０情報処理装置１および＃１情報処理装置
２の少なくとも一方から投入指示が出されると、その情
報が電源制御インタフェースＰＩ１およびＰＩ２を介し
てそれぞれインタフェース制御装置４の＃０ＭＰＵ５お
よび＃１ＭＰＵ６に供給される。＃０ＭＰＵ５および＃
１ＭＰＵ６は相互間で状態を通知し合って電源制御イン
タフェースＰＩ３を介して共有装置３の電源を投入させ
るべく制御する。また、このとき、＃０情報処理装置１
および＃１情報処理装置２のいずれか一方、例えば＃０
情報処理装置１から投入指示が出され、他方の情報処理
装置、例えば＃１情報処理装置２の電源が投入されてい
ない場合に、必要があれば、該他方の＃１情報処理装置
２の電源を投入させるように制御することもできる。
投入時および電源切断時の動作について説明する。電源
投入時は、＃０情報処理装置１および＃１情報処理装置
２の少なくとも一方から投入指示が出されると、その情
報が電源制御インタフェースＰＩ１およびＰＩ２を介し
てそれぞれインタフェース制御装置４の＃０ＭＰＵ５お
よび＃１ＭＰＵ６に供給される。＃０ＭＰＵ５および＃
１ＭＰＵ６は相互間で状態を通知し合って電源制御イン
タフェースＰＩ３を介して共有装置３の電源を投入させ
るべく制御する。また、このとき、＃０情報処理装置１
および＃１情報処理装置２のいずれか一方、例えば＃０
情報処理装置１から投入指示が出され、他方の情報処理
装置、例えば＃１情報処理装置２の電源が投入されてい
ない場合に、必要があれば、該他方の＃１情報処理装置
２の電源を投入させるように制御することもできる。
【００２４】また、電源切断時は、＃０情報処理装置１
および＃１情報処理装置２から投入指示が出されると、
その情報が電源制御インタフェースＰＩ１およびＰＩ２
を介してそれぞれインタフェース制御装置４の＃０ＭＰ
Ｕ５および＃１ＭＰＵ６に供給される。＃０ＭＰＵ５お
よび＃１ＭＰＵ６は、＃０および＃１情報処理装置１お
よび２のいずれか一方から切断指示が出されても共有装
置３の電源を切断しない。そして、＃０ＭＰＵ５および
＃１ＭＰＵ６は、＃０および＃１情報処理装置１および
２の両方から切断指示が出されると電源制御インタフェ
ースＰＩ３を介して共有装置３の電源を切断させるべく
制御する。
および＃１情報処理装置２から投入指示が出されると、
その情報が電源制御インタフェースＰＩ１およびＰＩ２
を介してそれぞれインタフェース制御装置４の＃０ＭＰ
Ｕ５および＃１ＭＰＵ６に供給される。＃０ＭＰＵ５お
よび＃１ＭＰＵ６は、＃０および＃１情報処理装置１お
よび２のいずれか一方から切断指示が出されても共有装
置３の電源を切断しない。そして、＃０ＭＰＵ５および
＃１ＭＰＵ６は、＃０および＃１情報処理装置１および
２の両方から切断指示が出されると電源制御インタフェ
ースＰＩ３を介して共有装置３の電源を切断させるべく
制御する。
【００２５】上述のような２重化システムに組み込まれ
た電源制御インタフェースの制御装置であるインタフェ
ース制御装置４により、共有装置３の電源は、全ての情
報処理装置１および２の電源が切断されるまで切断され
ないので、情報処理装置１または２のいずれか一方が、
他方の電源を切断したために、共有装置３にアクセスで
きなくなるということはない。
た電源制御インタフェースの制御装置であるインタフェ
ース制御装置４により、共有装置３の電源は、全ての情
報処理装置１および２の電源が切断されるまで切断され
ないので、情報処理装置１または２のいずれか一方が、
他方の電源を切断したために、共有装置３にアクセスで
きなくなるということはない。
【００２６】また、一方の情報処理装置１または３の電
源投入により、自動的に、共有装置３の電源を投入する
ことができるため、システムの運用性が向上する。さら
に、一方の情報処理装置１または３の電源投入により、
自動的に、共有装置および他方の情報処理装置の電源を
投入することもでき、さらにシステムを効果的に運用す
ることが可能となる。
源投入により、自動的に、共有装置３の電源を投入する
ことができるため、システムの運用性が向上する。さら
に、一方の情報処理装置１または３の電源投入により、
自動的に、共有装置および他方の情報処理装置の電源を
投入することもでき、さらにシステムを効果的に運用す
ることが可能となる。
【００２７】〔実施例２〕本発明の第２の実施例による
電源制御インタフェースの制御装置を組み込んだ２重化
システムの具体的な構成を図３に示す。
電源制御インタフェースの制御装置を組み込んだ２重化
システムの具体的な構成を図３に示す。
【００２８】図３の２重化システムは、第１の情報処理
装置（＃０情報処理装置）１１、第２の情報処理装置
（＃１情報処理装置）１２およびインタフェース制御装
置１３を具備する。
装置（＃０情報処理装置）１１、第２の情報処理装置
（＃１情報処理装置）１２およびインタフェース制御装
置１３を具備する。
【００２９】＃０情報処理装置１１および＃１情報処理
装置１２は、２重化システムを構成する。これら＃０情
報処理装置１１および＃１情報処理装置１２は、それぞ
れ電源制御装置１１Ａおよび１２Ａを有する。
装置１２は、２重化システムを構成する。これら＃０情
報処理装置１１および＃１情報処理装置１２は、それぞ
れ電源制御装置１１Ａおよび１２Ａを有する。
【００３０】インタフェース制御装置１３は、電源制御
インタフェースの制御装置であり、第１のマイクロプロ
セッサユニット（＃０ＭＰＵ）１４、第２のマイクロプ
ロセッサユニット（＃１ＭＰＵ）１５、第１の制御ＲＯ
Ｍ（リードオンリメモリ）１６、第２の制御ＲＯＭ１
７、回線制御部１８、１９、２０および２１を有する。
インタフェースの制御装置であり、第１のマイクロプロ
セッサユニット（＃０ＭＰＵ）１４、第２のマイクロプ
ロセッサユニット（＃１ＭＰＵ）１５、第１の制御ＲＯ
Ｍ（リードオンリメモリ）１６、第２の制御ＲＯＭ１
７、回線制御部１８、１９、２０および２１を有する。
【００３１】＃０ＭＰＵ１４および＃１ＭＰＵ１５は、
それぞれ＃０情報処理装置１１の電源制御装置１１Ａお
よび＃１情報処理装置１２の電源制御装置１２Ａに接続
される電源制御インタフェースＰＩ１１およびＰＩ１２
を制御する。制御ＲＯＭ１６は、＃０ＭＰＵ１４の制御
プログラムを格納しており、制御ＲＯＭ１７は、＃１Ｍ
ＰＵ１５の制御プログラムを格納している。
それぞれ＃０情報処理装置１１の電源制御装置１１Ａお
よび＃１情報処理装置１２の電源制御装置１２Ａに接続
される電源制御インタフェースＰＩ１１およびＰＩ１２
を制御する。制御ＲＯＭ１６は、＃０ＭＰＵ１４の制御
プログラムを格納しており、制御ＲＯＭ１７は、＃１Ｍ
ＰＵ１５の制御プログラムを格納している。
【００３２】回線制御部１８、１９、２０、２１は、＃
０情報処理装置１１の電源制御装置１１Ａに接続される
電源制御インタフェースＰＩ１１、＃１情報処理装置１
２の電源制御装置１２Ａに接続される電源制御インタフ
ェースＰＩ１２および共有装置（図３では図示していな
い）の電源制御部に接続される電源制御インタフェース
ＰＩ１３がシリアル通信による電源制御インタフェース
である場合に設けられ、これら電源制御インタフェース
ＰＩ１１〜ＰＩ１３の回線を制御する。この場合、電源
制御インタフェースＰＩ１１〜ＰＩ１３の通信情報は、
情報処理装置１１および１２の内部の電源制御装置１１
Ａおよび１２Ａからのコマンドとインタフェース制御装
置からのステイタス応答を有している。電源制御インタ
フェースＰＩ１１〜ＰＩ１３の通信情報は、電源投入／
切断に係る制御情報の他に、騒音対策のため、ファンの
回転数の高速回転／低速回転野切換のための情報、試験
用の機能として、電源の出力電圧を例えば±％変化させ
るための情報、装置のアラームを振り分けるために自動
設定される装置の番号情報、および情報処理装置の異常
状態を外部の例えば警報装置等に通知するための情報等
を含んでいる。
０情報処理装置１１の電源制御装置１１Ａに接続される
電源制御インタフェースＰＩ１１、＃１情報処理装置１
２の電源制御装置１２Ａに接続される電源制御インタフ
ェースＰＩ１２および共有装置（図３では図示していな
い）の電源制御部に接続される電源制御インタフェース
ＰＩ１３がシリアル通信による電源制御インタフェース
である場合に設けられ、これら電源制御インタフェース
ＰＩ１１〜ＰＩ１３の回線を制御する。この場合、電源
制御インタフェースＰＩ１１〜ＰＩ１３の通信情報は、
情報処理装置１１および１２の内部の電源制御装置１１
Ａおよび１２Ａからのコマンドとインタフェース制御装
置からのステイタス応答を有している。電源制御インタ
フェースＰＩ１１〜ＰＩ１３の通信情報は、電源投入／
切断に係る制御情報の他に、騒音対策のため、ファンの
回転数の高速回転／低速回転野切換のための情報、試験
用の機能として、電源の出力電圧を例えば±％変化させ
るための情報、装置のアラームを振り分けるために自動
設定される装置の番号情報、および情報処理装置の異常
状態を外部の例えば警報装置等に通知するための情報等
を含んでいる。
【００３３】電源制御装置１１Ａおよび１２Ａは、それ
ぞれ、電源制御インタフェースＰＩ１１およびＰＩ１２
を介してインタフェース制御装置１３の＃０ＭＰＵ１４
の回線制御部１８および＃１ＭＰＵ１５の回線制御部１
９に接続されている。インタフェース制御装置１３の＃
０ＭＰＵ１４の回線制御部２０および＃１ＭＰＵ１５の
回線制御部２１は、電源制御インタフェースＰＩ１３を
介して共有装置に接続されている。
ぞれ、電源制御インタフェースＰＩ１１およびＰＩ１２
を介してインタフェース制御装置１３の＃０ＭＰＵ１４
の回線制御部１８および＃１ＭＰＵ１５の回線制御部１
９に接続されている。インタフェース制御装置１３の＃
０ＭＰＵ１４の回線制御部２０および＃１ＭＰＵ１５の
回線制御部２１は、電源制御インタフェースＰＩ１３を
介して共有装置に接続されている。
【００３４】＃０ＭＰＵ１４および＃１ＭＰＵ１５は相
互状態監視用の信号線で相互に接続されている。＃０Ｍ
ＰＵ１４は、制御ＲＯＭ１６にファームウェアとして格
納されたプログラムに従って動作し、＃１ＭＰＵ１５
は、制御ＲＯＭ１７にファームウェアとして格納された
プログラムに従って次のように動作する。
互状態監視用の信号線で相互に接続されている。＃０Ｍ
ＰＵ１４は、制御ＲＯＭ１６にファームウェアとして格
納されたプログラムに従って動作し、＃１ＭＰＵ１５
は、制御ＲＯＭ１７にファームウェアとして格納された
プログラムに従って次のように動作する。
【００３５】電源投入時は、＃０ＭＰＵ１４および＃１
ＭＰＵ１５は、＃０および＃１情報処理装置１１および
１２の少なくとも一方から投入指示が出されると、共有
装置の電源を投入させる。また、電源切断時は、＃０Ｍ
ＰＵ１４および＃１ＭＰＵ１５は、＃０および＃１情報
処理装置１１および１２の両方から切断指示が出される
まで共有装置の電源を切断せず、＃０および＃１情報処
理装置１１および１２の両方から切断指示が出されたら
共有装置の電源を切断する。
ＭＰＵ１５は、＃０および＃１情報処理装置１１および
１２の少なくとも一方から投入指示が出されると、共有
装置の電源を投入させる。また、電源切断時は、＃０Ｍ
ＰＵ１４および＃１ＭＰＵ１５は、＃０および＃１情報
処理装置１１および１２の両方から切断指示が出される
まで共有装置の電源を切断せず、＃０および＃１情報処
理装置１１および１２の両方から切断指示が出されたら
共有装置の電源を切断する。
【００３６】このような構成の２重化システムにおける
電源投入時および電源切断時の動作について制御ＲＯＭ
１６および１７に格納されたプログラムのフローチャー
トを示す図４を参照して説明する。
電源投入時および電源切断時の動作について制御ＲＯＭ
１６および１７に格納されたプログラムのフローチャー
トを示す図４を参照して説明する。
【００３７】図４に示すフローチャートでは＃０ＭＰＵ
１４と＃１ＭＰＵ１５の制御プログラムを左右に分けて
示している。各制御プログラムは、共に情報処理装置１
１および１２と間の処理を行うタスク１と、共有装置と
の間の処理を行うタスク２からなるマルチタスクプログ
ラムである。
１４と＃１ＭＰＵ１５の制御プログラムを左右に分けて
示している。各制御プログラムは、共に情報処理装置１
１および１２と間の処理を行うタスク１と、共有装置と
の間の処理を行うタスク２からなるマルチタスクプログ
ラムである。
【００３８】＃０ＭＰＵ１４のタスク１では、初期化処
理（ステップＳ１１Ａ）を行った後、情報処理装置１１
の＃０ＭＰＵ１４からのコマンド受信処理を行い、電源
投入のコマンドであればパワーオンフラグをセットし、
電源切断のコマンドであればパワーオフフラグをセット
して（ステップＳ１２Ａ）、受信したコマンドに応じて
＃１ＭＰＵ１５への状態通知の出力信号を変化させる
（ステップＳ１３Ａ）。さらに、その結果の状態に応じ
た情報処理装置１１へのステイタス応答処理を行って
（ステップＳ１４Ａ）、ステップＳ１２Ａへ戻る。
理（ステップＳ１１Ａ）を行った後、情報処理装置１１
の＃０ＭＰＵ１４からのコマンド受信処理を行い、電源
投入のコマンドであればパワーオンフラグをセットし、
電源切断のコマンドであればパワーオフフラグをセット
して（ステップＳ１２Ａ）、受信したコマンドに応じて
＃１ＭＰＵ１５への状態通知の出力信号を変化させる
（ステップＳ１３Ａ）。さらに、その結果の状態に応じ
た情報処理装置１１へのステイタス応答処理を行って
（ステップＳ１４Ａ）、ステップＳ１２Ａへ戻る。
【００３９】＃０ＭＰＵ１４のタスク２では、初期化処
理（ステップＳ２１Ａ）を行った後、＃１ＭＰＵ１５か
らの状態通知の入力処理を行い、電源投入であればパワ
ーオンフラグをセットし、電源切断であればパワーオフ
フラグをセットして（ステップＳ２２Ａ）、フラグの状
態に応じた共有装置へのコマンド送信処理を行って（ス
テップＳ２３Ａ）、共有装置を制御する。すなわち、自
系および他系の少なくとも一方のパワーオンフラグがオ
ンとなっていれば共有装置の電源を投入し、自系のパワ
ーオフフラグがオン、他系のパワーオフフラグもオンで
あれば共有装置の電源を切断する。その結果の共有装置
からのステイタス受信処理を行って（ステップＳ２４
Ａ）、ステップＳ２２Ａへ戻る。
理（ステップＳ２１Ａ）を行った後、＃１ＭＰＵ１５か
らの状態通知の入力処理を行い、電源投入であればパワ
ーオンフラグをセットし、電源切断であればパワーオフ
フラグをセットして（ステップＳ２２Ａ）、フラグの状
態に応じた共有装置へのコマンド送信処理を行って（ス
テップＳ２３Ａ）、共有装置を制御する。すなわち、自
系および他系の少なくとも一方のパワーオンフラグがオ
ンとなっていれば共有装置の電源を投入し、自系のパワ
ーオフフラグがオン、他系のパワーオフフラグもオンで
あれば共有装置の電源を切断する。その結果の共有装置
からのステイタス受信処理を行って（ステップＳ２４
Ａ）、ステップＳ２２Ａへ戻る。
【００４０】＃１ＭＰＵ１５のタスク１では、初期化処
理（ステップＳ１１Ｂ）を行った後、情報処理装置１２
の＃１ＭＰＵ１５からのコマンド受信処理を行い、電源
投入のコマンドであればパワーオンフラグをセットし、
電源切断のコマンドであればパワーオフフラグをセット
して（ステップＳ１２Ｂ）、受信したコマンドに応じて
＃０ＭＰＵ１４への状態通知の出力信号を変化させる
（ステップＳ１３Ｂ）。さらに、その結果の状態に応じ
た情報処理装置１２へのステイタス応答処理を行って
（ステップＳ１４Ｂ）、ステップＳ１２Ｂへ戻る。
理（ステップＳ１１Ｂ）を行った後、情報処理装置１２
の＃１ＭＰＵ１５からのコマンド受信処理を行い、電源
投入のコマンドであればパワーオンフラグをセットし、
電源切断のコマンドであればパワーオフフラグをセット
して（ステップＳ１２Ｂ）、受信したコマンドに応じて
＃０ＭＰＵ１４への状態通知の出力信号を変化させる
（ステップＳ１３Ｂ）。さらに、その結果の状態に応じ
た情報処理装置１２へのステイタス応答処理を行って
（ステップＳ１４Ｂ）、ステップＳ１２Ｂへ戻る。
【００４１】＃１ＭＰＵ１５のタスク２では、初期化処
理（ステップＳ２１Ｂ）を行った後、＃０ＭＰＵ１４か
らの状態通知の入力処理を行い、電源投入であればパワ
ーオンフラグをセットし、電源切断であればパワーオフ
フラグをセットして（ステップＳ２２Ｂ）、フラグの状
態に応じた共有装置へのコマンド送信処理を行う（ステ
ップＳ２３Ｂ）。ステップＳ２３Ｂにおけるコマンド送
信処理は、プログラムの共通化のためのものであって、
実際には行われず、共有装置は、＃０ＭＰＵ１４によっ
て制御される。すなわち、＃０ＭＰＵ１４のパワーオン
フラグがオンとなっていれば共有装置の電源が投入さ
れ、＃０ＭＰＵ１４のパワーオフフラグがオン、＃１Ｍ
ＰＵ１５のパワーオフフラグもオンであれば共有装置の
電源が切断される。その結果の共有装置からのステイタ
ス受信処理を行って（ステップＳ２４Ｂ）、ステップＳ
２２Ｂへ戻る。
理（ステップＳ２１Ｂ）を行った後、＃０ＭＰＵ１４か
らの状態通知の入力処理を行い、電源投入であればパワ
ーオンフラグをセットし、電源切断であればパワーオフ
フラグをセットして（ステップＳ２２Ｂ）、フラグの状
態に応じた共有装置へのコマンド送信処理を行う（ステ
ップＳ２３Ｂ）。ステップＳ２３Ｂにおけるコマンド送
信処理は、プログラムの共通化のためのものであって、
実際には行われず、共有装置は、＃０ＭＰＵ１４によっ
て制御される。すなわち、＃０ＭＰＵ１４のパワーオン
フラグがオンとなっていれば共有装置の電源が投入さ
れ、＃０ＭＰＵ１４のパワーオフフラグがオン、＃１Ｍ
ＰＵ１５のパワーオフフラグもオンであれば共有装置の
電源が切断される。その結果の共有装置からのステイタ
ス受信処理を行って（ステップＳ２４Ｂ）、ステップＳ
２２Ｂへ戻る。
【００４２】つまり、ステップＳ１３Ｂの出力信号は、
＃０ＭＰＵ１４のタスク２のステップＳ２２Ａによって
入力され、共有装置へのコマンド処理を行う。共有装置
へのコマンド処理は、実際には、ＭＰＵ＃０のみが制御
するが、共有装置からのステイタス応答は＃０ＭＰＵ１
４と＃１ＭＰＵ１５との両方に入力されるため、両方が
ステイタスを認識することが可能である。
＃０ＭＰＵ１４のタスク２のステップＳ２２Ａによって
入力され、共有装置へのコマンド処理を行う。共有装置
へのコマンド処理は、実際には、ＭＰＵ＃０のみが制御
するが、共有装置からのステイタス応答は＃０ＭＰＵ１
４と＃１ＭＰＵ１５との両方に入力されるため、両方が
ステイタスを認識することが可能である。
【００４３】例えば、電源を切断する場合には、＃０Ｍ
ＰＵ１４が＃０情報処理装置１１から電源切断コマンド
を受信し、共有装置の電源を切断する前に、＃１ＭＰＵ
１５の状態信号を検出し＃１ＭＰＵ１５が電源投入状態
である場合には、共有装置の電源切断を行わないように
制御する。＃１ＭＰＵ１５が電源切断状態である場合に
は、＃０情報処理装置１１から電源切断コマンドに従っ
て共有装置の電源切断を行うように制御する。
ＰＵ１４が＃０情報処理装置１１から電源切断コマンド
を受信し、共有装置の電源を切断する前に、＃１ＭＰＵ
１５の状態信号を検出し＃１ＭＰＵ１５が電源投入状態
である場合には、共有装置の電源切断を行わないように
制御する。＃１ＭＰＵ１５が電源切断状態である場合に
は、＃０情報処理装置１１から電源切断コマンドに従っ
て共有装置の電源切断を行うように制御する。
【００４４】このようなインタフェース制御装置１３に
より、共有装置の電源は、全ての情報処理装置１１およ
び１２の電源が切断されるまで切断されないので、情報
処理装置１１または１２のいずれか一方が、他方の電源
を切断したために、共有装置にアクセスできなくなると
いうことはない。
より、共有装置の電源は、全ての情報処理装置１１およ
び１２の電源が切断されるまで切断されないので、情報
処理装置１１または１２のいずれか一方が、他方の電源
を切断したために、共有装置にアクセスできなくなると
いうことはない。
【００４５】また、一方の情報処理装置１１または１２
の電源投入により、自動的に、共有装置の電源を投入す
ることができるため、システムの運用性が向上する。も
ちろん、本発明は、２重化システムに限らずさらに多く
のバックアップ系を用いた多重化システムや、単に複数
の情報処理装置およびそれらの共有装置を含むシステム
に適用して実施することができる。
の電源投入により、自動的に、共有装置の電源を投入す
ることができるため、システムの運用性が向上する。も
ちろん、本発明は、２重化システムに限らずさらに多く
のバックアップ系を用いた多重化システムや、単に複数
の情報処理装置およびそれらの共有装置を含むシステム
に適用して実施することができる。
【００４６】さらに、各処理装置を構成するマイクロプ
ロセッサユニット間に信号線を設ける代わりに、各処理
装置を構成するマイクロプロセッサユニットに全ての情
報処理装置の電源制御インタフェースを結合するように
してもよい。
ロセッサユニット間に信号線を設ける代わりに、各処理
装置を構成するマイクロプロセッサユニットに全ての情
報処理装置の電源制御インタフェースを結合するように
してもよい。
【００４７】
【発明の効果】本発明によれば、複数の情報処理装置の
電源制御インタフェースにそれぞれ処理装置を接続し、
これら処理装置を関連制御して、全ての情報処理装置か
らの電源切断指示が行われない限り共有装置の電源を切
断しないようにして、共有装置の電源制御を、共有する
全ての情報処理装置の電源制御に関連させ、共有装置の
電源切断により、情報処理装置が共有装置にアクセスで
きなくなることを効果的に防止し得る電源制御インタフ
ェースの制御装置を提供することができる。
電源制御インタフェースにそれぞれ処理装置を接続し、
これら処理装置を関連制御して、全ての情報処理装置か
らの電源切断指示が行われない限り共有装置の電源を切
断しないようにして、共有装置の電源制御を、共有する
全ての情報処理装置の電源制御に関連させ、共有装置の
電源切断により、情報処理装置が共有装置にアクセスで
きなくなることを効果的に防止し得る電源制御インタフ
ェースの制御装置を提供することができる。
【図１】本発明に係る第１の実施例による２重化システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図２】図１の電源制御インタフェースの制御装置の詳
細な構成を示すシステムブロック図である。
細な構成を示すシステムブロック図である。
【図３】本発明に係る第２の実施例による２重化システ
ムの構成を示すブロック図である。
ムの構成を示すブロック図である。
【図４】図３の電源制御インタフェースの制御装置にお
ける処理の詳細を示すフローチャートである。
ける処理の詳細を示すフローチャートである。
１，２，１１，１２…情報処理装置 １１Ａ，１２Ａ…電源制御装置 ３…共有装置 ４，１３…インタフェース制御装置 ５，６，１４，１５…マイクロプロセッサユニット（Ｍ
ＰＵ） １６，１７…制御ＲＯＭ １８，１９，２０，２１…回線制御部 ＰＩ１，ＰＩ２，ＰＩ３，ＰＩ１１，ＰＩ１２，ＰＩ１
３…電源制御インタフェース Ｂ１，Ｂ２…データバス
ＰＵ） １６，１７…制御ＲＯＭ １８，１９，２０，２１…回線制御部 ＰＩ１，ＰＩ２，ＰＩ３，ＰＩ１１，ＰＩ１２，ＰＩ１
３…電源制御インタフェース Ｂ１，Ｂ２…データバス
Claims (6)
- 【請求項１】 各々外部装置を制御する電源制御インタ
フェースを有する複数の情報処理装置の各電源制御イン
タフェースにそれぞれ接続されるとともに、前記複数の
情報処理装置に共通に使用される共有装置の電源制御部
に共通に接続され、前記各電源制御インタフェースを介
して与えられる制御指示に基づいて前記共有装置の電源
制御部を制御する複数の処理装置と、 前記複数の処理装置を互いに関連して動作するように組
み込まれ、前記複数の情報処理装置のいずれか１つの電
源投入指示に連動して前記共有装置の電源を投入させ、
且つ前記複数の情報処理装置の全ての電源切断指示に基
づいて前記共有装置の電源を切断させる連動制御手段と
を具備することを特徴とする電源制御インタフェースの
制御装置。 - 【請求項２】 連動制御手段は、複数の情報処理装置の
いずれか１つの電源投入に連動して他の情報処理装置の
電源を投入させる手段を含むことを特徴とする請求項１
に記載の電源制御インタフェースの制御装置。 - 【請求項３】 連動制御手段は、処理装置間で相互に情
報を授受するために処理装置間を接続する信号線を含む
ことを特徴とする請求項１または２に記載の電源制御イ
ンタフェースの制御装置。 - 【請求項４】 連動制御手段は、複数の情報処理装置の
全ての電源制御インタフェースを全ての処理装置に共通
に接続する信号線を含むことを特徴とする請求項１また
は２に記載の電源制御インタフェースの制御装置。 - 【請求項５】 複数の処理装置は、各々マルチタスク処
理機能を有し、且つ連動制御手段は、前記複数の処理装
置に共通のプログラムにより制御される手段を含むこと
を特徴とする請求項１〜４のいずれか１項に記載の電源
制御インタフェースの制御装置。 - 【請求項６】 各々外部装置を制御する電源制御インタ
フェースを有し且つ多重化システムを構成する複数の情
報処理装置の各電源制御インタフェースにそれぞれ接続
されるとともに、前記複数の情報処理装置に共通に使用
される共有装置の電源制御部に共通に接続され、前記各
電源制御インタフェースを介して与えられる制御指示に
基づいて前記共有装置の電源制御部を制御する複数の処
理装置と、 前記複数の処理装置を互いに関連して動作するように組
み込まれ、前記複数の情報処理装置のいずれか１つの電
源投入指示に連動して前記共有装置の電源を投入させ、
且つ前記複数の情報処理装置の全ての電源切断指示に基
づいて前記共有装置の電源を切断させる連動制御手段と
を具備することを特徴とする電源制御インタフェースの
制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153287A JPH096485A (ja) | 1995-06-20 | 1995-06-20 | 電源制御インタフェースの制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7153287A JPH096485A (ja) | 1995-06-20 | 1995-06-20 | 電源制御インタフェースの制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH096485A true JPH096485A (ja) | 1997-01-10 |
Family
ID=15559187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7153287A Pending JPH096485A (ja) | 1995-06-20 | 1995-06-20 | 電源制御インタフェースの制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH096485A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114336572A (zh) * | 2020-09-30 | 2022-04-12 | 中兴通讯股份有限公司 | 供电装置及其控制方法 |
-
1995
- 1995-06-20 JP JP7153287A patent/JPH096485A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114336572A (zh) * | 2020-09-30 | 2022-04-12 | 中兴通讯股份有限公司 | 供电装置及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1124301A2 (en) | Remote power management system | |
| JP2760787B2 (ja) | 電子計算機システムの運転制御装置 | |
| JPS63268038A (ja) | 制御装置 | |
| JPH096485A (ja) | 電源制御インタフェースの制御装置 | |
| JP2962387B2 (ja) | プログラマブルコントローラおよびそれを用いた分散制御システムにおける特定他局のリセット方法、他局のリセット要因検出方法、異常局監視方法、同期起動方法および同期停止方法 | |
| JP2978622B2 (ja) | 無停止型コンピュータ | |
| JP3363579B2 (ja) | 監視装置及び監視システム | |
| JPH0540649A (ja) | 冗長切り換え方式 | |
| JP2770494B2 (ja) | 二重化制御ユニット | |
| JP2000057017A (ja) | 遠隔管理モジュール及びそれを用いた遠隔管理機能付コンピュータ | |
| JP2001028616A (ja) | サーバ及びその制御方法 | |
| JPH01120652A (ja) | 入出力装置監視時間設定方式 | |
| JPH02231603A (ja) | ２重化切換方式 | |
| JP2508606B2 (ja) | 二重化装置 | |
| JPH05334107A (ja) | システムバスバッファ制御装置 | |
| JPS6134171B2 (ja) | ||
| JPS60144842A (ja) | 他系中央処理装置の異常判定方式 | |
| JPH0454549A (ja) | データ転送方式 | |
| JPH0830477A (ja) | 二重化制御システムのデータ等値化方法 | |
| JPH07143210A (ja) | 多重化制御システム | |
| JPH022412A (ja) | 制御方式 | |
| JPH11184764A (ja) | 多重化部監視制御システム | |
| JPS61147343A (ja) | 二重化システム疎結合方式 | |
| JP2002215201A (ja) | 監視制御装置 | |
| JPH07120297B2 (ja) | 二重化切替制御方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20021210 |