JPH096698A - 通信方法及び通信装置 - Google Patents

通信方法及び通信装置

Info

Publication number
JPH096698A
JPH096698A JP7154740A JP15474095A JPH096698A JP H096698 A JPH096698 A JP H096698A JP 7154740 A JP7154740 A JP 7154740A JP 15474095 A JP15474095 A JP 15474095A JP H096698 A JPH096698 A JP H096698A
Authority
JP
Japan
Prior art keywords
command
data
transmission
buffer
reply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7154740A
Other languages
English (en)
Inventor
Morihiko Sumino
守彦 住野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7154740A priority Critical patent/JPH096698A/ja
Priority to TW085101484A priority patent/TW280887B/zh
Priority to CN96108783A priority patent/CN1096641C/zh
Priority to KR1019960022516A priority patent/KR970002687A/ko
Publication of JPH096698A publication Critical patent/JPH096698A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10Program control for peripheral devices
    • G06F13/12Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • G06F13/124Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
    • G06F13/126Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine and has means for transferring I/O instructions and statuses between control unit and main processor
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668Details of memory controller
    • G06F13/1673Details of memory controller using buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)
  • Selective Calling Equipment (AREA)

Abstract

(57)【要約】 【目的】 通信装置の送信バッファがバッファフル状態
に陥らないような通信装置及び通信方法を、製造コスト
の上昇を伴うことなしに提供する。 【構成】 ホストコンピュータ1から受信したコマンド
をバッファリングする受信バッファ431 と、受信バッフ
ァ431 にバッファリングされているコマンドを処理して
返信データを生成するCPU 41と、CPU 41により生成され
た返信データをバッファリングする送信バッファ432
と、送信タイミングにおいて、送信バッファ432 にバッ
ファリングされている返信データをホストコンピュータ
1へ送信する通信ポート44とを備え、CPU 41が、ホスト
コンピュータ1へのデータの送信を必要とするコマンド
を処理した場合に、受信バッファ431 にバッファリング
されているコマンドに対応する返信コマンドのみを送信
バッファ432 にバッファリングさせ、送信タイミングに
おいて、送信バッファ432 にバッファリングされている
返信コマンドと、それに対応するデータとから送信デー
タを作成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は通信方法及び通信装置に
関し、特にコンピュータシステムのモニタ装置等のよう
なそのホストであるコンピュータ本体からのパラメータ
の転送を要求するコマンドに応じてパラメータをホスト
へ返送する機能を有するマスタとスレーブ間での通信方
法及びその通信装置に関する。
【0002】
【従来の技術】近年、コンピュータシステムのモニタ装
置のインテリジェント化が進み、モニタ装置にとってホ
ストであるコンピュータ本体との通信機能を備える場合
が多い。このようなモニタ装置のインテリジェント化の
主たる目的は、モニタ装置の機能,特性をホストに通知
するためである。そのためには一般的に、ホストからモ
ニタ装置へ所望のパラメータの転送要求コマンドを発行
し、それを受信したモニタ装置がそのコマンドに対する
応答のコマンドと要求されているパラメータとをホスト
へ返送するという手法が用いられる。
【0003】このような手法を実現するためのインタフ
ェイスとしては、極めて簡易なプロトコルのシリアル通
信が一般的である。ホストがモニタ装置へデータを送信
する必要がある場合にはホストがマスタに、モニタ装置
がスレーブにそれぞれなってマスタであるホストからス
レーブであるモニタ装置へデータ(コマンド)が転送さ
れる。逆に、モニタ装置からホストへデータを送信する
必要がある場合にはモニタ装置がマスタに、ホストがス
レーブにそれぞれなってマスタであるモニタ装置からス
レーブであるホストへデータ(応答のコマンド及び要求
されているパラメータ)が転送される。
【0004】このようなデータの転送プロトコルは、一
般的にはデータラインとクロックラインとの2本のライ
ンのみで行なわれる。従って、双方向に同時にデータを
送信することは不可能である。
【0005】ところで、上述のような従来の手法では、
スレーブであるモニタ装置がマスタであるホストからデ
ータを受信する場合、ホストがマスタである限りは無制
限にデータが送信されて来る可能性がある。更に、ホス
トからモニタ装置へ送信されるコマンドには、モニタ装
置からホストへパラメータを転送することを指示するコ
マンドも含まれる。そのようなコマンドを受信した場合
には、モニタ装置ではそれに対応してホストへ転送する
ためのパラメータを準備し、バッファリングしておく必
要がある。また、そのようなコマンドが複数になった場
合には、それらの全てに対応するパラメータを準備し、
応答のためのコマンドと共にバッファリングしておく必
要がある。
【0006】以下、上述のような従来の技術について、
図5のブロック図に示されているようなホストコンピュ
ータと接続されたモニタ装置とを例として具体的に説明
する。
【0007】図5において、参照符号1はホストコンピ
ュータを示しており、一般的なコンピュータシステムの
本体がこれに相当する。ホストコンピュータ1はビデオ
ケーブル2によりモニタ装置3と接続されている。ビデ
オケーブル2を介しては、ビデオ信号,水平同期信号,
垂直同期信号,データ信号,クロック信号等が送受信さ
れる。
【0008】モニタ装置3内には、ディジタル回路ブロ
ック8,アナログ回路ブロック5,FBT 6, CRT7等が
備えられている。
【0009】ディジタル回路ブロック8は通常は所謂ワ
ンチップマイクロコンピュータとして構成されており、
それ自体が全体として一つの通信装置として機能する。
ディジタル回路ブロック8は、CPU 81, ROM 82, RAM 8
3, 通信ポート84,これらの構成要素を相互に接続する
バス85等が備えられている。
【0010】CPU 81はモニタ装置3の制御中枢であり、
後述するようにコマンド処理手段としても機能する。RO
M 82には制御プログラム等が予め格納されている。RAM
83は種々のフラグ, スタックとして使用される他、特定
の領域が受信バッファ831 及び送信バッファ832 として
割り当てられている。通信ポート84はビデオケーブル2
を介してホストコンピュータ1と接続されており、ホス
トコンピュータ1との間の通信を司る。従って、モニタ
装置3からホストコンピュータ1へ送信を行なう場合に
は、通信ポート84は返信手段としてとして機能する。
【0011】アナログ回路ブロック5は、 CRT7に画像
を表示するために必要な水平出力回路51, 垂直出力回路
52, 歪み補正回路53, 帰線消去回路54等により構成され
ている。なお、これらのアナログ回路ブロック5の構成
要素は本発明の趣旨とは関係が無いので、詳細な説明は
省略する。
【0012】CRT7はアナログ回路ブロック5により制
御されてホストコンピュータ1から与えられる R,G,B信
号を画像として表示する。
【0013】図6はホストコンピュータ1とモニタ装置
3との間で通信されるコマンド及びそれに伴って通信さ
れるパラメータの一例を示す一覧図である。ここに示さ
れている例では、ホストコンピュータ1からモニタ装置
3へは、モニタ装置3をリセットさせるコマンド”00”
(但し、コマンドは2桁の16進数、即ち1バイトで表さ
れるのもとする) 、水平周波数を要求するコマンド”0
1”、垂直周波数を要求するコマンド”02”、水平イメ
ージサイズを要求するコマンド”03”、垂直イメージサ
イズを要求するコマンド”04”等が用意されている。
【0014】一方、モニタ装置3からホストコンピュー
タ1へはコマンド”01”に対応して水平周波数を返信す
るコマンド”81”, コマンド”02”に対応して垂直周波
数を返信するコマンド”82”, コマンド”03”に対応し
て水平イメージサイズを返信するコマンド”83”, コマ
ンド”04”に対応して垂直イメージサイズを返信するコ
マンド”84”等が用意されている。
【0015】たとえば、モニタ装置3がサポートしてい
る水平解像度をホストコンピュータ1が知りたい場合、
ホストコンピュータ1はコマンド”01”を発行する。こ
れをモニタ装置3が受信した場合、自身がサポートして
いる水平周波数をホストコンピュータ1へ知らせるため
に、1バイトのコマンド”81”と水平周波数を表す4バ
イト(下限,上限をそれぞれ2バイトで表す)のパラメ
ータとをホストコンピュータ1へ返送する。これによ
り、ホストコンピュータ1では、モニタ装置3がサポー
トしている水平解像度を知ることが出来る。
【0016】次に、通信装置としてのディジタル回路ブ
ロック8により行なわれる従来の通信手順を、図7に示
されている通常レベルの処理であるメイン処理のフロー
チャート、図8に示されているデータを受信した際に行
なわれる受信割り込み処理のフローチャート、図9に示
されているタイマ割り込みから定期的にコールされる送
信処理のフローチャートを参照して説明する。
【0017】図7のフローチャートに示されているメイ
ン処理においては、CPU 81はまず最初にホストコンピュ
ータ1からデータを受信しているか否か、具体的にはRA
M 83の受信バッファ831 にホストコンピュータ1からの
データが記憶されているか否かを調べる (ステップS1
1)。ホストコンピュータ1からのデータを受信していな
い場合はステップS11 でループする。ホストコンピュー
タ1からのデータを受信していた場合は、CPU 81はその
データをホストコンピュータ1から与えられたコマンド
として解釈することによりコマンド分岐し (ステップS1
2)、それぞれ対応する処理を行なう。
【0018】ところで、モニタ装置3によるホストコン
ピュータ1からのデータの受信は図8のフローチャート
に示されているような割り込み処理により行なわれる。
即ち、ホストコンピュータ1からビデオケーブル2を介
してデータの送信が有った場合、通信ポート84からCPU
81に受信割り込みがかけられるので、CPU 81はまずRAM
83の受信バッファ831 に空き領域があるか否かを調べ
(ステップS21)、あればその空き領域にホストコンピュ
ータ1から受信したデータを書き込んでバッファリング
する (ステップS22)。なおステップS21 において、受信
バッファ831 に空き領域が無いことが判明した場合に
は、ウェイト処理が行なわれる (ステップS23)。
【0019】従って、図7のフローチャートに示されて
いるメイン処理では、ステップS11において受信データ
が有ることが判明するまでは、ステップS11 をループす
ればよい。
【0020】前述したように、ホストコンピュータ1か
らモニタ装置3に与えられるコマンドには図6の一覧図
に示されているような種々のコマンドがある。これらの
コマンドの内にはモニタ装置3からホストコンピュータ
1への応答が必要なコマンドもあるが、応答が不要なコ
マンド、たとえばコマンド”00”のリセットコマンド等
もある。従って、ステップS12 においては、ホストコン
ピュータ1からモニタ装置3に与えられたコマンドが応
答が必要なコマンドであるか、リセットコマンドである
か、その他のコマンドであるかが判定され、それぞれに
対応する処理が行なわれる。
【0021】ホストコンピュータ1からモニタ装置3に
与えられたコマンドがホストコンピュータ1への応答が
必要なコマンドであった場合はCPU 81は応答コマンド及
び要求されているパラメータをRAM 83内の送信バッファ
832 にセットし (ステップS13)、リセットコマンドであ
った場合はCPU 81はモニタ装置3をリセットし (ステッ
プS14)、その他のコマンドであった場合はCPU 81はそれ
ぞれに対応する処理を行なう (ステップS15)。
【0022】ステップS13 においてRAM 83内の送信バッ
ファ832 にセットされた応答コマンド及びパラメータの
送信処理は図9のフローチャートに示されているように
して実行される。この送信処理はディジタル回路ブロッ
ク8内の図示されていないタイマにより定期的に発生す
るタイマ割り込みで処理される。まず最初に、CPU 81は
送信データが有るか否か、具体的にはRAM 83の送信バッ
ファ832 に送信データがバッファリングされているか否
かを調べる (ステップS31)。送信データが存在する場
合、CPU 81はRAM 83の送信バッファ832 から送信データ
を読み出し (ステップS32)、通信ポート84を介してビデ
オケーブル2へ送信する (ステップS33)。一組のデータ
(コマンド及びパラメータ) を送信すると、CPU 81は更
に他の送信データが有るか否かを調べ (ステップS34)、
あればステップS32, S33の処理を全ての送信データの送
信が終了するまで反復して残りの全ての送信データを送
信する。
【0023】ここで、モニタ装置3からホストコンピュ
ータ1への通信について説明する。前述の如く、ホスト
コンピュータ1とモニタ装置3との間の転送プロトコル
は、データラインとクロックラインとの2本のラインの
みの極めて簡易なプロトコルで行なわれる。従って、双
方向に通信可能ではあるが、同時に双方向に通信が行な
えるものではない。
【0024】更に、ホストコンピュータ1とモニタ装置
3との間の通信では、まず最初はホストコンピュータ1
からモニタ装置3へコマンドを送信するのであるが、送
信されるコマンドは一つのみであるとは限らない。ホス
トコンピュータ1は必要に応じて複数のコマンドをモニ
タ装置3へ送信する場合もある。その場合には、モニタ
装置3は複数のコマンドそれぞれに対応する応答コマン
ド及びパラメータをRAM 83の送信バッファ832 にバッフ
ァリングする必要が生じる。
【0025】次に図10の模式図を参照して、送信バッフ
ァ832 にどのようなデータがバッファリングされるかを
説明する。いまたとえば、前述の図6に示されているコ
マンド”01”、即ち水平周波数要求コマンドと、コマン
ド”02”、即ち垂直周波数要求コマンドとが連続してホ
ストコンピュータ1からモニタ装置3へ送信された場合
のモニタ装置3での処理について説明する。但しこの場
合、モニタ装置3は水平周波数としては32kHz から84kH
z を、垂直周波数としては50Hzから150Hz をそれぞれサ
ポートしているものとする。
【0026】図6に示されているように、ホストコンピ
ュータ1からモニタ装置3へ送信されるコマンド”01”
に対応してモニタ装置3からホストコンピュータ1へ送
信されるコマンドは”81”、即ち水平周波数返信コマン
ドであり、コマンド”02”に対応するコマンドは”8
2”、即ち垂直周波数返信コマンドである。従って、RAM
83の送信バッファ832 には、図10の模式図に示されてい
るように、1バイトの”81”, 2バイトの”32”, 2バ
イトの”84”, 1バイトの”82”, 2バイトの”50”,
2バイトの”150 ”という順で合計10バイトのデータが
バッファリングされる。
【0027】ここでは、ホストコンピュータ1から送信
された二つのコマンドに対する応答コマンド及びそれら
のパラメータが送信バッファ832 にバッファリングされ
る例を示したが、ホストコンピュータ1へ送信する必要
があるデータをより多く送信バッファ832 にバッファリ
ングする必要が生じる可能性もあり、そのような場合に
は送信バッファ832 がバッファフル状態となってエラー
発生の要因となる。
【0028】
【発明が解決しようとする課題】前述したように、コン
ピュータシステムのモニタ装置に通信装置として使用さ
れるマイクロコンピュータは通常はワンチップタイプで
あるため、その内蔵メモリ容量には制限があり、しかも
その中でホストコンピュータ1への送信データをバッフ
ァリングする送信バッファ832 に割り当て可能な容量は
更に制限される。従って、上述の従来例のように、モニ
タ装置3からホストコンピュータ1へ送信する必要があ
るデータ(応答コマンド及びパラメータ)の全てを送信
バッファ832 にバッファリングしていたのでは、バッフ
ァフル状態にしばしば陥ってエラー発生の要因となる。
メモリ容量を拡大することによりそのような問題は緩和
されるが、その場合には製造コストの上昇を招来するこ
とになる。
【0029】本発明はこのような事情に鑑みてなされた
ものであり、通信装置の送信バッファがバッファフル状
態に陥らないような通信方法及び通信装置を、製造コス
トの上昇を伴うことなしに提供することを目的とする。
【0030】
【課題を解決するための手段】本発明に係る通信方法
は、マスタからデータの送信を要求するコマンドを受信
した場合に、受信したコマンドに対応する返信コマンド
と要求されたデータとをマスタへ送信する通信方法であ
って、マスタからコマンドを受信した場合に、対応する
返信コマンドのみをバッファリングし、送信タイミング
において、バッファリングしている返信コマンドとそれ
に対応するデータとから送信データを作成し、マスタへ
送信することを特徴とする。
【0031】また、本発明に係る通信装置は、マスタか
ら受信したコマンドをバッファリングする受信バッファ
と、受信バッファにバッファリングされているコマンド
を処理して返信データを生成するコマンド処理手段と、
コマンド処理手段により生成された返信データをバッフ
ァリングする送信バッファと、送信タイミングにおい
て、送信バッファにバッファリングされている返信デー
タをマスタへ送信する返信手段とを備え、コマンド処理
手段が、マスタへのデータの送信を必要とするコマンド
を処理した場合に、受信バッファにバッファリングされ
ているコマンドに対応する返信コマンドのみを送信バッ
ファにバッファリングさせ、送信タイミングにおいて、
送信バッファにバッファリングされている返信コマンド
と、それに対応するデータとから送信データを作成すべ
くなしてあることを特徴とする。
【0032】
【作用】本発明に係る通信方法では、マスタからコマン
ドを受信した場合には対応する返信コマンドのみがバッ
ファリングされ、送信タイミングにおいてはバッファリ
ングしている返信コマンドとそれに対応するデータとか
ら送信データが作成されてマスタへ送信される。
【0033】また、本発明に係る通信装置では、マスタ
へのデータの送信を必要とするコマンドを処理した場合
に、受信バッファにバッファリングされているコマンド
に対応する返信コマンドのみが送信バッファにバッファ
リングされ、送信タイミングにおいて、送信バッファに
バッファリングされている返信コマンドと、それに対応
するデータとから送信データが作成されてマスタへ送信
される。
【0034】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。なお、本発明の通信方法は一例として一
般的なマイクロコンピュータの本体(ホストコンピュー
タ)とモニタ装置との間において実施される。また、ホ
ストコンピュータとモニタ装置との間で通信されるコマ
ンド及びそれに伴って通信されるパラメータは前述の図
6に示されている従来の場合と同様であるものとする。
【0035】以下、本発明の通信方法を図1のブロック
図に示されているようなコンピュータシステムのモニタ
装置に適用した例について具体的に説明する。
【0036】図1において、参照符号1はホストコンピ
ュータを示しており、一般的なコンピュータシステムの
本体がこれに相当する。ホストコンピュータ1はビデオ
ケーブル2によりモニタ装置3と接続されている。ビデ
オケーブル2を介しては、ビデオ信号,水平同期信号,
垂直同期信号,データ信号,クロック信号等が送受信さ
れる。
【0037】モニタ装置3内には、ディジタル回路ブロ
ック4,アナログ回路ブロック5,FBT 6, CRT7等が
備えられている。
【0038】ディジタル回路ブロック4は通常は所謂ワ
ンチップマイクロコンピュータとして構成されており、
それ自体が全体として一つの通信装置、即ち本発明の通
信装置として機能する。ディジタル回路ブロック4は、
CPU 41, ROM 42, RAM 43, 通信ポート44,これらの構成
要素を相互に接続するバス45等が備えられている。
【0039】CPU 41はモニタ装置3の制御中枢であり、
後述するようにコマンド処理手段としても機能する。RO
M 42には制御プログラム等が予め格納されている。RAM
43は種々のフラグ, スタックとして使用される他、特定
の領域が受信バッファ431 及び送信バッファ432 として
割り当てられている。通信ポート44はビデオケーブル2
を介してホストコンピュータ1と接続されており、ホス
トコンピュータ1との間の通信を司る。従って、モニタ
装置3からホストコンピュータ1へ送信を行なう場合に
は、通信ポート44は返信手段としてとして機能する。
【0040】アナログ回路ブロック5は、 CRT7に画像
を表示するために必要な水平出力回路51, 垂直出力回路
52, 歪み補正回路53, 帰線消去回路54等により構成され
ている。なお、これらのアナログ回路ブロック5の構成
要素は本発明の趣旨とは関係が無いので、詳細な説明は
省略する。
【0041】CRT7はアナログ回路ブロック5により制
御されてホストコンピュータ1から与えられる R,G,B信
号を画像として表示する。
【0042】次に、本発明に係る通信方法による通信手
順を、図2に示されている通常レベルの処理であるメイ
ン処理のフローチャート、図3に示されているタイマ割
り込みから定期的にコールされる送信処理のフローチャ
ートを参照して説明する。なお、ホストコンピュータ1
からデータを受信した際に行なわれる受信割り込み処理
は図8に示されている従来例と同様であり、本発明の本
質とは特には関係がないので省略する。
【0043】図2のフローチャートに示されている本発
明の通信方法のメイン処理においては、CPU 41はまず最
初にホストコンピュータ1からデータを受信しているか
否か、具体的にはRAM 43の受信バッファ431 にホストコ
ンピュータ1からのデータが記憶されているか否かを調
べる (ステップS51)。ホストコンピュータ1からのデー
タを受信していない場合はステップS51 でループする。
ホストコンピュータ1からのデータを受信していた場合
は、CPU 41はそのデータをホストコンピュータ1から与
えられたコマンドとして解釈することによりコマンド分
岐し (ステップS52)、それぞれに対応する処理を行な
う。
【0044】ところで、モニタ装置3によるホストコン
ピュータ1からのデータの受信は前述の図8のフローチ
ャートに示されているような従来例と同様の割り込み処
理により行なわれる。即ち、ホストコンピュータ1から
ビデオケーブル2を介してデータの送信が有った場合、
通信ポート44からCPU 41に受信割り込みがかけられるの
で、CPU 41はまずRAM 43の受信バッファ431 に空き領域
があるか否かを調べ (ステップS21)、あればその空き領
域にホストコンピュータ1から受信したデータを書き込
んでバッファリングする (ステップS22)。なおステップ
S21 において、受信バッファ431 に空き領域が無いこと
が判明した場合には、ウェイト処理が行なわれる (ステ
ップS23)。
【0045】従って、図2のフローチャートに示されて
いるメイン処理では、ステップS51において受信データ
が有ることが判明するまでは、ステップS51 をループす
ればよい。
【0046】前述したように、ホストコンピュータ1か
らモニタ装置3に与えられるコマンドには図6の一覧図
に示されているような種々のコマンドがある。これらの
コマンドの内にはモニタ装置3からホストコンピュータ
1への応答が必要なコマンドもあるが、応答が不要なコ
マンド、たとえばコマンド”00”のリセットコマンド等
もある。従って、ステップS12 においては、ホストコン
ピュータ1からモニタ装置3に与えられたコマンドが応
答が必要なコマンドであるか、リセットコマンドである
か、その他のコマンドであるかが判定され、それぞれに
対応する処理が行なわれる。
【0047】ホストコンピュータ1への応答が必要なコ
マンドであった場合は、CPU 41は1バイトの応答コマン
ドのみをRAM 43内の送信バッファ432 にセットする (ス
テップS53)。リセットコマンドであった場合は、CPU 41
はモニタ装置3をリセットする (ステップS54)。その他
のコマンドであった場合は、CPU 41はそれぞれに対応す
る処理を行なう (ステップS55)。
【0048】ステップS53 においてRAM 43内の送信バッ
ファ432 にセットされた応答コマンドの送信処理は図3
のフローチャートに示されているようにして実行され
る。この送信処理はディジタル回路ブロック4内の図示
されていないタイマにより定期的に発生するタイマ割り
込みで処理される。まず最初に、CPU 41は送信データが
有るか否か、具体的にはRAM 43の送信バッファ432 に送
信データがバッファリングされているか否かを調べる
(ステップS61)。送信データが存在する場合、CPU41はRA
M 43の送信バッファ432 から送信データである1バイト
のコマンドを読み出し (ステップS62)、その内容を判断
することによりコマンド分岐し (ステップS63)、それぞ
れに対応する処理を行なう。
【0049】いまたとえば、RAM 43の送信バッファ432
から読み出されたコマンドが”81”であった場合には、
CPU 41はコマンド”81”の送信に必要な処理、具体的に
はコマンド”81”と共にホストコンピュータ1へ送信さ
れるパラメータを作成する処理を行なう (ステップS6
4)。同様に、RAM 43の送信バッファ432 から読み出され
たコマンドが”82”あるいは”83”であった場合には、
CPU 41はコマンド”82”あるいは”83”の送信に必要な
処理、具体的にはコマンド”81”あるいは”83”と共に
ホストコンピュータ1へ送信されるパラメータを作成す
る処理を行なう (ステップS65, S66) 。他の各コマンド
に関してもいずれも同様に、それぞれのホストコンピュ
ータ1への送信に際して必要なパラメータの作成処理が
行なわれる。
【0050】このようにして、CPU 41はRAM 43の送信バ
ッファ432 から読み出したコマンドと、それに対応して
作成したパラメータとを通信ポート44を介してビデオケ
ーブル2へ送信する (ステップS67)。一組のデータ (コ
マンド及びパラメータ) を送信すると、CPU 41は更に他
の送信データが有るか否かを調べ (ステップS68)、あれ
ばステップS62 乃至S67 の処理を全てのコマンドの送信
が終了するまで反復する。
【0051】次に図4の模式図を参照して、本発明の通
信方法においては送信バッファ432にどのようなデータ
がバッファリングされるかを説明する。いまたとえば、
前述の図6に示されているコマンド”01”、即ち水平周
波数要求コマンドと、コマンド”02”、即ち垂直周波数
要求コマンドとが連続してホストコンピュータ1からモ
ニタ装置3へ送信された場合のモニタ装置3での処理に
ついて説明する。但しこの場合、モニタ装置3は水平周
波数としては32kHz から84kHz を、垂直周波数としては
50Hzから150Hz をそれぞれサポートしているものとす
る。
【0052】図6に示されているように、ホストコンピ
ュータ1からモニタ装置3へ送信されるコマンド”01”
に対応してモニタ装置3からホストコンピュータ1へ送
信されるコマンドは”81”、即ち水平周波数返信コマン
ドであり、コマンド”02”に対応するコマンドは”8
2”、即ち垂直周波数返信コマンドである。従って、RAM
43の送信バッファ432 には、図4の模式図に示されてい
るように、1バイトのコマンド”81”, 1バイトのコマ
ンド”82”のみの合計2バイトのデータがバッファリン
グされる。
【0053】そして、コマンド”81”がRAM 43の送信バ
ッファ432 から読み出された場合は、CPU 41は2バイト
のパラメータ”32”と2バイトのパラメータ”84”とを
データとして作成し、ホストコンピュータ1へ送信す
る。
【0054】なお、上記実施例ではマイクロコンピュー
タシステムのコンピュータ本体をマスタとし、モニタ装
置をスレーブとして説明した、そのような関係には拘わ
らず、他の種々の装置間での通信方法に、また他の装置
との間で自身がスレーブとなって通信を行なう装置に適
用可能である。
【0055】
【発明の効果】以上に詳述したように、本発明の通信方
法及び通信装置によれば、通信装置の送信バッファがバ
ッファフル状態に陥る可能性が低下するので、エラーあ
るいはウェイト状態の発生確立が低下する。また、送信
バッファの容量拡大は行なう必要がないので、製造コス
トの上昇を伴うこともない。
【図面の簡単な説明】
【図1】本発明の通信装置をコンピュータシステムのモ
ニタ装置に適用した例を示すブロック図である。
【図2】本発明に係る通信方法による通信手順を示すフ
ローチャートである。
【図3】本発明に係る通信方法による通信手順を示すフ
ローチャートである。
【図4】本発明の通信方法において送信バッファにバッ
ファリングされるデータを示す模式図である。
【図5】従来の通信装置としてのコンピュータシステム
のモニタ装置の構成例を示すブロック図である。
【図6】ホストコンピュータとモニタ装置との間で通信
されるコマンド及びそれに伴って通信されるパラメータ
の一例を示す一覧図である。
【図7】従来の通信方法による通信手順を示すフローチ
ャートである。
【図8】従来の通信方法による通信手順を示すフローチ
ャートである。
【図9】従来の通信方法による通信手順を示すフローチ
ャートである。
【図10】従来の通信方法において送信バッファにバッ
ファリングされるデータを示す模式図である。
【符号の説明】
1 ホストコンピュータ 3 モニタ装置 4 ディジタル回路ブロック 41 CPU 42 ROM 43 RAM 44 通信ポート 431 受信バッファ 432 送信バッファ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 マスタからデータの送信を要求するコマ
    ンドを受信した場合に、受信したコマンドに対応する返
    信コマンドと要求されたデータとを前記マスタへ送信す
    る通信方法において、 前記マスタからコマンドを受信した場合に、対応する返
    信コマンドのみをバッファリングし、 送信タイミングにおいて、バッファリングしている返信
    コマンドとそれに対応するデータとから送信データを作
    成し、前記マスタへ送信することを特徴とする通信方
    法。
  2. 【請求項2】 マスタから受信したコマンドをバッファ
    リングする受信バッファと、 前記受信バッファにバッファリングされているコマンド
    を処理して返信データを生成するコマンド処理手段と、 前記コマンド処理手段により生成された返信データをバ
    ッファリングする送信バッファと、 送信タイミングにおいて、前記送信バッファにバッファ
    リングされている返信データを前記マスタへ送信する返
    信手段とを備えた通信装置において、 前記コマンド処理手段は、 マスタへのデータの送信を必要とするコマンドを処理し
    た場合に、前記受信バッファにバッファリングされてい
    るコマンドに対応する返信コマンドのみを前記送信バッ
    ファにバッファリングさせ、 送信タイミングにおいて、前記送信バッファにバッファ
    リングされている返信コマンドと、それに対応するデー
    タとから送信データを作成すべくなしてあることを特徴
    とする通信装置。
JP7154740A 1995-06-21 1995-06-21 通信方法及び通信装置 Pending JPH096698A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7154740A JPH096698A (ja) 1995-06-21 1995-06-21 通信方法及び通信装置
TW085101484A TW280887B (en) 1995-06-21 1996-02-07 Method and device for communication
CN96108783A CN1096641C (zh) 1995-06-21 1996-06-18 通信方法及通信装置
KR1019960022516A KR970002687A (ko) 1995-06-21 1996-06-20 통신 방법 및 통신 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7154740A JPH096698A (ja) 1995-06-21 1995-06-21 通信方法及び通信装置

Publications (1)

Publication Number Publication Date
JPH096698A true JPH096698A (ja) 1997-01-10

Family

ID=15590894

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7154740A Pending JPH096698A (ja) 1995-06-21 1995-06-21 通信方法及び通信装置

Country Status (4)

Country Link
JP (1) JPH096698A (ja)
KR (1) KR970002687A (ja)
CN (1) CN1096641C (ja)
TW (1) TW280887B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199428A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd ストレージ装置及びアクセス命令送信方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI392271B (zh) * 2006-11-27 2013-04-01 Hon Hai Prec Ind Co Ltd 通信信令控制系統及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009199428A (ja) * 2008-02-22 2009-09-03 Hitachi Ltd ストレージ装置及びアクセス命令送信方法

Also Published As

Publication number Publication date
KR970002687A (ko) 1997-01-28
CN1096641C (zh) 2002-12-18
TW280887B (en) 1996-07-11
CN1144360A (zh) 1997-03-05

Similar Documents

Publication Publication Date Title
US6659860B1 (en) Game device, game machine operation device and game system which employ a half-duplex serial communication system and game device two-way communication method
JP2522870B2 (ja) デ―タ通信ネットワ―クのデ―タ圧縮制御方法及びデ―タ圧縮制御システム
US4562533A (en) Data communications system to system adapter
EP0577361B1 (en) Fiber optic distribution of image data
JPH0827705B2 (ja) アダプタ
JP2005504392A (ja) バス・システムおよびバス・インターフェース
JPH096698A (ja) 通信方法及び通信装置
US5404137A (en) High speed transition signalling communication system
JP2005504393A (ja) バス・システムおよびバス・インターフェース
US5701440A (en) Multi-processor system provided with bus control module
JPH09331370A (ja) データ通信装置
JP2564499B2 (ja) 送信データのフロー制御方法
JPS6068763A (ja) 画情報制御装置
JPH0795734B2 (ja) ポ−リング通信用回路
KR100359099B1 (ko) 화상형성장치및그를이용한인쇄방법
JP2002198979A (ja) Canデータリンク上でのデータ送信方法及び装置
JP2025146193A (ja) 通信ユニット、サーバ、通信システムおよび通信方法
JP4017050B2 (ja) データ転送システム
JPS63288317A (ja) プリンタ
JPS6295654A (ja) 非同期デ−タ伝送方式
JP2616010B2 (ja) パケットネットワーク
JPH10255170A (ja) Posオーダエントリシステム
JP4067199B2 (ja) データ処理装置
JPH02211564A (ja) 割込み回線アドレス通知方式
JPH05189337A (ja) 制御ブロック獲得処理方式