JPH096835A - ディジタル回路シミュレータ - Google Patents
ディジタル回路シミュレータInfo
- Publication number
- JPH096835A JPH096835A JP8121858A JP12185896A JPH096835A JP H096835 A JPH096835 A JP H096835A JP 8121858 A JP8121858 A JP 8121858A JP 12185896 A JP12185896 A JP 12185896A JP H096835 A JPH096835 A JP H096835A
- Authority
- JP
- Japan
- Prior art keywords
- simulation
- simulator
- data
- digital circuit
- main
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 シミュレーションする回路の内部の詳細を保
護することが可能なディジタル回路シミュレータを得
る。 【解決手段】 本発明はディジタル回路のデータ処理動
作をシミュレーションするためのディジタル回路シミュ
レータであって、第１のプログラミング言語で記述され
たシミュレーション命令に応じて働く主シミュレータ
と、ディジタル回路のそれぞれの部分のデータ処理動作
をシミュレーションする複数個のシミュレーションブロ
ックと、主シミュレータおよびシミュレーションブロッ
クとデータを交換するデータインタフェイスとを含む。
主シミュレータと各シミュレーションブロック間、およ
び各シミュレーションブロック間のデータの交換はデー
タインタフェイスを経由して行われる。
護することが可能なディジタル回路シミュレータを得
る。 【解決手段】 本発明はディジタル回路のデータ処理動
作をシミュレーションするためのディジタル回路シミュ
レータであって、第１のプログラミング言語で記述され
たシミュレーション命令に応じて働く主シミュレータ
と、ディジタル回路のそれぞれの部分のデータ処理動作
をシミュレーションする複数個のシミュレーションブロ
ックと、主シミュレータおよびシミュレーションブロッ
クとデータを交換するデータインタフェイスとを含む。
主シミュレータと各シミュレーションブロック間、およ
び各シミュレーションブロック間のデータの交換はデー
タインタフェイスを経由して行われる。
Description
【０００１】
【発明の属する技術分野】本発明はたとえばディジタル
集積回路のようなディジタル回路のシミュレーションに
関するものである。
集積回路のようなディジタル回路のシミュレーションに
関するものである。
【０００２】
【従来の技術】ディジタル回路のシミュレーションに
は、汎用コンピュータで動くソフトウェアでディジタル
回路の機能をシミュレーションすることが含まれる。こ
の技術はマイクロプロセッサのような複雑な集積回路に
適用するときに、主にふたつの理由で特に有用である。
ひとつの理由は、比較的高価な半導体回路の製造プロセ
スを始める前に、マイクロプロセッサの設計者が設計を
テストすることがシミュレーションにより可能になるこ
とである。もうひとつの理由は、マイクロプロセッサと
一緒に働らく周辺装置のハードウェアとソフトウェアの
開発中にシミュレーションを使うことにより、マイクロ
プロセッサの製造後できるだけ早く周辺装置が利用でき
るようになることである。
は、汎用コンピュータで動くソフトウェアでディジタル
回路の機能をシミュレーションすることが含まれる。こ
の技術はマイクロプロセッサのような複雑な集積回路に
適用するときに、主にふたつの理由で特に有用である。
ひとつの理由は、比較的高価な半導体回路の製造プロセ
スを始める前に、マイクロプロセッサの設計者が設計を
テストすることがシミュレーションにより可能になるこ
とである。もうひとつの理由は、マイクロプロセッサと
一緒に働らく周辺装置のハードウェアとソフトウェアの
開発中にシミュレーションを使うことにより、マイクロ
プロセッサの製造後できるだけ早く周辺装置が利用でき
るようになることである。
【０００３】商業的に入手可能なディジタル回路シミュ
レーションのコンピュータプログラムがいくつかある。
以下４種の例を挙げる。「ヴァンテージ・スプレッドシ
ート（Ｖａｎｔａｇｅ Ｓｐｒｅａｄｓｈｅｅｔ）」、
「シノプシィス Ｖｓｓ（Ｓｙｎｏｐｓｙｓ Ｖｓ
ｓ）」、「ケイデンス・ベリログ（Ｃａｄｅｎｃｅ Ｖ
ｅｒｉｌｏｇ）」、「モデルテク・Ｖシステム（Ｍｏｄ
ｅｌｔｅｃｋ Ｖ−Ｓｙｓｔｅｍ）」。
レーションのコンピュータプログラムがいくつかある。
以下４種の例を挙げる。「ヴァンテージ・スプレッドシ
ート（Ｖａｎｔａｇｅ Ｓｐｒｅａｄｓｈｅｅｔ）」、
「シノプシィス Ｖｓｓ（Ｓｙｎｏｐｓｙｓ Ｖｓ
ｓ）」、「ケイデンス・ベリログ（Ｃａｄｅｎｃｅ Ｖ
ｅｒｉｌｏｇ）」、「モデルテク・Ｖシステム（Ｍｏｄ
ｅｌｔｅｃｋ Ｖ−Ｓｙｓｔｅｍ）」。
【０００４】これらの４種のディジタル回路シミュレー
ションパッケージは、専用の論理シミュレーションプロ
グラミング言語または「ＶＨＤＬ」のような公開された
標準言語を使うが、主シミュレータの言語で書かれた主
シミュレーションとインタフェイスをとるために、たと
えばＣプログラミング言語で書かれたシミュレーション
コードのブロックも許容される。この便宜は以下の表に
示すようにいろいろな名前で呼ばれていて、以下の発行
物に記載されているので、参照されたい。
ションパッケージは、専用の論理シミュレーションプロ
グラミング言語または「ＶＨＤＬ」のような公開された
標準言語を使うが、主シミュレータの言語で書かれた主
シミュレーションとインタフェイスをとるために、たと
えばＣプログラミング言語で書かれたシミュレーション
コードのブロックも許容される。この便宜は以下の表に
示すようにいろいろな名前で呼ばれていて、以下の発行
物に記載されているので、参照されたい。
【０００５】
【表１】
【０００６】上述の各パッケージを用いてＣコードのブ
ロックを書くことにより、パイプライン装置、プログラ
ムカウンタ、演算論理装置のようなマイクロプロセッサ
の比較的小さなブロックをシミュレーションすることが
できる。それから各ブロックは直接シミュレーションパ
ッケージとインタフェイスされて、マイクロプロセッサ
全体のシミュレーションを得ることができる。
ロックを書くことにより、パイプライン装置、プログラ
ムカウンタ、演算論理装置のようなマイクロプロセッサ
の比較的小さなブロックをシミュレーションすることが
できる。それから各ブロックは直接シミュレーションパ
ッケージとインタフェイスされて、マイクロプロセッサ
全体のシミュレーションを得ることができる。
【０００７】この構成の例を図１に示す。図１の略図は
従来のディジタル回路シミュレータにおける主シミュレ
ータ４０と、上記のようないくつかのシミュレーション
ブロック１０，２０，３０との相互作用を示している。
主シミュレータはたとえば前述の商業的に入手可能な４
種のシミュレータのうちのひとつでよい。
従来のディジタル回路シミュレータにおける主シミュレ
ータ４０と、上記のようないくつかのシミュレーション
ブロック１０，２０，３０との相互作用を示している。
主シミュレータはたとえば前述の商業的に入手可能な４
種のシミュレータのうちのひとつでよい。
【０００８】各シミュレーションブロック１０，２０，
３０はＣプログラミング言語で書かれて、マイクロプロ
セッサのそれぞれの部分の働らきをシミュレーションす
る。たとえば、シミュレーションブロックは乗算器、状
態レジスタ、命令パイプラインなどをシミュレーション
することができよう。
３０はＣプログラミング言語で書かれて、マイクロプロ
セッサのそれぞれの部分の働らきをシミュレーションす
る。たとえば、シミュレーションブロックは乗算器、状
態レジスタ、命令パイプラインなどをシミュレーション
することができよう。
【０００９】一般的に、各シミュレーションブロックは
２クラスの入力データを要し、２クラスの出力データを
発生する。これらのクラスのうちの１個は「内部」デー
タと呼ばれ、ディジタル回路の異なる部分の間で受け渡
しされる内部信号を表わすデータである。マイクロプロ
セッサのシミュレーションの場合、この種の信号の例と
して内部レジスタ値やゼロフラグがある。この場合、集
積回路が半導体製品としてつくられるとき、これらの内
部信号は集積回路の入出力ピンすなわち接続点とは接続
されないであろう。すなわち、これらの内部の部品間で
のみ受け渡しされるであろう。
２クラスの入力データを要し、２クラスの出力データを
発生する。これらのクラスのうちの１個は「内部」デー
タと呼ばれ、ディジタル回路の異なる部分の間で受け渡
しされる内部信号を表わすデータである。マイクロプロ
セッサのシミュレーションの場合、この種の信号の例と
して内部レジスタ値やゼロフラグがある。この場合、集
積回路が半導体製品としてつくられるとき、これらの内
部信号は集積回路の入出力ピンすなわち接続点とは接続
されないであろう。すなわち、これらの内部の部品間で
のみ受け渡しされるであろう。
【００１０】データのもう一方のクラスは「外部」デー
タと呼ばれる。これは回路が半導体製品としてつくられ
るとき、通常外部の世界と受け渡しされる電気信号を表
わしている。外部信号の例としてクロック信号と外部ア
ドレスバスがある。
タと呼ばれる。これは回路が半導体製品としてつくられ
るとき、通常外部の世界と受け渡しされる電気信号を表
わしている。外部信号の例としてクロック信号と外部ア
ドレスバスがある。
【００１１】しかしながら図１においてシミュレーショ
ンブロックは相互に主シミュレータ４０を経由してのみ
接続されているので、内部信号も外部信号も共に主シミ
ュレータ４０と受け渡しをしなければならない。前述の
ように、このことは、集積回路の内部動作の詳細、特に
内部の信号トラヒックとシミュレーションブロックの識
別と機能とに関する詳細をシミュレータの使用者に公開
しなければならないことを意味する。これらの情報はさ
もなくば秘密にしておくことであろう。
ンブロックは相互に主シミュレータ４０を経由してのみ
接続されているので、内部信号も外部信号も共に主シミ
ュレータ４０と受け渡しをしなければならない。前述の
ように、このことは、集積回路の内部動作の詳細、特に
内部の信号トラヒックとシミュレーションブロックの識
別と機能とに関する詳細をシミュレータの使用者に公開
しなければならないことを意味する。これらの情報はさ
もなくば秘密にしておくことであろう。
【００１２】図１に示した従来のシミュレータのもうひ
とつの特徴は、使用中のシミュレーションブロック１
０，２０，３０と特定の主シミュレータ４０間のインタ
フェイスを調整するのに「ベニア（ｖｅｎｅｅｒ）」を
使うことである。ベニア５０，６０，７０を使うことに
より、シミュレーションブロック１０，２０，３０など
を基本的な形で用意することが可能になる。その結果、
特定の主シミュレータ４０と会話するために、比較的少
量の作業だけをベニアに追加すればよい。
とつの特徴は、使用中のシミュレーションブロック１
０，２０，３０と特定の主シミュレータ４０間のインタ
フェイスを調整するのに「ベニア（ｖｅｎｅｅｒ）」を
使うことである。ベニア５０，６０，７０を使うことに
より、シミュレーションブロック１０，２０，３０など
を基本的な形で用意することが可能になる。その結果、
特定の主シミュレータ４０と会話するために、比較的少
量の作業だけをベニアに追加すればよい。
【００１３】図２は図１の構成に対応した概略回路図で
ある。図２は主シミュレータ４０を経由して相互接続さ
れるシミュレーションブロックの例をいくつか示してあ
る（たとえば、条件ユニット、乗算器、演算論理装置
（ＡＬＵ）、パイプライン）。したがって、これらのブ
ロックは製造された集積回路内では直接会話することで
あろうが、シミュレーション装置ではブロックは主シミ
ュレータを経由して会話しなければならない。
ある。図２は主シミュレータ４０を経由して相互接続さ
れるシミュレーションブロックの例をいくつか示してあ
る（たとえば、条件ユニット、乗算器、演算論理装置
（ＡＬＵ）、パイプライン）。したがって、これらのブ
ロックは製造された集積回路内では直接会話することで
あろうが、シミュレーション装置ではブロックは主シミ
ュレータを経由して会話しなければならない。
【００１４】この従来の構成にはふたつの欠点がある。
ひとつは各コードブロックが特定の方法でコードを書く
かそれとも各コードブロックに適切なベニヤを適用する
かいずれかの方法によって、適当なシミュレーションパ
ッケージとコンパチブルにつくられなければならないと
いうことである。可能性のあるもうひとつのもっと重要
な欠点は、マイクロプロセッサが市場に供給される前
に、シミュレーションコードがマイクロプロセッサの設
計者により第三者の会社にしばしば提供されるという事
実に由来する。個々のコードブロックはマイクロプロセ
ッサの比較的小さい部分を表わしていて、ブロック間で
交換される内部信号を特定する情報を伴わなければなら
ないので、マイクロプロセッサの設計者はマイクロプロ
セッサの内部動作に関する情報を、周辺装置の設計者の
要求よりずっと詳しく供給しているのが実情である。実
際多くの場合、さもなくば製造された製品が市場に供給
された後でさえマイクロプロセッサの設計者により秘密
が保たれるであろう情報の多くを、このように提供しな
ければならない。この情報は一般的に受領者により乱用
されないけれども、詳細な設計情報が第三者の周辺装置
設計者に供給されているという事実があるから、マイク
ロプロセッサの設計者は設計情報が不当にコピーされた
り拡布されたりすることにより、秘密が洩れる危険にさ
らされることになる。
ひとつは各コードブロックが特定の方法でコードを書く
かそれとも各コードブロックに適切なベニヤを適用する
かいずれかの方法によって、適当なシミュレーションパ
ッケージとコンパチブルにつくられなければならないと
いうことである。可能性のあるもうひとつのもっと重要
な欠点は、マイクロプロセッサが市場に供給される前
に、シミュレーションコードがマイクロプロセッサの設
計者により第三者の会社にしばしば提供されるという事
実に由来する。個々のコードブロックはマイクロプロセ
ッサの比較的小さい部分を表わしていて、ブロック間で
交換される内部信号を特定する情報を伴わなければなら
ないので、マイクロプロセッサの設計者はマイクロプロ
セッサの内部動作に関する情報を、周辺装置の設計者の
要求よりずっと詳しく供給しているのが実情である。実
際多くの場合、さもなくば製造された製品が市場に供給
された後でさえマイクロプロセッサの設計者により秘密
が保たれるであろう情報の多くを、このように提供しな
ければならない。この情報は一般的に受領者により乱用
されないけれども、詳細な設計情報が第三者の周辺装置
設計者に供給されているという事実があるから、マイク
ロプロセッサの設計者は設計情報が不当にコピーされた
り拡布されたりすることにより、秘密が洩れる危険にさ
らされることになる。
【００１５】
【発明が解決しようとする課題】本発明の目的はシミュ
レーションする回路の内部設計の詳細の保護を改良する
ことである。
レーションする回路の内部設計の詳細の保護を改良する
ことである。
【００１６】
【課題を解決するための手段】本発明はディジタル回路
のデータ処理動作をシミュレーションするディジタル回
路シミュレータ（たとえばシミュレーション装置）を提
供するものであって、このシミュレータは、第１のプロ
グラミング言語で記述されたシミュレーション命令に応
じて働く主シミュレータと、ディジタル回路のそれぞれ
の部分のデータ処理動作をシミュレーションする複数個
のシミュレーションブロックであって、各シミュレーシ
ョンブロックは主シミュレータから送られる外部入力デ
ータ、他のシミュレーションブロックから送られる内部
入力データまたはその両方を受信して、主シミュレータ
に出力するための外部出力データ、１個または複数の他
のシミュレーションブロックに出力するための内部出力
データまたはその両方を発生するようになっているシミ
ュレーションブロックと、主シミュレータおよびシミュ
レーションブロックとデータを交換するようになってい
て、（ア） 主シミュレータから送られた外部入力デー
タを１個または複数のシミュレーションブロックに供給
することと、（イ） シミュレーションブロックから送
られた外部出力データを主シミュレータに供給すること
と、（ウ） シミュレーションブロックから送られた内
部出力データを１個または複数の他のシミュレーション
ブロックに供給することと、を行うようになっているデ
ータインターフェイスとを含む。
のデータ処理動作をシミュレーションするディジタル回
路シミュレータ（たとえばシミュレーション装置）を提
供するものであって、このシミュレータは、第１のプロ
グラミング言語で記述されたシミュレーション命令に応
じて働く主シミュレータと、ディジタル回路のそれぞれ
の部分のデータ処理動作をシミュレーションする複数個
のシミュレーションブロックであって、各シミュレーシ
ョンブロックは主シミュレータから送られる外部入力デ
ータ、他のシミュレーションブロックから送られる内部
入力データまたはその両方を受信して、主シミュレータ
に出力するための外部出力データ、１個または複数の他
のシミュレーションブロックに出力するための内部出力
データまたはその両方を発生するようになっているシミ
ュレーションブロックと、主シミュレータおよびシミュ
レーションブロックとデータを交換するようになってい
て、（ア） 主シミュレータから送られた外部入力デー
タを１個または複数のシミュレーションブロックに供給
することと、（イ） シミュレーションブロックから送
られた外部出力データを主シミュレータに供給すること
と、（ウ） シミュレーションブロックから送られた内
部出力データを１個または複数の他のシミュレーション
ブロックに供給することと、を行うようになっているデ
ータインターフェイスとを含む。
【００１７】本発明はシミュレーションブロックと主
（たとえば専有の）シミュレータとの間に中間のデータ
インタフェイスを設けることによって、上記の問題に取
組むものである。データインタフェイスは「外部」デー
タ信号を主シミュレータと受け渡しするが、「内部」デ
ータ信号（ひれはディジタル回路の非公開内部電気信号
をシミュレーションすることができる）は他のシミュレ
ーションブロックとだけ受け渡しして、主シミュレータ
とは受け渡ししない。
（たとえば専有の）シミュレータとの間に中間のデータ
インタフェイスを設けることによって、上記の問題に取
組むものである。データインタフェイスは「外部」デー
タ信号を主シミュレータと受け渡しするが、「内部」デ
ータ信号（ひれはディジタル回路の非公開内部電気信号
をシミュレーションすることができる）は他のシミュレ
ーションブロックとだけ受け渡しして、主シミュレータ
とは受け渡ししない。
【００１８】このように、以前と同様にディジタル回路
の完全なシミュレーションを複数のブロック内で完成す
ることができるが、シミュレーションを第三者の開発者
を供給するとき、周辺装置の開発に必要な「外部」デー
タ信号以外のディジタル回路の動作を開示する必要はな
い。このようにして、ディジタル回路の内部動作に関す
る情報が乱用される危険性が著しく軽減される。
の完全なシミュレーションを複数のブロック内で完成す
ることができるが、シミュレーションを第三者の開発者
を供給するとき、周辺装置の開発に必要な「外部」デー
タ信号以外のディジタル回路の動作を開示する必要はな
い。このようにして、ディジタル回路の内部動作に関す
る情報が乱用される危険性が著しく軽減される。
【００１９】本発明はまたすべてのシミュレーションブ
ロックと主シミュレータ間にただ１個のインタフェイス
を提供するものである。その結果、主シミュレータと一
緒に動作するのにただ１個のインタフェイスのみを調整
（たとえばベニア）しさえすればよい。このことはま
た、シミュレーションブロックとデータインタフェイス
間のインタフェイスが主シミュレータとの公開されたイ
ンタフェイスプロトロルに強制されるものでないので、
図１の従来のシステムより効率良く（たとえばより速
く）することができることを意味する。
ロックと主シミュレータ間にただ１個のインタフェイス
を提供するものである。その結果、主シミュレータと一
緒に動作するのにただ１個のインタフェイスのみを調整
（たとえばベニア）しさえすればよい。このことはま
た、シミュレーションブロックとデータインタフェイス
間のインタフェイスが主シミュレータとの公開されたイ
ンタフェイスプロトロルに強制されるものでないので、
図１の従来のシステムより効率良く（たとえばより速
く）することができることを意味する。
【００２０】本発明は各種の集積回路のシミュレーショ
ンに適用することができるが、特にマイクロプロセッサ
（この術語はここではプログラム可能な処理装置をすべ
て包含するものとして用いる）のシミュレーションに適
用することができる。この場合、外部入力データは以下
のものを含むのが好ましい。（ア） マイクロプロセッ
サの処理命令を表わすデータと、（イ） マイクロプロ
セッサにより処理されるオペランドを表わすデータ。
ンに適用することができるが、特にマイクロプロセッサ
（この術語はここではプログラム可能な処理装置をすべ
て包含するものとして用いる）のシミュレーションに適
用することができる。この場合、外部入力データは以下
のものを含むのが好ましい。（ア） マイクロプロセッ
サの処理命令を表わすデータと、（イ） マイクロプロ
セッサにより処理されるオペランドを表わすデータ。
【００２１】好ましくは、外部入力データはクロック信
号を表わすデータを含む。好ましくは、シミュレーショ
ンブロックの動作は第１のプログラミング言語とは異な
る第２のプログラミング言語（たとえばＣ）で記述され
たシミュレーション命令により制御される。好ましく
は、前述の如くシミュレーションブロックの機能の秘密
性の保持を助けるために、この第２の言語は人に容易に
読まれない形式にコンパイルしてもよい（この場合Ｃの
ような言語を用いる）。
号を表わすデータを含む。好ましくは、シミュレーショ
ンブロックの動作は第１のプログラミング言語とは異な
る第２のプログラミング言語（たとえばＣ）で記述され
たシミュレーション命令により制御される。好ましく
は、前述の如くシミュレーションブロックの機能の秘密
性の保持を助けるために、この第２の言語は人に容易に
読まれない形式にコンパイルしてもよい（この場合Ｃの
ような言語を用いる）。
【００２２】シミュレーションブロックから発生する外
部出力データのうちいくつかは（たとえば、主データま
たはアドレスバス）、他のシミュレーションブロックに
とって有用かもしれないので、データインタフェイスは
シミュレーションブロックから出力された外部出力デー
タを１個または複数の他のシミュレーションブロックに
供給することができるのが好ましい。
部出力データのうちいくつかは（たとえば、主データま
たはアドレスバス）、他のシミュレーションブロックに
とって有用かもしれないので、データインタフェイスは
シミュレーションブロックから出力された外部出力デー
タを１個または複数の他のシミュレーションブロックに
供給することができるのが好ましい。
【００２３】データインタフェイスはまた主シミュレー
タから発せられるシミュレーションブロックの時間遅延
動作に関する秘密のスケジューリング情報を隠すのにも
使うことができる。このことを実現するために、データ
インタフェイスは、シミュレーションブロックにより実
行される動作とその動作を実行すべき時間とを特定する
スケジュール情報をシミュレーションブロックから受信
して記憶する手段と、動作を実行すべき時間に主シミュ
レータからスケジューリング呼び出しを要求する手段
と、主シミュレータから受信したスケジューリング呼出
しに応じて動作を開始する手段とを含む。
タから発せられるシミュレーションブロックの時間遅延
動作に関する秘密のスケジューリング情報を隠すのにも
使うことができる。このことを実現するために、データ
インタフェイスは、シミュレーションブロックにより実
行される動作とその動作を実行すべき時間とを特定する
スケジュール情報をシミュレーションブロックから受信
して記憶する手段と、動作を実行すべき時間に主シミュ
レータからスケジューリング呼び出しを要求する手段
と、主シミュレータから受信したスケジューリング呼出
しに応じて動作を開始する手段とを含む。
【００２４】本発明はまた第１のプログラミング言語で
記述されたシミュレーション命令に応じて主シミュレー
タとデータを交換するようになっていて、ディジタル回
路のデータ処理動作をシミュレーションするためのディ
ジタル回路シミュレータを提供するものであって、ディ
ジタル回路のそれぞれの部分のデータ処理動作をシミュ
レーションする複数個のシミュレーションブロックであ
って、各シミュレーションブロックは主シミュレータか
ら送られる外部入力データ、他のシミュレーションブロ
ックから送られる内部入力データまたはその両方を受信
して、主シミュレータに出力するための外部出力デー
タ、１個または複数の他のシミュレーションブロックに
出力するための内部出力データまたはその両方を発生す
るようになっているシミュレーションブロックと、主シ
ミュレータおよびシミュレーションブロックとデータを
交換するようになっていて、（ア） 主シミュレータか
ら送られた外部入力データを１個または複数のシミュレ
ーションブロックに供給することと、（イ） シミュレ
ーションブロックから送られた外部出力データを主シミ
ュレータに供給することと、（ウ） シミュレーション
ブロックから送られた内部出力データを１個または複数
の他のシミュレーションブロックに供給することと、を
行うようになっているデータインターフェイスとを含
む。
記述されたシミュレーション命令に応じて主シミュレー
タとデータを交換するようになっていて、ディジタル回
路のデータ処理動作をシミュレーションするためのディ
ジタル回路シミュレータを提供するものであって、ディ
ジタル回路のそれぞれの部分のデータ処理動作をシミュ
レーションする複数個のシミュレーションブロックであ
って、各シミュレーションブロックは主シミュレータか
ら送られる外部入力データ、他のシミュレーションブロ
ックから送られる内部入力データまたはその両方を受信
して、主シミュレータに出力するための外部出力デー
タ、１個または複数の他のシミュレーションブロックに
出力するための内部出力データまたはその両方を発生す
るようになっているシミュレーションブロックと、主シ
ミュレータおよびシミュレーションブロックとデータを
交換するようになっていて、（ア） 主シミュレータか
ら送られた外部入力データを１個または複数のシミュレ
ーションブロックに供給することと、（イ） シミュレ
ーションブロックから送られた外部出力データを主シミ
ュレータに供給することと、（ウ） シミュレーション
ブロックから送られた内部出力データを１個または複数
の他のシミュレーションブロックに供給することと、を
行うようになっているデータインターフェイスとを含
む。
【００２５】
【発明の実施の形態】以下、図面を参照しながら本発明
の実施例を説明するなかで、本発明に関する上記および
その他の目的、特徴、利点を明らかにする。図３は本発
明の一実施例による集積回路シミュレータにおけるシミ
ュレーションブロックの相互作用を示す略図である。シ
ミュレーションブロック１０，２０，３０は前述のもの
と同様のものであるが、これらは主シミュレータ（この
場合４０′）ではなくて、データインタフェイスブロッ
ク１００と通信する。データインタフェイスブロック１
００は、シミュレーションブロックと主シミュレータ間
を行き来するデータ信号のリスト１０５を記憶してい
る。このリストは受信信号の必要な行き先と、その信号
が内部データ信号なのかそれとも外部データ信号なのか
を指示する（この情報は実際には行き先情報の中に含め
てもよい）。
の実施例を説明するなかで、本発明に関する上記および
その他の目的、特徴、利点を明らかにする。図３は本発
明の一実施例による集積回路シミュレータにおけるシミ
ュレーションブロックの相互作用を示す略図である。シ
ミュレーションブロック１０，２０，３０は前述のもの
と同様のものであるが、これらは主シミュレータ（この
場合４０′）ではなくて、データインタフェイスブロッ
ク１００と通信する。データインタフェイスブロック１
００は、シミュレーションブロックと主シミュレータ間
を行き来するデータ信号のリスト１０５を記憶してい
る。このリストは受信信号の必要な行き先と、その信号
が内部データ信号なのかそれとも外部データ信号なのか
を指示する（この情報は実際には行き先情報の中に含め
てもよい）。
【００２６】データインタフェイスブロック１００の働
きは、それがシミュレーションブロックまたは主シミュ
レータ４０′からデータ信号を受信すると、記憶リスト
にあるルーチング情報に従ってデータ信号を送るという
点で正直である。（第２の実施例ではこのルーチングに
タイミング情報を含むことがあるが、説明をやさしくす
るため、タイミング情報の使用は後で別に説明する。）
きは、それがシミュレーションブロックまたは主シミュ
レータ４０′からデータ信号を受信すると、記憶リスト
にあるルーチング情報に従ってデータ信号を送るという
点で正直である。（第２の実施例ではこのルーチングに
タイミング情報を含むことがあるが、説明をやさしくす
るため、タイミング情報の使用は後で別に説明する。）
【００２７】次にシミュレーションブロックの例を、各
ブロックにより使われるデータ入力とデータ出力と共に
詳しく一覧表で示す。表の中で外部データ信号にはアン
ダーラインを付してあり、アンダーラインのない信号は
内部信号である。
ブロックにより使われるデータ入力とデータ出力と共に
詳しく一覧表で示す。表の中で外部データ信号にはアン
ダーラインを付してあり、アンダーラインのない信号は
内部信号である。
【００２８】
【表２】
【００２９】例えば、主シミュレータ４０′から外部入
力信号として受信されたクロック信号は、この表に従っ
てすべてのシミュレーションブロックに送られる。それ
とは対照的に、プログラムカウンタの値はプログラムカ
ウンタ・シミュレーションブロックにより内部出力信号
としてつくられて、データインタフェイスブロック１０
０を経由して直接アドレスレジスタ・インタフェイスブ
ロックに送られる、すなわち主シミュレータ４０′には
送られない。
力信号として受信されたクロック信号は、この表に従っ
てすべてのシミュレーションブロックに送られる。それ
とは対照的に、プログラムカウンタの値はプログラムカ
ウンタ・シミュレーションブロックにより内部出力信号
としてつくられて、データインタフェイスブロック１０
０を経由して直接アドレスレジスタ・インタフェイスブ
ロックに送られる、すなわち主シミュレータ４０′には
送られない。
【００３０】その結果、製造される半導体集積回路の入
力または出力として通常供給されるであろう外部信号だ
けが、主シミュレータ４０′と交換される。もうひとつ
の特徴は、データインタフェイスブロック１００と主シ
ミュレータ４０′間のインタフェイスを制御するのに、
ただ１個のベニア５０′だけが必要とされることであ
る。もはや、シミュレータブロック１０，２０，３０の
各々にベニヤを適用する必要はない。
力または出力として通常供給されるであろう外部信号だ
けが、主シミュレータ４０′と交換される。もうひとつ
の特徴は、データインタフェイスブロック１００と主シ
ミュレータ４０′間のインタフェイスを制御するのに、
ただ１個のベニア５０′だけが必要とされることであ
る。もはや、シミュレータブロック１０，２０，３０の
各々にベニヤを適用する必要はない。
【００３１】図４にその構造の略図を示すが、図２とは
対照的に、主シミュレータ４０′は全体的にベニア５
０′を経由してシミュレートされるマイクロプロセッサ
１１０と交信する。マイクロプロセッサ１１０の内部動
作に付随する内部信号は、主シミュレータ４０′と往き
来する必要はない。
対照的に、主シミュレータ４０′は全体的にベニア５
０′を経由してシミュレートされるマイクロプロセッサ
１１０と交信する。マイクロプロセッサ１１０の内部動
作に付随する内部信号は、主シミュレータ４０′と往き
来する必要はない。
【００３２】第２の実施例では、完了するのに有限の時
間を要するイベントをシミュレーションするために、シ
ミュレーションの中にタイミング情報が含まれる。例え
ば、シミュレーションのためのシミュレーションブロッ
ク、たとえばレジスタブロックがシミュレーション時間
に関して瞬時に出力値を供給できるようにしてもよい
が、それに対して出力値は実際に製造される回路で計算
するのに有限の（実）時間を要するだろう。したがっ
て、そのブロックの動作をシミュレーションするため
に、シミュレーションはある時間にレジスタのうちの１
個の内容に対する要求を受信して、そのブロックに、出
力をデータをつくることを命令するが、そのとき要求後
適当な遅延期間まで（シミュレーション時間に関して）
出力データを読まないように命令することになろう。
間を要するイベントをシミュレーションするために、シ
ミュレーションの中にタイミング情報が含まれる。例え
ば、シミュレーションのためのシミュレーションブロッ
ク、たとえばレジスタブロックがシミュレーション時間
に関して瞬時に出力値を供給できるようにしてもよい
が、それに対して出力値は実際に製造される回路で計算
するのに有限の（実）時間を要するだろう。したがっ
て、そのブロックの動作をシミュレーションするため
に、シミュレーションはある時間にレジスタのうちの１
個の内容に対する要求を受信して、そのブロックに、出
力をデータをつくることを命令するが、そのとき要求後
適当な遅延期間まで（シミュレーション時間に関して）
出力データを読まないように命令することになろう。
【００３３】以前にはこの種のイベントは、主シミュレ
ータの一部を形成するスケジューラに詳細を渡すことに
より、将来の実行用にスケジュールされていた。しかし
ながら、これは作用の詳細を強制的に主シミュレータの
使用者に供給させることになろう。
ータの一部を形成するスケジューラに詳細を渡すことに
より、将来の実行用にスケジュールされていた。しかし
ながら、これは作用の詳細を強制的に主シミュレータの
使用者に供給させることになろう。
【００３４】この問題を避けるために、本発明の第２の
実施例において、データインタフェイス１００は将来実
行されるようにスケジュールされているイベント（たと
えば上述のレジスタアクセス）のリスト１０８すなわち
「ヒープ」（これは必ずしも順序よく整理されている必
要はない）を維持することにより、このことが解決され
る。
実施例において、データインタフェイス１００は将来実
行されるようにスケジュールされているイベント（たと
えば上述のレジスタアクセス）のリスト１０８すなわち
「ヒープ」（これは必ずしも順序よく整理されている必
要はない）を維持することにより、このことが解決され
る。
【００３５】データインタフェイスがシミュレーション
ブロックからこの種の各イベントの詳細を受信すると、
データインタフェイスはとるべき特定の行動の詳細を、
その行動をとるべき時間と一緒に記憶する。しかしなが
ら、データインタフェイスは主シミュレータ内のスケジ
ューラに実行の時間の詳細だけを渡す。
ブロックからこの種の各イベントの詳細を受信すると、
データインタフェイスはとるべき特定の行動の詳細を、
その行動をとるべき時間と一緒に記憶する。しかしなが
ら、データインタフェイスは主シミュレータ内のスケジ
ューラに実行の時間の詳細だけを渡す。
【００３６】主シミュレータはデータインタフェイスか
ら時間情報を受信して、そのときに開始すべき非特定の
イベントをスケジュールする。各時間に達すると、主シ
ミュレータは非特定のスケジューリング信号をデータイ
ンタフェイスに送る。するとデータインタフェイスは待
機イベントのヒープを調べて、そのときに働らくように
なっているレジスタシミュレーションブロックから出力
値を読み出すようなイベント（１個または複数）を開始
する。このように、主シミュレータに供給されなければ
ならない待機イベントの詳細のみが実行の時であり、他
の詳細はデータインタフェイスにより処理される。
ら時間情報を受信して、そのときに開始すべき非特定の
イベントをスケジュールする。各時間に達すると、主シ
ミュレータは非特定のスケジューリング信号をデータイ
ンタフェイスに送る。するとデータインタフェイスは待
機イベントのヒープを調べて、そのときに働らくように
なっているレジスタシミュレーションブロックから出力
値を読み出すようなイベント（１個または複数）を開始
する。このように、主シミュレータに供給されなければ
ならない待機イベントの詳細のみが実行の時であり、他
の詳細はデータインタフェイスにより処理される。
【００３７】以上、図面を参照して本発明の実施例を詳
細に説明したが、本発明はこれらの実施例に限定される
ものではなく、当業者なら特許請求の範囲に記載された
本発明の思想から逸脱することなく、各種の変形および
修正をなすことができることを理解すべきである。
細に説明したが、本発明はこれらの実施例に限定される
ものではなく、当業者なら特許請求の範囲に記載された
本発明の思想から逸脱することなく、各種の変形および
修正をなすことができることを理解すべきである。
【図１】従来のディジタル回路シミュレータにおけるシ
ミュレーションブロックの相互作用を示す略図。
ミュレーションブロックの相互作用を示す略図。
【図２】図１の構成に対応する回路の略図。
【図３】本発明の実施例によるディジタル回路シミュレ
ータにおけるシミュレーションブロックの相互作用を示
す略図。
ータにおけるシミュレーションブロックの相互作用を示
す略図。
【図４】図３の構成に対応する回路の略図。
１０，２０，３０ シミュレーションブロック ４０，４０′ 主シミュレータ ５０，５０′，６０，７０ ベニア １００ データインタフェイス
Claims (9)
- 【請求項１】 第１のプログラミング言語で記述された
シミュレーション命令に応じて働く主シミュレータと、 ディジタル回路のそれぞれの部分のデータ処理動作をシ
ミュレーションする複数個のシミュレーションブロック
であって、各シミュレーションブロックは主シミュレー
タから送られる外部入力データ、他のシミュレーション
ブロックから送られる内部入力データまたはその両方を
受信し、各シミュレーションブロックは主シミュレータ
に出力するための外部出力データ、１個または複数の他
のシミュレーションブロックに出力するための内部出力
データまたはその両方を発生するようになっているシミ
ュレーションブロックと、 主シミュレータおよびシミュレーションブロックとデー
タを交換するようになっていて、 （ア） 主シミュレータから送られた外部入力データを
１個または複数のシミュレーションブロックに供給する
ことと、 （イ） シミュレーションブロックから送られた外部出
力データを主シミュレータに供給することと、 （ウ） シミュレーションブロックから送られた内部出
力データを１個または複数の他のシミュレーションブロ
ックに供給することと、を行うようになっているデータ
インタフェイスと、 を含む、ディジタル回路のデータ処理動作をシミュレー
ションするディジタル回路シミュレータ。 - 【請求項２】 請求項１記載の装置において、前記ディ
ジタル回路は集積回路である、ディジタル回路シミュレ
ータ。 - 【請求項３】 請求項２記載の装置において、前記集積
回路はマイクロプロセッサである、ディジタル回路シミ
ュレータ。 - 【請求項４】 請求項３記載の装置において、前記外部
入力データは、 （ア） 前記マイクロプロセッサの処理命令を表わすデ
ータと、 （イ） 前記マイクロプロセッサにより処理されるオペ
ランドを表わすデータと、を含む、ディジタル回路シミ
ュレータ。 - 【請求項５】 請求項３記載の装置において、前記外部
入力データはクロック信号を表わすデータを含む、ディ
ジタル回路シミュレータ。 - 【請求項６】 請求項１記載の装置において、前記シミ
ュレーションブロックの動作は前記第１のプログラミン
グ言語と異なる第２のプログラミング言語で記述された
シミュレーション命令により制御される、ディジタル回
路シミュレータ。 - 【請求項７】 請求項１記載の装置において、前記デー
タインタフェイスはシミュレーションブロックから発せ
られた外部出力データを１個または複数の他の前記シミ
ュレーションブロックに供給するようになっている、デ
ィジタル回路シミュレータ。 - 【請求項８】 請求項１記載の装置において、前記デー
タインタフェイスは、 シミュレーションブロックにより実行される動作と、該
動作が実行される時間とを特定するスケジュールデータ
を、シミュレーションブロックから受信して記憶する手
段と、 動作が実行される時間に前記主シミュレータからスケジ
ューリングの呼出しを要求する手段と、 前記主シミュレータから受信したスケジューリング呼出
しに応じて、前記動作を開始する手段と、を含む、ディ
ジタル回路シミュレータ。 - 【請求項９】 第１のプログラミング言語で記述された
シミュレーション命令に応じて働く主シミュレータとデ
ータを交換するようになっていて、ディジタル回路のデ
ータ処理動作をシミュレーションするディジタル回路シ
ミュレータであって、 ディジタル回路のそれぞれの部分のデータ処理動作をシ
ミュレーションする複数個のシミュレーションブロック
であって、各シミュレーションブロックは主シミュレー
タから送られる外部入力データ、他のシミュレーション
ブロックから送られる内部入力データまたはその両方を
受信して、主シミュレータに出力するための外部出力デ
ータ、１個または複数の他のシミュレーションブロック
に出力するための内部出力データまたはその両方を発生
するようになっているシミュレーションブロックと、 主シミュレータおよびシミュレーションブロックとデー
タを交換するようになっていて、 （ア） 主シミュレータから送られた外部入力データを
１個または複数のシミュレーションブロックに供給する
ことと、 （イ） シミュレーションブロックから送られた外部出
力データを主シミュレータに供給することと、 （ウ） シミュレーションブロックから送られた内部出
力データを１個または複数の他のシミュレーションブロ
ックに供給することと、を行うようになっているデータ
インタフェイスと、 を含む、ディジタル回路シミュレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9511617A GB2301911B (en) | 1995-06-08 | 1995-06-08 | Simulation of digital circuits |
| GB95116174 | 1995-06-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH096835A true JPH096835A (ja) | 1997-01-10 |
| JP3856496B2 JP3856496B2 (ja) | 2006-12-13 |
Family
ID=10775732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12185896A Expired - Lifetime JP3856496B2 (ja) | 1995-06-08 | 1996-05-16 | ディジタル回路シミュレータ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5960186A (ja) |
| JP (1) | JP3856496B2 (ja) |
| GB (1) | GB2301911B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8968615B2 (en) | 2004-09-02 | 2015-03-03 | Eastman Chemical Company | Low melting polyester polymers |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6425762B1 (en) * | 1998-02-24 | 2002-07-30 | Wind River Systems, Inc. | System and method for cosimulation of heterogeneous systems |
| US6901562B2 (en) * | 2000-01-18 | 2005-05-31 | Cadence Design Systems, Inc. | Adaptable circuit blocks for use in multi-block chip design |
| US7100124B2 (en) | 2000-07-03 | 2006-08-29 | Cadence Design Systems, Inc. | Interface configurable for use with target/initiator signals |
| GB0322050D0 (en) | 2003-09-20 | 2003-10-22 | Spiratech Ltd | Modelling and simulation method |
| GB0601135D0 (en) * | 2006-01-20 | 2006-03-01 | Spiratech Ltd | Modelling and simulation method |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62182939A (ja) * | 1986-02-07 | 1987-08-11 | Hitachi Ltd | 情報処理装置の論理シミユレ−シヨン方法 |
| CA1300265C (en) * | 1987-06-22 | 1992-05-05 | William Curtis Newman | Block diagram simulator |
| GB8902982D0 (en) * | 1989-02-10 | 1989-03-30 | Plessey Co Plc | Machine for circuit design |
| JPH0464164A (ja) * | 1990-07-03 | 1992-02-28 | Internatl Business Mach Corp <Ibm> | シミユレーシヨン方法及び装置 |
| GB2248321B (en) * | 1990-09-25 | 1994-08-10 | Inst Elektronnykh Upravlyajusc | Processor for logic circuit simulation |
| JPH0546697A (ja) * | 1991-08-14 | 1993-02-26 | Nec Corp | 論理シミユレータ |
| US5477474A (en) * | 1992-10-29 | 1995-12-19 | Altera Corporation | Computer logic simulation with dynamic modeling |
| US5663900A (en) * | 1993-09-10 | 1997-09-02 | Vasona Systems, Inc. | Electronic simulation and emulation system |
| US5416842A (en) * | 1994-06-10 | 1995-05-16 | Sun Microsystems, Inc. | Method and apparatus for key-management scheme for use with internet protocols at site firewalls |
-
1995
- 1995-06-08 GB GB9511617A patent/GB2301911B/en not_active Expired - Lifetime
-
1996
- 1996-05-16 JP JP12185896A patent/JP3856496B2/ja not_active Expired - Lifetime
-
1997
- 1997-08-04 US US08/905,590 patent/US5960186A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8968615B2 (en) | 2004-09-02 | 2015-03-03 | Eastman Chemical Company | Low melting polyester polymers |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2301911A (en) | 1996-12-18 |
| GB9511617D0 (en) | 1995-08-02 |
| JP3856496B2 (ja) | 2006-12-13 |
| GB2301911B (en) | 2000-01-12 |
| US5960186A (en) | 1999-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5771370A (en) | Method and apparatus for optimizing hardware and software co-simulation | |
| US5768567A (en) | Optimizing hardware and software co-simulator | |
| Pasricha | Transaction level modeling of SoC with SystemC 2.0 | |
| Swan | An introduction to system level modeling in SystemC 2.0 | |
| US6263303B1 (en) | Simulator architecture | |
| JPS5975347A (ja) | 論理回路のシミユレ−シヨン装置 | |
| CN115017845B (zh) | 用于ip单元级别验证的总线驱动式芯片仿真激励模型 | |
| Schaumont et al. | Hardware reuse at the behavioral level | |
| JPH11505645A (ja) | プロセッサに基づくデジタルシステムをシミュレートするための装置および方法 | |
| JP3856496B2 (ja) | ディジタル回路シミュレータ | |
| CN120124043B (zh) | 基于虚拟平台的RISC-V安全SoC验证和评估方法 | |
| CN1312583C (zh) | 仿真装置和仿真方法 | |
| Hein et al. | RASSP virtual prototyping of DSP systems | |
| US5737583A (en) | Digital circuit simulation | |
| Both et al. | Hardware-software-codesign of application specific microcontrollers with the ASM environment. | |
| CN107133082A (zh) | 实现同步虚拟设备组件的方法及系统 | |
| JP2004021907A (ja) | 性能評価用シミュレーションシステム | |
| Lantreibecq et al. | Formal analysis of a hardware dynamic task dispatcher with CADP | |
| Ecker et al. | Using a dataflow abstracted virtual prototype for HdS-design | |
| Lomuscio et al. | FPGA acceleration by dynamically-loaded hardware libraries | |
| Reichenbach et al. | LibHSA: one step towards mastering the era of heterogeneous hardware accelerators using FPGAs | |
| CN115879397A (zh) | 一种基于国密sm4算法的虚拟原型平台运行方法及相关装置 | |
| Mateos et al. | Hardware/software co-simulation environment for csoc with soft processors | |
| Yu et al. | SOFTVVARE AND DRIVER, SYNTHESIS FROM TRANSACTION LEVEL, MIO DELS | |
| Yu et al. | Combining Behavioural Real-time Software Modelling with the OSCI TLM-2.0 Communication Standard |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060324 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060626 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060721 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060804 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060829 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060912 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |